CN102709240A - 阵列基板的制作方法、阵列基板和显示装置 - Google Patents
阵列基板的制作方法、阵列基板和显示装置 Download PDFInfo
- Publication number
- CN102709240A CN102709240A CN201210138055XA CN201210138055A CN102709240A CN 102709240 A CN102709240 A CN 102709240A CN 201210138055X A CN201210138055X A CN 201210138055XA CN 201210138055 A CN201210138055 A CN 201210138055A CN 102709240 A CN102709240 A CN 102709240A
- Authority
- CN
- China
- Prior art keywords
- polysilicon island
- electrode
- gate
- gate line
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 title claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 129
- 229920005591 polysilicon Polymers 0.000 claims description 125
- 239000010410 layer Substances 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 39
- 238000005516 engineering process Methods 0.000 claims description 29
- 239000011248 coating agent Substances 0.000 claims description 25
- 238000000576 coating method Methods 0.000 claims description 25
- 239000000203 mixture Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 13
- 239000011229 interlayer Substances 0.000 claims description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- 239000010409 thin film Substances 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- -1 indium tin metal oxide Chemical class 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical class [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical class [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
- G02F1/13685—Top gates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种阵列基板的制作方法、阵列基板和显示装置，用以解决现有薄膜晶体管器件的制作存在加工成本较高，加工时间较长，且容易产生掺杂结构偏移的问题。该制作方法包括：在基板上形成第一多晶硅岛和第二多晶硅岛；在第一多晶硅岛的上方形成栅电极，在第二多晶硅岛的上方形成与栅电极连接的栅极线；将第一多晶硅岛上未被栅电极覆盖的区域和第二多晶硅岛上未被栅极线覆盖的区域形成欧姆接触区；形成与欧姆接触区连接的源极和漏极以及与栅极线垂直交叉并与漏极连接的数据线；在栅极线与数据线交叉围成的区域上，形成与源极连接的像素电极。该技术方案减少了加工成本，缩短了加工时间，改善了现有技术容易产生掺杂结构偏移的缺点。
Description
技术领域
本发明涉及显示技术领域，特别涉及阵列基板的制作方法、阵列基板和显示装置。
背景技术
现有技术中制作TFT-LCD（Thin Film Transistor LCD，薄膜场效应晶体管液晶显示器）像素区部分薄膜晶体管器件时，为了减少关态电流Ioff，可采用多栅极结构或者掺杂结构，由于多栅极结构会降低像素开口率，所以多采用掺杂结构的薄膜晶体管。
现有技术在制作像素部分薄膜晶体管器件时，需要通过额外的掩膜制作光阻图案层，在其光刻蚀程序中，曝光时很容易因对准误差而产生掺杂结构偏移的情形，并且由于需要有额外的掩模，因此现有技术受限于多一道光刻蚀程序带来的加工成本与加工时程的增加，加工成本较高，加工时间较长，且容易产生掺杂结构偏移的问题。
发明内容
本发明实施例提供了阵列基板的制作方法、阵列基板和显示装置，用以解决现有制作薄膜晶体管器件的技术存在加工成本较高，加工时间较长，且容易产生掺杂结构偏移的问题。
本发明提供了一种阵列基板的制作方法，包括：
在基板上形成第一多晶硅岛和第二多晶硅岛，所述第一多晶硅岛的一端与所述第二多晶硅岛的一端垂直连接；
在所述第一多晶硅岛的上方形成栅电极，在所述第二多晶硅岛的上方形成与所述栅电极连接的栅极线；
将所述第一多晶硅岛上未被所述栅电极覆盖的区域和所述第二多晶硅岛上未被所述栅极线覆盖的区域形成欧姆接触区；
形成与所述欧姆接触区连接的源极和漏极以及与所述栅极线垂直交叉并与所述漏极连接的数据线，其中，所述源极位于所述第一多晶硅岛的上方，所述漏极和所述数据线位于所述第二多晶硅岛的上方；
在所述栅极线与所述数据线交叉围成的区域上，形成与所述源极连接的像素电极。
实施时，所述在基板上形成第一多晶硅岛和第二多晶硅岛，所述第一多晶硅岛的一端与所述第二多晶硅岛的一端垂直连接，具体为：
在基板上形成缓冲层；
在所述缓冲层上形成多晶硅层；
通过构图工艺，将所述多晶硅层形成所述相互垂直连接的第一多晶硅岛和第二多晶硅岛。
实施时，所述在所述缓冲层上形成多晶硅层，具体为：
在所述缓冲层上形成非晶硅层；
将所述非晶硅层转化为多晶硅层。
实施时，所述在所述第一多晶硅岛的上方形成栅电极，在所述第二多晶硅岛的上方形成与所述栅电极连接的栅极线，具体为：
在所述第一多晶硅岛和第二多晶硅岛的上方形成栅绝缘层，所述栅绝缘层覆盖整个基板；
在所述栅绝缘层的上方形成栅极金属层；
通过构图工艺，将所述栅极金属层形成相互连接的栅电极和栅极线。
实施时，所述将所述第一多晶硅岛上未被所述栅电极覆盖的区域和所述第二多晶硅岛上未被所述栅极线覆盖的区域形成欧姆接触区，具体为：
利用所述栅电极和栅极线作为掩模进行离子掺杂工艺，使所述第一多晶硅岛和所述第二多晶硅岛上未被所述栅电极和栅极线覆盖的区域形成作为所述欧姆接触区的掺杂区。
实施时，所述形成与所述欧姆接触区连接的源极和漏极以及与所述栅极线垂直交叉的数据线，具体为：
在所述栅电极和栅极线的上方形成层间绝缘层，所述层间绝缘层覆盖整个基板；
在所述层间绝缘层上，形成露出对应源极区域的欧姆接触区的第一过孔和露出对应漏极区域的欧姆接触区的第二过孔；
在所述层间绝缘层上形成数据线金属层；
通过构图工艺，在所述第一多晶硅岛的上方形成通过所述第一过孔与所述欧姆接触区连接的源极，在所述第二多晶硅岛的上方形成通过所述第二过孔与所述欧姆接触区连接的漏极，在所述第二多晶硅岛的上方形成覆盖所述第二多晶硅岛的、且与所述栅极线交叉的数据线。
实施时，所述在所述栅极线与所述数据线交叉围成的区域上，形成与所述源极和所述栅极线连接的像素电极，具体为：
在所述源极和漏极的上方形成钝化层，所述钝化层覆盖整个基板；
在所述钝化层上形成露出对应源极的第三过孔；
形成像素电极层；
通过构图工艺，在所述栅极线与所述数据线交叉围成的区域上，形成通过所述第三过孔与所述源极连接的像素电极。
实施时，所述像素电极与所述栅极线部分重叠设置。
本发明还提供了一种阵列基板，包括：
基板；
位于所述基板上表面的缓冲层；
所述缓冲层上设置有第一多晶硅岛和第二多晶硅岛，所述第一多晶硅岛的一端与所述第二多晶硅岛的一端垂直连接；
所述第一多晶硅岛的上方设置有栅电极，所述第二多晶硅岛的上方设置有与所述栅电极连接的栅极线；
所述第一多晶硅岛上未被所述栅电极覆盖的区域和所述第二多晶硅岛上未被所述栅极线覆盖的区域为作为欧姆接触区的掺杂区；
所述第一多晶硅岛的上方设置有与所述欧姆接触区连接的源极，所述第二多晶硅岛的上方设置有与所述栅极线垂直交叉的数据线和漏极；
所述栅极线与所述数据线垂直交叉围成的区域上，设置有与所述源极连接的像素电极。
本发明还提供了一种包括上述阵列基板的显示装置。
本发明实施例提供的技术方案中，在两个多晶硅岛的上方设计栅极和栅极线，巧妙地将栅极线作为第二个栅极，从而在没有降低开口率的情况下形成了薄膜晶体管的多栅极结构，达到降低薄膜晶体管关态电流Ioff的效果，在保持Ioff不增加及开口率不降低的同时，去除了额外掩模板的使用，改善了现有技术中额外掩模带来的加工成本与加工时间的浪费。同时，本发明也改善了现有技术中因额外掩模造成的曝光对准误差与掺杂结构偏移的缺点。
附图说明
图1为本发明实施例中一种阵列基板的制作方法流程图；
图2为本发明实施例中一种阵列基板的剖视图；
图3为图2中阵列基板的剖面示意图。
具体实施方式
为使本发明实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
如图1所示，本发明实施例提供了一种阵列基板的制作方法，包括以下步骤S11-S15：
S11、如图2和图3所示，在基板20上形成第一多晶硅岛301和第二多晶硅岛302，第一多晶硅岛301的一端与第二多晶硅岛302的一端垂直连接。
具体地，步骤S11可具体实施为如下步骤A1-A3：
A1、如图2所示，在基板20上形成缓冲层25，形成方法可以为沉积、涂敷等方法。
其中，基板20可为玻璃基板或者石英基板；缓冲层25的材料可为SiO2、SiNx或者SiONx等；缓冲层的厚度可为100nm-300nm；该缓冲层的作用为防止基板当中的金属或其它离子对形成在其上表面的非晶硅层进行污染，同时也可以在对非晶硅层进行激光退火工艺时对基板进行保护，防止由于温度过高对基板造成损伤；
A2、在缓冲层25上形成多晶硅层，形成方法可以为沉积、涂敷等方法。
具体地，步骤A2可具体实施为如下流程：
在缓冲层25上形成非晶硅层；其中，非晶硅层的厚度可为300nm-800nm；
将非晶硅层转化为多晶硅层；具体可利用激光退火技术、诱导晶化技术等方法将非晶硅层转化为多晶硅层。
A3、通过构图工艺，将多晶硅层形成第一多晶硅岛301和第二多晶硅岛302，第一多晶硅岛301的一端与第二多晶硅岛302的一端垂直连接（参考图2、图3）；
所述构图工艺可以为曝光刻蚀工艺，或者不先形成膜层工艺，采用打印或者网络印刷等构图工艺直接形成最终所需要的膜层图案。
S12、如图3所示，在第一多晶硅岛301的上方形成栅电极50，在第二多晶硅岛302的上方形成与栅电极50连接的栅极线55。
具体地，步骤S12可具体实施为如下步骤B1-B3：
B1、在第一多晶硅岛301和第二多晶硅岛302的上方形成栅绝缘层45，所述形成方法可以为沉积、涂敷等方法；
其中，栅绝缘层45的厚度可为100nm-200nm；栅绝缘层45的材料可为SiO2、SiNx或者SiONx等；
B2、在栅绝缘层45的上方形成栅极金属层；
具体可利用磁控溅射、沉积等工艺形成上述栅极金属层；栅极金属层的厚度可为300nm-500nm；
B3、利用栅极金属层形成相互连接的栅电极50和栅极线55（参考图2、图3）；
采用构图工艺形成上述栅电极50和栅极线55；由于栅电极50、栅极线55分别与第一多晶硅岛301、第二多晶硅岛302交叠，从而形成多栅极结构，达到降低开关元件关态电流Ioff的效果。
S13、将第一多晶硅岛301上未被栅电极50覆盖的区域和第二多晶硅岛302上未被栅极线55覆盖的区域形成欧姆接触区30b。
具体地，步骤S13可具体实施为如下流程：
利用栅极金属层作为光掩模进行离子掺杂工艺，使第一多晶硅岛301和第二多晶硅岛302上未被栅极金属层覆盖的区域形成掺杂区，该掺杂区即为欧姆接触区30b；栅极金属层下方的未掺杂区即为沟道30a；所述离子掺杂工艺所述的掺杂离子可以为N+离子掺杂或P+离子掺杂。
S14、如图2和图3所示，形成与欧姆接触区30b连接的源极80a和漏极80b以及与栅极线55交叉并与漏极80b连接的数据线60，其中，源极80a位于第一多晶硅岛301的上方，漏极80b和数据线60位于第二多晶硅岛302的上方。
具体地，步骤S14可具体实施为如下步骤C1-C4：
C1、在栅电极50和栅极线55的上方形成层间绝缘层70，所述层间绝缘层覆盖整个基板；所述形成方法可以为沉积、涂敷等方法；
其中，层间绝缘层70的厚度可为100nm-300nm；
C2、在层间绝缘层70上，形成露出对应源极80a区域的欧姆接触区30b的第一过孔73a和露出对应漏极80b区域的欧姆接触区30b的第二过孔73b；
采用构图工艺形成上述第一过孔73a和第二过孔73b；
C3、在层间绝缘层70上形成数据线金属层，形成方法可以为磁控溅射、沉积等方法；
其中，数据线金属层的厚度可为300nm-500nm；
C4、通过构图工艺，在第一多晶硅岛301的上方形成通过第一过孔73a与欧姆接触区30b连接的源极80a，在第二多晶硅岛302的上方形成通过第二过孔73b与欧姆接触区30b连接的漏极80b，在第二多晶硅岛302的上方形成覆盖第二多晶硅岛302的、且与栅极线55交叉的数据线60（参考图2、图3）。
采用构图工艺形成上述数据线60、源极80a和漏极80b。
S15、在栅极线55与数据线60交叉所围成的区域内，形成与源极80a连接的像素电极97，该部分区域被定义为像素区域。
像素电极97与栅极线55部分重叠，该重叠区域形成了存储电容。
具体地，步骤S15可具体实施为如下步骤D1-D4：
D1、在源极80a和漏极80b的上方形成钝化层90，钝化层90覆盖整个基板，形成方法可以为沉积、涂敷等方法；
其中，钝化层90的厚度可为3μm；
D2、在钝化层90上形成露出源极80a的第三过孔95；
利用构图工艺形成上述第三过孔95；
D3、形成像素电极层，形成方法包括沉积等；
其中，像素电极层的材料为ITO（Indium Tin Oxides，铟锡金属氧化物）、IZO（铟锌氧化物）等透明氧化物导电材料；像素电极层的厚度可为5-nm-150nm；
D4、通过构图工艺，在栅极线55与数据线60垂直交叉形成的区域上，形成通过第三过孔95与源极80a连接的、且与栅极线55连接的像素电极97（参考图2、图3）；
采用构图工艺形成上述像素电极97。
采用上述的阵列基板的制作方法最终形成的阵列基板显示模式为TN(Twisted Nematic,扭曲向列型)模式，本发明也可以用于制备ADS（ADvanced Super Dimension Switch，高级超维场转换技术）显示模式的阵列基板，其制备方法为，在采用上述制备方法形成像素电极97后，在像素电极97的上方形成一层钝化层，然后在钝化层上方再形成一层公共电极，最终形成ADS显示模式的阵列基板。
本发明实施例提供的阵列基板的制作方法中，在两个多晶硅岛的上方设计栅极和栅极线，巧妙地将栅极线作为第二个栅极，从而在没有降低开口率的情况下形成了薄膜晶体管的多栅极结构，达到降低薄膜晶体管关态电流Ioff的效果，在保持Ioff不增加及开口率不降低的同时，去除了额外掩模板的使用，改善了现有技术中额外掩模带来的加工成本与加工时间的浪费。同时，本发明也改善了现有技术中因额外掩模造成的曝光对准误差与掺杂结构偏移的缺点。
而且由于减小了W/L的大小，使得Ioff进一步减小。W/L变小引起的Ion减小可由LTPS的高迁移率所弥补，因为像素电压的刷新频率是远远低于周边电路工作频率的。
其中，W/L是薄膜晶体管沟道的宽长比，W为沟道宽度，L为沟道长度，当Vgs-Vth≥Vds时，有：
Ids=μeff((εinsε0/tins)(W/L)(Vgs-Vth)Vds,
当Vgs-Vth<Vds时，有：
Ids=(1/2)μeff((εinsε0/tins)(W/L)(Vgs-Vth)2,
式中ε0为真空中介电常数，tins为栅绝缘层厚度，εins为栅绝缘层相对介电常数，从而εinsε0/tins为单位面积栅绝缘层的电容值，Vgs为栅极-源极电压，Vds为漏极-源极电压，Vth为截止电压，μeff为等效载流子迁移率。由上面公式可看出，Ids始终与W/L成正比，所以W/L减小，即会减小TFT开启电流Ion，也会减小关闭电流Ioff。
参考图2、图3，本发明实施例提供了一种阵列基板，包括：
基板20；
所述基板20上表面（即所述基板的出光面）有缓冲层25；
缓冲层25上设置有第一多晶硅岛301和第二多晶硅岛302，第一多晶硅岛301的一端与第二多晶硅岛302的一端垂直连接；
第一多晶硅岛301的上方设置有栅电极50，第二多晶硅岛302的上方设置有与栅电极50连接的栅极线55；
第一多晶硅岛301上未被栅电极50覆盖的区域和第二多晶硅岛302上未被栅极线55覆盖的区域为作为欧姆接触区30b的掺杂区；
第一多晶硅岛301的上方设置有与欧姆接触区30b连接的源极80a，第二多晶硅岛302的上方设置有与栅极线55垂直交叉的数据线60和漏极80b；
栅极线55与数据线60垂直交叉围成的区域上，设置有与源极80a和栅极线55连接的像素电极97。
上述阵列基板的显示模式为TN模式，本发明实施例还提供一种ADS显示模式的阵列基板，其结构为，在上述TN模式的阵列基板的像素电极97的上表面设置一层钝化层，在该钝化层的上表面设置一层公共电极，最终形成ADS模式的阵列基板结构。
本发明实施例提供的阵列基板中，在两个多晶硅岛的上方设计栅极和栅极线，巧妙地将栅极线作为第二个栅极，从而在没有降低开口率的情况下形成了薄膜晶体管的多栅极结构，达到降低薄膜晶体管关态电流Ioff的效果，在保持Ioff不增加及开口率不降低的同时，去除了额外掩模板的使用，改善了现有技术中额外掩模带来的加工成本与加工时间的浪费。同时，本发明也改善了现有技术中因额外掩模造成的曝光对准误差与掺杂结构偏移的缺点。
本发明实施例还提供了一种包括前述阵列基板的显示装置，所述显示装置可以为：液晶面板、液晶显示器、液晶电视、OLED显示面板、OLED显示器、电子纸等显示装置。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，包括：
在基板上形成第一多晶硅岛和第二多晶硅岛，所述第一多晶硅岛的一端与所述第二多晶硅岛的一端垂直连接；
在所述第一多晶硅岛的上方形成栅电极，在所述第二多晶硅岛的上方形成与所述栅电极连接的栅极线；
将所述第一多晶硅岛上未被所述栅电极覆盖的区域和所述第二多晶硅岛上未被所述栅极线覆盖的区域形成欧姆接触区；
形成与所述欧姆接触区连接的源极和漏极以及与所述栅极线垂直交叉并与所述漏极连接的数据线，其中，所述源极位于所述第一多晶硅岛的上方，所述漏极和所述数据线位于所述第二多晶硅岛的上方；
在所述栅极线与所述数据线交叉围成的区域上，形成与所述源极连接的像素电极。
2.如权利要求1所述的制作方法，其特征在于，所述在基板上形成第一多晶硅岛和第二多晶硅岛，所述第一多晶硅岛的一端与所述第二多晶硅岛的一端垂直连接，具体为：
在基板上形成缓冲层；
在所述缓冲层上形成多晶硅层；
通过构图工艺，将所述多晶硅层形成所述相互垂直连接的第一多晶硅岛和第二多晶硅岛。
3.如权利要求2所述的制作方法，其特征在于，所述在所述缓冲层上形成多晶硅层，具体为：
在所述缓冲层上形成非晶硅层；
将所述非晶硅层转化为多晶硅层。
4.如权利要求1-3中任一所述的制作方法，其特征在于，所述在所述第一多晶硅岛的上方形成栅电极，在所述第二多晶硅岛的上方形成与所述栅电极连接的栅极线，具体为：
在所述第一多晶硅岛和第二多晶硅岛的上方形成栅绝缘层，所述栅绝缘层覆盖整个基板；
在所述栅绝缘层的上方形成栅极金属层；
通过构图工艺，将所述栅极金属层形成相互连接的栅电极和栅极线。
5.如权利要求4所述的制作方法，其特征在于，所述将所述第一多晶硅岛上未被所述栅电极覆盖的区域和所述第二多晶硅岛上未被所述栅极线覆盖的区域形成欧姆接触区，具体为：
利用所述栅电极和栅极线作为掩模进行离子掺杂工艺，使所述第一多晶硅岛和所述第二多晶硅岛上未被所述栅电极和栅极线覆盖的区域形成作为所述欧姆接触区的掺杂区。
6.如权利要求1所述的制作方法，其特征在于，所述形成与所述欧姆接触区连接的源极和漏极以及与所述栅极线垂直交叉的数据线，具体为：
在所述栅电极和栅极线的上方形成层间绝缘层，所述层间绝缘层覆盖整个基板；
在所述层间绝缘层上，形成露出对应源极区域的欧姆接触区的第一过孔和露出对应漏极区域的欧姆接触区的第二过孔；
在所述层间绝缘层上形成数据线金属层；
通过构图工艺，在所述第一多晶硅岛的上方形成通过所述第一过孔与所述欧姆接触区连接的源极，在所述第二多晶硅岛的上方形成通过所述第二过孔与所述欧姆接触区连接的漏极，在所述第二多晶硅岛的上方形成覆盖所述第二多晶硅岛的、且与所述栅极线交叉的数据线。
7.如权利要求1所述的制作方法，其特征在于，所述在所述栅极线与所述数据线交叉围成的区域上，形成与所述源极和所述栅极线连接的像素电极，具体为：
在所述源极和漏极的上方形成钝化层，所述钝化层覆盖整个基板；
在所述钝化层上形成露出对应源极的第三过孔；
形成像素电极层；
通过构图工艺，在所述栅极线与所述数据线交叉围成的区域上，形成通过所述第三过孔与所述源极连接的像素电极。
8.如权利要求7所述制作方法，其特征在于，所述像素电极与所述栅极线部分重叠设置。
9.一种阵列基板，其特征在于，包括：
基板；
位于所述基板上表面的缓冲层；
所述缓冲层上设置有第一多晶硅岛和第二多晶硅岛，所述第一多晶硅岛的一端与所述第二多晶硅岛的一端垂直连接；
所述第一多晶硅岛的上方设置有栅电极，所述第二多晶硅岛的上方设置有与所述栅电极连接的栅极线；
所述第一多晶硅岛上未被所述栅电极覆盖的区域和所述第二多晶硅岛上未被所述栅极线覆盖的区域为作为欧姆接触区的掺杂区；
所述第一多晶硅岛的上方设置有与所述欧姆接触区连接的源极，所述第二多晶硅岛的上方设置有与所述栅极线垂直交叉的数据线和漏极；
所述栅极线与所述数据线垂直交叉围成的区域上，设置有与所述源极连接的像素电极。
10.一种包括权利要求9所述阵列基板的显示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210138055.XA CN102709240B (zh) | 2012-05-04 | 2012-05-04 | 阵列基板的制作方法、阵列基板和显示装置 |
| PCT/CN2012/086318 WO2013163880A1 (zh) | 2012-05-04 | 2012-12-11 | 阵列基板及其制造方法和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210138055.XA CN102709240B (zh) | 2012-05-04 | 2012-05-04 | 阵列基板的制作方法、阵列基板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102709240A true CN102709240A (zh) | 2012-10-03 |
| CN102709240B CN102709240B (zh) | 2014-11-26 |
Family
ID=46901902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210138055.XA Active CN102709240B (zh) | 2012-05-04 | 2012-05-04 | 阵列基板的制作方法、阵列基板和显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102709240B (zh) |
| WO (1) | WO2013163880A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013163880A1 (zh) * | 2012-05-04 | 2013-11-07 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
| CN107393965A (zh) * | 2017-07-17 | 2017-11-24 | 华南理工大学 | 平面双栅氧化物薄膜晶体管及其制备方法 |
| CN111384066A (zh) * | 2020-03-19 | 2020-07-07 | 京东方科技集团股份有限公司 | 阵列基板、显示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102593333B1 (ko) * | 2016-10-31 | 2023-10-25 | 엘지디스플레이 주식회사 | 초고 해상도 액정 표시장치 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1140337A (zh) * | 1995-01-20 | 1997-01-15 | 株式会社半导体能源研究所 | 有源矩阵光电器件 |
| US6023308A (en) * | 1991-10-16 | 2000-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix device with two TFT's per pixel driven by a third TFT with a crystalline silicon channel |
| CN1536681A (zh) * | 2003-04-09 | 2004-10-13 | 友达光电股份有限公司 | 薄膜晶体管的双栅极布局结构 |
| CN1652167A (zh) * | 2004-02-04 | 2005-08-10 | 卡西欧计算机株式会社 | 有源矩阵面板 |
| TW200824128A (en) * | 2006-11-30 | 2008-06-01 | Au Optronics Corp | Pixel structure and fabricating method thereof |
| CN101325202A (zh) * | 2007-06-14 | 2008-12-17 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
| CN101566770A (zh) * | 2008-04-24 | 2009-10-28 | 乐金显示有限公司 | 液晶显示设备的阵列基板及其制造方法 |
| CN102411240A (zh) * | 2010-09-20 | 2012-04-11 | 乐金显示有限公司 | 液晶显示装置及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102709240B (zh) * | 2012-05-04 | 2014-11-26 | 京东方科技集团股份有限公司 | 阵列基板的制作方法、阵列基板和显示装置 |
-
2012
- 2012-05-04 CN CN201210138055.XA patent/CN102709240B/zh active Active
- 2012-12-11 WO PCT/CN2012/086318 patent/WO2013163880A1/zh active Application Filing
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6023308A (en) * | 1991-10-16 | 2000-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix device with two TFT's per pixel driven by a third TFT with a crystalline silicon channel |
| CN1140337A (zh) * | 1995-01-20 | 1997-01-15 | 株式会社半导体能源研究所 | 有源矩阵光电器件 |
| CN1536681A (zh) * | 2003-04-09 | 2004-10-13 | 友达光电股份有限公司 | 薄膜晶体管的双栅极布局结构 |
| CN1652167A (zh) * | 2004-02-04 | 2005-08-10 | 卡西欧计算机株式会社 | 有源矩阵面板 |
| TW200824128A (en) * | 2006-11-30 | 2008-06-01 | Au Optronics Corp | Pixel structure and fabricating method thereof |
| CN101325202A (zh) * | 2007-06-14 | 2008-12-17 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
| CN101566770A (zh) * | 2008-04-24 | 2009-10-28 | 乐金显示有限公司 | 液晶显示设备的阵列基板及其制造方法 |
| CN102411240A (zh) * | 2010-09-20 | 2012-04-11 | 乐金显示有限公司 | 液晶显示装置及其制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013163880A1 (zh) * | 2012-05-04 | 2013-11-07 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
| CN107393965A (zh) * | 2017-07-17 | 2017-11-24 | 华南理工大学 | 平面双栅氧化物薄膜晶体管及其制备方法 |
| CN111384066A (zh) * | 2020-03-19 | 2020-07-07 | 京东方科技集团股份有限公司 | 阵列基板、显示装置 |
| WO2021184909A1 (zh) * | 2020-03-19 | 2021-09-23 | 京东方科技集团股份有限公司 | 阵列基板、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102709240B (zh) | 2014-11-26 |
| WO2013163880A1 (zh) | 2013-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103219391B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| TWI383504B (zh) | 形成薄膜電晶體（ｔｆｔ）陣列面板的裝置及其方法 | |
| CN103268878B (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
| US7727824B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US10288925B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| CN103730475B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| US7462503B2 (en) | Liquid crystal display device and fabricating method thereof | |
| CN102636927A (zh) | 阵列基板及其制造方法 | |
| CN107331669A (zh) | Tft驱动背板的制作方法 | |
| CN102956713B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN102263111A (zh) | 阵列基板及制造该阵列基板的方法 | |
| CN103311310A (zh) | 一种薄膜晶体管及其制备方法、阵列基板 | |
| CN103325792A (zh) | 一种阵列基板及制备方法、显示装置 | |
| US10978495B2 (en) | Array substrate and method of manufacturing the same, and display device | |
| US11366548B2 (en) | Touch display panel and display device | |
| KR20080077846A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| CN103018990A (zh) | 一种阵列基板和其制备方法、及液晶显示装置 | |
| CN103022145A (zh) | 阵列基板、显示装置及制备方法 | |
| CN102709240B (zh) | 阵列基板的制作方法、阵列基板和显示装置 | |
| CN104183603B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| TW201733090A (zh) | 畫素結構與其製造方法 | |
| CN102956715B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN101017832A (zh) | 薄膜晶体管基板及其制造方法以及具有该基板的显示面板 | |
| CN103730474A (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN202855742U (zh) | 一种薄膜晶体管、阵列基板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |