CN1140337A - 有源矩阵光电器件 - Google Patents

有源矩阵光电器件 Download PDF

Info

Publication number
CN1140337A
CN1140337A CN96105568A CN96105568A CN1140337A CN 1140337 A CN1140337 A CN 1140337A CN 96105568 A CN96105568 A CN 96105568A CN 96105568 A CN96105568 A CN 96105568A CN 1140337 A CN1140337 A CN 1140337A
Authority
CN
China
Prior art keywords
signal line
row selection
selection signal
pixel capacitors
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96105568A
Other languages
English (en)
Other versions
CN1088260C (zh
Inventor
山崎舜平
小山润
竹村保彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP03156395A external-priority patent/JP3485667B2/ja
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1140337A publication Critical patent/CN1140337A/zh
Application granted granted Critical
Publication of CN1088260C publication Critical patent/CN1088260C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

在一个有源矩阵显示单元中，多个薄膜晶体管被串联连接以作为一个开关元件而用于一个象素电极，并且，除了其两端处的薄膜晶体管以外，至少有一个串联的薄膜晶体管总是处于导通状态，借此以在串联的薄膜晶体管之间形成一个电阻成分和一个电容成分，其结果是当开关元件截止时，漏电流被减少。

Description

有源矩阵光电器件
本发明涉及到一种用于改善有源矩阵显示单元内显示屏幕上图象质量的电路和元件，特别是涉及到一种电路和器件，其中，具有薄膜晶体管(TFT)的电路被用作一个开关元件，并且TFT的有源层由硅半导体组成，所述的硅半导体是使用催化元素结晶而成的，所述催化元件用于促进非晶硅的晶化。
有源矩阵显示单元被用于以下列方式构成的显示单元，即对每个象素提供一个开关元件，通过所述开关元件将通过视频信号线提供的信号提供给每个象素，借此以允许执行容量大于简单矩阵显示单元的不同显示。到目前为止，使用非晶硅半导体的TFT被用作开关元件。但是，使用结晶硅的TFT的工作速度至少是使用惯常非晶硅半导体的TFT的工作速度的10倍，从这个观点来看，对于大容量显示而言，使用结晶硅半导体的TFT是适合的，并且近来对这种TFT进行了开发。但是结晶硅半导体也有很多的缺点。
第一个问题存在于硅的晶化过程之中。结晶硅是通过将非晶硅晶化而获得的。已知两种将非晶硅晶化的传统方法，其一是利用激光束或类似物对非晶硅进行瞬间照射而使其晶化的方法，这是一种被称之为光退火处理的方法。这种方法存在下述问题。即由于不能获得具有稳定的大能量激光振荡器，所以其再现性和批量生产性很差。
另一种方法被称之为热退火处理技术或固态相位生长技术，该技术通常在600℃或更高的温度下执行热退火处理，以生成固态相位的非晶硅，借此以使非晶硅晶化。在这种方法中，晶化所需的时间周期取决于退火处理的温度，且在1000℃的高温下，晶化是在一个小时之内完成的。但是能够承受这种高温的基底只能用石英制造，这导致了基底成本的增加。另外，所获得的硅片的晶化也不是很好。
相反，在可以使用大量硼硅酸盐玻璃的约600℃下进行退火处理的过程中，可以获得具有良好结晶的硅片，然而，晶化所需的时间周期是24小时或更多，这就导致了批量生产困难的问题。
第二个问题是当在使用结晶硅的TFT中的一个栅极被施加有一个反向偏置电压时，漏电流(断态电流)变得较大。这被认为是由于晶粒边界引起的，并被认为是在制造使用结晶硅的有源矩阵显示单元过程中存在的最重要问题。
在N沟道TFT的情况下，利用流经在半导体薄膜表面上引入的P型层和在源区和漏区内n型层之间形成的p-n结的电流对VGS是负向偏压时的断态电流进行调节。由于在半导体薄膜(特别是在晶粒边界)中存在有大量的陷井，所以p-n结的完善程度很差，因而易于使结漏电流流入。当栅极被负向偏置时，断态电流增加。这是由于在半导体薄膜表面上形成的p型层的载流子的密度增加，从而使得p-n结的能量势垒的宽度变得很窄，其结果是使电场集中，结漏电流增加。
由此所产生的断态电流很大程度上取决于源-漏电压。例如，已知当在TFT的源极和漏极之间施加较大电压时，断态电流就会明显增加。换言之，拿在源和漏极之间施加5V电压的情况和在其间施加10V电压的情况相比较，后一情况的断态电流不可能是前一情况断态电流的两倍，而可能是它的10倍或100倍那么大。另外，这样一种非线性取决于栅极电压。通常，当栅极的反向偏置值较大(在n沟道型中是较大的负电压)时，前者和后者之间的差是很惊人的。
关于上述第一个问题，本发明人发现可以通过加入少量的镍、白金、铁、钴、钯等促进非晶硅的晶化(日本未审查专利公开NoHei6-244104)。这些被加入的元素称之为催化元素，其结果是可以通过通常在550℃下进行4个小时或更低温度更少时间周期地热退火处理来执行晶化过程。另外，在一般的热退火处理技术中，很难使厚度小于1000的非晶硅晶化。但是，已经发现使用催化元素也可以使其厚度小于1000，通常为300到800的非晶硅令人满意的晶化。
作为本发明人研究的结果，发现在使用已经利用这些催化元素使其结晶化的硅制造TFT的情况下，从晶化处理、特性及可靠性的角度来看，硅中催化元素的剩余密度最好被设置成1×1015到1×1019原子/厘米3。
所述的第一个问题可以利用这种方式加以解决。但是，第二个问题没有得到解决。相反，已经使用催化元素进行了结晶的晶体进一步以针状结晶体的形式发展(在一般的热退火处理技术中，它处于晶粒形式)并且晶体的长度大于n个微米或更大(在一般的热退火处理技术中，它是1个微米或更小)。由于这个原因，会出现如下的新问题，即TFT的特性要受到晶粒边界的极大影响，且断态电流的泄漏会更大。断态电流通常以从1000PA到1PA的三位数字泄漏。
图2A简要示出了一个有源矩阵显示单元的例子。图中由虚线所包围的区域204代表一个显示区域，在该区域中，以矩阵形式排列有TFT201。连接到TFT201源极的导线表示一个图象数据信号线206，连接到TFT201栅极的导线表示一个行选择信号线205。
该电路的驱动原理是在逐位移动输入脉冲定时的同时，通过将输入脉冲提供给第N行，第(N＋1)行，和第(N＋2)行等各相应行选择信号线来选择一个行。其原理如图12所示。
在图2A所示的电路中，开关元件包括TFT201，它根据来自行选择信号线205的信号执行数据的开关操作，借以驱动液晶单元203。辅助电容202由一个用于增强液晶单元容量的电容构成，该电容用于保持图象数据。为了在矩阵整个表面上进行均匀的显示，必须使所有TFT的特性相互一致。特别是，断态电流必须是10PA或更小，最好是1PA或更小。若TFT具有1000PA的断态电流，则不能保持足够的充电，就会出现瞬间丢失视频信号的情况。
若上述有缺陷的TFT的数量总共只涉及到了n个象素，那不会出现问题，但是若有缺陷的TFT的数量占所有象素的百分之几，那么观看所显示图象就非常困难了。特别是，在使用催化元素如上述获得的结晶硅的TFT中，这种现象更为明显。
为了解决这个问题，例如在日本专利未审查公开号Hei5-44195和日本专利审查公开号Hei-44196中所公开的陆续建议了一种(串联连接TFT的方法(多栅极技术)。这种方法试图通过减少施加给各TFT的源极和漏极的电压来减少各TFT的断态电流。例如，在如图2B所示的串联连接两个TFT的情况下，施加给各TFT的源极和漏极的电压变成原来的一半。如果施加给源极和漏极的电压是原来的一半，那么断态电流就会如上所述变成原来的1/10、1/100等。
但是，由于液晶显示单元的图象显示所需的特性变得更加严格，因此，降低即使是在上述多栅极技术中所需的断态电流也非常困难。换言之，即使是栅极的数量(晶体管的数量)被增加到3、4和5，施加给相应TFT的源极和漏极的电压也只能逐位地减少到1/3、1/4和1/5。为了能使加到栅极和漏极的电压减少到1/100，则需要100个栅极。
换言之，在上述系统中，当栅极的数量为2时，效果最明显。但是即使是栅极的数量增加得大于2，也不能指望有更好的效果。特别是，在使用已经利用催化元素进行晶化的硅膜的TFT中，就会如上所述以非常高的频率出现非常大的断态电流。然而，上述TFT对于充份地消除那种影响是毫无用处的。
本发明是针对上述问题而作出的。本发明的目的就是要提供一种具有某种结构的象素电路，这种电路能够通过将施加给连接到一个象素电极的TFT的源极和漏极上的电压设定成通常电压的1/10或更少、最好是1/100或更少来减少断态电流。在这种情况下，其特性在于充分地减少了TFT的数量。TFT的数量最好是5或更少，更好为3，借此以实现上述目的。
换言之，为了解决上述问题，本发明是通过提供一个有源矩阵电路而实现的。在所述的有源矩阵电路中，至少包含有3个TFT的电路被串联连接到一个象素电极上，并且除了连接到图象信号线上的TFT以外的至少一个串联连接的TFT总是或几乎总是处于导通状态并被用作开关元件。在本发明中，TFT的有源层是由结晶硅构成的，并且包含有促使硅以1×1015到1×1019原子/厘米3结晶的催化元素，或者，TFT的有源层是使用催化元素进行晶化的。
在上述的有源矩阵电路中，串联连接的TFT的另一端被连接到一个象素元件上。另外，除了总是处于通态的TFT以外，通常可以使用串联连接的TFT的栅极。另外，各栅极可以单独驱动，从集成度的角度来看，前者是一个优点。另外，对于连接到上述TFT中象素电极上的TFT的沟道两端可以提供有LDD区或偏置区。
本发明基本概念的特征在于连接三个或更多的TFT，并且通过向栅极施加一个恒定电压使得至少有一个TFT被置位于其中心位置并总是处于通态，或者在其它TFT处于断态的几乎所有时间内至少有一个TFT处于通态。
在图1A所示的例子中串联连接有TFT103，104和105。TFT103的源极被连接到图象信号线101上，TFT104的漏极被连接到象素电极106上。通过行选择信号线102来控制TFT103和104的栅极。
然后，位于电源107中心的TFT105的栅极总是被提供有一个适当的正电压以提供一个通态，必要情况下，可将辅助电容108并联加到象素单元106上。
在图1A所示的电路中，在TFT103、104和105栅极附近的安排如图1D所示。由于制造这种电路的方法将借助参考图4所示的实施例加以描述，所以这里只描述其回路。在该电路中，在一个硅半导体膜(有源层)上形成有三个TFT103、104和105(它们概念上的区域由虚示线示出)，并且各TFT都被设置有相对于对应TFT横向放置的栅极405、407和406。这样，在所述半导体区域内，一个图象信号线被连接到左端区411(＝TFT103的源极)，一个象素电极被连接到右端区414(＝TFT104的漏极)。
图1A所示电路之等效电流示于图2C。与图1C所示之相同符号用以指出类似构件，且TFT105被等效地表示成一个基本上是静态的电容成份223到一个电阻成份225的耦合。这结电容和电阻成份223和225是根据TFT105的源极和漏极电位的起伏而精确浮动的。就所述栅极电位被保持在一个适当的值而言，这种浮动是可以忽略的。电容元件223和电阻元件225精确地具有一个分布参数电路结构。由于没有实质问题，此后将描述如图2C所示的一个电路结构。
下面将描述一个特定的操作。当一个选择信号被传送行选择信号线102时，在图象信号线101一侧的TFT103和在象素单元106一侧的TFT104被导通。另一方面，在中央TFT105中，根据来自图象信号线101的信号对电容元件223和象素单元226进行充电。在充电被充分进行(平衡)的一级，在象素单元106一侧的TFT104的源极和漏极间的电压变成近乎相等的状态。
在这种状态下，当中断行选择信号线102的选择信号时，在图象信号线一侧的TFT103和在象素单元106一侧的TFT104被截止。此后，将其它的象素信号提供给图象信号线101，且由于在图象信号线101一侧的TFT103具有一个限定的断态电流，所以，在中央TFT105内形成的电容成份223中所充电荷被放电，借以降低电压。但是，这个速度以与图2A所示一般有源矩阵电路的电容202电压降的相同速度发展。
另一方面，由于在象素电极一侧的TFT104源极和漏极之间的电压基本上等于零，所以它的最初断态电流非常小，但是由于中央TFT105电容成份223的电压下降使得源极和漏极之间的电压逐渐增加，从而使得断态电流增加。但是由于断态电流的增加所引起的象素单元106的压降慢于如图2A所示的一般有源矩阵电路的这种压降。另外，由于电阻成份225存在于中央TFT105之中，所以使得断态电流被进一步减小。
利用这种方式，可以产生使断态电流平均值减小的结果。但是，根据本发明，可以大大减少产生具有大断态电流的开关元件的比率。例如在图1A中，即使TFT103和104中的一个具有很大的断态电流，但只要另外一个的断态电流是正常的，那么在总体上也会呈现出对断态电流的抑制效果。换言之，TFT103和104都具有很大断态电流，那二者都有故障的可能性是很低的。其结果是对于99％的开关元件TFT来讲，其断态电流为1PA或更少，而对于99.99％的开关元件TFT来讲，其断态电流为10A或更小。由此，产生将会给出错误图象的具有10PA或更大断态电流的开关元件的比率将会是1ppm或更小。
特别是当TFT104的断态电流较大时，TFT105的电容呈现与图2A中辅助电路202相同的操作，从而可以保持一个象素的电荷保持能力。
应当注意，如果在TFT103和104中的沟道中形成有一个LDD区偏置区，那么这些区域构成了漏极电阻和源极电阻，其结果是漏极结的电场强度被降低，从而进一步减小了断态电流。特别是在象素电极一侧TFT104沟道两端上形成LDD(低密度搀杂)区偏置区是非常有效的。
例如，假定图2A所示TFT201和图2C所示TFT103具有相同特性，并且电容202和108两端的电压对于一个帧的99％来讲分别从最初的10V变到9V。在图2A所示的情况下，象素单元203两端的电压下降到用于一个帧的9V。但是，在图2C的情况下，即使电容223两端的电压下降到9V，在TFT103源极和漏极之间的电压也是1V。因此，断态电流非常小，并且由于一个帧的结束时间使得由象素单元206和电容106释放的累积电荷量也非常小，其结果是象素单元106两端的电压几乎没有变化并保持为10V。
和图2B所示情况进行比较不太容易，但在图2B中，施加给一个TFT源极和漏极之间的电压为5V，是图2A所示情况相应电压10V的一半，因此，源极和漏极之间的电压就不可能象图2C中TFT104情况那样为1V。因此，本发明的优越性是从这个角度表现出来的。
在图1A所示的例子中，中央TFT105具有与在其两端处的TFT103和104相同的导通类型(在这种情况下为n-沟通型)。但是，如图1B所示，可以安排具有相反导通类型(即p-沟道型)的TFT115。应当注意，施加给中央TFT115栅极电压的极性与图1A所示情况相反。
另外，多个TFT被串联连接以形成一个电路。例如如图1C所示，5个具有相同导通类型的TFT121到125可以串联连接到一起。TFT122和124的栅极与电源126和127相连，以使TFT122和124在全部时间内保持为通态。图1C的等效电路示于图2D。TFT122和124分别被表示成电容成份221和223以及电阻成份222和224的连接电路。在图1C所示情况下，由于总共使用了5个TFT，所以比起使用了TFT的情况来讲，其断态电流减少效果进一步增加。但是，若所使用的TFT的数量增加到7、9、……，那么断态电流减少效果不会如此增加。从电路结构的角度看，使用TFT的数量最好为5或更少。
应当注意，图1A到图1C所示之电路都具有如下的结构。即在TFT两端串联连接的TFT被连接到行选择信号线102上。其中，连接到象素电极上的TFT可以总是或几乎总是处于通态。例如，它可以是这样一种电路，根据该电路，可以去除图1C所示的TFT125。这样一个电路可以被设计成在图1A所示电路的象素电极和TFT104之间加入一个TFT电容，并且该TFT相当于辅加电容108。
另外，为了抑制象素单元的电压影响，本发明的另一方面是通过提供一个有源矩阵电路加以实现的，在该电路中，至少有3个TFT被串联连接到一个象素电极上，并且除了位于两端的串联连接的TFT以外的至少一个TFT是根据用于独立于行选择信号线而提供信号的信号线加以控制，而其它的TFT是根据行选择信号线加以控制的。这样的电路被用作一个开关元件。
这里，栅极信号线的信号独立于行选择信号线的信号的意思是指它与行选择信号线的信号不同，并且该信号可以与行选择信号线的信号处于某种同意状态。通常，它可以是由另外一个电路提供的，所述另外电路是一个不同于用于提供行选择信号线信号的电路，(行选择信号电路)，且所述的电路可以对由行选择信号电路所产生的信号或输入给该行选择信号电路的信号进行处理。
另外，根据本发明，所述TFT的有源层可以由结晶硅构成并且包含有用以促使硅以1×1015至1×1019原子/厘米3晶化的催化元素，或者使用催化元素使TFT的有源层结晶化。
这里，串联连接的TFT的一端可以连接到图象信号线上，且其另一端可以连接到象素电极上。另外，可以在上述TFT中连接到象素电极的TFT沟道的两端设置有LDD区或偏置区。
本发明基本思想的特征在于连接有三个或更多的TFT，并且置位于其中央的至少一个TFT的栅极连接到不同于所述行选择信号线的另一个栅极信号线上，借以利用来自该信号线上的信号驱动所述TFT。
在图10A所示的例子中，TFT153、154和155相互串联，TFT153的源极连接到图象信号151上，TFT154的漏极连接到象素电极156上。TFT153和154的栅极由行选择信号线152加以控制。
由此，中央TFT155的栅极连接到栅极信号线157上，且TFT155被独立于连接到行选择信号线152上的TFT153和154而单独驱动，借此使象素单元156保持一种电荷状态，在该状态下，TFT153和154截止。应当注意，可以并联方式将辅助电容158加到象素单元156上。
在图10A所示的电路中，在TFT153、154和155附近的电路配置构成如图1D所示。这与图1A中相应部份相同。
下面将通过结合附图对本发明的详细描述从而使本发明上述和其它的目的和特性变得更加明显。
图1A到图1D示出的根据本发明一个有源矩阵电路中开关元件的例子；
图2A到2D示出的在现有技术和本发明中一个有源矩阵电路开关元件的电路图及其等效电路图；
图3A到3C示出的根据本发明第三实施例一个有源矩阵电路中所述开关元件的半导体区及栅极的配置的例子；
图4A到4E示出了根据本发明第四实施例，为制造有源矩阵电路中一个开关元件所进行的处理；
图5A到5E示出了根据本发明第五实施例用于制造有源矩阵电路中一个开关元件所进行的处理；
图6A到6F示出了根据本发明第六实施例用于制造有源矩阵电路中一个开关元件所进行的处理；
图7示出了一个有源矩阵电路的例子；
图8示出了图7所示有源矩阵电路的等效电路；
图9示出了一个有源矩阵电路的例子；
图10A到10C示出了根据本发明一个有源矩阵电路中开关元件的例子；
图11A和11B示出了根据本发明在一个有源矩阵电路中开关元件的电路图及其操作例；和
图12示出了在传统的有源矩阵电路中一个开关元件的操作例。
下面参照附图给出本发明的实施例。
(第一实施例)
在第一实施例中，将描述图1A所示之操作例。所有的TFT103到TFT105都是n-沟道型，同样它们也可以都是p-沟道型。最好使用利用催化元素获得的结晶硅半导体的薄膜晶体管具有下述特性，即p-沟道型TFT的断态电流要小于n-沟道型TFT的断态电流，借此以使得它很难使TFT的品质变坏。
两个薄膜晶体管103和104使用共同的栅极连接线并被连接到行选择信号线102上。另外，TFT103的源极被连接到图象信号线101上。通常处于导通状态的TFT105被连接在两个TFT103和104之间。为了使TFT105总是保持在导通状态，利用电源107向其栅极提供一个高得足以避免受到图象信号影响的正电位。
例如，当图象信号在-5V和+5V之间波动时，TFT105的栅极电位为+8V或更高，最好使其电位保持在+10V或更高。例如，如果TFT105的栅极电位为+6V，那么在栅极和源极之间的电位差在+1V和+11V之间波动，这个波动处于所述TFT阈值电压附近，且通过TFT105获得的电容在图象信号波动的基础上具有更大的波动。另一方面，若TFT105的栅极电位为+10V，那么栅极和源极之间的电位差在+5V和+15V之间波动。但是，由于它根本与所述阈值电压无关，所以在TFT105中获得的电容基本不会产生波动。
液晶单元106(必要时还有辅助电容108)被连接到TFT106的漏极上。该液晶单元106(或辅助电容108)的另一端可以接到地电平。应当注意，TFT105MOS电容的电容值可以根据该电容值与液晶单元105(必要时还有液晶单元105的电容值与辅助电容108电容值的和)的电容值的比率被确定成一个最佳值。
下面描述图1A所示开关元件的操作。首先，″H″电平的电压被提供给两个TFT103和104的栅极，从而使得TFT103和104变成导通状态。然后，相当于一个图象信号的电流流径TFT103的源极，且在此时刻，中央TFT105主要用作一个电容，并开始充电操作。同时，由于TFT105总是处于导通状态，电流从TFT104的源极流入漏极，借此向液晶单元106充电。
接着，具有″L″电平的电压被施加给TFT103和104的栅极，TFT103和104截止，从而使TFT103源极两端的电压下降，断态电流流入存贮在总是处于通态的TFT105中的电荷，借此开始放电过程。但是，由于TFT105电容的作用，连接到一个象素上的薄膜晶体管的漏极和源极之间的压降被延迟。另外，通过TFT105电阻成份的作用也使断态电流被减小。利用上述效果，液晶单元106中的电荷被缓慢减少，且液晶单元106两端的电压下降，直到在下一次筛选中所述TFT变成通态为止。
在图1A中，让我们来考虑从所示电路中删除一般处于通态的n-沟道TFT105的情况。两个n-沟道TFT103和104共用一根棚极连线且液晶单元106被连接到TFT104的漏极。这就是如图2B所示的所谓多栅极型电路。
首先，具有″H″电平的电压被施加给两个TFT103和104的栅极并使其导通。然后，电流流经其源极，借此以向液晶单元106充电。
随后，具有″L″电平的电压被施加给TFT103和104的栅极，并使它们截止。TFT103源极两端的电压下降，其结果是使TFT104漏极两端的电压也下降。因此，液晶单元106开始放电操作。但是，由于在这两个TFT之间不具有电容构件和电阻构件，所以压降要比图1A所示情况大。(第二实施例)
在第二实施例中，将参照图11来描述图10A所示电路的特殊操作。图11A示出了如图12A所示本发明的整个有源矩阵电路，其中所使用的标号与图10A所示相同。利用行选择信号线152通过作为惯常电路的移位寄存器Y提供信号(图12)。根据本发明所添加的栅极信号线158通过另外一个移位寄存器2(或一个等效电路)提供信号。
施加给行选择信号线151的信号和施加给栅极选择信号线158的信号示于图11B。换言之，脉冲被输入给第N行，第(N＋1)行和第(N＋2)行的相应行选择信号线151，同时移动输入脉冲的定时，这与在传统电路中的操作是相同的。
另一方面，一个信号被以同样方式施加给第N行，第(N＋1)行和第(N＋2)行的相应栅极信号线158。采用惯常的方式将这些脉冲彼此叠加到某个程度或使这些脉冲与每个行选择信号线的脉冲相互同步。在和TFT153和154相比较TFT155具有较大栅极电容值的情况下，如图11B所示，其脉冲宽度最好大于行选择信号线151的脉冲宽度。
下面参看图11B来描述所述操作的例子。不用说还可以执行这种操作以外的其它操作。注意力被放到第(N＋2)行上。首先，脉冲被施加给栅极信号线158上，且中央TFT155处于导通状态。在这期间，用于其它行的视频数据被施加给图象信号线151上。但是，所述行选择信号线被保持为负电位，且在TFT155两侧处的TFT153和154处于截止状态。在此期间，数据不被收入象素单元156之中(图11B的周期a)。
在这种状态持续一段时间之后，用于第(N＋2)行的行选择信号线151的电位被进向正向转换。在此期间，在第一时间内执行象素单元156的放电和图象信号线151的充电。这里，利用正电压执行充电，且所有的TFT153到154都处于导通状态(图11B中的周期b)。
随后，行选择信号线151的电位进行负向转换，从而使得TFT153和154截止。由于栅极信号线157的电位仍保持为正，所以，TFT155处于导通状态。然后，由于在那个时刻所述TFT主要被用作一个静电电容，所以，TFT155源极和漏极电位基本上与象素单元156的电位相同(图11B之周期C)。
由此，当栅极信号线157的电位进行负向转换时，在TFT155内形成的静态电容迅速减小。这样，为了保持存贮在TFT155中的电荷(由于TFT153和154处于截止状态，这些电荷很难流到其它地方去)TFT155源极和漏极间的电压增加(它的绝对值增加)。换言之，利用TFT155的中央部份形成了一个具有极高电压的区域，且即使由于这个区域的存在而使得图象信号线的电位被进行负向转换，TFT155的电位也被按序降低，充电被由象素单元156流出的电流所抑制，且所述电位根据下降而受到抑制。
相反，由于电位差电流从TFT155流向象素单元156。即使存贮在TFT155中的所有电荷全都流入象素单元，从存贮在TFT155中电荷的比例角度来看，象素单元的电位也很难浮动到所述象素单元的静态电容。利用上述操作，可以减小断态电流(图11B周期d)。随后重复相同的操作。
如上所述，本发明的一个作用就是减少断态电流的平均值。另外，产生具有较大断态电流的开关元件(有故障的开关元件)的可能性也被减少。例如，在图10A中，即使TFT153和154中的一个具有较大的断态电流，若另外一个是正常的，从整体上也能呈现出断态电流抑制作用。换言之，TFT153和154都产生故障，从而使得具有很大断态电流的可能性是很小的。其结果是对于99％的开关元件TFT而言，其断态电流为1PA或更小，而对于99.99％的开关元件TFT来讲，其断态电流是10PA或更小。由此，产生能够给出图象故障的具有100PA或更大断态电流的开关元件的可能性被限制到1ppm或更小。
应当注意，如果在TFT153和154的沟道中形成一个LDD区或偏置区，那么这些区域就被形成了一个漏极电阻和源极电阻，其结果是漏极结的电场强度下降，从而进一步减少了断态电流。特别是，在象素电极一侧的TFT104为沟道两端上形成LDD(低强度搀杂)区或偏置区是非常有效的。
在图10A所示的例子中，中央TFT155与位于其两端处的TFT153和154具有相同的导通类型(在这种情况下，为n-沟道型)。另外如图10B所示，它也可以是与TFT155的导通类型相反的导通类型的TFT161(即p-沟道型)。在这种情况下，施加给中央TFT111栅极的信号与图10A所示之情况相反(图10B)。
另外，多个TFT可以串联连接。例如如图10C所示，可以串联连接五个TFT171到175以构成一个电路。在图10C所示的情况下，由于总共使用了五个TFT，所以，断态电流得到进一步的减小。但是，若所使用TFT的数量增加到7，9……，断态电流减少作用也不会如此增加。从电路结构的角度来看，所用TFT的数量最好为5或更少。(第三实施例)
根据图1A和图10A所示第一和第二实施例的有源矩阵中的开关元件可以如图1D所示之构成。但是，若能如图3所示构成该开关元件，则可以减少所应用的区域。下面描述图3所示的配置。
首先，形成一个结晶硅半导体膜片301，使其径向呈U形，横向呈U形或马蹄铁形。使用催化元素使半导体膜片晶化，并使其通常包含有1×1015到1×1019原子/厘米3的催化元素(图3A)。
如图3B所示，行选择信号线302和电容线(栅极信号线)303被设置在半导体膜片上。换言之，半导体膜片301与行选择信号线302有两个交点，与电容线(栅极信号线)303有一个交点。电容线(栅极信号线)303形成于所述矩阵之上，从而与所述行选择信号302平行，并被保持有一恒定电压。其结果是由半导体膜片301形成的TFT和电容线(栅极信号线)303被主要用作静态电容和电阻。这相当于图1A中的TFT105。
另一方面，由行选择信号线302和半导体膜片301形成的两个交叉部份对应于图1A中的TFT103和104。通过向具有行选择信号线302和电容线(栅极信号线)303的掩膜的半导体膜片301搀入n-型(或p-型)杂质以形成与TFT103的源极相对应的区域304和与TFT104的漏极相对应的区域307。这些区域304和307被连接到图象信号线和象素电极上。
另外，还形成了相当于TFT103漏极的区域305和相当于TFT104源极的区域306。
换言之，利用一个与所述图象信号线相接触的区域，一个与象素电极相接触的区域，且该两个区利用行选择信号线和电容线(栅极信号线所分开，如此形成了一个半导体区域，且该区域呈现出n-型(或p-型)导通型，应当注意，尽管电容线(栅极信号线)303和半导体薄膜301没有如图3C所示那样以如下方式，即使半导体薄膜301的区域308精确地从电容线303中部份伸出而彼此相互精确重叠，那也不会产生任何问题。所需要的仅是利用电容线(栅极信号线)303和线选择信号线302把区域305和306彼此完全分隔开来。
如上所述，通过设计半导体膜片(有源层)的形状可以改善电路的集成度。假如形成了一个如图1C所示的具有五个TFT的开关元件，那么半导体膜片的形状基本上可以是N形或S形的。这样，电容线或行选择信号线在所述半导体膜片是就可以相互交叉。(第四实施例)
第四实施例的目的在于上述第一和第二实施例电路的制造处理。在该实施例中，所述栅极被进行阳极氧化处理以形成一个偏置栅极，其结果是使断态电流被进一步减小。应注意，用于对所述栅极进行阳极氧化处理的技术见日本专利未审查公开号Hei5-267667。
图4A到4D示出对根据该实施例的开关元件进行的制造处理。首先形成一个具有1000到5000。例如是3000的氧化硅薄膜402(制成粒7059，100mm×100mm)作为基体401上的衬底膜片。利用等离子体CVD技术通过熔解和淀积TEOS形成氧化硅薄膜402。这种处理可以利用溅射技术加以执行。
此后，通过等离子体CVD技术或LPCVD技术使具有300至1500，例如是500的非晶硅膜片被淀积起来，然后再利用热退火技术使其结晶。在此期间，根据日本专利未审查公开Hei6-144204所公开的技术加入作为晶化催化元素的少量的镍。作为一种加入镍的方法，1ppm的镍醋酸盐溶液被涂覆在非晶硅膜上并在其上形成了一层薄氧化硅膜，而后进行干燥。此后它被置于550℃的环境中达四个小时。
应当注意，在执行了上述的热退火处理之后，还可以加上诸如是激光照射的光退火处理以进一步改善结晶性能。然后，对如此结晶的硅膜进行蚀刻以形成岛状的区域403。另外，在其上还要形成一个栅极绝缘膜404。在这个例子中，利用等离子体CVD技术形成了其厚度为700到1500例如1200的氧化硅薄膜。这种处理还可以利用溅射技术加以执行。
然后，利用溅射技术形成厚度为1000到3μm例如5000并包含有1％重量的铝(或包含有0.1-0.3％重量的Sc)的硅膜。然后对所形成的硅膜进行蚀刻以形成栅极405、406和407(图4A)。
随后，通过使一个电流流过在电解液中的栅极使栅极405、406和407被进行阳极氧化，借此以形成一个其厚度为500到2500，例如是2000的阳极氧化物。所使用的电解液是通过利用乙二醇将L-酒石酸稀释到5％的浓度，并利用氨将PH调节到7.0±0.2而获得的。所述基底被浸入到电解液中，且恒流源的进侧被连接到基底上的栅极上，其负侧被连接到铂电极上。以20mA的恒流状态施加电压，且氧化作用一直持续下去，直到电压变成150V为止。另外，在150V的恒压情况下氧化作用持续进行，直到电流变成0.1mA或更小。其结果是得到了具有厚度为2000的氧化铝膜408，409和410。
随后，通过离子搀杂技术，以自匹配方式将杂质(在这个例子中是磷)引入具有栅极部份(即栅极405到407和阳极氧化膜408到410)的掩膜的岛状区403，借此以形成一个n-型杂质区。磷化氢(PH3)用作搀杂气。在该例中剂量为1×1014到5×1015原子/厘米2，加速电压为60到90KV。例如，剂量为1×1015原子/厘米2，而加速电压为80KV。其结果是形成了n-型杂质区411到414。从上向下看这一级中元素的状态如图1D所示(图4B)。
接着利用KrF激发物激光束(波长248nm，脉宽20nsec)的照射使被如此搀杂的杂质区411到414被激活。适当的激光束能量强度为200-400mj/cm2，最好250到300mj/cm2。这种处理也可以使用热退火处理加以执行。特别是由于在杂质区中包含有催化元素(镍)，所以它们可以在比一般情况下更低的温度下通过热退火处理被激活(参看日本专利未审查公开Hei6-267989)。利用这种方式形成了n-型杂质区。在这个实施例中，可以发现杂质区411到414距离栅极404到407具有一个阳极氧化膜408到410的厚度，即形成了一个偏置栅极。
然后，作为夹层绝缘膜，厚度为5000的氧化硅薄膜415通过等离子体CVD技术来形成。在这种情况下，TEOS和Oxygen被用作原始气体。然后对夹层绝缘膜415和栅极绝缘膜404进行蚀刻，以在n-型杂质区411内形成接触孔。此后，利用溅射技术形成一个铝膜并对其进行蚀刻以形成源极和导线416。这是一个图象信号线的延伸(图4C)。
再后，形成一个钝化膜417。在这个例子中，利用等离子体CVD技术，使用NH3/SiH4/H2的混合气体形成厚度为2000到8000，例如是4000的氮化硅膜。接着对夹层绝缘膜415，栅极绝缘膜404和钝化膜417进行蚀刻，以在n-型杂质区414中形成象素电极的接触孔。接着利用溅射技术形成铟锡氧化物(ITO)膜并对其进行蚀刻，借此形成象素电极418。
利用这种方式，形成了串联连接的三个TFT421，420和422。一个恒定的正电压被施加给TF1420的栅极406，从而使得TFT420可以被与图1A所示第一实施例TFT105同样地被用作一个静态电容和电阻。
另外，若TFT421和422的栅极405和407被指定为提供有来自行选择信号线的信号，并且TFT420的栅极406被指定提供有来自栅极信号线的信号，那么它就可以用作第二实施例中的开关元件(图4D)。
应当注意，当对在栅极406上的钝化膜417，夹层绝缘器418和栅极绝缘膜404进行蚀刻以在n-型杂质区414中形成象素电极的接触孔时，可以同时在栅极406内形成接触孔，如图4E所示。由于在对氧化硅进行蚀刻的氢氟酸基蚀刻中对阳极氧化物(氧化铝)的蚀刻速度非常低，所以蚀刻基本上被阳极氧化物409所停止。
随后，形成一个象素电极418以覆盖如此形成的孔，且所述的象素电极418通过阳极氧化膜409与栅极406相对设置以便形成电容419。该电容相当于图1A中的辅助电容108，并且可以加上该电容而不会增加象素电极的不传导部份(即不降低孔径化)(图4E)(第五实施例)
图5示出了第五实施例的处理。首先，如同在第四实施例中一样，在基底150上淀积衬底氧化硅膜502(厚度为2000)，并使用镍作为催化元素。然后，利用在550℃进行4个小时热退火处理而晶化的结晶硅膜形成岛状区域503。接着在其上形成栅极绝缘膜504。
然后，利用溅射技术形成一个厚度为5000的铝膜。接着，为了改善在以后将要执行的形成多孔阳极氧化膜的处理过程中光刻胶的粘着力，在所述铝膜的表面上可以形成一个其厚度为100到400的薄阳极氧化膜。再后，利用自转涂覆技术将厚度为1μm级的光刻胶涂覆到所述膜上，借此以形成光刻胶的掩膜508，509和510。然后利用公知的光刻技术进行蚀刻以形成栅极505、506和507。在棚极505到507上保留有所述光刻胶的掩膜509和510(图5A)。
随后，将所述基底浸入10％的草酸水溶液中，且恒流源的正侧被连接到所述基底上的栅极505和507上，而该恒流源的负侧被连接到铂电极上借此以执行阳极氧化。这种技术公开于日本专利未审查公开Hei6-338612。换言之，通过在5V到50V，例如是8V的恒压下执行阳极氧化10到500分钟，例如200分钟执行阳极氧化在栅极505和507的侧表面上形成厚度为5000的多孔阳极氧化物511和512。如此而获得的阳极氧化物511和510是多孔的。由于存在有掩膜508和512，所以，在栅极505和507的上表面上执行阳极氧化是十分困难的。另外，由于电流没有流入栅极506，所以不能形成阳极氧化物(图5B)。
接着，通过从其上去除掩膜材料而使栅极505到507的上表面暴露出来，然后，如在第四实施例一样，通过利用乙二醇将L-酒石酸稀释成5％的浓度并使用氨将PH调节到7.0±0.2以获得电解液。电流流入电解液中的栅极505、506和507，从而使其被阳极氧化，借此以形成其厚度为500-2500，例如是2000的阳极氧化物。其结果是可以获得厚度为2000的好的(或密致的)氧化铝膜513，514和515。
再后，通过离子搀杂技术，以自匹配方式将杂质(在这个例子中是磷)引入到具有栅极部份掩膜的岛状区域503，借此以形成一个p-型杂质区域。乙硼烷(B2H6)用作搀杂气。在这种情况下，其剂量为1×1014到5×1015原子/厘米2，加速电压为40KV到90KV，例如，剂量是1×1015原子/厘米2，加速电压是65KV。其结果是形成了p-型杂质区516到519(图5C)。
随后，通过一个KrF激发物的激光束(波长为248nm，脉宽为20nsec)使如此搀杂的杂质区域516到519被激活。如在第四实施例中所述，所述处理也可以由热退火处理加以执行。
再后，通过等离子体CVD技术形成厚度为3000的夹层绝缘膜，即，硅氧化膜520。对夹层绝缘膜520和栅极绝缘膜504进行蚀刻，以在p-型杂质区域516内形成一个接触孔。再往后，利用溅射技术形成一个铝膜，并对该铝膜进行蚀刻以形成图象信号线521(图5D)。
然后形成一个钝化膜522，并对钝化膜522、夹层绝缘膜520和栅极绝缘膜504进行蚀刻，以在阳极氧化膜514上形成一个开口并在p-型杂质区519内形成一个象素电极的接触孔。再后，通过溅射技术形成一个ITO膜，并对其进行蚀刻，借此以形成一个象素电极523。象素电极523通过作为解电体的氧化膜514和栅极506(相对设置，借此以形成辅助电容524，如图4E所示(图5E)。
利用上述的处理，形成具有p沟道薄膜晶体管526，527和525以及辅助电容524的所述有源矩阵电路的开关元件。在这个实施例中，晶体管的导通类型是相反的，但在图1A或图10A所示的电路中是相同的。
在这个实施例中，关于抑制断态电流所需的薄膜晶体管526和527，它们的偏置宽度从第四实施例作的要大。另一方面，由于在MOS电容中不需要偏置，所以偏置作的很小。(第六实施例)
图6示出了根据本发明形成一个电路的状态。规定处理是使用公知技术(或在第三和第四实施例中描述的技术)执行的，因此不再加以详述。
首先，借助于在第四实施例中所描述的技术使用催化元素使非结晶硅膜片结晶化，并对其进行蚀刻，借此形成基本成U形(或横向U形或马蹄铁形)半导体区域(有源层)601到604。在这个例子中，当有源层601被作为参照基准时，有源层602表示同一列下一行，有源层603表示下一列同一行，和有源层604表示下一列下一行(图6A)。
然后，形成一个栅极绝缘膜(未示出)并对该膜进行蚀刻，借此以形成行选择信号线604、606及电容线(栅极信号线(607、608。在这个例子中，行选择信号线605、606、电容线(栅极信号线)607、608和有源层601到604的位置关系与图3所示相同(图6B)。
此后，在对有源层进行搀杂以后，在各有源层的左端处形成接触孔(例如由标号611所表示的)，并进一步形成图象信号线609和610(图6C)。
再后，在由行选择信号线605、606和图象信号线609、610所环绕的一个区域内形成象素电极612、613。利用这种方式，在电容线(栅极信号线)607和有源层601内形成了TFT614(＝一个静态电容和电阻)。在此期间，电容线(栅极信号线)被设计得不与所讨论行的象素电极613相重叠，而是与比所讨论行高一行的行处的象素电极612相重叠。就是说，从象素电极613的角度来看，一个较低的线(栅极信号线)608与象素电极603相重叠，借此以形成电容605。在使用该实施例的电路作为第一实施例的电路的情况下，电容线607和608可以被保持有一个恒定的电位。另外，在使用该实施例的电路作为第二实施例电路的情况下，电容线(栅极信号线)607和608被提供有一个脉冲信号，该信号与行选择信号线605、606同步，并几乎在整个时间内保持恒定电压(图6D)。
利用这种方式，电容线(栅极信号线)被设计得与比所讨论行高(或低)一行的行的象素电极相重叠，借此以形成图6E所示的电路。电容615相当于图1A中的电容158，可以加上该电容而基本上不会降低开口程度(孔径比)，这对于改善所述电路的集成度是很有效的。图6F示出了一个传统的单元象素(参看图12A)，该单元象素形成于由行选择信号线和图象信号线以相等间隔所环绕的一个区域之中。以辅助电容625所中断的区域与该实施例的相应区域相同(图6D)。在这个实施例中，由于半导体区域601被结构得几乎为行选择信号线605和607所覆盖，所以开口程度(孔径比)不会减少。相反，在传统的电路中(图6F)，利用和行选择信号线分开的栅极来识别开口程度(孔径比)的降低。(第七实施例)
第七实施例的特征在于一个有源矩阵光电显示器件，该器件包括：
一对象素电极707和708；
设置在所述一对象素电极之间的一对行选择信号线702和706；
设置在所述行选择信号线之间的一个电容线703；和
为一对象素电极中的每一个设置的两个薄膜晶体管；
其中，所述薄膜晶体管的有源层705和706具有一个纵向和横向基本上都呈U形或马蹄铁形的结晶硅半导体膜片；
其中，设置有所述的行选择信号线702和704，以和薄膜晶体管的有源层相对应；和
其中，通常利用所述相应薄膜晶体管的有源层705和706来设置所述电容线703。
另外，根据该实施例的有源矩阵光电显示器件包括：
一对象素电极707和708；
一对在所述象素电极之间设置的行选择信号线702和704；
设置在所述行选择信号线之间的一个电容线703；和
为所述一对象素电极中的每一个设置的薄膜晶体管的一对有源层705和706；
其中，有源层705和706基本上纵向呈U形，横向呈U形或马蹄铁形；
其中，所述一对行选择信号线中的一个702被设置的相对于所述一对有源层中的一个705横向放置；
其中，所述一对行选择信号线中的另一个704被设置的相对于所述一对有源层中的另一个706横向放置；和
其中，所述电容线703被设置的与所述一对有源层705和706横向放置。
在该实施例中，在连接到相邻象素电极的薄膜晶体管组中，通常安排有所述电容线。图7示出了根据第七实施例的简要结构。
在图7的相邻象素电极707和705中，由马蹄铁形有源层705所组成的薄膜晶体管组被连接到由相同马蹄铁形的有源层706组成的薄膜晶体管组上。然后，通常安排有重叠到有源层705和706上的电容线703。
各有源层705和706分别跨过栅极线703和704借此以形成串联的两个薄膜晶体管。有源层705和706的一端被连接到图象信号线上。
图7所示结构的等效电路示于图8。在应用该实施例所示结构的情况下，由于可以减少电容线的数量，因此可以加强象素的开口程度的(孔径比)。应当注意，图9示出的例子是图7结构的修改。
如上所述，根据本发明，通过以适当方式连接多个TFT，可以抑制液晶单元两端的压降。在本发明中，在图2C所示薄膜晶体管的源极和漏极之间的电压在整个驱动处理期间基本上部可以保持很低。通常，由于TFT品质的变坏取决于其源极和漏极之间的电压，所以，通过应用本发明可以避免这种品质的降低。
本发明对用于需要进行高级图象显示的场合是非常有效的。换言之，在表示高于256灰度等极的非常好的明暗度的情况下，必须将液晶单元的放电抑制到一帧的1％或更少，而任一个传统的系统都不能实现这一目标。
应当注意，虽然在上面主要描述了一个液晶光电显示器件，但本发明的有源矩阵电路并不局限于液晶光电显示器件。很明显，本发明还可以应用于使用电发光(EL)的显示单元和使用等离子发射的显示单元，这是由于需要保持电压的缘故。因此，从工业角度来看，本发明是非常有用的。
如展示和描述的目的对本发明的最佳实施例作了前面的描述。但并不是想最严密地限制本发明为所讲述的精确形式。根据上述技术可以有各种修改和变化，且根据本发明的实践也可以作出多种修改和变化。选择和描述实施例仅仅是为了解释本发明的原理，且它的实际应用是可以使本专业技术人员能够以各实施例应用本发明，并且当适用于特定用途时考虑其各种修改。最后，本发明的范围是由所附权利要求及其它们的等效内容规定的。

Claims (36)

1.一种有源矩阵光电器件，包括：
一个置于一个矩阵中的象素电极，该矩阵以图象信号线基本上垂直于行选择信号线的方式构成；
一个开关元件电路，包括至少3个与所述象素电极串联连接的多个TFT，并且除了连接到所述图象信号线上的一个以外，所述多个TFT中的至少一个总是或几乎总是处于导通状态；
其中，所述多个TFT的有源层是由结晶硅制成的，且包含有促使硅以1×1015到1×1019原子/厘米3结晶的催化元素。
2.如权利要求1的器件，其中，在连接到所述象素电极的薄膜晶体管的一个沟道两端设置有LDD区。
3.如权利要求1的器件，其中，在连接到所述象素电极的薄膜晶体管的一个沟道两端设置有偏置区。
4.一种有源矩阵光电器件，包括：
一个设置于一个矩阵中的象素电极，该矩阵以图象信号线基本上垂直于选择信号线的方式构成；
一个开关元件电路，该电路包括至少3个与所述象素电极串联连接的多个TFT，且除了连接到所述图象信号线中一个上的TFT以外，所述多个TFT中的至少一个被用作基本上是静态的电容和电阻；
其中，所述多个TFT的有源层由结晶硅制成，并且包含有用于促使硅以1×1015到1×1019原子/厘米3结晶的催化元素。
5.如权利要求4的器件，其中，在连接到所述象素电极上的薄膜晶体管一个沟道的两端设置有LDD区。
6.如权利要求4的器件，其中，在连接到所述象素电极上的薄膜晶体管一个沟道的两端设置有偏置区。
7.一种有源矩阵光电器件，包括：
以矩阵形式排列的一个象素电极；和
设置在为每一个象素电极提供的以一个岛的形式存在的结晶硅半导体膜片上面的三个或更多的栅极；
其中，所述半导体膜片包含有用于促使硅以1×1015到1×1019原子/厘米3结晶的催化元素，并具有使用所述栅极作为掩膜进行搀杂的n-型或p-型区，
其中，设置在所述半导体区内的n-型或p-型区的两端区中的一个被连接到所述象素电极上，而另一个被连接到图象信号线上；和
其中，与用于所述象素电极的行选择信号线无关的一个恒压施加给与连接到用于所述象素电极的行选择信号线上的所述栅极中任意一个相邻的一或二个所述栅极上。
8.如权利要求7的器件，其中，所述的结晶硅半导体膜基本上是U形的，横向U形的或马蹄铁形的。
9.如权利要求7的器件，其中，所述的行选择信号线是由主要包含铝的材料制成的，且其侧表面和上表面涂覆有阳极氧化物。
10.一种有源矩阵光电器件，包括：
以矩阵形式排列的象素电极
设置在为每一个象素电极提供的以一个岛的形式存在的结晶硅半导体膜上的三个或更多的栅极，所述的半导体膜包含有用以促使硅以1×1015到1×1019原子/厘米3结晶的催化元素，并具有使用所述栅极作为掩膜进行搀杂的n-型或p-型区；
其中，设置在所述半导体区内的n-型或p-型区的两端区中的一个连接到图象信号线上；
其中，在图象信号线一侧的第一栅极和第三栅极被连接到用于每一象素电极的行选择信号线上；和
其中，配置在第一和第三栅极之间的第二栅极被提供有一个信号，当所述的行选择信号线没有被提供选择信号时，所述信号在大多时间内变成通态信号。
11.如权利要求10的器件，其中，所述结晶硅半导体膜基本上是U形的，横向U形的或马蹄铁形的。
12.如权利要求10的器件，其中，所述的行选择信号线是由主要含有铝的材料制成的，其侧表面和上表面涂覆有阳极氧化物。
13.一种有源矩阵光电器件，包括：
多个图象信号线；
基本上与所述图象信号线平行配置的多个行选择信号线；
在所述行选择信号线之间逐一平行配置的多个电容线；
在由所述行选择信号线和所述图象信号线所环绕的区域中配置的多个象素电极；和
配置得使其与每一个所述象素电极相连的开关元件，
其中，所述开关元件具有一个基本上呈U形，横向U形或马蹄铁形的结晶硅半导体膜；
其中，所述的半导体膜含有用于促使硅以1×1015到1×1019原子/厘米3结晶的催化元素；和
其中，所述半导体膜至少在两个点处跨跃所述行选择信号线，并至少在一个点处跨跃所述电容线。
14.如权利要求13的器件，其中，所述行选择信号线是由主要含有铝的材料制成的，且其侧表面和上表面涂覆有阳极氧化物。
15.如权利要求13的器件，其中，所述电容线不重叠在所讨论行的象素上，而是重叠在与所讨论行相邻的行的象素上。
16.一种有源光电器件，包括：
多个图象信号线；
多个基本上与所述图象信号线平行设置的行选择信号线；
在所述行选择信号线之间逐一平行设置的多个电容线；
在由所述行选择信号线和所述图象信号线所环绕的区域内设置的多个象素电极；和
被设置得与每个象素电极相连的开关元件，
其中，所述开关元件具有一个结晶硅半导体膜，
其中，所述半导体膜包含用于促使硅以1×1015到1×1019原子/厘米3结晶的催化元素；和
其中，与所述图象信号线相接触的区域，与所述象素电极相接触的区域、由所述行选择信号线和所述电容线隔开的两个或多个区域呈现n-型或p-型导通类型。
17.如权利要求16的器件，其中，所述行选择信号线由主要含有铝的材料制成，且其侧表面和上表面被涂覆有阳极氧化物。
18.如权利要求16的器件，其中，所述电容线不与上述行的象素相重叠，而与上述行相邻的行的象素相重叠。
19.一种有源矩阵光电器件，包括：
一对象素电极；
一对配置于所述一对象素电极之间的行选择信号线；
配置在所述行选择信号之间的电容线；和
为一对象素电极中的每一个配置的两个薄膜晶体管，
其中，所述薄膜晶体管的每一个有源层具有一个结晶硅半导体膜，该膜基本上呈U形，横向U形或马蹄铁形；
其中，配置了所述一对行选择信号线以与所述薄膜晶体管的有源层相对应，和
其中，通常利用所述薄膜晶体管的有源层来设置所述电容线。
20.一种有源矩阵光电器件，包括：
一对象素电极，
一对设置于所述一对象素电极之间的行选择信号线；
一个设置于所述选择信号线之间的电容线；和
一对为所述一对象素电极中的每一个设置的薄膜晶体管的有源层；
其中，所述有源层基本上呈U形，横向U形或马蹄铁形，
其中，所述一对行选择信号线中的一个被设置得与一对有源层中的一个横向放置，
其中，所述一对行选择信号线中的另一个被设置的与所述有源层中的另一个横向放置；和
其中，所述电容线被设置得与所述一对有源层的两个都横向放置。
21.一种有源矩阵光电器件，包括：
以矩阵形式排列的多个象素电极和多个图象信号线；和
开关元件电路，在该电路中，至少有三个薄膜晶体管被串联连接以用于所述多个象素电极中的一个，并且除了连接到所述图象信号
线上的薄膜晶体管以外，至少有一个所述薄膜晶体管由独立于行选择信号线而提供信号的栅极信号线控制。
22.如权利要求21的器件，其中，所述薄膜晶体管的有源层是由结晶硅制成的，并且包含有用于促使硅以1×1015到1×1019原子/厘米3结晶的催化元素。
23.如权利要求21的器件，其中，所述栅极信号线与行选择信号线平行配置，并设置在行选择信号线之间。
24.如权利要求21的器件，其中，在连接到所述多个象素电极的所述一个上的薄膜晶体管的一个沟道的两端设置有LDD区。
25.如权利要求21的器件，其中，在连接到所述多个象素电极的所述一个上的薄膜晶体管的一个沟道的两端设置有偏置区。
26.一种有源矩阵光电器件，包括：
以矩阵形式设置的多个象素电极；
在为每个所述象素电极提供的一个岛状结晶硅半导体膜上的三个或更多的栅极；和
设置在所述半导体膜内的使用所述栅极作为掩膜进行搀杂的n-型或p-型区域，
其中，设置在所述半导体区域内的所述n-型或p-型区域的两端区域中的一个被连接到所述多个象素电极中的一个上，而另一个被连接到一个图象信号线上，和
其中，与连接到用于所讨论象素的行选择信号线上的所述多个栅极中任一个相邻的一个或15个栅极由独立于用于所讨论象素的行选择信号线的栅极信号线控制。
27.如权利要求26的器件，其中，所述半导体膜包含有用于促使硅以1×1015到1×1019原子/厘米3结晶的催化元素。
28.如权利要求26的器件，其中，所述的结晶硅半导体膜基本上呈U形，横向U形或马蹄铁形。
29.一种有源矩阵光电器件，包括：
多个图象信号线；
基本上与所述图象信号线平行设置的多个行选择信号线；
在所述多个行选择信号之间逐一平行设置的多个栅极信号线；
设置在由所述多个行选择信号线和多个图象信号线所回绕的区域内的多个象素电极；和
设置得与所述多个象素电极中的每一个相连接的多个开关元件，
其中，所述多个开关元件中的每一个具有一个基本上呈U形，横向U形或马蹄铁形的结晶硅半导体膜；和
其中，所述多个开关元件中的每一个具有至少两个与所述行选择信号线相交的交点和至少一个与所述栅极信号线相交的交点。
30.如权利要求29的器件，其中，所述半导体膜含有用于促使硅以1×1015到1×1019原子/厘米3结晶的催化元素。
31.如权利要求29的器件，其中，所述行选择信号线是由主要含有铝的材料制成的，且其侧表面和上表面被涂敷有阳极氧化物。
32.如权利要求29的器件，其中，所述栅极信号线不与所讨论行的象素相重叠，而是与所讨论行相邻行的象素相重叠。
33.一种有源矩阵光电器件，包括：
多个象素信号线；
基本上与所述多个象素信号线平行设置的多个行选择信号线；
在所述行选择信号线之间逐一平行设置的栅极信号线；
在所述行选择信号线和图象信号线所围绕的区域内设置的多个象素电极；和
被设置得与所述多个象素电极中的每一个相连的多个开关元件，
其中，所述多个开关元件中的每一个都具有一个结晶硅半导体膜，和
其中，与所述图象信号线接触的区域，与所述象素电极接触的区域以及由所述行选择信号线和栅极信号线隔开的两个或更多区域呈现n-型或p-型导通类型。
34.如权利要求33的器件，其中，所述的半导体膜含有用于促使硅以1×1015到1×1019原子/厘米3结晶的催化元素。
35.如权利要求33的器件，其中，所述行选择信号线是由主要含有铝的材料制成的，且其侧表面和上表面涂敷有阳极氧化物。
36.如权利要求33的器件，其中，所述栅极信号线不与所讨论行的象素相重叠，而是与所讨论行相邻行的象素相重叠。
CN96105568A 1995-01-20 1996-01-20 有源矩阵光电器件 Expired - Lifetime CN1088260C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP26188/95 1995-01-20
JP2618895 1995-01-20
JP31563/95 1995-01-28
JP03156395A JP3485667B2 (ja) 1995-01-28 1995-01-28 アクティブマトリクス表示装置
JP215407/95 1995-07-31
JP21540795 1995-07-31

Publications (2)

Publication Number Publication Date
CN1140337A true CN1140337A (zh) 1997-01-15
CN1088260C CN1088260C (zh) 2002-07-24

Family

ID=27285295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96105568A Expired - Lifetime CN1088260C (zh) 1995-01-20 1996-01-20 有源矩阵光电器件

Country Status (4)

Country Link
US (1) US5929464A (zh)
KR (1) KR100275845B1 (zh)
CN (1) CN1088260C (zh)
TW (1) TW424170B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257284B (zh) * 2002-01-17 2011-10-19 株式会社半导体能源研究所 半导体器件
CN102709240A (zh) * 2012-05-04 2012-10-03 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板和显示装置
CN101539691B (zh) * 2008-03-19 2013-08-07 统宝光电股份有限公司 图像显示系统及其制造方法
CN104424880A (zh) * 2013-08-21 2015-03-18 昆山工研院新型平板显示技术中心有限公司 有机发光显示装置、显示器及减少漏电流的方法
CN109683411A (zh) * 2019-01-15 2019-04-26 深圳市华星光电技术有限公司 一种像素结构及其显示面板
CN112309334A (zh) * 2019-08-01 2021-02-02 北京小米移动软件有限公司 像素驱动电路和方法，显示装置

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
TW345654B (en) 1995-02-15 1998-11-21 Handotai Energy Kenkyusho Kk Active matrix display device
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6465287B1 (en) * 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
KR19980065367A (ko) * 1996-06-02 1998-10-15 오평희 액정표시소자용 백라이트
KR100425855B1 (ko) * 1996-06-21 2004-07-19 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
CN1882206A (zh) 1996-09-19 2006-12-20 精工爱普生株式会社 矩阵式显示元件及其制造方法
JPH10154816A (ja) * 1996-11-21 1998-06-09 Semiconductor Energy Lab Co Ltd 半導体装置
TW386238B (en) 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3856889B2 (ja) 1997-02-06 2006-12-13 株式会社半導体エネルギー研究所 反射型表示装置および電子デバイス
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6501094B1 (en) 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
US6630977B1 (en) * 1999-05-20 2003-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor formed around contact hole
JP4627822B2 (ja) * 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
US7232742B1 (en) 1999-11-26 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film
GB2358083B (en) 2000-01-07 2004-02-18 Seiko Epson Corp Thin-film transistor and its manufacturing method
GB2358082B (en) * 2000-01-07 2003-11-12 Seiko Epson Corp Semiconductor transistor
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6879110B2 (en) * 2000-07-27 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Method of driving display device
TWI277057B (en) * 2000-10-23 2007-03-21 Semiconductor Energy Lab Display device
US6927753B2 (en) * 2000-11-07 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Display device
US6897477B2 (en) * 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
JP4209606B2 (ja) 2001-08-17 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7317205B2 (en) * 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
US7112517B2 (en) 2001-09-10 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Laser treatment device, laser treatment method, and semiconductor device fabrication method
US7592980B2 (en) * 2002-06-05 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7176483B2 (en) * 2002-08-12 2007-02-13 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
TWI292507B (en) * 2002-10-09 2008-01-11 Toppoly Optoelectronics Corp Switching signal generator
US7026876B1 (en) * 2003-02-21 2006-04-11 Dynalinear Technologies, Inc. High linearity smart HBT power amplifiers for CDMA/WCDMA application
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR101094293B1 (ko) * 2010-03-29 2011-12-19 삼성모바일디스플레이주식회사 액정 표시 장치 및 그 구동 방법
US9105728B2 (en) 2012-07-24 2015-08-11 Qualcomm Mems Technologies, Inc. Multi-gate thin-film transistor
KR101486038B1 (ko) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
US9941489B2 (en) 2014-09-01 2018-04-10 Samsung Display Co., Ltd. Organic light emitting diode display device and manufacturing method thereof
CN111508974B (zh) * 2020-04-26 2023-10-17 京东方科技集团股份有限公司 阵列基板及其制作方法、移位寄存器单元、显示面板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365079A (en) * 1982-04-30 1994-11-15 Seiko Epson Corporation Thin film transistor and display device including same
JPH0680828B2 (ja) * 1985-10-18 1994-10-12 株式会社日立製作所 薄膜トランジスタ
JPS6450028A (en) * 1987-08-21 1989-02-27 Nec Corp Thin film transistor substrate
US4990981A (en) * 1988-01-29 1991-02-05 Hitachi, Ltd. Thin film transistor and a liquid crystal display device using same
JPH02165125A (ja) * 1988-12-20 1990-06-26 Seiko Epson Corp 表示装置
JP2834756B2 (ja) * 1989-01-18 1998-12-14 シャープ株式会社 表示電極基板
JPH06208132A (ja) * 1990-03-24 1994-07-26 Sony Corp 液晶表示装置
JP2622183B2 (ja) * 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
JP3062300B2 (ja) * 1991-06-14 2000-07-10 株式会社半導体エネルギー研究所 電気光学装置の画像表示方法
TW226044B (zh) * 1992-04-15 1994-07-01 Toshiba Co Ltd
JP3162013B2 (ja) * 1992-08-28 2001-04-25 株式会社日立製作所 インバータ駆動スクリュー圧縮機の運転方法
EP0589478B1 (en) * 1992-09-25 1999-11-17 Sony Corporation Liquid crystal display device
US5576556A (en) * 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
IL103566A (en) * 1992-10-27 1995-06-29 Quick Tech Ltd Active matrix of a display panel
TW241377B (zh) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
CN1230919C (zh) * 1994-06-02 2005-12-07 株式会社半导体能源研究所 有源矩阵显示器和电光元件
US5608557A (en) * 1995-01-03 1997-03-04 Xerox Corporation Circuitry with gate line crossing semiconductor line at two or more channels

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257284B (zh) * 2002-01-17 2011-10-19 株式会社半导体能源研究所 半导体器件
CN101539691B (zh) * 2008-03-19 2013-08-07 统宝光电股份有限公司 图像显示系统及其制造方法
CN102709240A (zh) * 2012-05-04 2012-10-03 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板和显示装置
CN102709240B (zh) * 2012-05-04 2014-11-26 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板和显示装置
CN104424880A (zh) * 2013-08-21 2015-03-18 昆山工研院新型平板显示技术中心有限公司 有机发光显示装置、显示器及减少漏电流的方法
CN109683411A (zh) * 2019-01-15 2019-04-26 深圳市华星光电技术有限公司 一种像素结构及其显示面板
CN112309334A (zh) * 2019-08-01 2021-02-02 北京小米移动软件有限公司 像素驱动电路和方法，显示装置
CN112309334B (zh) * 2019-08-01 2022-03-01 北京小米移动软件有限公司 像素驱动电路和方法，显示装置

Also Published As

Publication number Publication date
US5929464A (en) 1999-07-27
TW424170B (en) 2001-03-01
CN1088260C (zh) 2002-07-24
KR100275845B1 (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
CN1088260C (zh) 有源矩阵光电器件
CN1146058C (zh) 有源矩阵显示器件
CN1161646C (zh) 有源矩阵显示器和电光元件
JP2021036318A (ja) 液晶表示装置
CN1217806A (zh) 电流驱动型发光显示装置及其制造方法
CN1156913C (zh) 用于电子光学器件的半导体电路及其制造方法
CN1091953C (zh) 半导体器件
CN1267880C (zh) 显示驱动电路，显示面板，显示装置和显示驱动方法
CN1565013A (zh) 发光元件显示装置及其驱动方法
CN1691119A (zh) 发光设备
CN102473737B (zh) 发光显示装置及其制造方法
CN1573847A (zh) 半导体器件
CN1991949A (zh) 发光器件
CN1908738A (zh) 有源矩阵式液晶电光器件以及具备该器件的摄象机
CN1577893A (zh) 薄膜晶体管、有源矩阵基板、显示装置和电子设备
CN1573877A (zh) 显示装置
CN1577027A (zh) 液晶显示器件
CN1183599C (zh) 有源矩阵显示器件
CN1637474A (zh) 液晶显示器件及其制造方法
CN1783193A (zh) 显示装置及其驱动方法、显示模块及便携信息终端
CN1445595A (zh) 液晶显示器以及采用它的电子装置
CN1645631A (zh) 光传感器及显示装置
CN1711577A (zh) 有机el显示器和有源矩阵基板
CN101079235A (zh) 电流驱动型发光显示装置及其制造方法
CN1881057A (zh) 液晶显示器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20020724

EXPY Termination of patent right or utility model