CN1881057A

CN1881057A - 液晶显示器件

Info

Publication number: CN1881057A
Application number: CNA2006100997449A
Authority: CN
Inventors: 山崎舜平; 小山润; 竹村保彦
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1995-02-15
Filing date: 1996-02-15
Publication date: 2006-12-20
Anticipated expiration: 2016-02-15
Also published as: CN100399177C

Abstract

一种液晶显示器件，其电路包括至少五个用作转换元件的薄膜晶体管(TFT)，这些晶体管没有用于单个像素电极的近似M形半导体区以及与该M形半导体区交叉的栅极线和电容线。每个TFT具有偏移区和轻微掺杂的漏极(LDD)区。然后通过向栅极线施加选择信号，TFT被控制，借此将数据写入到像素，同时将适当的电压施加到电容线上，在其作用下形成沟道，并变为一电容。因此，利用该电容使像素电极的放电量被降低。

Description

液晶显示器件

技术领域

本发明涉及一种用于改进有源矩阵型显示器的显示屏的图像质量的电路和元件，这类显示器件例如为液晶显示器件、等离子体显示器件或EL(电发光)显示器件。

背景技术

图2A示意表示一种常规的有源矩阵显示器件。用虚线表示的区域104是一个显示区。各薄膜晶体管(TFT)101以矩阵形式分布在区域104、连接到TFT101的源极上的引线是图像(数据)信号线106，连接到TFT101的栅极上的引线是栅极(选择)信号线105。多条栅极信号线和图像信号线彼此垂直配置。

辅助电容102用于保证像素单元103的电容，存储图像数据。TFT101用于响应于施加到像素单元103上的电压转换图像数据。

通常，假如将反向偏置电压加到TFT的栅极，所发生的一种公知现象是在源极和漏极之间没有工作电流流动(OFF(关断)状态)，但是有漏电流(OFF(关断)电流)存在。这一漏电流改变了像素单元的电压(电位)。

在N沟道型TFT中，当栅极被反向偏置时，在形成在半导体薄膜表面的P-型层和源极区和漏极区的N型层之间形成：PN结。然而，由于在半导体薄膜内部存在大量的陷阱，使这种PN结不佳。易于产生结漏电流。实际上当栅极被反向偏置时(OFF)关断电流增加的原因是在形成在半导体薄膜表面中的P-型层中的载流子密度增加以及在PN结处的能量垫垒的宽度变窄，因此导致电场的集中和结漏电流增加。

以这种方式产生的关断(OFF)电流很大程度上取决于源极/漏极电压。例如，众所周知，关断(OFF)电流随在源极和漏极间施加的电压增加而快速增加。即有这样一种情况，如在源极和漏极之间施加电压为5V，以及在其间施加电压为10V的情况下，后者的关断(OFF)电流并不是前者的2倍，而是可能为前者的10倍甚至100倍大。这种非线性还取决于栅极电压。假如栅极的反向偏置电压大(对N沟道型为大的负电压)，这两种情况之间存在明显的差别。

为了克服这一难题，已经提出一种用于将各TFT串联的方法(多栅极法)，如在序号为5-44195和5-44196的KoKoKu日本专利(已审查)中。当将两个TFT111和112串联，如图2B中所示时，施加在每个TFT的源极/漏极上的电压被减半。根据上述，假如施加到源极/漏极上的电压被减半，则关断(OFF)电流被降到1/10。甚至到1/100。在图2B中，数码113代表一辅助电容器，数码114是一像素单元，数码115是一栅极信号线，数据116是一图像信号线。

然而，由于对液晶显示器件的图像显示所需特性要求变得更为严格，即使利用上述多栅极法也难于充分地降低关断(OFF)电流。这是因为即使将栅极的数量(即TFT数量)增加到3、4或5，施加到每个TFT的源极/漏极电压仅稍降低到1/3、1/4或1/5。而另外带来的问题是电路变得复杂，占用面积大。

发明内容

本发明的目的是提供一种像素控制电路，其结构能保证通过将施加到该连接到像素电极的TFT的漏极/源极的电压降低到它们的常规数值的1/10以下，最好1/100以下，使关断(OFF)电流降低。

在说明书中公开的本发明其特征在于，其结构包括呈矩阵形式配置的栅极信号线和图像信号线，像素电极分布在由栅极信号线和图像信号线环绕的区域内，以及邻近每个像素电极的具有相同导电类型的薄膜晶体管(TFT)(TFT的数量为n)彼此串联，其中第一TFT(n＝1)的源极区或漏极区连接到其中一条图像信号线，第nTFT的源极区域或漏极区域连接到其中一个像素电极上，邻近每个TFT的沟道形成区的两个区域的至少其中一个区域(TFT的数量为n-m(n＞m))是一低浓度的掺杂区，用于形成导电类型的掺杂浓度低于源极区或漏极区，将每个TFT(TFT的数量为m)的栅极电压维持在某一电压，以使沟道形成区变为与源极和漏极区的导电类型相同的导电类型区。在上述结构中，n和m是除0以外的自然数。为了得到所希望的效果，最好n为5或大于5。

上述结构的一个实例表示在图2C中。在图2C中，5个TFT121至125串联分布，即n＝5，m＝2。TFT121(n＝1)的源极区连接到图像信号线129。TFT123(n＝5)的漏极区连接到像素单元127的像素电极和辅助电容器126。

TFT121到123(TFT的数量为n-m(n＞m))的栅极连接到一公共的栅极信号线128上，以及每个TFT具有-LDD(轻微掺杂漏极)结构和/或偏移(offset)结构。另外的TFT124和125的栅极(TFT的数量为m)连接到公用的电容线130。电容线130维持在预期的电压上。

在图2C中，本发明的基本特征是TFT121到125串联，其中TFT121到123的栅极连接到栅极信号线128，另外的TFT124和125的栅极连接到电容线130。因此，在维持像素电压的时间阶段内，通过将电容线维持在适当的电压下，在TFT124和125的每个TFT的沟道和栅极之间形成电容器。

因此，使在TFT122和123中的每一个TFT的源极和漏极之间的电压降低了，因此降低了TFT的关断(OFF)电流。辅助电容并不是绝对必需的。相反由于在数据写入的过程中增加了负载，假如像素单元的电容和在TFT124和125中产生的电容间的比率已达最佳的情况下则最好不包括该电容。

为了利用图2C详细地介绍其工作，当选择信号施加到栅极信号线128上时，121到123的所有TFT设都导通。为了使TFT124和125也导通(ON)，需要向电容线130施加一信号。因此，像素单元127按照图像信号线129上的信号被充电，同时TFT124和125也被充电。在该(均衡)阶段，当已经进行充分充电时，TFT122和123的源极和漏极之间的电压近于相同。

假如在这种状况下，选择信号没有施加或被断开，则TFT121到123被关断。在这个阶段，TFT124和125仍然维持通路(ON)状态。将另一个像素信号顺序施加到图像信号线129。由于TFT121具有一限定的关断(OFF)电流，存储在TFT124中的电荷被放电，使得电压降低。然而，其速度与在图2A中的常规有源矩阵电路中的电容器102电压下降速度相同。

在TFT122中，由于源极和漏极间的电压起始接近于零，关断(OFF)电流极小，不过TFT124的电压其后会降低，因此，TFT的源极和漏极之间的电压逐渐增加，因而关断(OFF)电流也增加。在TFT123中，关断(OFF)电流也以相同的方式逐渐增加，但是其速率比TFT122的速率更小。由上述可见，由于各TFT的关断(OFF)电流增加，像素单元127的电压降远低于图2A中所示常规有源矩阵电路的情况。

假如LDD区和偏移区形成在TFT121到125的各沟道中，那么这些区域就变为漏极电阻和源极电阻。因此，能够削弱在漏极结处的电场强度和降低关断(OFF)电流。

通过按照图1A的电路配置，可以增加这种电路的集成度，使栅极信号线128和电容线130重叠在近似M形的半导体区100上。图1B到1D表示这时的可能的组合配置，无论采用哪一个都能得到相同的效果。

图1B是最传统的结构形式。TFT121到125形成在半导体区100与栅极信号线128和电容线130的交叉处(与栅极信号线3个交叉以及与电容线2个交叉：总的5个交叉。将N型或P型杂质掺入由栅极信号线和电容线所分隔(封闭)的半导体区的各个区域中(在图1B中为4个区)以及在半导体区的两端的各个区域中，则这些区域就变成TFT的源极和漏极。应当这样形成图像信号线和像素电极，即将它们连接到半导体区的两端中的每一个区域上。(图1B)

在图1C中，对于点a和b可能并没有被电容线130所复盖。这是因为对于TFT124和125仅起电容器的作用，这样就足够了。

在图1D中，通过与半导体区100形成6个交叉，能够形成TFT131到136。这一电路表示在图2D中，在图2C中的TFT122利用2个串联的TFT被简单地代换。在图2D中数码137为一像素单元，数码138是栅极信号线，数码139是图像信号线，数码140是电容线。因此，与图2C比较能够降低OFF电流。

附图说明

图1A到1D表示在本发明中的半导体区、栅极信号线、电容线的配置；

图2A-2B示意了现有技术的情况；

图2C到2D表示有源矩阵电路的概图；

图3A到3F表示在实施例1中的转换元件的制造过程(横断面)；

图4A到4F表示在第二实施例中的转换元件的制造过程(横断面)；

图5A到5F表示在第三实施例中的转换元件的制造过程(上部视图)；

图6是第三实施例中的转换元件的横断面图；

图7是第三实施例中的转换元件的电路图；

图8A和8B表示在第三实施例中的半导体区、栅极信号线和电容线的配置；

图9表示在第三实施例中的栅极信号线、电容线、外围电路等的配置；

图10是第四实施例中的像素区的上部视图；

图11表示图10所示结构的等效电路图；

图12是第五实施例中的像素区的上部视图；

图13是第六实施例中的像素区的上部视图；

具体实施方式

[实施例1]

在该实施例中，通过使栅极进行阳极化处理构成偏移栅极区和LDD(轻微掺杂漏极)区，以便降低关断(OFF)电流。用于对栅极进行阳极化处理的方法公开在序号为5-267667的日本专利申请公开文件上。图1A到1D表示由上方看时该实施例的线路图，以及图3A到3F是制造过程的横断面图。在这些图中，左侧表示由图1A中的占划线X-Y表示的部分的横断面，右侧表示由X’-Y’表示的部分的横断面图。它们被画成是邻近的，但应当指出，很显然X-Y与X’-Y’并不是处在相同的直线上。

厚度为1000到5000(埃)之间例如3000的氧化硅膜302作为基膜形成在基片(科尔宁7059玻璃，100mm×100mm)301上。利用等离子体CVD(化学蒸汽沉积)使TEOS(四乙氧硅烷)分解和沉积，以便形成氧化硅膜302。这个过程也可以通过溅射完成。

利用等离子体CVD或低压CVD(LPCVD)沉积一厚度为300到1500之间例如500的非晶形硅膜，然后在空气环境中在500到600℃下搁置8到24小时，以便使其结晶。通过添加少量的镍可以促进结晶。用于通过添加镍之类促进结晶的方法，降低了结晶温度和缩短了结晶时间，这种方法提供在序号为6-244104的日本专利申请公开文件中。这个过程还可以利用激光照射通过光-热处理或将热处理和光-热处理结合来完成。

结晶的硅膜被蚀刻，以便形成一近于M形岛状区100。利用等离子体CVD或溅射在区域100上形成厚度为700到1500之间例如为1200的氧化硅膜303(图1A和3A)。

通过溅射形成厚度为1000到3μm之间例如为5000的铝膜(按重量计含1％Si，或0.1～0.3％的Sc)。然后，在含3％的酒石酸的乙二醇溶液中，利用铝膜作为阳极，施加10到30V的电压，通过阳极化处理，以便形成本实施例中的由厚度约为几个100、200的精细氧化铝构成的阳极氧化层304。阳极氧化层304用于粘附处于高度粘度的光敏抗蚀剂。

在形成光敏抗蚀剂掩膜305之后，利用光敏抗蚀剂掩膜305蚀刻铝膜，以便形成栅极306到309。栅极306和307对应于栅极信号线，栅极308和309对应于电容线130(图3A)

在这个阶段，如图9所示，可以进行蚀刻，以便在基片806上环绕有源矩阵区805形成铝膜区802，以及将所有的栅极信号线和电容线(铝引线)801连接到铝膜区802上。假如将栅极或外围电路(栅极驱动器803和源极驱动器804)之类的铝引线设计成与铝膜区802相隔离，则在外围电路的铝引线中就不能发生阳极化，因此改进了集成度。(图9)

不除去光敏抗蚀剂305，只有栅极306和307，即只有栅极信号线被阳极化，形成微孔的阳极氧化物310。在这个过程中，仅向栅极306和307即向在酸溶液例如含3％的柠檬酸、草酸、磷酸、铬酸和硫酸的溶液中的栅极信号线128施加10至30V的电压。在该实施例中，在草酸溶液中(30℃)施加10V电压持续20到40分。在这种状态下，由于光敏抗蚀剂掩膜305与阳极氧化层304粘附，可以防止来自光敏抗蚀剂掩膜305的漏电流，使得极为有效地仅在栅极306和307的侧表面中形成微形的阳极氧化物310。微孔的阳极氧化物310的厚度可以根据阳极化时间进行调节，以便根据微孔的阳极氧化物310的厚度确定LDD区的长度。

在除去光敏抗蚀剂掩膜305后，电流再次通过栅极306到309，即通过在电解液中的栅极信号线138(图1B)进行阳极化，从而形成厚度为500到2500的阳极氧化物。通过利用乙二醇稀释酒石酸得到该电解液，其浓度为5％，并利用氨将pH值调节到7.0±0.2。将基片浸入到该溶液中。将恒流源的正端连接到基片上的栅极，将其负端连接到铂电极。在20mA的恒流下施加电压，持续进行氧化，直到电压达到150V为止。此外在150V的恒压下持续进行氧化，直到电流下降到0.1mA为止。因此在栅极信号线128(栅极306和307)和电容线130(栅极300和309)的上表面和侧表面上得到厚度为2000的铝氧化膜311和312，它们具有精细的结晶结构。氧化铝膜311和312的厚度可以由偏移的长度确定并与施加的电压成正比。(图3C)

利用环绕栅极306到309作为掩膜形成的阳极氧化物311和312蚀刻氧化硅膜303，形成栅极绝缘膜313和314。在这种状态下，需要利用侵蚀气体或侵蚀溶液使在硅和氧化硅之间的选择比率变得足够大。(图3D)

在除去微孔的阳极氧化物310后，利用栅极部分(栅极和在其周边的阳极氧化物)和作为掩膜的栅极隔离膜313，通过进行离子掺杂以自调节方式将一种杂质(磷)掺入到岛状区100中，以便形成N型杂质区。掺杂气体是磷化氢(PH₃)。剂量为5×10¹⁴～5×10¹⁵原子/cm²，例如1×10¹⁵/cm²，加速电压为60～90kv，例如80kv。因此，由于使用栅极隔离膜313作为半透明掩膜，可得到高浓度掺杂区(源极和漏极区)317到320以及低浓度掺杂区321到324。(图3E)

照射KrF准分子激光(波长248nm(毫微米)，脉冲宽度20ns)，以便激活掺杂的高浓度掺杂区317到320以及低浓度的掺杂区321到324。适宜的激光能量密度为200～400毫焦尔/cm²，最好为250～300毫焦尔/cm²。这种过程可以通过热处理进行。特别是，通过在常规情况低的温度下在含有催化元素(镍)的情况下进行激活(序号为6-267989的日本专利申请公开文件)。

利用等离子体CVD形成厚度为5000的氧化硅膜325作为中间的绝缘膜。一种未经处理的气体是TEOS和氧的混合气体。然后对中间绝缘膜325进行蚀刻，以便在N型杂质区317中形成连接孔。通过溅射形成铝膜，然后蚀刻形成源极引线32。其是图像信号线129的延伸(图3E)

然后利用NH₃/SiH₄/H₂混合气体通过等离子体CVD形成厚度为2000～8000例如4000的氮化硅膜作为钝化膜327。蚀刻该钝化膜327和中间绝缘膜325，形成一用于在高浓度掺杂区320中的像素电极的连接孔。

通过溅射形成铟锡氧化物(ITO)，然后蚀刻形成像素电极328。像素电极328是像素单元127的一个电极(图3F)

经过上述过程，制成具有N沟道型TFT121～125的转换电路。这种转换电路与由图2C中的电路除去辅助电容126得到的电路相对应。注意在图3F上没有表示TFT122。

利用具有一定厚度的微孔阳极铝箔311将低浓度掺杂区和门电极306和307相隔离，每个低浓度掺杂区321～324形成在沟道形成区与源极和漏极区之间，使TFT121～123具有所谓的偏移栅极结构和LDD结构，借此降低关断(OFF)电流。因此，这些TFT适合于用作按像素矩阵排列的元件。由于假若采用TFT124和125仅作为电容这样就足够了，故可以不形成LDD结构。

[实施例2]

该实施例是LDD结构改进的实例。图1A～1D表示由上方看的该实施例的线路图，图4A～4F是制造过程中的横断面图。在这些图中，左侧表示在图1A中占划线X-Y表示的部分的横断面，右侧表示与图3A～3F相似的用X’-Y’表示的部分的横断面，它们画出来时是邻近的，但是应当指出，很明显X-Y和X’-Y’并不处在同一直线上。

厚度为1000到5000之间例如为3000的氧化硅膜402形成在基片(科尔宁7059玻璃，100mm×100mm)401上作为一基膜。利用等离子CVD分解和沉积TEOS，以形成氧化硅膜402。这个过程也可以通过溅射来完成。

利用等离子CVD或LPCVD沉积厚度为300到1500之间例如500的非晶形硅膜，在500～500℃的空气环境下卑鄙置8到24小时，以使其结晶。通过添加少量的镍可以促时结晶。这种过程也可以利用激光照射进行光-热处理或利用热处理和光热处理的综合来完成。

蚀刻结晶的硅膜，形成图1A中所示近于M形的岛状区100。通过等离子CVD或溅射在区域100上形成厚度700～1500之间例如1200的氧化硅膜403。

通过溅射形成厚度为1000～3μm之间例如5000的铝膜(按得量计含1％Si或0.1～0.3％Sc)。然后，在含有3％酒石酸的乙二醇溶液中，利用铝膜作为阳极，施加10～30V的电压，通过进行阳极化处理，形成这一实施例中的厚度约几个100、200的精细氧化铝形成的阳极氧化物层404。该阳极氧化物层404用于粘附处于高粘度的光敏抗蚀剂。

在形成光敏抗蚀剂掩膜405之后，利用该光敏抗蚀剂405蚀刻铝膜，形成栅极406到409。栅极4-6和407对应于栅极信号线128，栅极408和409对应于电容线130。(图4A)

没有除去光敏抗蚀剂掩膜405，仅对栅极406和407进行阳极化处理，形成微孔的阳极氧化物410。在这个过程中，仅向栅极信号线施加10V电压，在草酸溶液(30℃)中持续20到40分之间。由于光敏抗蚀剂掩膜405粘附阳极氧化物层404，可以防止来自光敏抗蚀剂掩膜405的电流线漏，使得仅在栅极406和407的侧表面上极为有效地形成微孔的阳极氧化物410。微孔的阳极氧化物410的厚度可以根据阳极化时间调节，以便能由微孔的阳极氧化物410的厚度确定LDD区的长度。(图4B)

利用光敏抗蚀剂掩膜405，蚀刻氧化硅膜403，形成栅极绝缘膜411和412。在顺序除去光敏抗蚀剂掩膜405、微孔的阳极氧化物410和精细的阳极氧化物层404之后，利用栅极406～409以及栅极绝缘膜411作为掩膜通过掺杂以自调节方式将一种杂质(磷)掺入到岛状区100，形成N型掺杂区。掺杂气体是磷化氢(PH₃)。剂量为5×10¹⁴5×10¹⁵原子/cm²，例如为1×10¹⁵原子/cm²，加速电压为60～90KV之间例如80KV。由于使用栅极绝缘膜411作为半透明掩膜，形成高浓度掺杂区(源极和漏极区)413～416和形成低浓度掺杂区417～420。

照射KrF准分子激光(波长248μm，脉冲宽度20nm)，激活掺杂的高浓度掺杂区413～416以及掺杂的低浓度掺杂区417～420。适宜的激光能量密度为200～400毫焦尔/cm²，最好为250～300毫焦尔/²。这个过程可以利用热处理来完成。特别是，通过在比正常情况低的温度下在含有催化元素(镍)的情况下进行热处理可以进行激活(序号为6-267989的日本专利申请公开文件)。

利用等离子CVD形成厚度5000的氧化铝膜325作为中间绝缘膜421。未经处理的气体是TEOS和氧的混合气体。然后蚀刻中介隔离膜421，形成在高浓度掺杂413中连接孔。利用溅射形成铝膜，然后蚀刻形成源极引线422。其是图像信号线129的延伸。(图4E)

然后利用NH₃/SiH₄/H₂混合气体，通过等离子体CVD形成厚度为2000～8000之间例如4000的氮化硅膜。蚀刻钝化膜423和中介隔离膜421，形成用于在高浓度掺杂区416中的像素电极的连接孔。

利用溅射形成ITO膜，然后蚀刻形成像素电极424。像素电极424是像素单元127的一个电极。(图4F)

经过上述过程，制成具有N沟道型TFT121～125的转换电路。这种电路与由图2C中电路除去辅助电容126所得到的电路相对应。应注意在图4F中没有表示TFT122。

每个低浓度掺杂区417～420形成在沟道形成区与源极和漏极区之间，使TFT121～123具有LDD结构，因降低了关断(OFF)电流。所以，这些TFT适合于作为在像素矩阵中排列的元件。由于假如TFT124和125仅用作电容器，这样就足够了，可以不形成LDD结构。

[实施例3]

图5A到5F表示形成该实施例中的电路的过程。由于使用一种已知的方法(或在实施例1中的方法)，不再对具体的过程进行详细的介绍。

形成一种如在实施例1中(或图1A中)所示的近于M形的半导体区(有效层)201和202。在栅极绝缘膜(未表示)形成之后，形成栅极信号线203～205和电容线206～208。在栅极信号线、电容线和有效层之间的位置相互关系与实施例1相同。(图5A)

在对有效层201～204进行掺杂之后，形成中间绝缘层，然后在有效层的左端形成连接孔210和211，借此形成图象信号线209。(图5B)

在由栅极信号线和图像信号线环绕的区域内形成像素电极212～214。经过上述过程，形成用于有源矩阵电路的转换元件。电容线206不是与对应行的像素电极213重叠，而是较高的一行的象素电极212相重叠。因此，与辅助电容126对应的电容215形成在电容线207和像素电极213之间。对于其它各行，形成相同的配置。(图5C)

利用这种配置方式，即对应行的像素电极与较高一行(或较低)的栅极信号线相重叠，构成图7所示的电路。由于电容215形成在电容线上，可以不降低孔径比形成电容器。因此有效地提高了电路的集成度。

为了加大电容215，可以蚀刻在重叠部分中介隔离层。由此，缩短了电极间的距离，因此提高了电容。为了实现这一点，如在实施例1中一样，最好形成用阳极氧化物覆盖其表面的电容线。在这种状态下，阳极氧化物是绝缘的。其横断面如图6所示。

通过蚀刻对应的部分，没有增加过程的步骤数，就可形成电容215。即当蚀刻中间绝缘层以便形成用于像素电极的连接孔或连接孔210和211时，各孔可以同时形成在电容线上。图6表示后者实例。在适宜的蚀刻条件下，由于铝的阳极氧化物之类并不是完全在用于蚀刻氧化硅的干燥蚀刻条件下进行蚀刻，蚀刻要持续进行，直到形成连接孔为止。

为了增加孔径比，如图5D到5F所示，将半导体区216即TFT的一部分与图像信号线219相重叠也是有效的。此外，一岛状的半导体区221具有如在图8A中所示的复杂的弯曲部分，然后将栅极信号线222和电容线223重叠在区域221上(图8B)，从而可形成大量的TFT。因此，可以进一步降低关断(OFF)电流。

[实施例4]

该实施例是对利用图5A～5C所示过程得到的结构的改进的实例。图10是该实施例的示意图。图11表示图10所示结构的等效电路。图10所示结构其特征在于，沿着栅极信号线方向在相邻两个像素中配置的各TFT组连接到一公共的电容线上。栅极信号线902和904配置在相邻像素电极905和906之间，电容线903配置在栅极信号线902和904之间。M形岛状半导体区907和908的一端分别连接到像素电极905和906上。

M形岛状半导体区907和908由结晶硅膜构成，利用这些区域作为TFT的有效层。在半导体区907和908，各TFT形成在与栅极信号线902和904重叠的三个部分上，以及偏移区域和LDD区域可以形成在这些TFT中，如在实施例1和2中所述。与电容线903重叠的两个部分用作电容器。

由于一条(单独)电容线903以公用方式用于一对像素电极905和906，故电容线的数量可以减法，借此增加了像素的孔径比。在图10中仅表示了一个最少的结构。在实用的液晶显示器件中，综合了几百×几百的这种结构(每一个为图10所示的结构)。

[实施例5]

该实施例为对图10所示结构的改进结构。务12是该实施例的结构的平面图。图12中的结构的特征在于对两个橡素使用一公用的电容线903的方式。假如将图12的结构与图10相比较这一点是很明显的。

图11表示该实施例的结构的等效电路。即图12中的结构的等效电路与图10的等效电路相同。利用该实施例的这种结构，可以增加孔径比。

[实施例6]

该实施例是图10所示结构的一种改进结构。图13表示该实施例的示意结构。该实施例的等效电路如图10所示。当采用该实施例的结构时，可以得到高孔径比。

在本发明中，通过将多个TFT的栅极连接到一栅极信号线和一电容线，可以抑制在液晶盒中的电压降。通常，TFT的特性恶化与在源极和漏极间施加的电压有关。然而，根据本发明，由于图2C中的TFT122和123的源极和漏极间的电压在所有驱动过程中是低的，以及TFT122～124具有一LDD区，利用本发明能防止特性恶化。

本发明可以有效地应用在需要高分辨率的图像显示设备中。即为了显示256或更多的极为细微的明暗层次，在一帧显示过程中，液晶盒的放电必须抑制到1％或其以下。利用常规的系统，无论是图2A或是图2B，都不适于达到这一目标。

本发明适用于采用结晶硅半导体TFT的有源矩阵显示器件，该器件适于矩阵方式显示，以及具有大量的行、列。通常对具有大量行列的矩阵，每行(列)的选择周期短，因此不适于使用非晶形硅半导体TFT。然而，利用结晶硅半导体的TFT存在的问题是关断(OFF)电流大。因此本发明不仅能降低关断(OFF)电流，还能在这个领域有显著的贡献。采用非晶形硅半导体的TFT也是有利的。

虽然主要是对于具有顶式栅极结构的各实施例做了介绍，不过假如采用底式栅极结构或其它结构，本发明的各优点仍然不变。

利用本发明，能够以最少的变化得到最大的效益。特别是，采用顶式栅极的TFT，尽管薄膜半导体区(有源层)的形状复杂，但栅极等具有极为简单的形式，因而能够防止上层引线的切线(断开)。相反，假如栅极具有复杂的形状，则会引起孔径比的降低。因此本发明有利于工业实施。

Claims

1.一种显示器件，包括：

在衬底上的一条栅极线；

在所述衬底上并跨所述栅极线延伸的一条图像信号线；

与所述栅极线和所述图像信号线交叉的一个像素电极；以及

位于所述图像信号线和所述像素电极之间的至少第一、第二和第三薄膜晶体管，

其中所述第一、第二和第三薄膜晶体管的每个栅极电极都与所述栅极线相连，

其中所述第一薄膜晶体管的杂质区与所述图像信号线相连，所述第三薄膜晶体管的杂质区与所述像素电极电连接，以及

其中所述第二和第三薄膜晶体管串联。

2.根据权利要求1的器件，其中第一、第二和第三薄膜晶体管中的每一个包括基本上是M形状的半导体膜。

3.一种显示器件，包括：

在衬底上的一条栅极线；

在所述衬底上并跨所述栅极线延伸的一条图像信号线；

与所述栅极线和所述图像信号线交叉的一个像素电极；以及

位于所述图像信号线和所述像素电极之间的至少第一、第二、第三和第四薄膜晶体管，

其中所述第一薄膜晶体管的杂质区与所述图像信号线相连，所述第四薄膜晶体管的栅极电极与一条电容线电连接，

其中所述第二和第三薄膜晶体管串联，以及

其中在所述像素电极和所述电容线之间提供了一个存储电容器。

4.根据权利要求3的器件，其中第一、第二、第三和第四薄膜晶体管中的每一个包括基本上是M形状的半导体膜。

5.一种显示器件，包括：

在衬底上的一条栅极线；

在所述衬底上并跨所述栅极线延伸的一条图像信号线；

与所述栅极线和所述图像信号线交叉的一个像素电极；以及

其中所述第一薄膜晶体管的杂质区与所述图像信号线相连，所述第三薄膜晶体管的杂质区与所述像素电极电连接，

其中所述第二薄膜晶体管的栅极电极与一条电容线电连接，以及

6.根据权利要求5的器件，其中第一、第二和第三薄膜晶体管中的每一个包括基本上是M形状的半导体膜。

7.一种显示器件，包括：

在衬底上的一条栅极线；

在所述衬底上并跨所述栅极线延伸的一条图像信号线；

在所述衬底上与所述栅极线平行延伸的一条电容线；

与所述栅极线和所述图像信号线交叉的一个像素电极；以及

其中所述第二和第四薄膜晶体管的栅极电极与所述电容线相连。

8.根据权利要求7的器件，其中第一、第二、第三和第四薄膜晶体管中的每一个包括基本上是M形状的半导体膜。

9.一种显示器件，包括：

在衬底上的一条栅极线；

在所述衬底上并跨所述栅极线延伸的一条图像信号线；

与所述栅极线和所述图像信号线交叉的一个像素电极；以及

串联位于所述图像信号线和所述像素电极之间的至少第一、第二和第三薄膜晶体管，

其中所述第一、第二和第三薄膜晶体管的每个栅极电极都与所述栅极线相连。

10.一种显示器件，包括：

在衬底上的一条栅极线；

在所述衬底上并跨所述栅极线延伸的一条图像信号线；

与所述栅极线和所述图像信号线交叉的一个像素电极；以及

其中所述第一、第二和第三薄膜晶体管的每个栅极电极都与所述栅极线相连，以及

其中所述第一、第二和第三薄膜晶体管的每个沟道区包括在同一半导体层中。

11.一种显示器件，包括：

在衬底上的一条栅极线；

在所述衬底上并跨所述栅极线延伸的一条图像信号线；

与所述栅极线和所述图像信号线交叉的一个像素电极；

串联位于所述图像信号线和所述像素电极之间的至少第一、第二和第三薄膜晶体管；以及

与所述像素电极电连接的一个存储电容器，

12.根据权利要求11的器件，其中所述存储电容器包括所述像素电极和一条电容线。

13.一种显示器件，包括：

在衬底上的一条栅极线；

在所述衬底上并跨所述栅极线延伸的一条图像信号线；

与所述栅极线和所述图像信号线交叉的一个像素电极；

与所述像素电极电连接的一个存储电容器，

14.根据权利要求13的器件，其中所述存储电容器包括所述像素电极和一条电容线。