CN105679704A - 像素结构及其制造方法 - Google Patents
像素结构及其制造方法 Download PDFInfo
- Publication number
- CN105679704A CN105679704A CN201410673630.5A CN201410673630A CN105679704A CN 105679704 A CN105679704 A CN 105679704A CN 201410673630 A CN201410673630 A CN 201410673630A CN 105679704 A CN105679704 A CN 105679704A
- Authority
- CN
- China
- Prior art keywords
- pixel
- grid
- electrode
- connecting line
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 23
- 230000004888 barrier function Effects 0.000 claims description 34
- 238000009413 insulation Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 description 21
- 239000004020 conductor Substances 0.000 description 13
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010272 inorganic material Inorganic materials 0.000 description 6
- 239000011147 inorganic material Substances 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910052725 zinc Inorganic materials 0.000 description 6
- 239000011701 zinc Substances 0.000 description 6
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 6
- 229960001296 zinc oxide Drugs 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- -1 IZO) Chemical compound 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910001195 gallium oxide Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Abstract
一种像素结构的制造方法。于基板上形成第一与第二栅极线、第一与第二栅极以及连接线，第一与第二栅极位于连接线两侧且位于第一与第二栅极线之间。形成栅绝缘层。于第一与第二栅极上方的栅绝缘层上形成第一与第二半导体层。分別于第一与第二半导体层的相对两侧上形成第一源极与漏极以及第二源极与漏极，以及于基板上形成源极线。于基板上形成具有开口的绝缘层，开口位于连接线上方且暴露连接线。于绝缘层上形成共用电极，共用电极经由开口与连接线电性连接。于共用电极上形成第一与第二像素电极，分別与第一及第二漏极电性连接。
Description
技术领域
本发明是有关于一种元件及其制造方法，且特别是有关于一种像素结构及其制造方法。
背景技术
近年来随着光电技术与半导体制造技术的成熟，带动了平面显示器(FlatPanelDisplay)的蓬勃发展。液晶显示器具有低电压操作、无辐射线散射、重量轻以及体积小等优点，因此逐渐取代传统的阴极射线管显示器，而成为近年来显示器产品的主流。然而，液晶显示器仍存在视角受限的问题。目前，能够达成广视角要求的技术包括了扭转向列型(twistednematic,TN)液晶加上广视角膜(wideviewingfilm)、共平面切换式(in-planeswitching,IPS)液晶显示器、边缘电场转换型(FringeFieldSwitching,FFS)液晶显示器与多域垂直配向式(Multi-domainverticallyalignment,MVA)液晶显示器等。
在现有技术的边缘电场切换式液晶显示器中，各个像素由一扫描线、一数据线、一主动元件以及两层电极所组成。两层电极中有一者连接于主动元件以构成一像素电极，另一者则连接至一共享电压以构成一共用电极。另外，主动元件还连接于扫描线以及数据线，其中扫描线用以控制主动元件的开启与关闭以将数据线所传递的信号输入于像素电极中。
在现有技术的边缘电场切换式液晶显示器的各像素中，通常会采用铟锡氧化物作为共享电极的材料，导致共享电极具有阻值较高的缺点。为了降低共用电极的阻值，有人提出于像素内设置一金属图案，并于蓝色像素内设置用以连接金属图案与共享电极的接触窗插塞，如此降低共享电极的整体阻值。然而，额外于蓝色像素内设置接触窗插塞会大幅降低蓝色像素的开口率，进而使其色饱和度大幅下降。
发明内容
本发明提供一种像素结构的制造方法，使得共享电极具有较低的阻抗，以及像素具有较佳的开口率与色饱和度。
本发明另提供一种像素结构，其中像素具有较佳的开口率与色饱和度。
本发明的像素结构的制造方法包括以下步骤。于一基板上形成一第一栅极线、一第二栅极线、一第一栅极、一第二栅极以及一连接线，其中第一栅极与第二栅极位于连接线两侧且位于第一栅极线与第二栅极线之间。于基板上形成一栅绝缘层，以覆盖第一栅极线、第二栅极线、第一栅极、第二栅极以及连接线。于第一栅极与第二栅极上方的栅绝缘层上形成一第一半导体层以及一第二半导体层。于第一半导体层的相对两侧上形成一第一源极与一第一漏极，于第二半导体层的相对两侧上形成一第二源极与一第二漏极，以及于基板上形成与第一源极及第二源极电性连接的源极线。于基板上形成具有一第一开口的一第一绝缘层，第一开口位于连接线上方且暴露连接线。于第一绝缘层上形成一共用电极，共用电极经由第一开口与连接线电性连接。于共用电极上形成一第一像素电极与一第二像素电极，第一像素电极与第二像素电极分別与第一漏极及第二漏极电性连接。
在本发明的一实施例中，上述的第一栅极与第二栅极对称地形成于连接线的两侧。
在本发明的一实施例中，上述的基板包括一第一像素区，第一像素区具有一上部区域与一下部区域，第一栅极线、第一栅极、第一半导体层、第一源极与第一漏极以及第一像素电极形成于上部区域中，以及第二栅极线、第二栅极、第二半导体层、第二源极与第二漏极以及第二像素电极形成于下部区域中。
在本发明的一实施例中，上述的第一栅极线、第一栅极、第一半导体层、第一源极与第一漏极以及第一像素电极形成一第一像素，以及第二栅极线、第二栅极、第二半导体层、第二源极与第二漏极以及第二像素电极形成一第二像素，第一像素与第二像素为具有相同颜色的像素。
在本发明的一实施例中，上述的第一像素与第二像素为蓝色像素。
本发明的像素结构包括一第一像素单元。第一像素单元包括一第一像素、一第二像素、一连接线、一栅绝缘层、一第一绝缘层以及一共用电极。第一像素包括一第一栅极线、一第一源极线、一第一栅极、第一半导体层、第一源极与第一漏极以及第一像素电极。第一栅极与第一栅极线电性连接。第一半导体层位于第一栅极上方。第一源极与第一漏极位于第一半导体层的相对两侧上，其中第一源极与第一源极线电性连接。第一像素电极与第一漏极电性连接。第二像素包括一第二栅极线、一第二源极线、一第二栅极、第二半导体层、第二源极与第二漏极以及第二像素电极。第二栅极与第二栅极线电性连接。第二半导体层位于第二栅极上方。第二源极与第二漏极位于第二半导体层的相对两侧上，其中第二源极与第二源极线电性连接。第二像素电极与第二漏极电性连接。连接线位于第一栅极线与第二栅极线之间，且第一栅极与第二栅极位于第一栅极线与第二栅极线之间。栅绝缘层覆盖第一栅极线、第二栅极线、第一栅极、第二栅极以及连接线。第一绝缘层覆盖连接线且具有暴露连接线的一第一开口。共用电极位于第一绝缘层上且经由第一开口与连接线电性连接。
在本发明的一实施例中，上述的第一像素与第二像素对称配置于连接线。
在本发明的一实施例中，上述的第一像素与第二像素在行方向上对齐，且第一像素与第二像素位于不同列。
在本发明的一实施例中，上述的第一像素与第二像素为具有相同颜色的像素。
在本发明的一实施例中，上述的第一像素与第二像素为蓝色像素。
基于上述，本发明藉由将第一栅极线与第二栅极线配置于像素区域的相对两端以及将连接线配置于第一栅极线与第二栅极线之间，使得两个像素作为一个像素单元而共同使用一条连接线。如此一来，可缩减用以连接共享电极与连接线的接触窗插塞所需面积，以大幅降低因设置接触窗插塞所损失的开口率。因此，像素结构的像素具有较佳的开口率与色饱和度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1A至图1E为本发明一实施例的像素结构的制造方法的流程上视示意图；
图2A至图2E为沿图1A至图1E的I-I’的剖面示意图；
图3A至图3E为沿图1A至图1E的II-II’的剖面示意图；
图4为本发明一实施例的像素结构的上视示意图；
图5为本发明一实施例的像素结构的上视示意图。
其中，附图标记：
10：像素结构
100A：第一像素单元
100B：第二像素单元
100C：第三像素单元
102：基板
104：第一像素
106：第二像素
110：栅绝缘层
120：第一绝缘层
122：第一开口
124：第三开口
130：第二绝缘层
132：第二开口
CE：共用电极
CH：开口
CL：连接线
CP：接触窗插塞
D1：第一漏极
D2：第二漏极
DL1：第一源极线
DL2：第二源极线
GE1：第一栅极
GE2：第二栅极
GL1：第一栅极线
GL2：第二栅极线
PA1：第一像素区
PA2：第二像素区
PA3：第三像素区
PE1：第一像素电极
PE2：第二像素电极
S1：第一源极
S2：第二源极
SE1：第一半导体层
SE2：第二半导体层
具体实施方式
图1A至图1E为本发明一实施例的像素结构的制造方法的流程上视示意图，图2A至图2E为沿图1A至图1E的I-I’的剖面示意图，以及图3A至图3E为沿图1A至图1E的II-II’的剖面示意图。特別说明的是，为了清楚起见，在图式中是以三个像素区为例来进行说明，但本发明不限于此。请同时参照图1A、图2A以及图3A，首先，于一基板102上形成一第一栅极线GL1、一第二栅极线GL2、一第一栅极GE1、一第二栅极GE2以及一连接线CL，其中第一栅极GE1与第二栅极GE2位于连接线CL两侧且位于第一栅极线GL1与第二栅极线GL2之间。详细地说，于基板102的第一、第二以及第三像素区PA1、PA2、PA3上形成一第一导体层(未绘示)，藉由第一道光罩对第一导体层进行图案化，以于基板102上形成第一栅极线GL1、第二栅极线GL2、第一栅极GE1、第二栅极GE2以及连接线CL。第一导体层通常是金属材料、合金或上述的堆叠层，且第一导体层的阻值例如是低于金属氧化物的阻值。其中，第一栅极线GL1与第二栅极线GL2位于第一、第二以及第三像素区PA1、PA2、PA3的相对两端，诸如上端与下端。第一栅极GE1与第二栅极GE2分別与第一栅极线GL1及第二栅极线GL2电性连接。在本实施例中，第一栅极GE1与第一栅极线GL1例如是一体成形，第二栅极GE2与第二栅极线GL2例如是一体成形。
连接线CL位于第一栅极线GL1与第二栅极线GL2之间，且例如是位于第一、第二以及第三像素区PA1、PA2、PA3的中央处。也就是说，连接线CL例如是将第一、第二以及第三像素区PA1、PA2、PA3分別划分成上部区域与下部区域。在本实施例中，第一栅极线GL1与第二栅极线GL2之间例如是仅配置有一条连接线CL。第一栅极GE1与第二栅极GE2对称地形成于连接线CL的两侧，也就是说，第一栅极GE1与第二栅极GE2对称配置于连接线CL。第一像素区PA1的连接线CL例如是具有较宽的部分，以利于后续与共享电极CE进行电连接，但本发明不限于此。也就是说，在其他实施例中，第一、第二以及第三像素区PA1、PA2、PA3中的连接线CL也可以具有一致的宽度。
请同时参照图1B、图2B以及图3B，接着，于基板102上形成一栅绝缘层110，以覆盖第一栅极线GL1、第二栅极线GL2、第一栅极GE1、第二栅极GE2以及连接线CL。在本实施例中，栅绝缘层110例如是具有配置于第一像素区PA1中的开口112，其暴露出部分连接线CL。栅绝缘层110的材质可选自无机材料、有机材料、其它合适的材料、或上述的组合，其中无机材料例如是氧化硅、氮化硅、氮氧化硅、其它合适的材料或上述至少二种材料的堆叠层。在本实施例中，栅绝缘层110可全面性覆盖基板102，但本发明不限于此，在其他实施例中，栅绝缘层110亦可呈其他适当样态。
然后，于第一栅极GE1与第二栅极GE2上方的栅绝缘层110上形成一第一半导体层SE1以及一第二半导体层SE2。详细地说，于栅绝缘层110上形成一半导体层(未绘示)，藉由第二道光罩对半导体层进行图案化，以形成第一半导体层SE1与第二半导体层SE2。第一半导体层SE1与第二半导体层SE2可为单层或多层结构，其材质可选自非晶硅、多晶硅、微晶硅、单晶硅、金属氧化物半导体材料[例如氧化铟镓锌(Indium-Gallium-ZincOxide,IGZO)、氧化锌(ZnO)、氧化锡(SnO)、氧化铟锌(Indium-ZincOxide,IZO)、氧化镓锌(Gallium-ZincOxide,GZO)、氧化锌锡(Zinc-TinOxide,ZTO)、氧化铟锡(Indium-TinOxide,ITO)等]、其它合适的材料、或上述的组合。
请同时参照图1C、图2C以及图3C，接着，于第一半导体层SE1的相对两侧上形成一第一源极S1与一第一漏极D1，于第二半导体层SE2的相对两侧上形成一第二源极S2与一第二漏极D2，以及于基板102上形成与第一源极S1电性连接的第一源极线DL1及与第二源极S2电性连接的第二源极线DL2。详细地说，于第一半导体层SE1与第二半导体层SE2形成一导体层(未绘示)，藉由第三道光罩对导体层进行图案化，以形成第一源极S1与第一漏极D1、第二源极S2与第二漏极D2以及第一与第二源极线DL1、DL2。在本实施例中，第一与第二源极线DL1、DL2例如是一体成形。第一源极S1与第一漏极D1、第二源极S2与第二漏极D2以及第一与第二源极线DL1、DL2的材料例如是金属材料或其他导电材料(例如合金、金属材料的氮化物、金属材料的氮氧化物等)、或是金属材料与其它导电材料的堆叠层。其中，金属材料例如是钼(Mo)、钨(W)、铝(Al)、钛(Ti)等。
请同时参照图1D、图2D以及图3D，然后，于基板102上形成具有一第一开口122的一第一绝缘层120，第一开口122位于连接线CL上方且暴露连接线CL。详细地说，于基板102上形成一绝缘层(未绘示)，藉由第四道光罩对绝缘层进行微影与蚀刻制程，以形成具有第一开口122与第三开口124的第一绝缘层120。在本实施例中，第一开口122例如是仅配置于第一像素区PA1中，且例如是暴露出部分连接线CL，此部分连接线CL将于后续步骤中用于与共用电极CE连接。第三开口124暴露第一漏极D1与第二漏极D2。其中，第一开口122的位置与图1D所绘示的接触窗插塞CP所标示的位置一致。第一绝缘层120的材质可选自无机材料、有机材料、其它合适的材料、或上述的组合，其中无机材料例如是氧化硅、氮化硅、氮氧化硅、其它合适的材料或上述至少二种材料的堆叠层。在本实施例中，第一绝缘层120可全面性覆盖基板102，但本发明不限于此，在其他实施例中，第一绝缘层120亦可呈其他适当样态。
接着，于第一绝缘层120上形成一共用电极CE，共用电极CE经由第一开口122与连接线CL电性连接。其中，共用电极CE例如是全面覆盖第一、第二以及第三像素区PA1、PA2、PA3，且具有暴露出第一漏极D1与第二漏极D2的开口CH。详细地说，于第一绝缘层120上形成一导体层(未绘示)，藉由第五道光罩对导体层进行微影与蚀刻制程，以形成具有开口CH的共用电极CE，其中填入第一开口122的导体材料形成接触窗插塞CP，用以连接共用电极CE与连接线CL电性连接。在本实施例中，共用电极CE的阻值例如是大于连接线CL的阻值。共用电极CE的材料可以是透明导电材料，诸如氧化铟镓锌(Indium-Gallium-ZincOxide,IGZO)、氧化锌(ZnO)、氧化锡(SnO)、氧化铟锌(Indium-ZincOxide,IZO)、氧化镓锌(Gallium-ZincOxide,GZO)、氧化锌锡(Zinc-TinOxide,ZTO)、氧化铟锡(Indium-TinOxide,ITO)等，但本发明不限于此。
请同时参照图1E、图2E以及图3E，而后，于共用电极CE上形成具有一第二开口132的一第二绝缘层130，第二开口132暴露出第一漏极D1与第二漏极D2。详细地说，于共用电极CE上形成一绝缘层(未绘示)，藉由第六道光罩对绝缘层进行微影与蚀刻制程，以形成具有第二开口132的第二绝缘层130。第二绝缘层130的材质可选自无机材料、有机材料、其它合适的材料、或上述的组合，其中无机材料例如是氧化硅、氮化硅、氮氧化硅、其它合适的材料或上述至少二种材料的堆叠层。在本实施例中，第二绝缘层130可全面性覆盖基板102，但本发明不限于此，在其他实施例中，第二绝缘层130亦可呈其他适当样态。
之后，于第二绝缘层130上形成一第一像素电极PE1与一第二像素电极PE2，第一像素电极PE1与第二像素电极PE2分別经由第二开口132与第一漏极D1及第二漏极D2电性连接。详细地说，于第二绝缘层130上形成一透明导电层(未绘示)，藉由第七道光罩对透明导电层进行图案化，使其形成具有如图1G所示的图案的第一像素电极PE1与第二像素电极PE2，其中第一像素电极PE1与第二像素电极PE2分別具有两个配向区域。也就是说，像素结构10为一种边缘电场切换(FringeFieldSwitch,FFS)型的像素设计。当然，在其他实施例中，第一像素电极PE1与第二像素电极PE2也可以具有其他图案，诸如使得第一像素电极PE1与第二像素电极PE2具有相同的配向区域(如图4所示)或不同的配向区域(如图5所示)，或者是具有Z点(Z-dot)型式，但本发明不限于此。第一像素电极PE1与第二像素电极PE2的材质的材料例如是透明导电材料，其可以是氧化铟镓锌(Indium-Gallium-ZincOxide,IGZO)、氧化锌(ZnO)、氧化锡(SnO)、氧化铟锌(Indium-ZincOxide,IZO)、氧化镓锌(Gallium-ZincOxide,GZO)、氧化锌锡(Zinc-TinOxide,ZTO)、氧化铟锡(Indium-TinOxide,ITO)等，但本发明不限于此。特别一提的是，虽然上述的实施例中是以七道光罩为例来进行说明，但本发明不限于此。
在本实施例中，像素结构10包括第一像素单元100A。第一像素单元100A包括第一像素104、第二像素106、连接线CL、栅绝缘层110、第一绝缘层120、共用电极CE以及第二绝缘层130。第一像素104与第二像素106例如是对称配置于连接线CL。第一像素104与第二像素106例如是在行方向上对齐，且第一像素104与第二像素106位于不同列。第一像素104包括第一栅极线GL1、第一源极线DL1、第一栅极GE1、第一半导体层SE1、第一源极S1与第一漏极D1以及第一像素电极PE1。第一栅极GE1与第一栅极线GL1电性连接。第一半导体层SE1位于第一栅极GE1上方第一源极S1与第一漏极D1位于第一半导体层SE1的相对两侧上，其中第一源极S1与第一源极线DL1电性连接。第一像素电极PE1与第一漏极D1电性连接。第二像素106包括第二栅极线GL2、第二源极线DL2、第二栅极GE2、第二半导体层SE2、第二源极S2与第二漏极D2以及第二像素电极PE2。第二栅极GE2与第二栅极线GL2电性连接。第二半导体层SE2位于第二栅极GE2上方第二源极S2与第二漏极D2位于第二半导体层SE2的相对两侧上，其中第二源极S2与第二源极线DL2电性连接。第二像素电极PE2与第二漏极D2电性连接。
连接线CL位于第一栅极线GL1与第二栅极线GL2之间，且第一栅极GE1与第二栅极GE2位于第一栅极线GL1与第二栅极线GL2之间。栅绝缘层110覆盖第一栅极线GL1、第二栅极线GL2、第一栅极GE1、第二栅极GE2以及连接线CL。第一绝缘层120覆盖连接线CL且具有暴露连接线CL的第一开口122。共用电极CE位于第一绝缘层120上且经由第一开口122与连接线CL电性连接。第二绝缘层130具有暴露第一漏极D1与第二漏极D2的一第二开口132，其中第一像素电极PE1经由第二开口132与第一漏极D1电性连接，第二像素电极PE2经由第二开口132与第二漏极D2电性连接。
在本实施例中，像素结构10例如是更包括第二像素单元100B与第三像素单元100C，第二像素单元100B与第三像素单元100C的结构大致与第一像素单元100A相同，主要不同處在于，第二像素单元100B与第三像素单元100C不包括用以连接共用电极CE与连接线CL的第一开口122与接触窗插塞CP，因此于此不重覆描述第二像素单元100B与第三像素单元100C的制作方法与结构。
在本实施例中，是以像素结构10包括三个像素单元为例，但本发明不限于此。也就是说，在其他实施例中，像素结构可以具有其他数量个像素单元，只要其中一个具有第一像素单元的构型即可。再者，可以像素结构为单元在基板上重复排列以形成像素阵列，举例来说，在以图1E的像素结构为单元组成的像素阵列中，第一栅极线GL1会与另一栅极线直接相邻，以及第二栅极线GL2会与另一栅极线直接相邻。
在本实施例中，更包括使基板102与彩色滤光基板(未绘示)进行接合的后续步骤。在本实施例中，第一像素单元100A的第一像素104与第二像素106例如是对应于相同颜色的彩色滤光图案，因此第一像素单元100A形成第一颜色像素。相似地，第二像素单元100B例如是形成第二颜色像素，以及第三像素单元100C例如是形成第三颜色像素。其中，第一颜色像素例如是蓝色像素，以及第二颜色像素与第三颜色像素例如是红色像素与绿色像素。也就是说，第一像素单元100A、第二像素单元100B以及第三像素单元100C例如分別是蓝色像素、绿色像素以及红色像素。然而，在其他实施例中，第一像素单元100A也可以是红色像素或绿色像素，本发明不限于此。
一般来说，于现有技术的像素结构中，为了降低共用电极的阻值，会于各像素中分別配置一条用以与共用电极连接的连接线，也就是说于第一像素中设置一条连接线，且于第二像素中设置另一条连接线。如此一来，大幅降低了像素结构的整体开口率。此外，由于将共用电极与连接线之间的接触窗插塞设置于蓝色像素中，导致蓝色像素的开口率小于绿色像素与红色像素的开口率，进而使得蓝色像素的色饱和度大幅下降。然而，在上述的实施例中，将位于第一像素区域PA中的两个像素(即第一像素104与第二像素106)作为一个单元设计，以形成第一像素单元100A。也就是说，藉由使得第一像素104与第二像素106以对称方式配置而共用一条连接线CL，如此可以大幅減少配置用以与共用电极CE电性连接的连接线CL所需面积，以大幅降低因设置多条连接线所损失的开口率。此外，由于两个像素(第一像素104与第二像素106)之间仅需设置一个用以连接连接线CL与共用电极CE的接触窗插塞CP，因此能进一步提升此两个像素(第一像素104与第二像素106)的开口率。因此，第一像素单元100A的开口率例如是能与第二像素单元100B及第三像素单元100C的开口率相近。举例来说，第一像素单元100A的开口率例如是大于40％，诸如43.39％。第二像素单元100B与第三像素单元100C的开口率例如是43.86。因此，像素结构10的第一像素单元100A(即第一像素104与第二像素106)具有较佳的开口率与色饱和度。
综上所述，本发明藉由将第一栅极线与第二栅极线配置于像素区域的相对两端以及将连接线配置于第一栅极线与第二栅极线之间，使得两个像素作为一个像素单元，而共同使用一条连接线。如此一来，仅需在两个像素之间设置一个用以连接共用电极与连接线的接触窗插塞，因而降低用以连接共用电极与连接线的接触窗插塞所需面积，以大幅提升像素单元的开口率。因此，像素结构的像素单元具有较佳的开口率与色饱和度。特別是，在一实施例中，使得蓝色像素的开口率与红色及绿色像素的开口率接近，因此蓝色像素亦可具有较佳的色饱和度。此外，本发明的一实施例的像素结构的制造方法可以轻易地与目前的像素制程相结合，而无须额外增加特殊设备，且与现有的制程的光罩数目相同，因此不会增加像素结构的制作成本。也就是说，本发明可以在不牺牲开口率与色饱和度下，与现有技术使用相同的光罩制程下，降低共用电极的阻值，使得采用本发明的像素结构的显示面板具有更佳的显示效果。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的权利要求保护范围当视后附的申请专利权利要求保护范围所界定者为准。
Claims (10)
1.一种像素结构的制造方法，其特征在于，包括：
于一基板上形成一第一栅极线、一第二栅极线、一第一栅极、一第二栅极以及一连接线，其中该第一栅极与该第二栅极位于该连接线两侧且位于该第一栅极线与该第二栅极线之间；
于该基板上形成一栅绝缘层，以覆盖该第一栅极线、该第二栅极线、该第一栅极、该第二栅极以及该连接线；
于该第一栅极与该第二栅极上方的该栅绝缘层上形成一第一半导体层以及一第二半导体层；
于该第一半导体层的相对两侧上形成一第一源极与一第一漏极，于该第二半导体层的相对两侧上形成一第二源极与一第二漏极，以及于该基板上形成与该第一源极及该第二源极电性连接的一源极线；
于该基板上形成具有一第一开口的一第一绝缘层，该第一开口位于该连接线上方且暴露该连接线；
于该第一绝缘层上形成一共用电极，该共用电极经由该第一开口与该连接线电性连接；以及
于该共用电极上形成一第一像素电极与一第二像素电极，该第一像素电极与该第二像素电极分別与该第一漏极及该第二漏极电性连接。
2.如权利要求1所述的像素结构的制造方法，其特征在于，该第一栅极与该第二栅极对称地形成于该连接线的两侧。
3.如权利要求1所述的像素结构的制造方法，其特征在于，该基板包括一第一像素区，该第一像素区具有一上部区域与一下部区域，该第一栅极线、该第一栅极、该第一半导体层、该第一源极与该第一漏极以及该第一像素电极形成于该上部区域中，以及该第二栅极线、该第二栅极、该第二半导体层、该第二源极与该第二漏极以及该第二像素电极形成于该下部区域中。
4.如权利要求1所述的像素结构的制造方法，其特征在于，该第一栅极线、该第一栅极、该第一半导体层、该第一源极与该第一漏极以及该第一像素电极形成一第一像素，以及该第二栅极线、该第二栅极、该第二半导体层、该第二源极与该第二漏极以及该第二像素电极形成一第二像素，该第一像素与该第二像素为具有相同颜色的像素。
5.如权利要求4所述的像素结构的制造方法，其特征在于，该第一像素与该第二像素为蓝色像素。
6.一种像素结构，其特征在于，包括：
一第一像素单元，包括：
一第一像素，包括：
一第一栅极线；
一第一源极线；
一第一栅极，与该第一栅极线电性连接；
一第一半导体层，位于该第一栅极上方；
一第一源极与一第一漏极，位于该第一半导体层的相对两侧上，其中该第一源极与该第一源极线电性连接；以及
一第一像素电极，与该第一漏极电性连接；
一第二像素，包括：
一第二栅极线；
一第二源极线；
一第二栅极，与该第二栅极线电性连接；
一第二半导体层，位于该第二栅极上方；
一第二源极与一第二漏极，位于该第二半导体层的相对两侧上，其中该第二源极与该第二源极线电性连接；以及
一第二像素电极，与该第二漏极电性连接；
一连接线，位于该第一栅极线与该第二栅极线之间，且该第一栅极与该第二栅极位于该第一栅极线与该第二栅极线之间；
一栅绝缘层，覆盖该第一栅极线、该第二栅极线、该第一栅极、该第二栅极以及该连接线；
一第一绝缘层，覆盖该连接线且具有暴露该连接线的一第一开口；以及
一共用电极，位于该第一绝缘层上且经由该第一开口与该连接线电性连接。
7.如权利要求6所述的像素结构，其特征在于，该第一像素与该第二像素对称配置于该连接线。
8.如权利要求6所述的像素结构，其特征在于，该第一像素与该第二像素在行方向上对齐，且该第一像素与该第二像素位于不同列。
9.如权利要求6所述的像素结构，其特征在于，该第一像素与该第二像素为具有相同颜色的像素。
10.如权利要求9所述的像素结构，其特征在于，该第一像素与该第二像素为蓝色像素。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103128777A TW201608314A (zh) | 2014-08-21 | 2014-08-21 | 畫素結構及其製造方法 |
| TW103128777 | 2014-08-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105679704A true CN105679704A (zh) | 2016-06-15 |
Family
ID=56084751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410673630.5A Pending CN105679704A (zh) | 2014-08-21 | 2014-11-21 | 像素结构及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105679704A (zh) |
| TW (1) | TW201608314A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108107633A (zh) * | 2017-11-20 | 2018-06-01 | 友达光电股份有限公司 | 像素结构及曲面显示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190229173A1 (en) * | 2018-01-23 | 2019-07-25 | Int Tech Co., Ltd. | Light emitting device and manufacturing method thereof |
-
2014
- 2014-08-21 TW TW103128777A patent/TW201608314A/zh unknown
- 2014-11-21 CN CN201410673630.5A patent/CN105679704A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108107633A (zh) * | 2017-11-20 | 2018-06-01 | 友达光电股份有限公司 | 像素结构及曲面显示装置 |
| CN108107633B (zh) * | 2017-11-20 | 2020-10-30 | 友达光电股份有限公司 | 像素结构及曲面显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201608314A (zh) | 2016-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105159001B (zh) | 阵列基板及其制造方法、显示面板以及显示装置 | |
| US11003012B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| CN101241278B (zh) | 边缘场开关模式lcd | |
| CN104656323B (zh) | 显示面板 | |
| US10263017B2 (en) | Pixel structure, display panel and manufacturing method of pixel structure | |
| CN104659036B (zh) | 显示面板的像素结构 | |
| CN103094069B (zh) | 像素结构 | |
| CN107561804B (zh) | 阵列基板及其制作方法与液晶显示装置 | |
| CN103901684A (zh) | 一种ips模式的液晶显示器 | |
| CN105652543A (zh) | 阵列基板及其制作方法、显示器件 | |
| EP3246749A1 (en) | Liquid crystal display | |
| US8879035B2 (en) | Liquid crystal display device, color-filter substrate, thin-film-transistor substrate and manufacturing method thereof | |
| CN107329340A (zh) | 一种tft阵列基板以及coa型tft液晶面板 | |
| US9921436B2 (en) | Thin film transistor substrate and liquid crystal display including the same | |
| CN105514034B (zh) | Tft基板的制作方法 | |
| CN104635390B (zh) | 液晶显示装置 | |
| CN103163704B (zh) | 像素结构、阵列基板及其制造方法 | |
| CN103913916A (zh) | 一种阵列基板及其制造方法、液晶显示屏 | |
| CN105679704A (zh) | 像素结构及其制造方法 | |
| JP2021105637A (ja) | 液晶表示装置およびその製造方法 | |
| KR102596770B1 (ko) | 액정 표시 장치 | |
| CN104377208A (zh) | 显示基板及其制造方法以及显示装置 | |
| US10247992B2 (en) | Display device | |
| KR20230025651A (ko) | 디스플레이 패널 및 디스플레이 장치 | |
| KR102081604B1 (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160615 |