TW201403193A - 顯示面板的畫素結構及其製造方法 - Google Patents

顯示面板的畫素結構及其製造方法 Download PDF

Info

Publication number
TW201403193A
TW201403193A TW101124073A TW101124073A TW201403193A TW 201403193 A TW201403193 A TW 201403193A TW 101124073 A TW101124073 A TW 101124073A TW 101124073 A TW101124073 A TW 101124073A TW 201403193 A TW201403193 A TW 201403193A
Authority
TW
Taiwan
Prior art keywords
conductive layer
pixel region
transparent conductive
pixel
layer
Prior art date
Application number
TW101124073A
Other languages
English (en)
Other versions
TWI471672B (zh
Inventor
Sheng-Chia Lin
Kuei-Chen Chiu
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to TW101124073A priority Critical patent/TWI471672B/zh
Priority to US13/612,432 priority patent/US9128333B2/en
Publication of TW201403193A publication Critical patent/TW201403193A/zh
Application granted granted Critical
Publication of TWI471672B publication Critical patent/TWI471672B/zh
Priority to US14/753,808 priority patent/US9412770B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明提供一種顯示面板的畫素結構及其製造方法，所述畫素結構包含彼此相鄰的第一畫素區和第二畫素區，其中第一畫素區內設置有一第一透明導電層，而第二畫素區內設置有一第二透明導電層，第一畫素區中的第一透明導電層與第二畫素區中的第二透明導電層係位在不同的水平高度。本發明的畫素結構能夠有效提升畫素開口率。

Description

顯示面板的畫素結構及其製造方法
本發明係關於一種顯示面板的畫素結構及其製造方法，特別有關一種能夠提升畫素開口率的畫素結構及其製造方法。
現今，在顯示器解析度日益提高的情況下，需要不斷縮小畫素區的大小，如此伴隨而來的是畫素開口率(aperture ratio)下降的問題，而開口率的下降會導致面板透光率不足或必須增加背光功率，因此如何提高畫素開口率對於高解析度的顯示產品而言相當重要。
目前的顯示面板製造方式逐漸有增加光罩製程數目來提升開口率的趨勢，例如：從傳統的五道光罩製程提高到六道或八道光罩製程。在習知的技術中，有一種是利用隱藏儲存電容(storage capacitor)電極的方式來提升開口率。一般來說，只要在畫素結構中佈建金屬層，使其與畫素電極的一小部份上下重疊，中間以絕緣層分隔，即可形成儲存電容，通常這個金屬層也會連接共用電極以提供共用電壓。舉例來說，有一種是將儲存電容的電極佈建在與掃描線(或閘極線)相同層，且設置在資料線(或源極線)下方，另一種也是將儲存電容的電極設置在資料線下方，但是佈建在與掃描線不同層，此電極同時也是共用電極，能夠避免掃描線和資料線間的訊號干擾。
不論上述何種方式，都有如下的問題：兩相鄰畫素區的畫素電極的間距必須大於一預定距離，若兩相鄰之畫素電極的間距沒有大於該預定距離，則有很高的可能會形成短路，導致面板無法正常顯示影像。也就是說， 在習知技術中，相鄰兩畫素電極的設計仍舊受到製程限制，而對於畫素開口率仍無法有效的提升。
本發明之目的在於提供一種顯示面板的畫素結構及其製造方法，以提升畫素的開口率。
為達上述目的，本發明提供一種畫素結構的製造方法，所述畫素結構包含彼此相鄰的一第一畫素區和一第二畫素區，其以至少一掃描線和至少一源極線劃分出各自所屬的區域，該第一畫素區和該第二畫素區各具有一個薄膜電晶體，該第一畫素區和該第二畫素區中的薄膜電晶體皆具有第一端電性連接至該掃描線、第二端電性連接至該源極線、以及第三端，所述製造方法包含步驟：形成一第一透明導電層於該第一畫素區中，該第一透明導電層與該第一畫素區之薄膜電晶體的第三端電性連接；形成一第一間隔層覆蓋該第一畫素區和該第二畫素區；形成一導電層於該第一畫素區和該第二畫素區的交界處；形成一第二間隔層覆蓋該第一畫素區和該第二畫素區；形成一第二透明導電層於該第二畫素區中，該第二透明導電層與該第二畫素區之薄膜電晶體的第三端電性連接；以及移除該第一畫素區中的該第一透明導電層上方的該第一間隔層和該第二間隔層，以曝露出該第一透明導電層。
本發明另一方面提供一種畫素結構的製造方法，所述畫素結構包含彼此相鄰的一第一畫素區和一第二畫素區，其以至少一掃描線和至少一源極線劃分出各自所屬的區域，該第一畫素區和該第二畫素區各具有一個薄膜電晶體，該第一畫素區和該第二畫素區中的薄膜電晶體皆具有第一端電性 連接至該掃描線、第二端電性連接至該源極線、以及第三端，所述製造方法包含步驟：形成一第一透明導電層於該第一畫素區中，該第一透明導電層與該第一畫素區之薄膜電晶體的第三端電性連接；以及於與該第一透明導電層不同的水平高度下，形成一第二透明導電層於該第二畫素區中，該第二透明導電層與該第二畫素區之薄膜電晶體的第三端電性連接。
本發明再一方面提供一種顯示面板的畫素結構，所述畫素結構包含彼此相鄰的一第一畫素區和一第二畫素區，其以至少一掃描線和至少一源極線劃分出各自所屬的區域，該第一畫素區和該第二畫素區各具有一個薄膜電晶體，該第一畫素區和該第二畫素區中的薄膜電晶體皆具有第一端電性連接至該掃描線、第二端電性連接至該源極線、以及第三端，所述畫素結構包含：一第一透明導電層，設置於該第一畫素區中，該第一透明導電層與該第一畫素區之薄膜電晶體的第三端電性連接；以及一第二透明導電層，設置於該第二畫素區中，該第二透明導電層與該第二畫素區之薄膜電晶體的第三端電性連接；其中該第一畫素區中的該第一透明導電層與該第二畫素區中的該第二透明導電層係位在不同的水平高度。
本發明中，相鄰的第一畫素區和第二畫素區中的第一透明導電層及第二透明導電層是位在不同的水平高度，因此第一透明導電層和第二透明導電層間的水平間距相較於製程規範中的間距可以縮小，畫素開口率能夠因此提升。而且，在一實施例中，第一透明導電層和第二透明導電層之間設置有導電層，此導電層可以發揮屏蔽效應，使得第一透明導電層和第二透明導電層的電壓不會互相影響。再者，畫素資料的儲存電容可以形成於導電層和第一透明導電層之間以及導電層和第二透明導電層之間，儲存電容 的大小可以透過改變導電層與透明導電層之間的間隔層厚度來作調整。
本發明是有關一種顯示面板的畫素結構及其製造方法，其特點在於兩個相鄰之畫素區中的畫素電極是設置在不同水平高度，也可以說，這兩個畫素電極是形成於不同層，藉此兩相鄰畫素區的畫素電極之間的水平間距相較於製程上所規範的間距來說可以縮小，也就是說，畫素電極所佔面積相對變大了，因此本發明可有效提升開口率。另一方面，本發明可在兩相鄰之畫素區的交界處設置導電層(或金屬導電層)，該導電層可分別與兩相鄰畫素區中的畫素電極構成儲存電容，該導電層亦可藉由屏蔽效應降低兩相鄰畫素電極之耦合影響，因此可提升影像顯示的穩定度。
第1A圖至第1I圖顯示本發明之畫素結構的製造方法的示意圖，第2圖顯示第1I圖中沿A-A'剖面線繪製的剖面示意圖，第3圖顯示第1I圖中沿B-B'剖面線繪製的剖面示意圖，第4圖顯示第1I圖中沿C-C'剖面線繪製的剖面示意圖。
在如下說明中，本發明是以兩個相鄰之畫素區作為例示說明，即第一畫素區1和第二畫素區2，本發明所稱之畫素區也可以是畫素區中的子畫素區，如紅藍綠畫素區。本發明中，畫素區可由交錯排列的掃描線(或閘極線)和資料線(或源極線)定義出其區域範圍，也就是說，第一畫素區1和第二畫素區2可藉由掃描線和源極線劃分出各自所屬的區域。而且，在本發明的示範性實施例中，第一畫素區1和該第二畫素區2各具有一個薄膜薄膜電晶體(thin-film transistor)，每個薄膜電晶體具有一第一端、一第二端和一第三端，其可分別依序為閘極、源極和汲極，薄膜電晶體的第一 端與掃描線電性連接，薄膜電晶體的第二端與源極線電性連接，而薄膜電晶體的第三端會電性連接至畫素電極。
請參閱第1A圖，首先利用第一道微影蝕刻製程(photolithographic etching process,PEP)在基板上形成圖案化第一金屬層11，圖案化第一金屬層11包含薄膜電晶體的閘極，在此步驟中，圖案化第一金屬層11也可包含閘極線，也就是說，薄膜電晶體閘極和閘極線是用相同材料且在同一製程步驟中形成。閘極線的一部份可作為薄膜電晶體的閘極，薄膜電晶體閘極與閘極線實質上是電性連接的，圖案化第一金屬層11之材質可為鋁或其它導體材料。具體施作如下，首先在基板上沉積一第一金屬層，而後在第一金屬層上形成圖案化光阻層，接著進行蝕刻製程，以形成如第1A圖所示的圖案化第一金屬層11。
接著，形成一第一絕緣層12以覆蓋第一畫素區1和第二畫素區2(見第2~4圖)。
請參閱第1B圖，利用第二道微影蝕刻製程於第一絕緣層12上形成圖案化半導體層13，圖案化半導體層13又稱為主動層。圖案化半導體層13設置在薄膜電晶體之閘極、源極和汲極之間，作為半導體通道。在本實施例中，圖案化半導體層13又延伸至與後續要形成的源極線對應的區域。然而，在另一實施例中，圖案化半導體層13可以不需延伸到與源極線對應的區域。
請參閱第1C圖，利用第三道微影蝕刻製程形成圖案化第二金屬層14，圖案化第二金屬層14包含薄膜電晶體的源極141和汲極142，在此步驟中，圖案化第二金屬層14也可包含源極線，也就是說，源極141、汲極142和 源極線是用相同材料且在同一製程步驟中形成。源極線的一部份可作為薄膜電晶體的源極141，薄膜電晶體源極141與源極線實質上是電性連接的。圖案化第二金屬層14之材質可為鉬/鋁/鉬(Mo/Al/Mo)的複合金屬材料或是其它適用的單一或複合導體材料。具體施作如下，首先沉積一第二金屬層，而後在第二金屬層上形成圖案化光阻層，接著進行蝕刻製程，以形成如第1C圖所示的圖案化第二金屬層14。
接著，形成一第二絕緣層15以覆蓋第一畫素區1和第二畫素區2(見第2~4圖)。
請參閱第1D圖，利用第四道微影蝕刻製程在第一畫素區1中對第二絕緣層15進行開孔以形成第一通孔151，第一通孔151曝露出第一畫素區1之薄膜電晶體的汲極142。
請參閱第1E圖，利用第五道微影蝕刻製程對應第一畫素區1形成第一透明導電層16，作為第一畫素區1的畫素電極。第一透明導電層16透過第一通孔151而與第一畫素區1之薄膜電晶體的汲極142電性連接，第一透明導電層16能夠透過第一畫素區1之薄膜電晶體汲極142所提供的電壓來驅動液晶分子偏轉。具體施作上，可先塗佈透明導電層以覆蓋第一畫素區1和第二畫素區2，而後蝕刻去除對應第二畫素區2的透明導電層，僅留下對應第一畫素區1的透明導電層，即第一透明導電層16。
接著，形成一第一間隔層17以覆蓋第一畫素區1和第二畫素區2(見第3圖和第4圖)。
請參閱第1F圖，利用第六道微影蝕刻製程在第一畫素區1和第二畫素區2的交界處形成一導電層18(或金屬導電層)。導電層18的正下方對應 第一透明導電層16的一部份，而導電層18的正上方對應後續要製作的第二透明導電層20的一部份。再者，導電層18可延伸至閘極線的上方或側上方，接收共同電極所提供的共用電壓。
接著，形成一第二間隔層19以覆蓋第一畫素區1和第二畫素區2(見第3圖和第4圖)。
請參閱第1G圖，利用第七道微影蝕刻製程在第二畫素區2中對第二絕緣層15、第一間隔層17和第二間隔層19進行開孔以形成第二通孔191，第二通孔191曝露出第二畫素區2之薄膜電晶體的汲極142。
請參閱第1H圖，利用第八道微影蝕刻製程對應第二畫素區2形成第二透明導電層20，作為第二畫素區2的畫素電極。第二透明導電層20透過第二通孔191而與第二畫素區2之薄膜電晶體的汲極142電性連接，第二透明導電層20能夠透過第二畫素區2之薄膜電晶體汲極142所提供的電壓來驅動液晶分子偏轉。第一透明導電層16和第二透明導電層20的材料可為銦錫氧化物(Indium Tin Oxide,ITO)，而第二透明導電層20的製作方式與第一透明導電層16類似，在此不再贅述。
請參閱第1I圖，最後利用第九道微影蝕刻製程，將第一畫素區1中第一透明導電層16上方的第一間隔層17和第第二間隔層19予以移除，以曝露出第一透明導電層16。
如第4圖所示，本發明之畫素結構包含彼此相鄰的第一畫素區1和第二畫素區2，第一畫素區1中的第一透明導電層16與第二畫素區2中的第二透明導電層20是位在不同的水平高度，具體來說，第一透明導電層16和第二透明導電層20是在不同層、不同製程步驟中形成，藉此第一透明導 電層16和第二透明導電層20的水平間距d可以縮小。這是因為在兩相鄰畫素區之透明導電層設在同一層的實例中，現有廠內技術這兩透明導電層的水平間距需要大於6μm，否則這兩透明導電層的電壓會互相影響，而影響影像畫面的顯示。由於本發明中第一透明導電層16和第二透明導電層是位在不同的水平高度，因此兩者的水平間距d可以減小，例如水平間距縮小到3μm，如此一來，第一透明導電層16和第二透明導電層20可佔有的面積相對變大了，因此本發明可以有效提升畫素的開口率。
如第4圖所示，第一畫素區1和第二畫素區2的交界處形成有導電層18，第一畫素區1之第一透明導電層16的一部份形成於導電層18的下方，而第二畫素區2之第二透明導電層20的一部份形成於導電層18的上方，第一透明導電層16的一部份、導電層18和第二透明導電層20的一部份之間以第一間隔層17和第二間隔層19分隔開來，導電層18在此可發揮屏蔽效應降低第一透明導電層16和第二透明導電層20可能發生的耦合影響，因此可提升影像顯示的穩定度。此外，導電層18若為金屬導電層，則產生的屏蔽效果可能更好。
再者，第一畫素區1之第一透明導電層16的一部份設置於導電層18的正下方，並由第一間隔層17隔開，如此導電層18與第一透明導電層16之間可構成一第一儲存電容C1；第二畫素區2之第二透明導電層20的一部份設置於導電層18的正上方，並由第二間隔層19隔開，如此導電層18與第二透明導電層20之間可構成一第二儲存電容C2。第一儲存電容C1和第二儲存電容C2的大小除了可以藉由改變其所占面積的大小來調整之外，也可以藉由改變第一間隔層17和第二間隔層19的厚度來調整。在一 實施例中，第一間隔層17和第二間隔層19的厚度相同，第一儲存電容C1和第二儲存電容C2的大小也相同。在另一實施例中，實現第一儲存電容C1和第二儲存電容C2具有不同電容值的方式是使第一間隔層17和第二間隔層19具有不同的厚度，例如當間隔層厚度增加時，儲存電容則會相對減小。
綜上所述，雖然本發明已用較佳實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧第一畫素區
2‧‧‧第二畫素區
11‧‧‧圖案化第一金屬層
12‧‧‧第一絕緣層
13‧‧‧圖案化半導體層
14‧‧‧圖案化第二金屬層
15‧‧‧第二絕緣層
16‧‧‧第一透明導電層
17‧‧‧第一間隔層
18‧‧‧導電層
19‧‧‧第二間隔層
20‧‧‧第二透明導電層
141‧‧‧源極
142‧‧‧汲極
151‧‧‧第一通孔
191‧‧‧第二通孔
C1‧‧‧第一儲存電容
C2‧‧‧第二儲存電容
d‧‧‧水平間距
第1A圖至第1I圖顯示本發明之畫素結構的製造方法的示意圖。
第1A圖顯示本發明中第一道微影蝕刻製程的示意圖。
第1B圖顯示本發明中第二道微影蝕刻製程的示意圖。
第1C圖顯示本發明中第三道微影蝕刻製程的示意圖。
第1D圖顯示本發明中第四道微影蝕刻製程的示意圖。
第1E圖顯示本發明中第五道微影蝕刻製程的示意圖。
第1F圖顯示本發明中第六道微影蝕刻製程的示意圖。
第1G圖顯示本發明中第七道微影蝕刻製程的示意圖。
第1H圖顯示本發明中第八道微影蝕刻製程的示意圖。
第1I圖顯示本發明中第九道微影蝕刻製程的示意圖。
第2圖顯示第1I圖中沿A-A'剖面線繪製的剖面示意圖。
第3圖顯示第1I圖中沿B-B'剖面線繪製的剖面示意圖。
第4圖顯示第1I圖中沿C-C'剖面線繪製的剖面示意圖。
12‧‧‧第一絕緣層
13‧‧‧圖案化半導體層
14‧‧‧圖案化第二金屬層
15‧‧‧第二絕緣層
16‧‧‧第一透明導電層
17‧‧‧第一間隔層
18‧‧‧導電層
19‧‧‧第二間隔層
20‧‧‧第二透明導電層
C1‧‧‧第一儲存電容
C2‧‧‧第二儲存電容
d‧‧‧水平間距

Claims (12)

  1. 一種畫素結構的製造方法，所述畫素結構包含彼此相鄰的一第一畫素區和一第二畫素區，其以至少一掃描線和至少一源極線劃分出各自所屬的區域，該第一畫素區和該第二畫素區各具有一個薄膜電晶體，該第一畫素區和該第二畫素區中的薄膜電晶體皆具有第一端電性連接至該掃描線、第二端電性連接至該源極線、以及第三端，所述製造方法包含步驟：形成一第一透明導電層於該第一畫素區中，該第一透明導電層與該第一畫素區之薄膜電晶體的第三端電性連接；形成一第一間隔層覆蓋該第一畫素區和該第二畫素區；形成一導電層於該第一畫素區和該第二畫素區的交界處；形成一第二間隔層覆蓋該第一畫素區和該第二畫素區；形成一第二透明導電層於該第二畫素區中，該第二透明導電層與該第二畫素區之薄膜電晶體的第三端電性連接；以及移除該第一畫素區中的該第一透明導電層上方的該第一間隔層和該第二間隔層，以曝露出該第一透明導電層。
  2. 如申請專利範圍第1項所述之畫素結構的製造方法，其中該第一畫素區中的該第一透明導電層與該第二畫素區中的該第二透明導電層係位在不同的水平高度。
  3. 如申請專利範圍第1項所述之畫素結構的製造方法，其中該第一透明導電層的一部份形成於該導電層的正下方，該第一透明導電層的一部份與該導電層係由該第一間隔層隔開，並構成一第一儲存電容；該第二透明導電層的一部份形成於該導電層的正上方，該第二透明導電層的一部份與 該導電層係由該第二間隔層隔開，並構成一第二儲存電容。
  4. 如申請專利範圍第3項所述之畫素結構的製造方法，其中形成於該第一透明導電層的一部份與該導電層之間的該第一儲存電容與形成於該第二透明導電層的一部份與該導電層之間的該第二儲存電容實質上大小相等。
  5. 如申請專利範圍第3項所述之畫素結構的製造方法，其中形成於該第一透明導電層的一部份與該導電層之間的該第一儲存電容與形成於該第二透明導電層的一部份與該導電層之間的該第二儲存電容大小不等。
  6. 如申請專利範圍第1項所述之畫素結構的製造方法，其中該第一畫素區中的該第一透明導電層係透過一第一通孔而與該第一畫素之薄膜電晶體的第三端電性連接；該第二畫素區中的該第二透明導電層係透過一第二通孔而與該第二畫素之薄膜電晶體的第三端電性連接。
  7. 如申請專利範圍第1項所述之畫素結構的製造方法，其中該第一透明導電層和該第二透明導電層係作為畫素電極，用以提供電壓以驅動液晶分子轉動。
  8. 一種畫素結構的製造方法，所述畫素結構包含彼此相鄰的一第一畫素區和一第二畫素區，其以至少一掃描線和至少一源極線劃分出各自所屬的區域，該第一畫素區和該第二畫素區各具有一個薄膜電晶體，該第一畫素區和該第二畫素區中的薄膜電晶體皆具有第一端電性連接至該掃描線、第二端電性連接至該源極線、以及第三端，所述製造方法包含步驟：形成一第一透明導電層於該第一畫素區中，該第一透明導電層與該第一畫素區之薄膜電晶體的第三端電性連接；以及 於與該第一透明導電層不同的水平高度下，形成一第二透明導電層於該第二畫素區中，該第二透明導電層與該第二畫素區之薄膜電晶體的第三端電性連接。
  9. 如申請專利範圍第8項所述之畫素結構的製造方法，更包含步驟：形成一導電層於該第一畫素區和該第二畫素區的交界處，以使得該導電層的正下方對應該第一透明導電層的一部份，而該導電層的正上方對應該第二透明導電層的一部份，其中該第一透明導電層的一部份與該導電層構成一第一儲存電容，該第二透明導電層的一部份與該導電層構成一第二儲存電容。
  10. 一種顯示面板的畫素結構，所述畫素結構包含彼此相鄰的一第一畫素區和一第二畫素區，其以至少一掃描線和至少一源極線劃分出各自所屬的區域，該第一畫素區和該第二畫素區各具有一個薄膜電晶體，該第一畫素區和該第二畫素區中的薄膜電晶體皆具有第一端電性連接至該掃描線、第二端電性連接至該源極線、以及第三端，所述畫素結構包含：一第一透明導電層，設置於該第一畫素區中，該第一透明導電層與該第一畫素區之薄膜電晶體的第三端電性連接；以及一第二透明導電層，設置於該第二畫素區中，該第二透明導電層與該第二畫素區之薄膜電晶體的第三端電性連接；其中該第一畫素區中的該第一透明導電層與該第二畫素區中的該第二透明導電層係位在不同的水平高度。
  11. 如申請專利範圍第10項所述之顯示面板的畫素結構，更包含：一導電層，設置於該第一畫素區和該第二畫素區的交界處，該第一透 明導電層的一部份形成於該導電層的正下方，該第二透明導電層的一部份形成於該導電層的正上方；一第一間隔層，用以將該導電層與該第一透明導電層的一部份隔開，使得該導電層與該第一透明導電層的一部份構成一第一儲存電容；以及一第二間隔層，用以該導電層與將該第二透明導電層的一部份隔開，使得該導電層與該第二透明導電層的一部份構成一第二儲存電容。
  12. 如申請專利範圍第10項所述之顯示面板的畫素結構，其中該第一畫素區中的該第一透明導電層係透過一第一通孔而與該第一畫素之薄膜電晶體的第三端電性連接；該第二畫素區中的該第二透明導電層係透過一第二通孔而與該第二畫素之薄膜電晶體的第三端電性連接。
TW101124073A 2012-07-04 2012-07-04 顯示面板的畫素結構及其製造方法 TWI471672B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101124073A TWI471672B (zh) 2012-07-04 2012-07-04 顯示面板的畫素結構及其製造方法
US13/612,432 US9128333B2 (en) 2012-07-04 2012-09-12 Pixel structure of display panel and method for manufacturing the same
US14/753,808 US9412770B2 (en) 2012-07-04 2015-06-29 Pixel structure of display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101124073A TWI471672B (zh) 2012-07-04 2012-07-04 顯示面板的畫素結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201403193A true TW201403193A (zh) 2014-01-16
TWI471672B TWI471672B (zh) 2015-02-01

Family

ID=49877849

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101124073A TWI471672B (zh) 2012-07-04 2012-07-04 顯示面板的畫素結構及其製造方法

Country Status (2)

Country Link
US (2) US9128333B2 (zh)
TW (1) TWI471672B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI602171B (zh) * 2016-03-18 2017-10-11 財團法人工業技術研究院 顯示裝置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM491180U (zh) * 2014-05-08 2014-12-01 Chunghwa Picture Tubes Ltd 薄膜電晶體及畫素結構

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4863101B2 (ja) 2005-06-17 2012-01-25 Ｎｌｔテクノロジー株式会社 アクティブマトリクス基板及びその製造方法
KR101232736B1 (ko) * 2009-10-01 2013-02-13 엘지디스플레이 주식회사 어레이 기판
CN102667597B (zh) * 2009-12-08 2015-01-21 夏普株式会社 有源矩阵基板和显示装置
TW201142778A (en) 2010-05-18 2011-12-01 Ind Tech Res Inst Pixel structure and circuit of pixel having multi-display-medium
KR101772511B1 (ko) * 2010-06-22 2017-08-30 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101298612B1 (ko) * 2010-10-12 2013-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI602171B (zh) * 2016-03-18 2017-10-11 財團法人工業技術研究院 顯示裝置
US9978821B2 (en) 2016-03-18 2018-05-22 Industrial Technology Research Institute Display device

Also Published As

Publication number Publication date
TWI471672B (zh) 2015-02-01
US20140008654A1 (en) 2014-01-09
US20150303224A1 (en) 2015-10-22
US9412770B2 (en) 2016-08-09
US9128333B2 (en) 2015-09-08

Similar Documents

Publication Publication Date Title
US9865623B2 (en) Array substrate and manufacturing method thereof, and display device
US9613986B2 (en) Array substrate and its manufacturing method, display device
WO2017054394A1 (zh) 阵列基板及其制作方法、显示装置
CN104238207A (zh) 阵列基板及其制备方法、显示装置
WO2019100502A1 (zh) 一种薄膜晶体管液晶显示器阵列基板及其制作方法
JP2004109248A (ja) 液晶表示装置及びその製造方法
TWI474092B (zh) 畫素結構及其製造方法
WO2015027632A1 (zh) 一种阵列基板、显示装置及阵列基板的制造方法
US20230178560A1 (en) Thin-film transistor and method for manufacturing same, and array substrate and display panel
US20170148819A1 (en) Preparation method of conductive via hole structure, array substrate and display device
WO2015192595A1 (zh) 阵列基板及其制备方法、显示装置
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
JP2016218131A (ja) 液晶表示装置
CN104020621B (zh) 一种阵列基板及其制备方法、显示装置
US7338824B2 (en) Method for manufacturing FFS mode LCD
WO2015021720A1 (zh) 一种阵列基板及其制备方法及显示装置
TWI471672B (zh) 顯示面板的畫素結構及其製造方法
WO2019015308A1 (zh) 阵列基板和显示装置
KR101341024B1 (ko) 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자
WO2017206659A1 (zh) Tft阵列基板及其制备方法、显示装置
US20180120610A1 (en) Liquid crystal display device and method of manufacturing same
TW201608314A (zh) 畫素結構及其製造方法
JP5452343B2 (ja) 表示装置およびその製造方法
WO2023060547A1 (zh) 阵列基板及其制备方法、显示装置
KR102066020B1 (ko) 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees