JP2016218131A - 液晶表示装置 - Google Patents

Abstract

【課題】画素サイズを小さくした高精細の液晶表示装置を提供する。
【解決手段】走査線１０が第１の方向に延在して第２の方向に配列し、映像信号線２０が第２の方向に延在して第１の方向に配列し、走査線１０と映像信号線２０に囲まれた領域に画素電極が形成され、画素電極に対して絶縁膜を介してコモン電極が形成されたＴＦＴ基板と、ＴＦＴ基板と対向して対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持された液晶表示装置であって、第１のコモン電極１０９が第１の走査線と第２の走査線の間に第１の方向に延在し、第２のコモン電極１０９が第２の走査線と第３の走査線の間に第１の方向に延在し、第１のコモン電極１０９と第２のコモン電極１０９は、ブリッジ１０９１によって電気的に接続され、ブリッジ１０９１は、平面で視て、第１の映像信号線２０を覆っており、ブリッジは、平面で視て、第２の映像信号線２０を覆っていない。
【選択図】図６

Description

本発明は表示装置に係り、特に高精細の液晶表示装置に関する。

液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して対向基板が配置され、ＴＦＴ基板と対向基板との間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。

液晶表示装置は視野角特性が問題である。ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｃｈｉｎｇ）方式の液晶表示装置は液晶分子を基板と平行な方向の電界によって回転させることによって液晶の光透過率を制御するものであり、優れた視野角特性を有している。一方、液晶表示装置は、特に中小型液晶表示装置では、高精細化が進んでいる。

高精細化が進むと、ＴＦＴ基板側に形成された、画素電極とＴＦＴのソース電極とをコンタクトするためのスルーホールの径の面積が画素内において占める面積の割合が大きくなる。特許文献１には、ＩＰＳ方式の液晶表示装置におけるスルーホールの構成について記載されている。

特開２０１４−１４６０３９号公報

スマートフォンやタブレットタイプ等に使用される液晶表示パネルは、高精細であることが求められている。このような製品では、１画素あたりの水平方向ピッチが３０μｍ以下となっている。なお、１画素は赤画素、緑画素、青画素等の組を指すこともあるが、本明細書では、赤画素、緑画素、青画素等の各々を画素と称する。

一方、視野角特性を向上させるために、ＩＰＳ方式の液晶表示装置が使用される。ＩＰＳ方式は、平面状に形成したコモン電極の上に絶縁膜を挟んで、ストライプ状、あるいは櫛歯状の画素電極を配置する構造が最も多く用いられている。このようなＩＰＳでは、画素毎にＴＦＴと画素電極とを接続するために、膜厚の大きな絶縁膜にスルーホールを形成する必要があるので、このスルーホールの径が大きくなる。

一方、平面状に形成するコモン電極には、各画素共通の電位を印加する必要がある。画素ピッチが小さくなると、各画素におけるスルーホールの占める割合が大きくなる。一方、コモン電極はスルーホールを避けて形成する必要があり、コモン電極は、水平方向に隣接するスルーホール間は、ブリッジ状になる。このブリッジとスルーホールの存在によって、画素ピッチの縮小化に限界が生じていた。さらに、コモン電極はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）によって形成するが、ＩＴＯは比較的比抵抗が大きいので、大画面化するにしたがって、コモン電極の抵抗が問題となる。

本発明の課題は、大きな画面の液晶表示装置において、高精細の画素ピッチに対応可能であり、また、コモン電極の抵抗の増加を抑えた液晶表示装置を実現することである。

（１）走査線が第１の方向に延在して第２の方向に配列し、映像信号線が第２の方向に延在して第１の方向に配列し、前記走査線と前記映像信号線に囲まれた領域に画素電極が形成され、前記画素電極に対して絶縁膜を介してコモン電極が形成されたＴＦＴ基板と、前記ＴＦＴ基板と対向して対向基板が配置され、前記ＴＦＴ基板と前記対向基板の間に液晶が挟持された液晶表示装置であって、第１のコモン電極が第１の走査線と第２の走査線の間に前記第１の方向に延在し、第２のコモン電極が第２の走査線と第３の走査線の間に前記第１の方向に延在し、前記第１のコモン電極と前記第２のコモン電極は、ブリッジによって電気的に接続され、前記ブリッジは、平面で視て、第１の映像信号線を覆っており、前記ブリッジは、平面で視て、第２の映像信号線を覆っていないことを特徴とする液晶表示装置。

（２）前記ブリッジは金属配線によって形成されていることを特徴とする（１）に記載の液晶表示装置。

（３）前記第１の映像信号線と前記第２の映像信号線の間に第１の画素が形成され、前記第１の映像信号線と前記第１の映像信号線の間に第２の画素が形成され、前記第１の画素の前記第１の方向の幅は、前記第２の画素の前記第１の方向の幅よりも大きいことを特徴とする（１）に記載の液晶表示装置。

（４）柱状スペーサが前記対向基板に形成され、前記柱状スペーサは、前記第２の映像信号線の上方において、前記ＴＦＴ基板側に接することを特徴とする（１）に記載の液晶表示装置。

（５）走査線が第１の方向に延在して第２の方向に配列し、映像信号線が第２の方向に延在して第１の方向に配列し、前記走査線と前記映像信号線に囲まれた領域に画素電極が形成され、前記画素電極に対して第２の絶縁膜を介してコモン電極が形成されたＴＦＴ基板と、前記ＴＦＴ基板と対向して柱状スペーサを有する対向基板が配置され、前記ＴＦＴ基板と前記対向基板の間に液晶が挟持された液晶表示装置であって、第１のコモン電極が第１の走査線と第２の走査線の間に前記第１の方向に延在し、第２のコモン電極が第２の走査線と第３の走査線の間に前記第１の方向に延在し、前記第１のコモン電極と前記第２のコモン電極は、ブリッジによって電気的に接続され、前記ブリッジは、平面で視て、第１の映像信号線を覆っており、前記ブリッジは、平面で視て、第２の映像信号線を覆っておらず、前記コモン電極は第１の絶縁膜の上に形成され、前記第１の絶縁膜の下には、第１の電極が形成され、前記第１の絶縁膜には、前記第１の電極に対応する部分に第１のスルーホールが形成され、前記コモン電極と同時に形成された接続ＩＴＯが前記第１のスルーホールを覆い、かつ、前記コモン電極と絶縁されて形成され、前記接続ＩＴＯに対応して前記第２の絶縁膜に第２のスルーホールが形成され、前記画素電極は前記第１の電極と電気的に接続され、前記接続ＩＴＯは、前記第１の方向に幅を持っており、前記接続ＩＴＯの前記第１の方向の中心は、前記第１の映像信号線と前記第２の映像信号線の間隔の中心よりも、前記第２の映像信号線の側に存在することを特徴とする液晶表示装置。

（６）前記ブリッジは金属配線によって形成されていることを特徴とする（５）に記載の液晶表示装置。

（７）前記第１の映像信号線と前記第２の映像信号線の間に第１の画素が形成され、前記第１の映像信号線と前記第１の映像信号線の間に第２の画素が形成され、前記第１の画素の前記第１の方向の幅は、前記第２の画素の前記第１の方向の幅よりも大きいことを特徴とする請求項９に記載の液晶表示装置。

本発明が適用される液晶表示装置の平面図である。 図１のＡ−Ａ断面図である。 図１のスルーホール部付近の平面図である。 実施例１の液晶表示装置の平面図である。 図４のＢ−Ｂ断面図である。 実施例１の特徴を示す平面図である。 実施例１の他の形態を示す断面図である。 実施例２の特徴を示す平面図である。 図８のＣ−Ｃ断面図である。 実施例２の特徴を示す平面図である。 実施例３の特徴を示す平面図である。 実施例４の断面図である。 配向膜削れの発生の原因の例を示す模式断面図である。 実施例４の特徴を示す平面図である。

以下に実施例を用いて本発明を詳細に説明する。

図１は、本発明で使用されるＩＰＳ方式の液晶表示装置の画素構造を示す平面図である。ＩＰＳ方式も種々存在するが、コモン電極を平面状に形成し、その上に、絶縁膜を挟んで櫛歯状の画素電極を配置し、画素電極とコモン電極の間に発生する電界によって液晶分子を回転させる方式が、比較的透過率を大きくすることが出来るので、現在主流となっている。

図１において、走査線１０が横方向に延在し、縦方向に所定のピッチで配列している。走査線１０の縦ピッチが画素の縦方向の大きさとなっている。また、映像信号線２０が縦方向に延在し、横方向に所定のピッチで配列している。映像信号線２０の横ピッチが画素の横方向の大きさになっている。

画素内には、ストライプ状の画素電極１１１が縦方向に延在している。図１は画素ピッチが３０μｍ以下と小さいので、画素は１本のストライプ状となっているが、画素ピッチが大きくなれば、画素電極はスリットを有する櫛歯状電極となる。

画素電極１１１には、映像信号線２０からスルーホール及びＴＦＴを介して映像信号が供給される。図１において、スルーホール１２０を介して映像信号線と半導体層１０３が接続している。半導体層１０３は映像信号線２０の下を延在して走査線１０の下を通過し、屈曲して、再び走査線１０の下を通過し、スルーホール１４０を介してコンタクト電極１０７と接続する。コンタクト電極１０７はスルーホール１３０および１３１を介して画素電極と接続する。半導体層１０３が走査線１０の下を通過するときにＴＦＴが形成される。この場合、走査線１０がゲート電極を兼ねる。したがって、図１では、映像信号線２０から画素電極１１まで２個のＴＦＴが形成され、いわゆるダブルゲート方式となっている。

図１において、配向膜に形成される配向軸１１５の方向は、画素電極１１１の延在方向と角度θをなしている。角度θを形成する理由は、画素電極１１１に電界が印加されたときに、液晶分子の回転の方向を規定するためである。θは、５度から１５度程度であり、好ましくは７度から１０度である。なお、配向軸１１４の方向を図１の縦方向とし、画素電極１１１の延在方向をθ傾ける場合もある。図１は、液晶分子の誘電率異方性が正の場合である。液晶の誘電率異方性が負の場合の配向軸の角度は、図１と９０度回転した方向となる。

図１において、コモン電極はスルーホールの周辺を除き、全面に形成されている。図１において、走査線を挟んで上方向と下方向のコモン電極１０９は、コモン電極ブリッジ１０９１を介して接続している。高精細化して画素ピッチを小さくしようとすると、コモン電極ブリッジ１０９１の存在が問題となる。

図２は図１のＡ−Ａ断面図である。図２におけるＴＦＴは、いわゆるトップゲートタイプのＴＦＴであり、使用される半導体としては、ＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｉ−Ｓｉ）が使用されている。一方、ａ−Ｓｉ半導体を使用した場合は、いわゆるボトムゲート方式のＴＦＴが多く用いられる。以後の説明では、トップゲート方式のＴＦＴを用いた場合を例にして説明するが、ボトムゲート方式のＴＦＴを用いた場合についても、本発明を適用することが出来る。

図２において、ガラス基板１００の上にＳｉＮからなる第１下地膜１０１およびＳｉＯ_２からなる第２下地膜１０２がＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成される。第１下地膜１０１および第２下地膜１０２の役割はガラス基板１００からの不純物が半導体層１０３を汚染することを防止することである。

第２下地膜１０２の上には半導体層１０３が形成される。この半導体層１０３は、第２下地膜１０２に上にＣＶＤによってａ−Ｓｉ膜を形成し、これをレーザアニールすることによってｐｏｌｙ−Ｓｉ膜に変換したものである。このｐｏｌｙ−Ｓｉ膜をフォトリソグラフィによってパターニングする。

半導体膜１０３の上にはゲート絶縁膜１０４が形成される。このゲート絶縁膜１０４はＴＥＯＳ（テトラエトキシシラン）によるＳｉＯ_２膜である。この膜もＣＶＤによって形成される。その上にゲート電極１０５が形成される。ゲート電極１０５は走査線１０が兼ねている。ゲート電極１０５は例えば、ＭｏＷ膜によって形成される。ゲート電極１０５あるいは走査線１０の抵抗を小さくする必要があるときはＡｌ合金が使用される。

その後、ゲート電極１０５を覆って層間絶縁膜１０６をＳｉＯ_２あるいはＳｉＮによって形成する。層間絶縁膜１０６はゲート配線１０５とコンタクト電極１０７を絶縁するためである。半導体層１０３は、ゲート絶縁膜１０４および層間絶縁膜間１０６に形成されたスルーホール１２０を介して映像信号線２０と接続している。また、層間絶縁膜１０６およびゲート絶縁膜１０４には、ＴＦＴのソース部Ｓをコンタクト電極１０７と接続するためのコンタクトホール１４０が形成される。層間絶縁膜１０６とゲート絶縁膜１０４に形成されるコンタクトホール１２０とコンタクトホール１４０は同時に形成される。

層間絶縁膜１０６の上にコンタクト電極１０７が形成される。半導体層１０３は、映像信号線２０の下を延在し、図１、および図２に示すように、走査線１０すなわちゲート電極１０５の下を２回通過する。この時、ＴＦＴが形成される。すなわち、平面で視て、ゲート電極１０５を挟んでＴＦＴのソースＳとドレインＤが形成されている。コンタクト電極１０７は、層間絶縁膜１０６およびゲート絶縁膜１０４に形成されたスルーホール１４０を介して半導体層１０３と接続する。

コンタクト電極１０７および映像信号線２０は、同層で、同時に形成される。コンタクト電極１０７および映像信号線２０は、抵抗を小さくするために、例えば、ＡｌＳｉ合金が使用される。ＡｌＳｉ合金はヒロックを発生したり、Ａｌが他の層に拡散したりするので、例えば、ＭｏＷによるバリア層、およびキャップ層によってＡｌＳｉをサンドイッチする構造がとられている。

コンタクト電極１０７、映像信号線２０、層間絶縁膜１０６を覆って有機パッシベーション膜１０８が形成される。有機パッシベーション膜１０８は感光性のアクリル樹脂で形成される。有機パッシベーション膜１０８は、アクリル樹脂の他、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂等でも形成することが出来る。有機パッシベーション膜１０８は平坦化膜としての役割を持っているので、厚く形成される。有機パッシベーション膜１０８の膜厚は１〜４μｍであるが、多くの場合は２〜３μｍ程度である。

画素電極１１１とコンタクト電極１０７との導通を取るために、有機パッシベーション膜１０８にコンタクトホール１３０、および、後で述べる容量絶縁膜１１０にコンタクトホール１３１が形成される。有機パッシベーション膜１０８は感光性の樹脂を使用している。感光性の樹脂を塗付後、この樹脂を露光すると、光が当たった部分のみが特定の現像液に溶解する。すなわち、感光性樹脂を用いることによって、フォトレジストの形成を省略することが出来る。有機パッシベーション膜１０８にコンタクトホール１３０を形成したあと、２３０℃程度で焼成することによって有機パッシベーション膜１０８が完成する。

その後コモン電極１０９となる透明導電膜、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）をスパッタリングによって形成し、コンタクトホール１３０およびその周辺からＩＴＯを除去するようにパターニングする。コモン電極１０９は各画素共通に平面状に形成することが出来る。しかし、スルーホール１３０を避けて形成する必要があるので、画素ピッチを小さくする場合は、図１のおけるコモン電極ブリッジ１０９１が問題になる。

なお、本発明の実施例２では、コモン電極１０９の形成と同時に、図９に示すように、スルーホール１３０を覆って接続ＩＴＯ４０を形成する。コンタクト電極１０７と画素電極を接触させるための裕度をとるためである。この場合、接続ＩＴＯ４０とコモン電極１０９は絶縁する必要がある。

図２に戻り、容量絶縁膜１１０となるＳｉＮをＣＶＤによって全面に形成する。その後、コンタクトホール１３０内において、コンタクト電極１０７と画素電極１１１の導通をとるためのコンタクトホール１３１を容量絶縁膜１１０に形成する。

その後、ＩＴＯをスパッタリングによって形成し、パターニングして画素電極１１１を形成する。図１に画素電極１１１の平面形状の例を示す。画素電極１１１の上に配向膜材料をフレキソ印刷あるいはインクジェット等によって塗布し、焼成して配向膜１１２を形成する。配向膜１１２の配向処理にはラビング法のほか偏光紫外線による光配向が用いられる。

画素電極１１１とコモン電極１０９の間に電圧が印加されると図２に示すような電気力線が発生する。この電界によって液晶分子３０１を回転させ、液晶層３００を通過する光の量を画素毎に制御することによって画像を形成する。

図２において、液晶層３００を挟んで対向基板２００が配置されている。対向基板２００の内側には、カラーフィルタ２０１が形成されている。カラーフィルタ２０１は画素毎に、赤、緑、青のカラーフィルタが形成されており、これによってカラー画像が形成される。カラーフィルタ２０１とカラーフィルタ２０１の間にはブラックマトリクス２０２が形成され、画像のコントラストを向上させている。なお、ブラックマトリクス２０２はＴＦＴの遮光膜としての役割も有し、ＴＦＴに光電流が流れることを防止している。

カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。カラーフィルタ２０１およびブラックマトリクス２０２の表面は凹凸となっているために、オーバーコート膜２０３によって表面を平らにしている。オーバーコート膜２０３の上には、液晶の初期配向を決めるための配向膜１１２が形成される。配向膜１１２の配向処理はＴＦＴ基板１００側の配向膜１１２と同様、ラビング法あるいは光配向法が用いられる。

なお、以上の構成は例であり、例えば、品種によってはＴＦＴ基板１００において、コンタクト電極１０７あるいは映像信号線２０との間にＳｉＮ等による無機パッシベーション膜が形成されている場合もある。

図３は、図１のスルーホール１３０付近の拡大平面図である。図３では、画素電極は省略されている。図３において、スルーホール１３０の周辺に、コモン電極１０９が形成されていない領域が四角いホール状に存在し、その結果、スルーホール１３０を挟んで上側のコモン電極１０９と下側のコモン電極１０９はコモン電極ブリッジ１０９１によって接続されている。画素ピッチを小さくしようとした場合、このコモン電極ブリッジ１０９１の存在が問題になる。すなわち、コモン電極１０９を構成するＩＴＯは抵抗率が大きいため、コモン電極ブリッジ１０９１の幅は、映像信号線２０や半導体層１０３の幅よりも大きくする必要があるので、特に水平方向の画素ピッチを小さくしようとした場合に問題となる。

図４は本実施例を適用した場合の画素の平面図である。図４が図１と異なる点は、図４の上側のコモン電極１０９と下側のコモン電極１０９の接続方法である。図４において、コモン電極１０９は、スルーホール１３０の上側と下側において、横方向にストライプ状に延在している。コモン電極１０９の上には、映像信号線２０を覆うようにしてコモン金属配線２０が縦方向に延在している。コモン金属配線３０は、コモン電極１０９の抵抗を小さくするために使用される。

図４において、上側のコモン電極１０９と下側のコモン電極１０９は、コモン金属配線３０によって電気的に接続されている。すなわち、コモン金属配線３０は、上側コモン電極１０９と下側コモン電極１０９のブリッジ１０９１となっている。コモン金属配線４０は、ＭｏＣｒ、ＭｏＷ、あるいは、Ａｌ合金等の金属で形成されているので、ＩＴＯに比べて抵抗が小さいため、配線幅を小さくすることが出来る。つまり、上側のコモン電極１０９と下側のコモン接続１０９を幅の小さいコモン金属配線３０によって接続することができる。図４におけるさらに大きな特徴は、ブリッジ１０９１のためのコモン金属配線３０は、映像信号線２０に対して１本置きに形成されている点である。これによって、画素の水平方向のピッチをさらに小さくすることが出来る。図４のその他の構成は図１と同様であるので、説明を省略する。

図５は図４のＢ−Ｂ断面図であり、図４において、コモン金属配線３０がコモン電極１０９間のブリッジ１０９１として役割を持っている部分の断面図を含んでいる。図５が図２と異なる点は、左側の有機パッシベーション膜１０８の上で、映像信号線２０を覆う部分は、コモン金属配線３０が延在し、コモン電極１０９と接続する点である。図５のその他の点は、図２と同様なので、説明を省略する。

図６は図４のスルーホール１３０付近を拡大した平面図である。図６では画素電極は省略されている。図６において、スルーホール１３０の上側のコモン電極１０９とスルーホール１３０の下側のコモン電極１０９はコモン金属配線３０によって接続されている。また、コモン金属配線３０は、映像信号線２０を１本おきに覆うように形成されている。その結果、図６における画素のピッチｄ２は図３における画素のピッチｄ１に比べて小さくなっている。つまり、図６の構成では、より高精細画面に対応することが出来る。

図７は、本発明の他の態様を示す断面図である。図７は、図４のＢ−Ｂ断面に対応する断面図である。図７が図５と異なる点は、映像信号線２０を覆う部分において、コモン電極１０９間を接続するブリッジ１０９１は、コモン電極を形成するＩＴＯ１０９とコモン金属配線３０の積層構造となっていることである。積層となっていることによって、ブリッジ１０９１の抵抗を図５の場合よりも若干小さくすることが出来る。また、積層構造であることによって、ブリッジ１０９１の断線に対する裕度を向上させることが出来る。なお、コモン電極１０９のパターニングはフォトリソグラフィで行うので、プロセス負荷となることはない。

以上の本実施例では、コモン電極１０９のブリッジ１０９１はコモン金属配線３０によって接続し、かつ、映像信号線２０の１本おきに対応して形成する構成である。しかし、コモン電極１０９の抵抗が大きな問題にならないような品種では、コモン金属配線３０を使用せずに、映像信号線２０の１本おきにコモン電極１０９を形成するＩＴＯによってブリッジ１０９１を形成してもよい。この場合も、ブリッジ１０９１が無い部分が存在することによる画素ピッチの縮小は可能である。

図８は本発明が適用される、画素のスルーホール１３０付近の平面図である。図８では画素電極は省略されている。本実施例の画素全体の平面図は図１と同様であり、断面図は図２と同様である。図８が図３と異なる点は、スルーホール１３０の部分に接続ＩＴＯ４０が形成される点および容量絶縁膜１１０に形成されたスルーホール１３１の径と位置である。

有機パッシベーション膜１０８に形成されたスルーホール１３０の底部のみに容量絶縁膜１１０のスルーホール１３１を形成しようとすると、スルーホール１３０の径を大きくする必要があり、画素ピッチの縮小化には不利である。本実施例では、コモン電極１０９と同時に形成される接続ＩＴＯ４０を用いることによって、容量電極１１０に形成されるスルーホール１３１の位置と形に自由度を持たせ、それによって、有機パッシベーション膜１０８に形成されるスルーホール１３０の径を小さくすることが出来る。

図８において、スルーホール１３０を覆って接続ＩＴＯ４０を形成する。接続ＩＴＯ４０は、コモン電極１０９と同時に形成される。したがって、プロセス負荷は生じない。しかし、接続ＩＴＯ４０はコモン電極１０９とは絶縁されていなければならない。接続ＩＴＯ４０は画素電極と接続するからである。接続ＩＴＯ４０およびコモン電極１０９を覆ってＳｉＮによる容量絶縁膜１１０が形成され、容量絶縁膜１１０にスルーホール１３１を形成する。図８では、スルーホール１３１はスルーホール１３０の底部のみでなく、スルーホール１３０の側面および周辺上面の一部にも形成される。したがって、スルーホール１３０が小さい場合にも、スルーホール１３１を容易に形成することが出来る。

図９は、図８のＣ−Ｃ断面図である。図８において、接続ＩＴＯ４０が有機パッシベーション膜１０８のスルーホール１３０を覆って形成されている。接続ＩＴＯ４０覆って容量絶縁膜１１０が形成され、容量絶縁膜１１０にスルーホール１３１が形成される。このスルーホール１３１において、接続ＩＴＯ４０が露出し、画素電極と接続することになる。図９に示すように、本実施例では、たとえ、有機パッシベーション膜１０８に形成されるスルーホール１３０が小さくとも、容量絶縁膜１１０のスルーホール１３１を大きく形成することができるので、接続の信頼性を上げることが出来る。

しかし、接続ＩＴＯ４０はコモン電極１０９と絶縁されていなければならない。接続ＩＴＯ４０とコモン電極１０９は同層で形成されるので、図８に示す、上側のコモン電極１０９と下側のコモン電極１０９を結ぶブリッジ１０９１をコモン電極１０９と同じＩＴＯで形成すると、接続ＩＴＯ４０とコモン電極１０９との間隔ｇ１を十分とる必要があるので、画素ピッチの縮小化には限界がある。

本実施例では、図１０に示すように、上側コモン電極１０９と下側コモン電極１０９の接続は、コモン金属配線３０で行う。そして、コモン金属配線３０は映像信号線対して１本置きに形成する。コモン金属配線３０が存在しない側では、接続ＩＴＯ４０とコモン電極１０９あるいはコモン金属配線３０との絶縁は問題なくなる。したがって、図１０において、この側では、間隔ｇ２のみに注意すればよい。

一方、図１０において、コモン金属配線３０が存在する側では、接続ＩＴＯ４０とコモン金属配線３０との間隔ｇ１を確保する必要がある。したがって、接続ＩＴＯ４０の水平方向の中心位置を画素の中心位置に対してコモン金属配線３０が無い側にずらすことによって、画素の横方向の径を小さくでき、したがって、画素ピッチを小さくすることが出来る。

つまり、本実施例では、有機パッシベーション膜１０８に形成するスルーホール１３０の径を小さくすることが出来るのに加えて、接続ＩＴＯ４０の中心を画素の中心、すなわち、映像信号線２０間の中心からずらすことによって、さらに画素ピッチを小さくすることが出来る。

なお、上側のコモン電極１０９と下側のコモン電極１０９とのブリッジ１０９１をコモン電極１０９を形成するＩＴＯとコモン金属配線３０の積層にする構成、あるいは、コモン電極１０９を形成するＩＴＯのみとする構成にしてもよいことは実施例１で説明したのと同じである。

図１１は、実施例３を示す画素のスルーホール１３０付近の平面図である。画素の基本的な構成および断面は、図１および図２の構成に準ずる。図１１の特徴は、赤画素、緑画素、青画素の内の１色の水平方向の径が他の画素の径よりも大きいことである。顧客によって要求される白画面の色調が異なることに対応するため等である。図１１では青画素の径が他の画素よりも大きい。つまり、図１１において、Ｂ＞Ｒ＝Ｇである。しかし、場合によっては、赤画素、あるいは、緑画素が大きいこともある。

図１１において、スルーホール１３０を挟んで上側と下側にストライプ状にコモン電極１０９が水平方向に延在している。上側のコモン電極１０９と下側のコモン電極１０９のブリッジ１０９１をコモン金属配線３０で接続しているが、ブリッジ１０９１用のコモン金属配線３０は、主として、画素の幅が広い青画素のみにおいて行っている。図１１のスルーホール１３０の構成は、図８乃至１０で説明したのと同様である。図１１において、コモン金属配線３０の両側に配置されたスルーホール１３０においては、接続ＩＴＯ４０の水平方向の中心は、コモン電極配線３０から遠ざかる方向に存在している。理由は、実施例２で述べたと同様である。

図１１の構成によれば、画素幅が大きい画素に対応する部分にブリッジ１０９１のコモン金属配線３０を形成し、他の部分では、ブリッジ１０９１を形成せず、かつ、接続ＩＴＯ４０を形成することによってスルーホール１３０の径を小さくすることが出来るので、画素のピッチを小さくすることが出来る。

また、図１１において、画素の広い部分に形成するブリッジ１０９１をコモン金属配線３０のみでなく、コモン金属配線３０とコモン電極１０９を形成するＩＴＯとの積層にしてもよいし、コモン電極１０９を形成するＩＴＯのみによって形成してもよいことは実施例１で説明したと同様である。

なお、図１１では、画素幅の大きい画素に対応する部分のみにブリッジ電極を形成したが、これに限らず、画素幅がＲＧＢ同じ場合であっても、映像信号線２０あたり、２本置きにブリッジ接続のためのコモン金属配線３０を形成してもよい。この場合も、接続ＩＴＯ４０の中心をブリッジ１０９１から遠ざけるように形成することによって、さらに、画素ピッチの縮小の効果を上げることが出来る。

以上の本実施例では、スルーホール１３０部分に接続ＩＴＯ４０が形成されている場合の構成について説明したが、本実施例は、接続ＩＴＯ４０を使用しない構成においても、幅の広い画素に主としてブリッジ１０９１を形成することによって、全体として画素ピッチを小さくすることが出来る。

液晶表示装置では、ＴＦＴ基板と対向電極の間隔を規定する必要がある。一般には、ＴＦＴ基板１００と対向基板２００の間隔は柱状スペーサによって規定される。図１２は、本実施例において、柱状スペーサ５０によってＴＦＴ基板１００と対向基板２００の間隔を規定した例であり、対向基板２００に形成された柱状スペーサ５０がＴＦＴ基板１００と対向基板２００の間隔を規定している。柱状スペーサ５０は、対向基板２００において、オーバーコート膜２０３と同時に形成される。図１２が図２と異なる他の点は、ＴＦＴ基板１００側において、柱状スペーサ５０が接触する部分には、コモン電極１０９あるいはブリッジ１０９１が存在していない点である。図１２のその他の構成は、図２と同様である。

柱状スペーサ５０の先端は、ＴＦＴ基板１００に形成された配向膜１１２と接触するが、この接触によって配向膜１１２が削れると、この削り屑が輝点の原因になる。このような削れは、図１３に示すように、柱状スペーサ５０の先端が接する対向面が不均一な場合には、特に生じやすい。図１３は、ブリッジ１０９１の端部に柱状スペーサ５０の尖端が接触している場合を示し、ブリッジ１０９１の段差が存在する領域、すなわち、図１３の領域Ａにおいて、配向膜１１２の削れが生じやすい。このブリッジ１０９１は、コモン電極９０と同時に形成されたＩＴＯの場合もあるし、コモン金属配線３０の場合もある。

図１４は、本実施例の特徴を示すスルーホール１３０付近の平面図である。図１４において、画素電極は省略されている。図１４において、柱状スペーサ５０は上側のコモン電極１０９と下側のコモン電極１０９を結ぶブリッジ１０９１としてのコモン金属配線３０あるいはコモン電極１０９と同時に形成されたＩＴＯが存在しない部分でＴＦＴ基板１００側と接触している。このような構成とすることによって、柱状スペーサ５０の先端において、図１３に示すような段差を排除することが出来るので、配向膜１１２の削れを防止することが出来る。図１４のその他の構成は図６と同様なので、説明は省略する。

本実施例の構成は、実施例２の図１０の構成、実施例３の図１１の構成等にも適用することが出来る。すなわち、柱状スペーサ５０の先端はＴＦＴ基板１００側の映像信号線２０の上であって、コモン電極５０と同時に形成されたＩＴＯあるいはコモン金属配線３０が形成されていない部分に接触すればよい。

１０…走査線１０、 ２０…映像信号線、 ３０…コモン金属配線、 ４０…接続ＩＴＯ、 ５０…柱状スペーサ、 １００…ＴＦＴ基板、 １０１…第１下地膜、 １０２…第２下地膜、 １０３…半導体層、 １０４…ゲート絶縁膜、 １０５…ゲート電極、 １０６…層間絶縁膜、 １０７…コンタクト電極、 １０８…有機パッシベーション膜、 １０９…コモン電極、 １１０…容量絶縁膜、 １１１…画素電極、 １１２…配向膜、 １１５…配向軸、 １２０…スルーホール、 １３０…有機パッシベーション膜のスルーホール、 １３１…容量絶縁膜のスルーホール、 １４０…スルーホール、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０３…オーバーコート膜、 ３００…液晶層、 ３０１…液晶分子、 １０９１…コモン電極ブリッジ、 Ｄ…ドレイン部、Ｓ…ソース部

Claims (15)

1. 走査線と、映像信号線と、前記走査線と前記映像信号線とに囲まれた領域形成された画素電極と、前記画素電極に対して絶縁膜を介して形成された透明導電膜からなるコモン電極とが形成されたＴＦＴ基板と、前記ＴＦＴ基板と対向する対向基板と、前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、
   前記コモン電極は、前記走査線方向に延在する第１のコモン電極と、前記第１のコモン電極と離間して設けられた第２のコモン電極を有し、
   前記第１のコモン電極と前記第２のコモン電極とは、ブリッジによって電気的に接続され、
   前記映像信号線のうちの第１の映像信号線は、平面で視て、前記ブリッジと重畳しており、第２の映像信号線は、前記ブリッジと重畳していない領域を有することを特徴とする液晶表示装置。
2. 前記第１の映像信号線と前記第２の映像信号線とは交互に形成されていることを特徴とする請求項１に記載の液晶表示装置。
3. 前記ブリッジは金属膜によって形成されていることを特徴とする請求項１に記載の液晶表示装置。
4. 前記ブリッジは、前記コモン電極と同時に形成された透明導電膜によって形成されていることを特徴とする請求項１に記載の液晶表示装置。
5. 前記ブリッジは、前記コモン電極と同時に形成された透明導電膜と、金属膜との積層膜によって形成されていることを特徴とする請求項１に記載の液晶表示装置。
6. 前記第１の映像信号線と前記第２の映像信号線の間に第１の画素が形成され、前記第１の映像信号線と前記第１の映像信号線の間に第２の画素が形成され、前記第１の画素の前記走査線方向の幅は、前記第２の画素の前記走査線方向の幅よりも大きいことを特徴とする請求項１に記載の液晶表示装置。
7. 前記ブリッジは、前記第１の画素の側に存在していることを特徴とする請求項６に記載の液晶表示装置。
8. スペーサが前記対向基板に形成され、前記スペーサは、前記第２の映像信号線の上方において、前記ＴＦＴ基板側に接することを特徴とする請求項１に記載の液晶表示装置。
9. 走査線が第１の方向に延在して第２の方向に配列し、映像信号線が第２の方向に延在して第１の方向に配列し、前記走査線と前記映像信号線に囲まれた領域に画素電極が形成され、前記画素電極に対して第２の絶縁膜を介してコモン電極が形成されたＴＦＴ基板と、前記ＴＦＴ基板と対向して柱状スペーサを有する対向基板が配置され、前記ＴＦＴ基板と前記対向基板の間に液晶が挟持された液晶表示装置であって、
   第１のコモン電極が第１の走査線と第２の走査線の間に前記第１の方向に延在し、
   第２のコモン電極が第２の走査線と第３の走査線の間に前記第１の方向に延在し、
   前記第１のコモン電極と前記第２のコモン電極は、ブリッジによって電気的に接続され、
   前記ブリッジは、平面で視て、第１の映像信号線を覆っており、
   前記ブリッジは、平面で視て、第２の映像信号線を覆っておらず、
   前記コモン電極は第１の絶縁膜の上に形成され、前記第１の絶縁膜の下には、第１の電極が形成され、
   前記第１の絶縁膜には、前記第１の電極に対応する部分に第１のスルーホールが形成され、
   前記コモン電極と同時に形成された接続ＩＴＯが前記第１のスルーホールを覆い、かつ、前記コモン電極と絶縁されて形成され、
   前記接続ＩＴＯに対応して前記第２の絶縁膜に第２のスルーホールが形成され、
   前記画素電極は前記第１の電極と電気的に接続され、
   前記接続ＩＴＯは、前記第１の方向に幅を持っており、
   前記接続ＩＴＯの前記第１の方向の中心は、前記第１の映像信号線と前記第２の映像信号線の間隔の中心よりも、前記第２の映像信号線の側に存在することを特徴とする液晶表示装置。
10. 前記ブリッジは金属配線によって形成されていることを特徴とする請求項９に記載の液晶表示装置。
11. 前記ブリッジは、前記コモン電極と同時に形成されたＩＴＯによって形成されていることを特徴とする請求項９に記載の液晶表示装置。
12. 前記ブリッジは、前記コモン電極と同時に形成されたＩＴＯと、金属配線の積層膜によって形成されていることを特徴とする請求項９に記載の液晶表示装置。
13. 前記第１の映像信号線と前記第２の映像信号線の間に第１の画素が形成され、前記第１の映像信号線と前記第１の映像信号線の間に第２の画素が形成され、前記第１の画素の前記第１の方向の幅は、前記第２の画素の前記第１の方向の幅よりも大きいことを特徴とする請求項９に記載の液晶表示装置。
14. 前記ブリッジは、前記第１の画素の側に存在していることを特徴とする請求項１３に記載の液晶表示装置。
15. 柱状スペーサが前記対向基板に形成され、前記柱状スペーサは、前記第２の映像信号線の上方において、前記ＴＦＴ基板側に接することを特徴とする請求項９に記載の液晶表示装置。

Images