CN114660864B - 像素结构及显示面板 - Google Patents
像素结构及显示面板 Download PDFInfo
- Publication number
- CN114660864B CN114660864B CN202210288863.8A CN202210288863A CN114660864B CN 114660864 B CN114660864 B CN 114660864B CN 202210288863 A CN202210288863 A CN 202210288863A CN 114660864 B CN114660864 B CN 114660864B
- Authority
- CN
- China
- Prior art keywords
- electrode
- pixel
- sub
- longitudinal
- pixel unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Abstract
本申请公开了一种像素结构及显示面板;像素结构的子像素组包括公共电极、第一子像素单元和第二子像素单元,第一子像素单元包括第一薄膜晶体管,第二子像素单元包括第二薄膜晶体管,第一薄膜晶体管的第一源极和第二薄膜晶体管的第二源极连接至同一条数据线,像素结构还包括与第一漏极或第二漏极连接的且位于第一像素电极与第二像素电极之间的扩展电极;本申请通过在相邻两个子像素单元之间设置扩展电极,以使扩展电极与公共电极形成新的存储电容,增加了存储电容在子像素单元中电容总量的占比,降低了像素电极与数据线形成的电容占比以及减小了对产品显示画面的影响。
Description
技术领域
本申请涉及显示技术领域,尤其涉及一种像素结构及显示面板。
背景技术
LCD(Liquid Crystal Display,液晶显示器)是目前市场上应用最为广泛的显示产品,其生产工艺技术成熟、良率高,生产成本较低,市场接受度高。
在现有的数据线共享(Data Line Sharing,DLS)大视角像素驱动架构显示面板中,DLS架构通过减少源极驱动器(Source Driver,SD)的个数来降低面板的成本。现有的DLS架构的显示面板中,由于相邻两个子像素共用一条数据线,而相邻两个子像素之间由于未设置数据线,导致子像素与数据线之间的电容者无法抵消,导致显示面板的画面粗糙度和串扰比常规的1G1D架构更严重,出现摇头纹等异常显示。
因此,目前亟需一种像素结构及显示面板以解决上述问题。
发明内容
本申请提供一种像素结构及显示面板,以解决现DLS架构的显示面板显示画面较差的技术问题。
为解决上述方案,本申请提供的技术方案如下:
本申请提供一种像素结构,所述像素结构包括呈交叉设置的多条扫描线和多条数据线,多条所述扫描线和多条所述数据线限定出多个子像素组;其中,每一所述子像素组包括:
公共电极;
第一子像素单元,所述第一子像素单元包括第一薄膜晶体管和第一像素电极,所述第一薄膜晶体管的第一漏极与所述第一像素电极连接;以及
第二子像素单元,所述第二子像素单元包括第二薄膜晶体管和第二像素电极,所述第二薄膜晶体管的第二漏极与所述第二像素电极连接,所述第一薄膜晶体管的第一源极和所述第二薄膜晶体管的第二源极连接至同一条所述数据线;
其中,所述像素结构还包括与所述第一漏极或所述第二漏极连接的且位于所述第一像素电极与所述第二像素电极之间的扩展电极。
本实施例通过在相邻两个子像素单元之间设置扩展电极,以使扩展电极与公共电极形成新的存储电容,增加了存储电容在子像素单元中电容总量的占比,降低了像素电极与数据线形成的电容占比以及减小了对产品显示画面的影响。
在本申请的像素结构中,所述第一子像素单元靠近对应的所述数据线设置,所述第二子像素单元远离对应的所述数据线设置;
其中,所述扩展电极包括设置于所述第一子像素单元和所述第二子像素单元之间的第一纵向电极段和第二纵向电极段,所述第一纵向电极段与所述第一子像素单元对应,所述第二纵向电极段与所述第二子像素单元对应,所述第一纵向电极段和所述第二纵向电极段分离设置。
本实施例中的所述第一纵向电极段和所述第二纵向电极段的设置增加了对应子像素单元中存储电容的占比,降低了子像素单元与对应数据线形成的寄生电容在子像素单元中总电容量的占比。
在本申请的像素结构中,在所述数据线的延伸方向上,所述第一纵向电极段的长度尺寸小于所述第二纵向电极段的长度尺寸。
本申请通过将所述第一纵向电极段的长度尺寸和所述第二纵向电极段的长度尺寸进行差异化设置,使得所述第二子像素单元中存储电容的电容增加量的大于所述第二子像素单元中存储电容的电容增加量,第二子像素单元中存储电容的电容量的增加,平衡了第一子像素单元和第二子像素单元的像素馈入电压的差异,改善了显示画面异常的技术问题。
在本申请的像素结构中,在所述扫描线的延伸方向上,所述第一纵向电极段的宽度尺寸小于所述第二纵向电极段的宽度尺寸。
本申请通过增加所述第一纵向电极段和所述第二纵向电极段的宽度尺寸,进而增加了所述第一纵向电极段和所述第二纵向电极段与公共电极的相对面积,以提高第一纵向电容和第二纵向电容,所述第一纵向电容的电容增加量小于所述第二纵向电容的电容增加量,第二子像素单元中存储电容的电容量的增加,平衡了第一子像素单元和第二子像素单元的像素馈入电压的差异,改善了显示画面异常的技术问题。
在本申请的像素结构中,所述扩展电极还包括第一横向电极段和第二横向电极段,所述第一横向电极段和所述第二横向电极段沿所述扫描线的方向延伸,所述第一横向电极段和所述第二横向电极段设置于所述第二子像素单元的两侧;
其中,所述第一纵向电极段和所述第一横向电极段电连接,所述第二纵向电极段和所述第二横向电极段电连接。
本实施例中所述第一横向电极段和第一纵向电极段的共同形成的存储电容增加了第一子像素单元中存储电容的占比,所述第二横向电极段和第二纵向电极段的共同形成的存储电容增加了第二子像素单元中存储电容的占比,降低了子像素单元与对应数据线形成的寄生电容在子像素单元中总电容量的占比,进一步缓解了寄生电容对产品显示画面的影响,提高了产品的显示质量。
在本申请的像素结构中,所述第一纵向电极段和所述第一横向电极段的长度之和小于所述第二纵向电极段和所述第二横向电极段的长度之和。
本实施例通过使所述第二子像素单元中存储电容的电容增加量的大于所述第二子像素单元中存储电容的电容增加量,平衡了第一子像素单元和第二子像素单元的像素馈入电压的差异,改善了显示画面异常的技术问题。
在本申请的像素结构中,所述扩展电极还包括第一透明电极和第二透明电极,所述第一纵向电极段和所述第一透明电极电连接,所述第二纵向电极段和所述第二透明电极电连接;
其中,在所述像素结构的俯视图方向上,所述第一透明电极位于所述第一子像素单元内,所述第二透明电极位于所述第二子像素单元内。
本实施例中所述第一透明电极和所述第二透明电极的设置增加了对应子像素单元中存储电容的占比,降低了子像素单元与对应数据线形成的寄生电容在子像素单元中总电容量的占比,进一步缓解了寄生电容对产品显示画面的影响,提高了产品的显示质量。
在本申请的像素结构中,所述第一纵向电极段、所述第二纵向电极段、所述第一透明电极、所述第二透明电极、所述第一横向电极段、以及所述第二横向电极段同层设置。
本实施例中纵向电极和横向电极可以与源漏极层在同一道工艺中形成,节省了光罩工艺,而透明电极与对应的横向和纵向电极同层设置,可以简化薄膜晶体管的结构,提高了薄膜晶体管的平整性。
在本申请的像素结构中,在一个所述子像素组中,相邻两个所述子像素单元内的所述公共电极连续且电连接。
本实施例相邻两个所述子像素单元内的所述公共电极连续设置,增加了所述公共电极的面积,保证了所述公共电极中公共电压的均一性。
本申请还提出了一种显示面板,所述显示面板包括TFT基板、与所述TFT基板相对的CF基板、以及封装在所述TFT基板和所述CF基板之间的液晶层,所述TFT基板包括上述像素结构。
有益效果:本申请公开了一种像素结构及显示面板;像素结构的子像素组包括公共电极、第一子像素单元和第二子像素单元,第一子像素单元包括第一薄膜晶体管,第二子像素单元包括第二薄膜晶体管,第一薄膜晶体管的第一源极和第二薄膜晶体管的第二源极连接至同一条数据线,像素结构还包括与第一漏极或第二漏极连接的且位于第一像素电极与第二像素电极之间的扩展电极;本申请通过在相邻两个子像素单元之间设置扩展电极,以使扩展电极与公共电极形成新的存储电容,增加了存储电容在子像素单元中电容总量的占比,降低了像素电极与数据线形成的电容占比以及减小了对产品显示画面的影响。
附图说明
下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其它有益效果显而易见。
图1为现有像素结构中DLS架构的俯视结构图;
图2为本申请像素结构中子像素组的第一种结构图;
图3为本申请像素结构的剖面图;
图4为本申请像素结构中子像素组的第二种结构图;
图5为本申请像素结构中子像素组的第三种结构图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
如图1所示,由于相邻两个子像素共用一条数据线,导致子像素A与数据线Data1形成的Cpd1以及子像素B与数据线Data2形成的Cpd2,相邻两个子像素之间由于未设置数据线,Cpd1和Cpd2二者无法抵消,导致显示面板的画面粗糙度和串扰比常规的1G1D架构更严重,出现摇头纹等异常显示。本申请提出了一种像素结构以解决上述技术问题。
请参阅图2,本申请提供一种像素结构100,所述像素结构100包括呈交叉设置的多条扫描线Gate和多条数据线Data,多条所述扫描线Gate和多条所述数据线Data限定出多个子像素组200;每一所述子像素组200包括:
公共电极10;
第一子像素单元310,所述第一子像素单元310包括第一薄膜晶体管和第一像素电极481,所述第一薄膜晶体管的第一漏极与所述第一像素电极481连接;以及
第二子像素单元320,所述第二子像素单元320包括第二薄膜晶体管和第二像素电极482,所述第二薄膜晶体管的第二漏极与所述第二像素电极482连接,所述第一薄膜晶体管的第一源极和所述第二薄膜晶体管的第二源极连接至同一条所述数据线Data;
其中,所述像素结构100还包括与所述第一漏极或所述第二漏极连接的且位于所述第一像素电极481与所述第二像素电极482之间的扩展电极30。
在本实施例中,由于像素电极和数据线Data之间形成的Cpd无法抵消,显示面板的画面粗糙度和串扰比加剧,而本申请通过在相邻两个子像素单元之间设置扩展电极30,以使扩展电极30与公共电极10形成新的存储电容,增加了存储电容在子像素单元中电容总量的占比,降低了Cpd在子像素单元中总电容量的占比,而Cpd占比的减小,进一步缓解了Cpd对产品显示画面的影响。
需要说明的是,所述扩展电极30与所述存储电极20非重叠设置。
需要说明的是,所述像素结构100可以部分区域设置为DLS架构,部分区域设置为非DLS架构,其可以多种架构并行设置,本实施中的像素结构100以DLS架构为例进行说明。
需要说明的是,一个子像素组200可以包括两个及以上的子像素单元,本实施例中的子像素组200以两个子像素单元为例进行说明。
现结合具体实施例对本申请的技术方案进行描述。
请参阅图3,所述像素结构100可以包括衬底41和设置于所述衬底41上的驱动电路层40,所述驱动电路层40可以包括多个薄膜晶体管,所述薄膜晶体管可以为蚀刻阻挡型、背沟道蚀刻型,或者根据栅极与有源层的位置划分为底栅薄膜晶体管、顶栅薄膜晶体管等结构,具体没有限制。
在本实施例中,所述衬底41的材料可以为玻璃、石英或聚酰亚胺等材料。
在本实施例中,如图1所示,以顶栅薄膜晶体管为例,该薄膜晶体管可以包括设置于所述衬底41上的有源层42、设置于所述有源层42上的栅绝缘层43、设置于所述栅绝缘层43上的栅极层44、设置于所述栅极层44上的间绝缘层45、设置于所述间绝缘层45上的源漏极层46、设置于所述源漏极层46上的钝化层47、设置于所述钝化层47上的像素电极层48。
在本实施例中,所述栅极层44包括多条扫描线Gate、栅极以及公共电极10。
在本实施例中,所述源漏极层46包括多条数据线Data、源极、漏极以及存储电极20,所述存储电极20和所述公共电极10形成对应子像素单元的存储电容。
在本实施例中,所述像素电极层48包括多个与子像素单元对应的像素电极480,所述像素电极480可以为4畴或8畴,本申请不作具体限制,下面实施例以4畴像素电极480为例进行说明。
在本实施例中,请参阅图2,在一个所述子像素组200中,相邻两个所述子像素单元内的所述公共电极10连续且电连接。每一个子像素单元中,所述公共电极10与栅极及扫描线Gate同层设置,即由形成栅极层的金属材料在同一道工艺中形成,而为了避免公共电极10上的公共电压对像素电极480的像素电压的影响,所述公共电极10通常将像素电极480对应的区域的电极挖空,像素电极480和公共电极10存在部分重叠;其次,由于所述子像素组200内相邻两个子像素单元之间未设置数据线Data,即可以使相邻两个所述子像素单元内的所述公共电极10连续设置,增加了所述公共电极10的面积,保证了所述公共电极10中公共电压的均一性。
在本申请的像素结构100中,请参阅图2,所述第一子像素单元310靠近对应的所述数据线Data设置,所述第二子像素单元320远离对应的所述数据线Data设置。
在本实施例中,所述扩展电极30包括设置于所述第一子像素单元310和所述第二子像素单元320之间的第一纵向电极段311和第二纵向电极段321,所述第一纵向电极段311与所述第一子像素单元310对应,所述第二纵向电极段321与所述第二子像素单元320对应,所述第一纵向电极段311和所述第二纵向电极段321分离设置。
在本实施例中,数据线Data1、数据线Data2、扫描线Gate1、扫描线Gate2围成所述子像素组200,所述子像素组200内设置有所述第一子像素单元310和所述第二子像素单元320,所述第一子像素单元310和所述第二子像素单元320与数据线Data1连接,所述第一子像素单元310和所述第二子像素单元320中钝化层接触孔均设置在所述第一子像素单元310的两侧,所述第二子像素单元320中的像素电极480向扫描线Gate2和第一子像素单元310之间的区域延伸,以及与对应钝化层接触孔连接。
在本实施例中,所述第一纵向电极段311和所述公共电极10之间形成第一纵向电容,所述第二纵向电极段321和所述公共电极10之间形成第二纵向电容,所述第一纵向电容为第一子像素单元310新增的存储电容,所述第二纵向电容为第二子像素单元320新增的存储电容,所述第一纵向电极段311和所述第二纵向电极段321的设置增加了对应子像素单元中存储电容的占比,降低了子像素单元与对应数据线Data形成的Cpd在子像素单元中总电容量的占比,进一步缓解了Cpd对产品显示画面的影响,提高了产品的显示质量。
以图2中的第一子像素单元310为例,在Cgs和Cpd不变的情况下,测量改善前后存储电容变化,具体如下表所示:
改善前 | 改善后 | |
Cgs | 15.324 | 15.324 |
Cpd | 0.552 | 0.552 |
Cst | 160.599 | 230.165 |
Ctotal | 478.554 | 561.779 |
Vft | 1.15277 | 0.98199 |
Cgs/Ctotal | 3.20% | 2.73% |
Cpd/Ctotal | 0.1153% | 0.09826% |
根据上表分析,与现有技术相比,本申请的存储电容Cst增加了43.316%,Vft减小了14.81%,Cgs/Ctotal减小了14.687%,以及Cpd/Ctotal减小了14.779%,Cpd在子像素单元中总电容量占比的减小,缓解了Cpd对产品显示画面的影响,提高了产品的显示质量。
在本实施例中,在所述数据线Data的延伸方向上,所述第一纵向电极段311的长度尺寸和所述第二纵向电极段321的长度尺寸可以相等。不同子像素单元中纵向电极段的尺寸相等,即不同子像素单元中新增的存储电容的电容量相等,保证了每一个子像素单元显示面板画面的均一性。
在当前的像素结构100中,除了存储电容和一些寄生电容的存在外,还存在因像素馈入电压形成的突变电压,即在扫描信号电压由开启TFT的高电位下降到关闭TFT的低电位时,由于寄生电容耦合引起像素电位的突变产生。
在本实施例中,所述第一子像素单元310和所述第二子像素单元320与数据线Data1连接,以及所述第二子像素单元320远离数据线Data1设置,所述第一子像素单元310靠近数据线Data1设置,因此所述第二子像素单元320的像素馈入电压大于所述第一子像素单元310的像素馈入电压,易产生摇头纹等异常显示。
在本申请的像素结构100中,在所述数据线Data的延伸方向上,所述第一纵向电极段311的长度尺寸可以小于所述第二纵向电极段321的长度尺寸。
本申请通过将所述第一纵向电极段311的长度尺寸和所述第二纵向电极段321的长度尺寸进行差异化设置,使得所述第一纵向电极段311的长度尺寸小于所述第二纵向电极段321的长度尺寸,即使得所述第二子像素单元320中存储电容的电容增加量的大于所述第二子像素单元320中存储电容的电容增加量,第二子像素单元320中存储电容的电容量的增加,平衡了第一子像素单元310和第二子像素单元320的像素馈入电压的差异,改善了显示画面异常的技术问题。
在本申请的像素结构100中,在所述扫描线Gate的延伸方向上,所述第一纵向电极段311的宽度尺寸小于所述第二纵向电极段321的宽度尺寸。
与上述实施例相似,电容的电容量与相对设置的电极板的面积呈正相关,本申请通过增加所述第一纵向电极段311和所述第二纵向电极段321的宽度尺寸,进而增加了所述第一纵向电极段311和所述第二纵向电极段321与公共电极10的相对面积,以提高第一纵向电容和第二纵向电容,而所述第一纵向电极段311的宽度尺寸小于所述第二纵向电极段321的宽度尺寸,则所述第一纵向电容的电容增加量小于所述第二纵向电容的电容增加量,第二子像素单元320中存储电容的电容量的增加,平衡了第一子像素单元310和第二子像素单元320的像素馈入电压的差异,改善了显示画面异常的技术问题。
在本申请的像素结构100中,请参阅图4,所述扩展电极30还包括第一横向电极段312和第二横向电极段322,所述第一横向电极段312和所述第二横向电极段322沿所述扫描线Gate的方向延伸,所述第一横向电极段312和所述第二横向电极段322设置于所述第二子像素单元320的两侧,即所述第一横向电极段312可以设置在第二子像素单元320和扫描线Gate1之间,所述第二横向电极段322可以设置在第二子像素单元320和扫描线Gate2之间。
在本实施例中,所述第一纵向电极段311和所述第一横向电极段312电连接,所述第二纵向电极段321和所述第二横向电极段322电连接。
在本实施例中,在所述像素结构100的俯视图方向上,公共电极10的外围面积大于像素电极480的外围面积,而所述第一横向电极段312和所述第二横向电极段322设置在第二子像素单元320的两侧,即所述第一横向电极段312和所述公共电极10形成第一横向电容,所述第二横向电极段322和所述公共电极10形成第二横向电容,所述第一横向电容为第一子像素单元310新增的存储电容,所述第二横向电容为第二子像素单元320新增的存储电容,所述第一横向电极段312和第一纵向电极段311的共同形成的存储电容增加了第一子像素单元310中存储电容的占比,所述第二横向电极段322和第二纵向电极段321的共同形成的存储电容增加了第二子像素单元320中存储电容的占比,降低了子像素单元与对应数据线Data形成的Cpd在子像素单元中总电容量的占比,进一步缓解了Cpd对产品显示画面的影响,提高了产品的显示质量。
在本申请的像素结构100中,所述第一纵向电极段311和所述第一横向电极段312的长度之和小于所述第二纵向电极段321和所述第二横向电极段322的长度之和。
在本实施例中,所述第一横向电极段312和第一纵向电极段311和公共电极10形成对应的第一横向电容和第一纵向电容,所述第一横向电极段312和第一纵向电极段311的长度之和与所述第一子像素单元310中新增的存储电容的电容量呈正相关,所述第二横向电极段322和第二纵向电极段321和公共电极10形成对应的第二横向电容和第二纵向电容,所述第二横向电极段322和第二纵向电极段321的长度之和与所述第二子像素单元320中新增的存储电容的电容量呈正相关。
在本实施例中,基于第一子像素单元310和第二子像素单元320的像素馈入电压的差异,所述第一纵向电极段311和所述第一横向电极段312的长度之和可以小于所述第二纵向电极段321和所述第二横向电极段322的长度之和,以使所述第二子像素单元320中存储电容的电容增加量的大于所述第二子像素单元320中存储电容的电容增加量,平衡了第一子像素单元310和第二子像素单元320的像素馈入电压的差异,改善了显示画面异常的技术问题。
在本申请的像素结构100中,请参阅图5,所述扩展电极30还包括第一透明电极313和第二透明电极323,所述第一纵向电极段311和所述第一透明电极313电连接,所述第二纵向电极段321和所述第二透明电极323电连接。
在本实施例中,为了便于方案的描述,图5中的像素电极480被去除,第一透明电极313和第二透明电极323分别位于对应的子像素单元内的像素电极区域内。
在本实施例中,在所述像素结构100的俯视图方向上,所述第一透明电极313位于所述第一子像素单元310内,所述第二透明电极323位于所述第二子像素单元320内。
在本实施例中,由于公共电极10中与像素电极480对应的区域内的电极被挖空,因此可以在公共电极10内铺设与透明的公共电极10,即第一透明电极313和第一子像素单元310内的透明公共电极10形成的电容为第一子像素单元310新增的存储电容,同理第二透明电极323和第二子像素单元320内的透明公共电极10形成的电容为第二子像素单元320新增的存储电容,所述第一透明电极313和所述第二透明电极323的设置增加了对应子像素单元中存储电容的占比,降低了子像素单元与对应数据线Data形成的Cpd在子像素单元中总电容量的占比,进一步缓解了Cpd对产品显示画面的影响,提高了产品的显示质量。
在本实施例中,由于公共电极10和像素电极480还存在部分重叠,因此第一透明电极313和第二透明电极323与公共电极10同样可以形成新的存储电容。
在本实施例中,所述第一透明电极313和所述第二透明电极323、以及透明的公共电极10的材料可以和像素电极480的材料相同。
在本实施例中,所述第一透明电极313的面积可以小于所述第二透明电极323的面积大小,以平衡第一子像素单元310和第二子像素单元320的像素馈入电压的差异。
在本申请的像素结构100中,所述第一纵向电极段311、所述第二纵向电极段321、所述第一透明电极313、所述第二透明电极323、所述第一横向电极段312、以及所述第二横向电极段322可以同层设置。
本申请的存储电极20由漏极层46的材料构成,因此为了简化制程工艺,所述第一纵向电极段311、所述第二纵向电极段321、所述第一横向电极段312、以及所述第二横向电极段322可以由源漏极层46的材料构成,所述第一透明电极313、所述第二透明电极323可以由与源漏极层46同层的透明导电材料构成。
在本实施例中,横向电极段、纵向电极段、以及透明电极位置的设置,本申请可以不作具体限制,只要位于公共电极10两侧以及不遮挡像素电极480所在区域的透光性即可。
本申请还提出了一种显示面板,所述显示面板包括TFT基板、与所述TFT基板相对的CF基板、以及封装在所述TFT基板和所述CF基板之间的液晶层,所述TFT基板包括上述的像素结构100。
本申请还提出了一种显示装置,所述显示装置包括上述的显示面板和位于所述显示面板的一侧的发光构件,所述显示面板和所述发光构件可以组合为一体,例如所述发光构件可以为背光模组。本实施例的显示装置可以包括手机、电视机、笔记本电脑等电子设备。
本申请公开了一种像素结构及显示面板;像素结构的子像素组包括公共电极、第一子像素单元和第二子像素单元,第一子像素单元包括第一薄膜晶体管,第二子像素单元包括第二薄膜晶体管,第一薄膜晶体管的第一源极和第二薄膜晶体管的第二源极连接至同一条数据线,像素结构还包括与第一漏极或第二漏极连接的且位于第一像素电极与第二像素电极之间的扩展电极;本申请通过在相邻两个子像素单元之间设置扩展电极,以使扩展电极与公共电极形成新的存储电容,增加了存储电容在子像素单元中电容总量的占比,降低了像素电极与数据线形成的电容占比以及减小了对产品显示画面的影响。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种像素结构及显示面板进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (7)
1.一种像素结构,其特征在于,所述像素结构包括呈交叉设置的多条扫描线和多条数据线,多条所述扫描线和多条所述数据线限定出多个子像素组;其中,每一所述子像素组包括:
公共电极;
第一子像素单元,所述第一子像素单元靠近对应的所述数据线设置,所述第一子像素单元包括第一薄膜晶体管和第一像素电极,所述第一薄膜晶体管的第一漏极与所述第一像素电极连接;以及
第二子像素单元,所述第二子像素单元远离对应的所述数据线设置,所述第二子像素单元包括第二薄膜晶体管和第二像素电极,所述第二薄膜晶体管的第二漏极与所述第二像素电极连接,所述第一薄膜晶体管的第一源极和所述第二薄膜晶体管的第二源极连接至同一条所述数据线;
其中,所述像素结构还包括与所述第一漏极或所述第二漏极连接的扩展电极,所述扩展电极包括设置于所述第一子像素单元和所述第二子像素单元之间的第一纵向电极段和第二纵向电极段,所述第一纵向电极段与所述第一子像素单元对应,所述第二纵向电极段与所述第二子像素单元对应,所述第一纵向电极段和所述第二纵向电极段分离设置;
所述扩展电极还包括第一横向电极段、第二横向电极段、第一透明电极和第二透明电极,所述第一横向电极段和所述第二横向电极段沿所述扫描线的方向延伸,所述第一横向电极段和所述第二横向电极段设置于所述第二子像素单元的两侧,所述第一纵向电极段和所述第一横向电极段电连接,所述第二纵向电极段和所述第二横向电极段电连接,所述第一纵向电极段和所述第一透明电极电连接,所述第二纵向电极段和所述第二透明电极电连接,在所述像素结构的俯视图方向上,所述第一透明电极位于所述第一子像素单元内,所述第二透明电极位于所述第二子像素单元内;
所述公共电极与所述第一像素电极对应的区域内的电极被挖空,所述公共电极与所述第二像素电极对应的区域内的电极被挖空,所述公共电极被挖空的区域内铺设有透明公共电极,所述第一透明电极与所述第一像素单元内的所述透明公共电极形成电容,所述第二透明电极与所述第二像素单元内的所述透明公共电极形成电容。
2.根据权利要求1所述的像素结构,其特征在于,在所述数据线的延伸方向上,所述第一纵向电极段的长度尺寸小于所述第二纵向电极段的长度尺寸。
3.根据权利要求1所述的像素结构,其特征在于,在所述扫描线的延伸方向上,所述第一纵向电极段的宽度尺寸小于所述第二纵向电极段的宽度尺寸。
4.根据权利要求1所述的像素结构,其特征在于,所述第一纵向电极段和所述第一横向电极段的长度之和小于所述第二纵向电极段和所述第二横向电极段的长度之和。
5.根据权利要求1所述的像素结构,其特征在于,所述第一纵向电极段、所述第二纵向电极段、所述第一透明电极、所述第二透明电极、所述第一横向电极段、以及所述第二横向电极段同层设置。
6.根据权利要求1所述的像素结构,其特征在于,在一个所述子像素组中,相邻两个所述子像素单元内的所述公共电极连续且电连接。
7.一种显示面板,其特征在于,所述显示面板包括TFT基板、与所述TFT基板相对的CF基板、以及封装在所述TFT基板和所述CF基板之间的液晶层,所述TFT基板包括如权利要求1至6任一项所述的像素结构。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210288863.8A CN114660864B (zh) | 2022-03-22 | 2022-03-22 | 像素结构及显示面板 |
PCT/CN2022/086577 WO2023178749A1 (zh) | 2022-03-22 | 2022-04-13 | 像素结构及显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210288863.8A CN114660864B (zh) | 2022-03-22 | 2022-03-22 | 像素结构及显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114660864A CN114660864A (zh) | 2022-06-24 |
CN114660864B true CN114660864B (zh) | 2023-10-13 |
Family
ID=82030865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210288863.8A Active CN114660864B (zh) | 2022-03-22 | 2022-03-22 | 像素结构及显示面板 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN114660864B (zh) |
WO (1) | WO2023178749A1 (zh) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103185997A (zh) * | 2011-12-30 | 2013-07-03 | 上海天马微电子有限公司 | 像素结构及薄膜晶体管阵列基板 |
CN103926765A (zh) * | 2013-04-22 | 2014-07-16 | 上海中航光电子有限公司 | 一种双栅极扫描线驱动的像素结构及其制作方法 |
CN104570530A (zh) * | 2015-02-02 | 2015-04-29 | 京东方科技集团股份有限公司 | 一种双栅线阵列基板和显示装置 |
CN105278189A (zh) * | 2014-07-15 | 2016-01-27 | 乐金显示有限公司 | 液晶显示器的像素阵列 |
CN106483728A (zh) * | 2017-01-04 | 2017-03-08 | 京东方科技集团股份有限公司 | 像素结构、阵列基板和显示装置 |
CN107608146A (zh) * | 2017-11-02 | 2018-01-19 | 深圳市华星光电半导体显示技术有限公司 | 像素结构及液晶显示面板 |
WO2018041081A1 (zh) * | 2016-08-31 | 2018-03-08 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及制作方法和显示装置 |
CN108873523A (zh) * | 2018-06-29 | 2018-11-23 | 上海天马微电子有限公司 | 一种阵列基板、液晶显示面板及显示装置 |
CN111338142A (zh) * | 2020-04-10 | 2020-06-26 | 成都京东方光电科技有限公司 | 阵列基板及其制作方法、显示装置 |
CN112147825A (zh) * | 2020-09-27 | 2020-12-29 | 惠科股份有限公司 | 像素结构、阵列基板及显示面板 |
CN215526310U (zh) * | 2021-09-30 | 2022-01-14 | 惠科股份有限公司 | 阵列基板及显示面板 |
CN113985671A (zh) * | 2021-10-28 | 2022-01-28 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101188601B1 (ko) * | 2005-04-13 | 2012-10-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
TWI392945B (zh) * | 2009-06-11 | 2013-04-11 | Au Optronics Corp | 畫素結構及其製作方法 |
CN102231030B (zh) * | 2011-07-07 | 2013-04-10 | 南京中电熊猫液晶显示科技有限公司 | 薄膜晶体管液晶显示器的像素结构 |
CN104020619B (zh) * | 2014-06-10 | 2017-06-16 | 京东方科技集团股份有限公司 | 像素结构及显示装置 |
CN104155817A (zh) * | 2014-07-17 | 2014-11-19 | 京东方科技集团股份有限公司 | 一种像素结构及其制造方法、显示基板和显示装置 |
-
2022
- 2022-03-22 CN CN202210288863.8A patent/CN114660864B/zh active Active
- 2022-04-13 WO PCT/CN2022/086577 patent/WO2023178749A1/zh unknown
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103185997A (zh) * | 2011-12-30 | 2013-07-03 | 上海天马微电子有限公司 | 像素结构及薄膜晶体管阵列基板 |
CN103926765A (zh) * | 2013-04-22 | 2014-07-16 | 上海中航光电子有限公司 | 一种双栅极扫描线驱动的像素结构及其制作方法 |
CN105278189A (zh) * | 2014-07-15 | 2016-01-27 | 乐金显示有限公司 | 液晶显示器的像素阵列 |
CN104570530A (zh) * | 2015-02-02 | 2015-04-29 | 京东方科技集团股份有限公司 | 一种双栅线阵列基板和显示装置 |
WO2018041081A1 (zh) * | 2016-08-31 | 2018-03-08 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及制作方法和显示装置 |
CN106483728A (zh) * | 2017-01-04 | 2017-03-08 | 京东方科技集团股份有限公司 | 像素结构、阵列基板和显示装置 |
CN107608146A (zh) * | 2017-11-02 | 2018-01-19 | 深圳市华星光电半导体显示技术有限公司 | 像素结构及液晶显示面板 |
CN108873523A (zh) * | 2018-06-29 | 2018-11-23 | 上海天马微电子有限公司 | 一种阵列基板、液晶显示面板及显示装置 |
CN111338142A (zh) * | 2020-04-10 | 2020-06-26 | 成都京东方光电科技有限公司 | 阵列基板及其制作方法、显示装置 |
CN112147825A (zh) * | 2020-09-27 | 2020-12-29 | 惠科股份有限公司 | 像素结构、阵列基板及显示面板 |
CN215526310U (zh) * | 2021-09-30 | 2022-01-14 | 惠科股份有限公司 | 阵列基板及显示面板 |
CN113985671A (zh) * | 2021-10-28 | 2022-01-28 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN114660864A (zh) | 2022-06-24 |
WO2023178749A1 (zh) | 2023-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10217434B2 (en) | Display device and driving method thereof | |
US10303018B2 (en) | Liquid crystal display having minimized bezel area | |
US9964823B2 (en) | Display panel and display device | |
KR100997965B1 (ko) | 액정 표시 장치 | |
WO2022001411A1 (zh) | 阵列基板、显示面板和显示装置 | |
US8248552B2 (en) | Pixel array, polymer stabilized alignment liquid crystal display panel, and electro-optical apparatus | |
US8643802B2 (en) | Pixel array, polymer stablized alignment liquid crystal display panel, and pixel array driving method | |
US9024851B2 (en) | Array substrate and liquid crystal display utilizing the array substrate | |
JP4082493B2 (ja) | 液晶表示装置 | |
US8553193B2 (en) | Pixel structure and display panel having the same | |
CN111323977A (zh) | 显示面板及显示装置 | |
KR20020036743A (ko) | 피드 스루 전압이 낮아진 박막 트랜지스터 액정 표시 장치 | |
US6580093B2 (en) | Structure of a thin film transistor (TFT) array | |
KR100531388B1 (ko) | 표시 장치 | |
CN113406832B (zh) | Tft阵列基板及其驱动方法 | |
KR20080001106A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
KR101182504B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
CN114660864B (zh) | 像素结构及显示面板 | |
KR20020004278A (ko) | 액정표시장치 | |
KR102531456B1 (ko) | 액정표시장치용 어레이 기판 | |
EP3719838A1 (en) | Tft substrate, esd protection circuit, and method for manufacturing tft substrate | |
US20240111196A1 (en) | Pixel structure and display panel | |
CN117518657A (zh) | 显示面板及显示装置 | |
CN116825791A (zh) | 一种阵列基板、显示面板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |