JPH0714066B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0714066B2 JPH0714066B2 JP19667685A JP19667685A JPH0714066B2 JP H0714066 B2 JPH0714066 B2 JP H0714066B2 JP 19667685 A JP19667685 A JP 19667685A JP 19667685 A JP19667685 A JP 19667685A JP H0714066 B2 JPH0714066 B2 JP H0714066B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- hydrogen
- polycrystalline
- annealing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 title description 16
- 229910052739 hydrogen Inorganic materials 0.000 claims description 37
- 239000001257 hydrogen Substances 0.000 claims description 36
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 26
- 150000002431 hydrogen Chemical class 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 69
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 31
- 229910021417 amorphous silicon Inorganic materials 0.000 description 22
- 239000010410 layer Substances 0.000 description 22
- 238000000137 annealing Methods 0.000 description 20
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000000862 absorption spectrum Methods 0.000 description 5
- 230000009102 absorption Effects 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000003949 trap density measurement Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関するものであって、
多結晶SiTFT（薄膜トランジスタ）に適用して最適なも
のである。
多結晶SiTFT（薄膜トランジスタ）に適用して最適なも
のである。
本発明は、半導体装置の製造方法において、半導体層上
に水素を含有する非晶質層を設け、さらにこの非晶質層
上に水素拡散阻止層を設けることにより、熱処理によっ
て非晶質層中の水素を半導体層中に拡散させることを可
能にし、これによって半導体層の電気的特性、従って半
導体装置の特性を向上させることを可能にしたものであ
る。
に水素を含有する非晶質層を設け、さらにこの非晶質層
上に水素拡散阻止層を設けることにより、熱処理によっ
て非晶質層中の水素を半導体層中に拡散させることを可
能にし、これによって半導体層の電気的特性、従って半
導体装置の特性を向上させることを可能にしたものであ
る。
例えば多結晶SiTFTにおいては、活性層を構成する多結
晶Si中の結晶粒界に多数のトラップが存在するため、こ
れらのトラップの密度を減少させることが重要である。
この目的のために、近年、多結晶Si中に水素を混入させ
ることにより粒界トラップ密度を減少させ、移動度μ、
ライフタイムτ等の電気的特性を向上させる試みが活発
化している。
晶Si中の結晶粒界に多数のトラップが存在するため、こ
れらのトラップの密度を減少させることが重要である。
この目的のために、近年、多結晶Si中に水素を混入させ
ることにより粒界トラップ密度を減少させ、移動度μ、
ライフタイムτ等の電気的特性を向上させる試みが活発
化している。
この多結晶Si中への水素の混入法としては、従来次の２
つの方法が一般的に用いられている。第１の方法は、多
結晶Siを水素プラズマ中でアニールするようにしたいわ
ゆる水素プラズマアニール法である。また第２の方法
は、多結晶Si上にプラズマCVD法によりSi3N4膜を形成
し、次いでアニールを行うことによりこのSi3N4膜中に
含有されている水素を多結晶Si中に拡散させる方法であ
る。
つの方法が一般的に用いられている。第１の方法は、多
結晶Siを水素プラズマ中でアニールするようにしたいわ
ゆる水素プラズマアニール法である。また第２の方法
は、多結晶Si上にプラズマCVD法によりSi3N4膜を形成
し、次いでアニールを行うことによりこのSi3N4膜中に
含有されている水素を多結晶Si中に拡散させる方法であ
る。
しかしながら、上述の第１の方法ではプラズマにより多
結晶Siの表面層に損傷が生ずるためMOS等のデバイスへ
の適用は不適当であるという欠点がある。また第２の方
法は膜厚が500Å程度以下のトラップが少ない多結晶Si
薄膜に対しては有効であるが、水素供給能力は非常に少
なく、わずかの水素が多結晶Si中に混入されるだけであ
るので、特性の良好なデバイスを得ることは難しい。す
なわち、第3A図及び第3B図に示すように、膜厚1000Åの
Si3N4膜について例えば400℃で５時間アニールを行った
後の赤外吸収スペクトルをアニールを行う前の赤外吸収
スペクトルと比較すると、Si−ＨまたはSi−H2の結合状
態に対応する約2200cm-1における吸収及びＮ−Ｈの結合
状態に対応する約3300cm-1における吸収は殆ど変化して
いないことがわかる。さらにアニールをより長時間行っ
た場合でもアニールを500℃以上の温度で行った場合で
も同様な結果であった。このことから、アニールによっ
てもSi3N4膜中から水素は殆ど放出されることがなく、
従ってSi3N4膜の水素供給能力は非常に少ないことが明
らかである。なお第3A図及び第3B図において、波数840c
m-1の近傍に存在する大きな吸収はSi−Ｎの結合状態に
対応するものである。
結晶Siの表面層に損傷が生ずるためMOS等のデバイスへ
の適用は不適当であるという欠点がある。また第２の方
法は膜厚が500Å程度以下のトラップが少ない多結晶Si
薄膜に対しては有効であるが、水素供給能力は非常に少
なく、わずかの水素が多結晶Si中に混入されるだけであ
るので、特性の良好なデバイスを得ることは難しい。す
なわち、第3A図及び第3B図に示すように、膜厚1000Åの
Si3N4膜について例えば400℃で５時間アニールを行った
後の赤外吸収スペクトルをアニールを行う前の赤外吸収
スペクトルと比較すると、Si−ＨまたはSi−H2の結合状
態に対応する約2200cm-1における吸収及びＮ−Ｈの結合
状態に対応する約3300cm-1における吸収は殆ど変化して
いないことがわかる。さらにアニールをより長時間行っ
た場合でもアニールを500℃以上の温度で行った場合で
も同様な結果であった。このことから、アニールによっ
てもSi3N4膜中から水素は殆ど放出されることがなく、
従ってSi3N4膜の水素供給能力は非常に少ないことが明
らかである。なお第3A図及び第3B図において、波数840c
m-1の近傍に存在する大きな吸収はSi−Ｎの結合状態に
対応するものである。
本発明は、従来技術が有する上述のような欠点を是正し
た半導体装置の製造方法を提供することを目的とする。
た半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、多結晶または非
晶質の半導体層（例えば多結晶Si膜２）上に水素を含有
する非晶質層（例えばａ−Si:H膜８）を形成し、次いで
上記非晶質層上に水素拡散阻止層（例えばSi3N4膜９）
を形成し、この後熱処理を行うことにより上記非晶質層
中の上記水素を上記半導体層中に拡散させるようにして
いる。
晶質の半導体層（例えば多結晶Si膜２）上に水素を含有
する非晶質層（例えばａ−Si:H膜８）を形成し、次いで
上記非晶質層上に水素拡散阻止層（例えばSi3N4膜９）
を形成し、この後熱処理を行うことにより上記非晶質層
中の上記水素を上記半導体層中に拡散させるようにして
いる。
本発明のように構成することによって、非晶質層から拡
散された水素により半導体層を水素化することが可能と
なる。
散された水素により半導体層を水素化することが可能と
なる。
以下本発明を多結晶SiTFTに適用した一実施例につき図
面を参照しながら説明する。
面を参照しながら説明する。
題１図に示すように、まず従来公知の方法により例えば
石英基板１上に多結晶Si膜２、SiO2から成るゲート絶縁
膜３、多結晶Siから成るゲート電極４、n+型のソース領
域５及びドレイン領域６並びに層間絶縁膜を構成するSi
O2膜７を形成した後、このSiO2膜７上に例えばグロー放
電分解法（プラズマCVD法）により基板温度250℃で例え
ば膜厚800Åのａ−Si:H膜（水素化アモルファスSi膜）
８を形成し、さらにこのａ−Si:H膜８上にプラズマCVD
法により例えば基板温度300℃でSi3N4膜９を形成する。
この後、例えばN2雰囲気中において400℃で23時間アニ
ールする。この結果、ａ−Si:H膜８中に多量（20原子
％）に含有されている水素がSiO2膜７を通して活性層を
構成する多結晶Si膜２中に拡散され、この水素によって
多結晶Si膜２が水素化される。またこのアニールの際、
ａ−Si:H膜８上に形成したSi3N4膜９は緻密な構造であ
るためこのSi3N4膜９が水素の外方拡散を阻止する働き
をし、このためａ−Si:H膜８中の水素は多結晶Si膜２中
に効果的に拡散される。
石英基板１上に多結晶Si膜２、SiO2から成るゲート絶縁
膜３、多結晶Siから成るゲート電極４、n+型のソース領
域５及びドレイン領域６並びに層間絶縁膜を構成するSi
O2膜７を形成した後、このSiO2膜７上に例えばグロー放
電分解法（プラズマCVD法）により基板温度250℃で例え
ば膜厚800Åのａ−Si:H膜（水素化アモルファスSi膜）
８を形成し、さらにこのａ−Si:H膜８上にプラズマCVD
法により例えば基板温度300℃でSi3N4膜９を形成する。
この後、例えばN2雰囲気中において400℃で23時間アニ
ールする。この結果、ａ−Si:H膜８中に多量（20原子
％）に含有されている水素がSiO2膜７を通して活性層を
構成する多結晶Si膜２中に拡散され、この水素によって
多結晶Si膜２が水素化される。またこのアニールの際、
ａ−Si:H膜８上に形成したSi3N4膜９は緻密な構造であ
るためこのSi3N4膜９が水素の外方拡散を阻止する働き
をし、このためａ−Si:H膜８中の水素は多結晶Si膜２中
に効果的に拡散される。
上述のアニールによりａ−Si:H膜８から多結晶Si膜２に
供給された水素の量を評価するため、アニール前後につ
いてａ−Si:H膜８の赤外吸収スペクトルを測定した所、
第2A図及び第2B図に示すような結果が得られた。この第
2A図から明らかなように、アニール前の状態ではSi−Ｈ
の結合状態に対応する2000cm-1における吸収とSi−H2の
結合状態に対応する2090cm-1における吸収とが存在して
いて多量の水素が膜中に含まれていることがわかるが、
第2B図に示すように、アニール後においてはこれらの吸
収は殆ど消失し、従って水素が殆ど含まれていないこと
がわかる。このことは、ａ−Si:H膜８中の水素が殆ど全
て膜外に放出されて多結晶Si膜２中に多量の水素が拡散
されたことを意味する。なおアニール時間が23時間より
も短い場合においても上述とほぼ同様な結果が得られ
た。
供給された水素の量を評価するため、アニール前後につ
いてａ−Si:H膜８の赤外吸収スペクトルを測定した所、
第2A図及び第2B図に示すような結果が得られた。この第
2A図から明らかなように、アニール前の状態ではSi−Ｈ
の結合状態に対応する2000cm-1における吸収とSi−H2の
結合状態に対応する2090cm-1における吸収とが存在して
いて多量の水素が膜中に含まれていることがわかるが、
第2B図に示すように、アニール後においてはこれらの吸
収は殆ど消失し、従って水素が殆ど含まれていないこと
がわかる。このことは、ａ−Si:H膜８中の水素が殆ど全
て膜外に放出されて多結晶Si膜２中に多量の水素が拡散
されたことを意味する。なおアニール時間が23時間より
も短い場合においても上述とほぼ同様な結果が得られ
た。
このように、上述の実施例によれば、多結晶SiTFT上に
多量の水素を含有するａ−Si:H膜８を形成し、さらにこ
のａ−Si:H膜８上にSi3N4膜９を形成した状態でアニー
ルを行っているので、Si3N4膜９によって水素の外方拡
散を防止しつつａ−Si:H膜８中の水素を多結晶Si膜２中
に効果的に拡散させることができる。従って、この水素
によって多結晶Si膜２が水素化されて結晶粒界のトラッ
プ密度が減少する結果、多結晶Si膜２のμ、τ等の電気
的特性が向上され、従ってしきい値電圧Vth、実効移動
度μeff、弱反転特性等のデバイス特性も向上される。
多量の水素を含有するａ−Si:H膜８を形成し、さらにこ
のａ−Si:H膜８上にSi3N4膜９を形成した状態でアニー
ルを行っているので、Si3N4膜９によって水素の外方拡
散を防止しつつａ−Si:H膜８中の水素を多結晶Si膜２中
に効果的に拡散させることができる。従って、この水素
によって多結晶Si膜２が水素化されて結晶粒界のトラッ
プ密度が減少する結果、多結晶Si膜２のμ、τ等の電気
的特性が向上され、従ってしきい値電圧Vth、実効移動
度μeff、弱反転特性等のデバイス特性も向上される。
以上本発明の一実施例につき説明したが、本発明は上述
の実施例に限定されるものではなく、本発明の技術的思
想に基づく各種の変形が可能である。例えば、ａ−Si:H
膜８から多結晶Si膜２へ水素を拡散させるために行うア
ニールの温度は必要に応じて上述の実施例とは異なる温
度を用いることも可能である。しかし水素の拡散を効果
的に行うためにはアニール温度として350〜500℃の範囲
内の温度を用いるのが好ましく、350〜450℃の範囲内の
温度を用いるのがさらに好ましい。またアニール時間も
必要に応じて変更可能である。さらに、ａ−Si:H膜８や
Si3N4膜９の形成温度も上述の実施例とは異なる温度を
用いることも可能である。しかし、ａ−Si:H膜８の形成
温度は、多結晶Siが形成されてしまう温度である580℃
よりも十分に低い温度を用いることが好ましく、例えば
400℃以下の温度を用いるのが好ましい。またａ−Si:H
膜８は上述の実施例で用いたグロー放電分解法以外の方
法、例えばスパッタ法や光CVD法により形成してもよ
い。同様に、Si3N4膜９は例えば光CVD法により形成して
もよい。なおａ−Si:H膜８、Si3N4膜９等の膜厚も必要
に応じて種々の値を用いることが可能である。
の実施例に限定されるものではなく、本発明の技術的思
想に基づく各種の変形が可能である。例えば、ａ−Si:H
膜８から多結晶Si膜２へ水素を拡散させるために行うア
ニールの温度は必要に応じて上述の実施例とは異なる温
度を用いることも可能である。しかし水素の拡散を効果
的に行うためにはアニール温度として350〜500℃の範囲
内の温度を用いるのが好ましく、350〜450℃の範囲内の
温度を用いるのがさらに好ましい。またアニール時間も
必要に応じて変更可能である。さらに、ａ−Si:H膜８や
Si3N4膜９の形成温度も上述の実施例とは異なる温度を
用いることも可能である。しかし、ａ−Si:H膜８の形成
温度は、多結晶Siが形成されてしまう温度である580℃
よりも十分に低い温度を用いることが好ましく、例えば
400℃以下の温度を用いるのが好ましい。またａ−Si:H
膜８は上述の実施例で用いたグロー放電分解法以外の方
法、例えばスパッタ法や光CVD法により形成してもよ
い。同様に、Si3N4膜９は例えば光CVD法により形成して
もよい。なおａ−Si:H膜８、Si3N4膜９等の膜厚も必要
に応じて種々の値を用いることが可能である。
さらにまた、必要に応じて上述の実施例におけるａ−S
i:H膜８の代わりにａ−C:H膜やａ−SiC:H膜を用いるこ
とも可能である。このａ−C:H膜やａ−SiC:H膜を用いた
場合、これらの膜は高抵抗であるのでパッシベーション
膜として機能し、このためSiO2膜７を省略することが可
能となる。
i:H膜８の代わりにａ−C:H膜やａ−SiC:H膜を用いるこ
とも可能である。このａ−C:H膜やａ−SiC:H膜を用いた
場合、これらの膜は高抵抗であるのでパッシベーション
膜として機能し、このためSiO2膜７を省略することが可
能となる。
さらに、上述の実施例においては本発明を多結晶SiTFT
に適用した場合につき説明したが、水素含有量の少ない
ａ−Si:Hを活性層として用いたａ−Si:H TFT、さらには
活性層として多結晶Siやａ−Siを用いたその他の半導体
装置にも本発明を適用することが可能である。なお多結
晶Si膜等の膜厚が1000Å以上と厚い場合や粒界トラップ
密度がかなり大きい場合であっても本発明を適用するこ
とが可能である。
に適用した場合につき説明したが、水素含有量の少ない
ａ−Si:Hを活性層として用いたａ−Si:H TFT、さらには
活性層として多結晶Siやａ−Siを用いたその他の半導体
装置にも本発明を適用することが可能である。なお多結
晶Si膜等の膜厚が1000Å以上と厚い場合や粒界トラップ
密度がかなり大きい場合であっても本発明を適用するこ
とが可能である。
本発明に係る半導体装置の製造方法によれば、非晶質層
から拡散された水素によって半導体層を水素化すること
が可能となり、従って半導体層の電気的特性を向上さ
せ、半導体装置の特性を向上させることが可能となる。
から拡散された水素によって半導体層を水素化すること
が可能となり、従って半導体層の電気的特性を向上さ
せ、半導体装置の特性を向上させることが可能となる。
第１図は本発明の一実施例による多結晶SiTFTを示す断
面図、第2A図及び第2B図はそれぞれ第１図におけるａ−
Si:H膜のアニール前後の赤外吸収スペクトルを示すグラ
フ、第3A図及び第3B図はプラズマCVD法により形成され
たSi3N4膜のアニール前後の赤外吸収スペクトルを示す
グラフである。 なお図面に用いられた符号において、 １……石英基板 ２……多結晶Si膜 ４……ゲート電極 ５……ソース領域 ６……ドレイン領域 ７……SiO2膜 ８……ａ−Si:H膜 ９……Si3N4膜 である。
面図、第2A図及び第2B図はそれぞれ第１図におけるａ−
Si:H膜のアニール前後の赤外吸収スペクトルを示すグラ
フ、第3A図及び第3B図はプラズマCVD法により形成され
たSi3N4膜のアニール前後の赤外吸収スペクトルを示す
グラフである。 なお図面に用いられた符号において、 １……石英基板 ２……多結晶Si膜 ４……ゲート電極 ５……ソース領域 ６……ドレイン領域 ７……SiO2膜 ８……ａ−Si:H膜 ９……Si3N4膜 である。
Claims (1)
- 【請求項１】多結晶または非晶質の半導体層上に水素を
含有する非晶質層を形成し、次いで上記非晶質層上に水
素拡散阻止層を形成し、 この後熱処理を行うことにより上記非晶質層中の上記水
素を上記半導体層中に拡散させるようにした半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19667685A JPH0714066B2 (ja) | 1985-09-05 | 1985-09-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19667685A JPH0714066B2 (ja) | 1985-09-05 | 1985-09-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6255965A JPS6255965A (ja) | 1987-03-11 |
| JPH0714066B2 true JPH0714066B2 (ja) | 1995-02-15 |
Family
ID=16361739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19667685A Expired - Lifetime JPH0714066B2 (ja) | 1985-09-05 | 1985-09-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714066B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0960430A (ja) * | 1995-08-28 | 1997-03-04 | Eidai Co Ltd | 引き戸装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3583153B2 (ja) * | 1991-09-13 | 2004-10-27 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| JP3344072B2 (ja) * | 1994-03-31 | 2002-11-11 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
-
1985
- 1985-09-05 JP JP19667685A patent/JPH0714066B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0960430A (ja) * | 1995-08-28 | 1997-03-04 | Eidai Co Ltd | 引き戸装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6255965A (ja) | 1987-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5162892A (en) | Semiconductor device with polycrystalline silicon active region and hydrogenated passivation layer | |
| Sarace et al. | Metal-nitride-oxide-silicon field-effect transistors, with self-aligned gates | |
| KR920007786B1 (ko) | 전계효과형 트랜지스터의 제조방법 | |
| Hsieh et al. | Characteristics of low‐temperature and low‐energy plasma‐enhanced chemical vapor deposited SiO2 | |
| US4364779A (en) | Fabrication of semiconductor devices including double annealing steps for radiation hardening | |
| JP3348531B2 (ja) | 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法 | |
| JPH0714066B2 (ja) | 半導体装置の製造方法 | |
| EP0152624B1 (en) | Method of manufacturing a semiconductor device having a polycristalline silicon-active region. | |
| JPH02228042A (ja) | 薄膜半導体装置の製造方法 | |
| US5830802A (en) | Process for reducing halogen concentration in a material layer during semiconductor device fabrication | |
| JP2796049B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH02155273A (ja) | Ｍｏｓ電界効果トランジスタ | |
| JP2508601B2 (ja) | 電界効果型薄膜トランジスタ | |
| JP2945032B2 (ja) | 薄膜トランジスタの製法 | |
| JPH0656856B2 (ja) | 半導体装置の製造方法 | |
| JP3426163B2 (ja) | 液晶表示装置 | |
| JP3211302B2 (ja) | 窒化シリコン膜 | |
| JPH03185736A (ja) | 半導体装置の製造方法 | |
| JP2853143B2 (ja) | 半導体装置の製造方法 | |
| JP3426063B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3426164B2 (ja) | 液晶表示装置の製造方法 | |
| JP3075498B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| JP2629686B2 (ja) | 蓄積電荷の制御方法 | |
| JP3008929B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |