KR100641627B1 - 비정질 박막트랜지스터 및 그 제조방법 - Google Patents
비정질 박막트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR100641627B1 KR100641627B1 KR1020000041208A KR20000041208A KR100641627B1 KR 100641627 B1 KR100641627 B1 KR 100641627B1 KR 1020000041208 A KR1020000041208 A KR 1020000041208A KR 20000041208 A KR20000041208 A KR 20000041208A KR 100641627 B1 KR100641627 B1 KR 100641627B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- gate insulating
- film transistor
- silicon nitride
- amorphous silicon
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 42
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000010408 film Substances 0.000 claims abstract description 99
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 55
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 55
- 230000008021 deposition Effects 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 33
- 239000001257 hydrogen Substances 0.000 claims abstract description 33
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 33
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 230000001681 protective effect Effects 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 41
- 239000007789 gas Substances 0.000 claims description 15
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 10
- 230000015556 catabolic process Effects 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910021529 ammonia Inorganic materials 0.000 claims description 5
- 239000008096 xylene Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 3
- 239000012495 reaction gas Substances 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 39
- 239000004973 liquid crystal related substance Substances 0.000 description 31
- 238000002474 experimental method Methods 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000005984 hydrogenation reaction Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 비정질 실리콘 박막트랜지스터에 관한 것으로, 좀더 상세하게는 저온공정으로 식각률이 향상되며, 반응가스로 수소를 첨가함으로써 막질특성이 개선된 실리콘 질화막으로 이루어진 게이트 절연막 및 보호막을 포함하는 비정질 실리콘 박막트랜지스터의 제조방법에 관한 것이다.
종래에는, 게이트 절연막 및 보호막의 제조공정시 증착온도를 각각 300℃, 200℃ 이상에서 하는데, 상기 증착온도에서 형성된 실리콘 질화막은 10Å/sec 미만으로 식각률이 떨어지는 단점이 있었다.
본 발명에서는 상기 문제점을 해결하기 위해, 1,000sccm의 수소를 반응가스로 첨가하고, , 150℃ 이하의 저온공정하에서 증착하여, 200:1 BHF로 식각시 10Å/sec 이상의 식각률을 가지는 실리콘 질화막으로 이루어진 게이트 절연막 및 보호막을 포함하는 비정질 실리콘 박막트랜지스터를 제공하는 것이다.
즉, 본 발명에 의하면, 종래에 비해 실리콘 질화막의 식각률이 향상되어 전체 공정시간이 단축되며, 상기 공정과정에 수소를 첨가하여 상기 게이트 절연막 및 보호막의 막질개선을 꾀할 수 있으며, 저온공정이라 공정비용이 절감되고, 기판의 재료를 가벼운 플라스틱으로 대체할 수 있는 장점이 있다.
Description
도 1은 일반적인 액정 표시장치의 한 화소부에 해당하는 단면을 도시한 단면도.
도 2는 일반적으로 스위칭 소자로 쓰이는 박막트랜지스터의 단면을 도시한 단면도.
도 3은 실리콘 질화막(SiNx)의 증착온도(350℃, 230℃, 150℃)에 따른 식각률을 도시한 그래프.
도 4는 실리콘 질화막의 수소(H2) 유량에 따른 식각률을 도시한 그래프.
도 5는 실리콘 질화막의 증착온도(350℃, 230℃, 150℃)에 따른 항복전압값을 도시한 그래프.
본 발명은 액정 표시장치(Liquid Crystal Display ; LCD)에서 스위칭 소자로 사용되는 박막트랜지스터에 관한 것으로서, 좀더 상세하게는 저온공정으로 식각률이 향상되고, 수소첨가로 막질특성이 향상된 실리콘 질화막으로 이루어지는 게이트 절연막 및 보호막을 포함하는 비정질 실리콘 박막트랜지스터의 제조방법에 관한 것이다.
일반적으로 박막트랜지스터(Thin Film Transistor ; TFT)는 스위칭 소자로 널리 사용된다.
특히, 근래에 들어와 초박형의 액정 표시장치(LCD)의 스위칭 소자로 널리 쓰이는 박막트랜지스터는 대면적의 유리기판을 사용하여 제작할 수 있기 때문에, 가장 주목받고 있는 디바이스(device) 중의 하나이다.
일반적인 액정 표시장치의 구동원리와 상기 액정 표시장치에서 스위칭 소자로서 역할을 하는 박막트랜지스터의 기능을 살펴보면 다음과 같다.
액정 표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 상기 액정에 인위적으로 전기장을 인가하여 액정의 분자배열의 방향을 제어할 수 있다.
상기 액정은 광학적 이방성 즉, 액정의 분자의 장축과 단축의 빛에 대한 굴절률이 다르다. 따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재는 전술한 바 있는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화 소전극이 행렬 방식으로 배열된 능동행렬 액정 표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
일반적으로 액정 표시장치를 구성하는 기본적인 부품인 액정 패널의 구조를 살펴보면 다음과 같다.
도 1은 일반적인 액정 패널의 단면을 도시한 단면도이다.
액정 패널(20)은 여러 종류의 소자들이 형성된 두 장의 기판(2, 4)이 서로 대응되게 형성되어 있고, 상기 두 장의 기판(2, 4) 사이에 액정층(10) 주입된 형태로 위치하고 있다.
상기 액정 패널(20)에는 색상을 표현하는 컬러필터가 형성된 상부 기판(4)과 상기 액정층(10)의 분자 배열방향을 변환시킬 수 있는 스위칭 회로가 내장된 하부 기판(2)으로 구성된다.
상기 상부 기판(4)에는 색을 구현하는 컬러필터층(8)과, 상기 컬러필터층(8)을 덮는 공통전극(12)이 형성되어 있다. 상기 공통전극(12)은 액정(10)에 전압을 인가하는 한쪽전극의 역할을 한다.
상기 하부 기판(2)은 스위칭 역할을 하는 박막트랜지스터(S)와, 상기 박막트랜지스터(S)로부터 신호를 인가받고 상기 액정(10)으로 전압을 인가하는 다른 한쪽의 전극역할을 하는 화소전극(14)으로 구성된다.
그리고, 상기 상부 기판(4)과 하부 기판(2)의 사이에 주입되는 액정(10)의 누설을 방지하기 위해, 상기 상부 기판(4)과 하부 기판(2)의 가장자리에는 실란트(sealant : 6)로 봉인되어 있다.
일반적으로 액정 표시장치에 사용되는 박막트랜지스터의 구조는 역 스태거드(Inverted Staggered)형 구조가 많이 사용된다. 이는 구조가 가장 간단하면서도 성능이 우수하기 때문이다.
또한, 상기 역 스태거드형 박막트랜지스터는 채널부의 형성 방법에 따라 백 채널 에치형(back channel etch : EB)과 에치 스타퍼형(etch stopper : ES)으로 나뉘며, 그 제조 공정이 간단한 백 채널 에치형 구조의 박막트랜지스터에 관해 설명한다.
도 2는 일반적인 액정 표시장치에서 사용되는 백 채널 에치형 박막트랜지스터의 단면을 도시한 단면도이다.
도 2에 도시한 바와 같이 박막트랜지스터(S)는 기판(1)과, 상기 기판(1) 상에 형성된 게이트 전극(30)과, 상기 게이트 전극(30)을 덮는 형태로 기판(1)의 전면에 형성된 게이트 절연막(32)과, 상기 게이트 전극(30)을 포함한 게이트 절연막(32) 상에 형성된 액티브층(34)과, 상기 게이트 전극(30)의 양 자장자리 일부와 소정의 겹침 길이로 각각 오버랩된 소스 및 드레인 전극(38, 40)과, 상기 액티브층(34)과 상기 소스 및 드레인 전극(38, 40) 사이에 형성된 옴익 접촉층(36)으로 구성되며, 상기 소스 및 드레인 전극(38, 40)상에는 액티브층(34)을 보호하기 위해 보호막(42)을 형성한다.
능동 행렬 액정 표시장치의 동작에 중요한 게이트 전극(30)에 사용되는 금속은 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있다.
그리고, 상기 게이트 절연막(32)은 350 oC 이하에서 증착(deposition)이 가능하고, 절연특성이 우수한 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2) 등이 주로 쓰인다.
또한, 상기 액티브층(34)은 상기 게이트 절연막(32)과 마찬가지로 저온에서 증착 가능한 수소화 비정질 실리콘(a-Si:H)이 주로 사용된다.
그리고, 상기 옴익 접촉층(36)은 상기 액티브층(34)의 증착 후에, 3족 또는 5족의 도핑원소인 붕소(B) 또는 인(P)이 함유된 가스를 혼합하여 형성하며, 일반적인 액정 표시장치에서는 인(P)이 함유된 가스인 포스핀(PH3)을 첨가하며 형성된 n+ 비정질 실리콘(n+ a-Si:H)을 사용한다.
그다음, 상기 소스 및 드레인 전극(38, 40)은 크롬(Cr) 또는 몰리브덴(Mo) 등의 단일 금속을 사용한다.
그리고, 상기 보호막(42)은 액티브층(34)의 불안정한 에너지 상태 및 식각시 발생하는 잔류물질에 의해 박막트랜지스터 특성에 나쁜 영향을 끼칠 수 있으므로 무기질의 실리콘 질화막(SiNx)이나 유기질의 BCB(Benzocyclobutene)등으로 형성한다.
상기 보호막(42)은 높은 광투과율과 내습 및 내구성이 있는 물질의 특성을 요구한다.
상술한 바와 같이 종래의 액정 표시장치에 사용되는 스위칭 소자인 박막트랜 지스터는 게이트 전극(30) 이외에도 게이트 절연막(32)과 액티브층(34)과 옴익 접촉층(36) 등의 반도체막이 증착되어 형성된다.
이하, 일반적인 비정질 실리콘 박막트랜지스터의 제조방법을 설명하면 다음과 같다.
게이트 절연막(32), 액티브층(34), 옴익 접촉층(36), 보호막(42)은 동일한 증착장비(예를 들면, PECVD)에서 증착되게 된다.
참고로, 게이트 전극(30), 소스 및 드레인 전극(38, 40)과 같은 금속물질은 별도의 스퍼터링(sputtering)장비에서 증착되게 된다.
PECVD(Plasma Enhanced Chemical Vapor Deposition)는 화학증기를 진공상태의 챔버(chamber)에 주입하고, 전장을 형성하여 플라즈마(plasma)를 유도하는 장치로 구성되는데, 전장에 의해 높은 에너지를 얻은 전자가 중성상태의 가스분자와 충돌하여 가스분자를 분해하고, 이 분해된 가스원자가 기판에 부착되는 반응을 이용하여 박막을 증착하는 공정이다.
그러면, 상기 PECVD법에 의한, 비정질 실리콘 박막트랜지스터의 게이트 절연막, 기능성 박막(불순물 반도체층, 옴익 접촉층), 보호막의 제조방법에 관해서 설명하기로 하겠다.
상기 게이트 절연막(32)을 증착할 때에는 암모니아(NH3), 질소(N2), 싸일렌(SiH4) 등의 혼합가스를 증착장비의 내부에 인입시키고, 플라즈마상태에서 상기 혼합가스를 분해하여 실리콘 질화막(SiNx)을 형성한다.
이때, 상기 게이트 절연막 증착온도는 일반적으로 300℃ 이상으로 한다.
그리고, 액티브층(34)을 형성할 때에는 상기 게이트 절연막(32)을 형성할 때 사용한 혼합가스인 암모니아(NH3)와 질소(N2)가스를 펌핑하고, 수소(H2)를 첨가하여 최종적으로 싸일렌(SiH4), 수소(H2) 가스만을 가지고 액티브층인 순수 비정질 실리콘(a-Si:H)을 형성한다.
이후, 옴익 접촉층(36)은 상기 액티브층(34)의 형성시 사용한 혼합가스(싸일렌(SiH4) + 수소(H2))에 5족 원소인 포스핀(PH3)을 소량 첨가하여 n+
성질의 불순물 비정질 실리콘(n+ a-Si:H)을 형성한다.
일반적으로 상기 액티브층(34)은 수소(H)를 함유한다.
비정질 실리콘 박막트랜지스터에서의 정적인 특성은 국재상태(density of state)에 의해 결정되어진다. 실리콘 원자 주변에 국재화된 잉여전하가 있을 때, 잉여전하까지 포함하여 외각의 전자 수는 5이고 8-N 룰(rule)에 따라 결합수는 3이 되어 댕글링 본드가 생성된다. 따라서, 국재화된 잉여전하가 상기 비정질 실리콘의 에너지 밴드내에 존재할 때, 결합에너지와 댕글링 본드는 수소에 의해 안정화된다.
일반적으로, 상기 보호막(42)을 증착할 때는 상기 게이트 절연막(32)과 마찬가지로, 암모니아(NH3), 질소(N2), 싸일렌(SiH4) 등의 혼합가스를 증착장비의 내부에 인입시키고, 플라즈마(Plasma) 상태에서 상기 혼합가스를 분해하여 실리콘 질화막(SiNx)을 형성하며, 이때 상기 실리콘 질화막으로 이루어진 보호막의 증착온 도는 일반적으로 200℃ 이상으로 한다.
상술한 비정질 실리콘 박막트랜지스터의 제조방법에 있어서, 상기 증착온도에서 형성된 실리콘 질화막은 식각공정에서 시간이 지연되는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위해, 상기 게이트 절연막 및 보호막으로 사용되는 실리콘 질화막의 식각률의 향상과 막질특성이 개선된 비정질 실리콘 박막트랜지스터의 제조방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위해, 본 발명에서는 기판상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극이 형성된 기판을 증착장비 내에 장착하여, 암모니아(NH3), 질소(N2), 싸일렌(SiH4)과 900~1,000sccm 수소를 함께 인입하는 단계와; 상기 혼합가스가 인입된 증착장비의 내부에 플라즈마를 형성하여, 100~150℃의 증착온도하에서 상기 기판 상에 실리콘 질화막(SiNx)을 증착하여 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막상에 순수 비정질 실리콘(a-Si:H)와 불순물 비정질 실리콘(n+ a-Si:H)을 연속증착하여 액티브층을 형성하는 단계와; 상기 액티브층 상에 소정간격 이격된 소스 및 드레인 전극을 별도의 증착장비에서 증착하는 단계와; 상기 소스 및 드레인 전극상에 상기 액티브층과 접하며, 상기 게이트 절연 막과 동일한 장비내에서 동일한 물질로 동일한 공정을 거쳐 보호막을 형성하는 단계를 포함하는 비정질 실리콘 박막트랜지스터의 제조방법을 제공한다.
또한, 본 발명의 다른 특징에서는, 비정질 실리콘 박막트랜지스터의 제조방법에 의해 제조된 비정질 실리콘 박막트랜지스터를 제공하며, 상기 비정질 실리콘 박막트랜지스터의 게이트 절연막과 보호막의 항복전압값은 7.0~8.5 MV/cm이고, 상기 게이트 절연막과 보호막은 200:1 BHF 습식식각용액으로 식각시 15~10Å/sec의 식각률값을 가지는 것을 특징으로 한다.
이하, 본 발명의 구체적인 실시예를 들어 설명하면 다음과 같다.
실시예
본 발명에 따른 실리콘 질화막 형성방법은 1,000sccm의 수소를 반응가스로 증장장비내에 인입하여, 150℃의 증착온도에서 형성하는 것으로, 상기 실리콘 질화막은 200:1 BHF습식식각용액으로 식각시 10Å/sec이상의 식각률을 가진다.
이와 같은 실리콘 질화막의 특성은, 이하 세가지 실험을 통해 얻을 수 있다.
1) 실리콘 질화막의 증착온도에 따른 식각률
2) 실리콘 질화막의 수소유량에 따른 식각률
3) 실리콘 질화막의 증착온도에 따른 항복전압값
상기 실험은, 실리콘 질화막의 막질특성이, 상기 실리콘 질화막의 증착온도가 낮을 수록 식각률이 증가하고, 반응가스로 첨가하는 수소유량이 증가할수록 식각률이 감소되며, 상기 증착온도에 관계없이 항복전압값이 일정함을 보여 준다.
즉, 본 발명에서는 저온공정에서 일정량의 수소를 첨가하여, 막질특성을 개 선하면서도 종래에 비해 식각률이 향상된 실리콘 질화막을 포함하는 비정질 실리콘 박막트랜지스터를 제공하는 것이다.
이하, 상기 상술한 실리콘 질화막의 특성을 1), 2), 3)으로 나눈 세가지 실험방법을 통해서 상세히 설명하도록 하겠다.
1) 실리콘 질화막의 증착온도에 따른 식각률
상기 실리콘 질화막의 증착온도는 150℃, 230℃, 350℃로써, 상기 각각의 증착온도에서 형성된 실리콘 질화막을 20:1 BHF(Buffered HydroFluoric acid)식각용액으로 습식식각시 나타나는 식각률에 관한 실험이다.
상기 20 : 1 BHF의 20 : 1은 NH4F : HF가 각각 20 : 1 중량%임을 의미하며, 상기 20 : 1 BHF 용액에는 NH4HF2(NH4F+HF)가 6.8 중량%가 포함되어 있다.
상기 BHF는 일반적으로 실리콘 질화막의 식각률을 평가를 하는 습식식각용액으로서, 상기 실리콘 질화막을 건식습각방식으로 식각하게 되면, 증착온도에 따른 상기 실리콘 질화막의 막질특성을 정확하게 구별하기가 힘들다.
이하, 1) 실험의 결과는 도 3의 그래프를 통해 도시하였다.
상기 도 3에서 도시한 바와 같이, 실리콘 질화막의 증착온도가 350℃일때의 식각률은 1Å/sec미만이고, 230℃일때는 10Å/sec미만이고, 150℃일때는 2,000Å/sec이상을 나타낸다.
상기 그래프에서 보면, 실리콘 질화막의 증착온도 150℃일때, 식각률이 상당히 높아짐을 알 수 있는데, 상기 효과는 실리콘 질화막의 결합력이 저온에서 약해 지기 때문에 발생하는 것이다.
2) 실리콘 질화막의 수소 유량에 따른 식각률
2)에서는, 실리콘 질화막의 증착온도는 150℃로 동일하게 하고, 반응가스에 첨가하는 수소유량을 달리하여 실험해 보았다.
상기 수소유량은 0sccm, 500sccm, 1,000sccm으로, 상기 각각의 수소유량에 따라 형성된 실리콘 질화막의 식각소요시간을 20sec, 30sec, 40sec로 달리하여 식각률을 측정하였다.
또한, 상기 실리콘 질화막의 습식식각용액으로는, 20:1 BHF를 10배 희석한 200:1 BHF (NH4HF2 : D.I(DeIonized water)=0.68:99.32)을 사용하였다.
도 4는 상기 2)의 수소유량에 따른 식각률을 도시한 그래프이다.
도시한 바와 같이, 실리콘 질화막의 반응가스로 수소를 추가로 유입함에 있어서, 상기 수소유량을 0sccm, 500sccm으로 하고, 식각소요시간을 20sec, 30sec, 40sec로 할 경우 각각의 식각률은 30~40Å/sec, 20~25Å/sec을 나타내고, 수소유량을 1,000sccm로 했을 경우에는 , 식각소요시간에 관계없이 약 15Å/sec의 동일한 식각률이 나왔다.
즉, 도시한 바와 같이, 상기 실시예 2, 비교예 2의 조건하에서 수소량을 증가할 경우, 실리콘 질화막의 식각률은 저하됨을 알 수 있다.
상기 식각률의 저하현상은 실리콘 질화막 형성공정에 수소가 추가됨으로써, 상기 수소가 실리콘에 존재하는 댕글링 결합을 없애고 상기 실리콘과 결합되므로서, 상기 실리콘 질화막의 막질 밀도가 높아지는 것이다.
즉, 수소의 추가로 실리콘 질화막의 막질 밀도가 높아지면, 식각속도는 느려지나, 150℃의 저온증착공정에서는 수소 유량을 1,000sccm으로 유지하여 상기 실리콘 질화막의 막질 밀도도 높이면서, 식각률도 10Å이상으로 유지할 수 있다.
3) 실리콘 질화막의 증착온도에 따른 항복전압
3)에서는 수소 유량은 1,000sccm으로 동일하게 하고, 증착온도를 150℃, 230℃, 350℃로 달리하여, 항복전압값을 측정하는 실험이다.
상기 3)의 실험결과는 도 5의 그래프로 도시하였다.
도시한 바와 같이, 실리콘 질화막의 증착온도가 350℃, 230℃일때의 항복전압값은 각각 7.7~8.0 MV/cm을 나타냈고, 150℃일때는 약 7.8MV/cm를 나타냈다.
즉, 150℃하에서 반응가스로 첨가하는 수소유량을 1,000sccm으로 하여 증착한 실리콘 질화막의 항복전압값이 종래의 증착온도에서의 항복전압값과 별차이가 없다는 것은, 상기 150℃하에서 증착된 실리콘 질화막의 절연막으로의 특성이 양호하다는 것을 의미한다.
즉, 상기 1), 2), 3)의 실험결과를 통해, 실리콘 질화막은 저온공정에서 식각률이 향상되나, 수소 유량을 높이면 식각률이 낮아지므로, 상기 실리콘 질화막의 막질특성을 이용하여, 식각률도 향상되고, 수소첨가로 막질특성이 향상될 수 있는 증착온도와 수소유량을 결정하는 것이 중요하다.
즉, 본 발명의 비정질 실리콘 박막트랜지스터는 상기 실리콘 질화막의 막질특성을 이용하여 제조하는 것으로, 상기 실리콘 질화막은 반응가스로 1,000sccm의 수소를 첨가하여 150℃의 저온에서 형성한 다음, 200:1 BHF 습식식각시, 종래보다 향상된 10Å/sec이상의 식각률을 가진다.
상술한 바와 같이, 본 발명에 의한 비정질 실리콘 박막트랜지스터의 제조방법에 대해서 이상에서 설명한 것은 본 발명에 따른 비정질 실리콘 박막트랜지스터의 제조방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
상술한 바와 같이 본 발명의 실시예를 통해 본 발명의 비정질 실리콘 박막트랜지스터의 제조방법은 다음과 같은 효과를 가진다.
첫째, 저온공정에서 게이트 절연막 및 보호막을 형성할 수 있어, 공정 코스트를 낮출 수 있다.
둘째, 저온공정하에서 반응가스로서 수소를 첨가하여, 실리콘 질화막의 막질특성을 향상시킬 수 있어, TFT의 안전성을 향상시킬 수 있다.
세째, 저온공정하에서 실리콘 질화막은 식각률이 높아져, 상기 수소첨가로 인해 식각속도가 느려지는 것을 보완할 수 있다.
넷째, 저온공정으로 하면, 기판을 가벼운 플라스틱소재로 대체하는 것이 가능하다.
Claims (3)
- 기판상에 게이트 전극을 형성하는 단계와;상기 게이트 전극이 형성된 기판을 증착장비 내에 장착하여, 암모니아(NH3), 질소(N2), 싸일렌(SiH4)과 900~1,000sccm 수소를 함께 인입하는 단계와;상기 혼합가스가 인입된 증착장비의 내부에 플라즈마를 형성하여, 100~150℃의 증착온도하에서 상기 기판 상에 실리콘 질화막(SiNx)을 증착하여 게이트 절연막을 형성하는 단계와;상기 게이트 절연막상에 순수 비정질 실리콘(a-Si:H)와 불순물 비정질 실리콘(n+ a-Si:H)을 연속증착하여 액티브층을 형성하는 단계와;상기 액티브층 상에 소정간격 이격된 소스 및 드레인 전극을 별도의 증착장비에서 증착하는 단계와;상기 소스 및 드레인 전극상에 상기 액티브층과 접하며, 상기 게이트 절연막과 동일한 장비내에서 동일한 물질로 동일한 공정을 거쳐 보호막을 형성하는 단계를 포함하는 비정질 실리콘 박막트랜지스터의 제조방법.
- 제 1 항의 비정질 실리콘 박막트랜지스터의 제조방법에 의해 제조된 비정질 실리콘 박막트랜지스터.
- 제 2 항에 있어서,상기 비정질 실리콘 박막트랜지스터의 게이트 절연막과 보호막의 항복전압값은 7.0~8.5 MV/cm이고, 상기 게이트 절연막과 보호막은 200:1 BHF 습식식각용액으로 식각시 15~10Å/sec의 식각률값을 가지는 비정질 실리콘 박막트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000041208A KR100641627B1 (ko) | 2000-07-19 | 2000-07-19 | 비정질 박막트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000041208A KR100641627B1 (ko) | 2000-07-19 | 2000-07-19 | 비정질 박막트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020007766A KR20020007766A (ko) | 2002-01-29 |
| KR100641627B1 true KR100641627B1 (ko) | 2006-11-02 |
Family
ID=19678646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000041208A KR100641627B1 (ko) | 2000-07-19 | 2000-07-19 | 비정질 박막트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100641627B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162001A (ja) * | 1993-12-03 | 1995-06-23 | Asahi Glass Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JPH07273347A (ja) * | 1994-03-31 | 1995-10-20 | Sony Corp | 薄膜トランジスタおよびその製造方法 |
| JPH08148690A (ja) * | 1994-11-25 | 1996-06-07 | Sharp Corp | 薄膜トランジスタおよび半導体膜の製造方法 |
| JPH09139504A (ja) * | 1995-11-14 | 1997-05-27 | Sharp Corp | コプラナ型薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置 |
| KR20010002981A (ko) * | 1999-06-19 | 2001-01-15 | 구본준 | 수소화 비정질실리콘 박막트랜지스터의 저온 제조방법 |
-
2000
- 2000-07-19 KR KR1020000041208A patent/KR100641627B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162001A (ja) * | 1993-12-03 | 1995-06-23 | Asahi Glass Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JPH07273347A (ja) * | 1994-03-31 | 1995-10-20 | Sony Corp | 薄膜トランジスタおよびその製造方法 |
| JPH08148690A (ja) * | 1994-11-25 | 1996-06-07 | Sharp Corp | 薄膜トランジスタおよび半導体膜の製造方法 |
| JPH09139504A (ja) * | 1995-11-14 | 1997-05-27 | Sharp Corp | コプラナ型薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置 |
| KR20010002981A (ko) * | 1999-06-19 | 2001-01-15 | 구본준 | 수소화 비정질실리콘 박막트랜지스터의 저온 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020007766A (ko) | 2002-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100338125B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US6566174B1 (en) | Thin-film transistor elements and methods of making same | |
| US7095460B2 (en) | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same | |
| US8022411B2 (en) | Thin-film transistor display panel and method of fabricating the same | |
| TWI478355B (zh) | 薄膜電晶體 | |
| JPH11121761A (ja) | 薄膜トランジスタ | |
| JPH11284195A (ja) | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 | |
| US20070155035A1 (en) | Method of fabricating a thin film transistor and manufacturing equipment | |
| US8067768B2 (en) | Thin-film transistor display panel including an oxide active layer and a nitrogen oxide passivation layer, and method of fabricating the same | |
| US9048322B2 (en) | Display substrate and method of manufacturing the same | |
| JPS61244068A (ja) | 薄膜トランジスタ | |
| CN105261654A (zh) | 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示面板 | |
| US20020177283A1 (en) | Method of forming polycrystalline silicon fo liquid crystal display device | |
| KR100641627B1 (ko) | 비정질 박막트랜지스터 및 그 제조방법 | |
| GB2315158A (en) | Thin film transistor | |
| KR20070040035A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR100379566B1 (ko) | 액정표시장치 제조방법 | |
| KR20010002981A (ko) | 수소화 비정질실리콘 박막트랜지스터의 저온 제조방법 | |
| KR100790934B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR102145978B1 (ko) | 어레이기판 및 이의 제조방법 | |
| KR100202232B1 (ko) | 액정표시장치의 제조방법 및 액정표시장치의 구조 | |
| KR100237004B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR20020088454A (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| JPH06281923A (ja) | 液晶表示装置 | |
| KR100658064B1 (ko) | 박막 트랜지스터의 액정표시소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140918 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |