JPH07162001A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH07162001A JPH07162001A JP30406393A JP30406393A JPH07162001A JP H07162001 A JPH07162001 A JP H07162001A JP 30406393 A JP30406393 A JP 30406393A JP 30406393 A JP30406393 A JP 30406393A JP H07162001 A JPH07162001 A JP H07162001A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- gate insulating
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 薄膜トランジスタの高い電界効果移動度を実
現しながら、成膜所要時間を小さくする。 【構成】 ゲート上に水素含有量の少ない第１のゲート
絶縁膜６と、その上に水素含有量の多い第２のゲート絶
縁膜７と、その上に低いデポレートで形成された界面準
位の少ない第１の非晶質シリコン膜９と、その上に高速
成膜された第２の非晶質シリコン膜１０が形成された薄
膜トランジスタ。
現しながら、成膜所要時間を小さくする。 【構成】 ゲート上に水素含有量の少ない第１のゲート
絶縁膜６と、その上に水素含有量の多い第２のゲート絶
縁膜７と、その上に低いデポレートで形成された界面準
位の少ない第１の非晶質シリコン膜９と、その上に高速
成膜された第２の非晶質シリコン膜１０が形成された薄
膜トランジスタ。
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタおよび
その製造方法に関し、特に液晶表示装置に用いられる薄
膜トランジスタ及びその製造方法に関するものである。
その製造方法に関し、特に液晶表示装置に用いられる薄
膜トランジスタ及びその製造方法に関するものである。
【０００２】
【従来の技術】図４に、従来の液晶表示装置を用いる薄
膜トランジスタの構造断面図を示す。図５はその等価回
路、図６は平面図であり、図４は図６のＸ−Ｘ断面図で
ある。ガラス基板１上に形成されたゲート電極５、画素
電極４が、その上にゲート絶縁膜の窒化珪素膜７が，そ
の上にソースバスライン１７が形成されている。このゲ
ート絶縁膜７上にノンドープの非晶質シリコン膜９、更
にその上にチャネル保護膜の窒化珪素膜１０のパターン
が、更にその上にＰをドープした非晶質シリコン膜１１
と、その上にソース電極１２及びドレイン電極１３が形
成されており、その上に保護膜１４が形成されている。
膜トランジスタの構造断面図を示す。図５はその等価回
路、図６は平面図であり、図４は図６のＸ−Ｘ断面図で
ある。ガラス基板１上に形成されたゲート電極５、画素
電極４が、その上にゲート絶縁膜の窒化珪素膜７が，そ
の上にソースバスライン１７が形成されている。このゲ
ート絶縁膜７上にノンドープの非晶質シリコン膜９、更
にその上にチャネル保護膜の窒化珪素膜１０のパターン
が、更にその上にＰをドープした非晶質シリコン膜１１
と、その上にソース電極１２及びドレイン電極１３が形
成されており、その上に保護膜１４が形成されている。
【０００３】次に、この装置の動作を説明する。ソース
電極１３とドレイン電極１４間に電圧が印加されている
場合、ゲート電極に印加された電圧がある閾値をこえる
と、ノンドープ非晶質シリコン膜９のソース，ドレイン
間にチャネルが形成されこのチャネルを通じて電流が流
れる。上記のＰドープ非晶質シリコン層は、ソース，ド
レイン電極１３、１４とノンドープ非晶質シリコン層間
のオーミック接続のためのものである。又チャネル保護
膜１０は電流の路となるノンドープ非晶質シリコン層を
ソース，ドレイン間の分離のエッチングの際の損傷から
守り、膜質を保護するためのものである。
電極１３とドレイン電極１４間に電圧が印加されている
場合、ゲート電極に印加された電圧がある閾値をこえる
と、ノンドープ非晶質シリコン膜９のソース，ドレイン
間にチャネルが形成されこのチャネルを通じて電流が流
れる。上記のＰドープ非晶質シリコン層は、ソース，ド
レイン電極１３、１４とノンドープ非晶質シリコン層間
のオーミック接続のためのものである。又チャネル保護
膜１０は電流の路となるノンドープ非晶質シリコン層を
ソース，ドレイン間の分離のエッチングの際の損傷から
守り、膜質を保護するためのものである。
【０００４】図４により従来の薄膜トランジスタの製造
方法を説明する。図４に示すようにガラス基板１上にス
パッタ法によりＩＴＯ膜（インジウムティンオキサイ
ド）を成膜しこれをフォトエッチング法でパターニング
して画素電極４を又、スパッタ法でＣｒを成膜し、これ
をパターニングしてゲート電極５を形成する。又、次
に、ＣＶＤ法によりゲート絶縁膜の窒化珪素７、ノンド
ープの非晶質シリコン膜９、チャネル保護膜１１のＳｉ
Ｎを成膜する。
方法を説明する。図４に示すようにガラス基板１上にス
パッタ法によりＩＴＯ膜（インジウムティンオキサイ
ド）を成膜しこれをフォトエッチング法でパターニング
して画素電極４を又、スパッタ法でＣｒを成膜し、これ
をパターニングしてゲート電極５を形成する。又、次
に、ＣＶＤ法によりゲート絶縁膜の窒化珪素７、ノンド
ープの非晶質シリコン膜９、チャネル保護膜１１のＳｉ
Ｎを成膜する。
【０００５】ゲート絶縁膜７は、成膜温度３００℃〜３
５０℃、高周波電力０．２〜０．４Ｗ／ｃｍ2、圧力１
３０〜１６０Ｐａで、成膜ガスにＮ2、ＳｉＨ4、ＮＨ3
の混合ガスを用い、ＮＨ3／ＳｉＨ4流量比を０．５〜２
として窒化珪素膜を３０００〜５０００オングストロー
ム成膜する。
５０℃、高周波電力０．２〜０．４Ｗ／ｃｍ2、圧力１
３０〜１６０Ｐａで、成膜ガスにＮ2、ＳｉＨ4、ＮＨ3
の混合ガスを用い、ＮＨ3／ＳｉＨ4流量比を０．５〜２
として窒化珪素膜を３０００〜５０００オングストロー
ム成膜する。
【０００６】次に上記絶縁膜７上にノンドープ非晶質シ
リコン膜１０を、成膜温度２５０〜２８０℃、高周波電
力０．０１〜０．０３Ｗ／ｃｍ2、圧力８０〜１６０Ｐ
ａで、成膜ガスにＳｉＨ4、Ｈ2の混合ガスを用いて５０
０〜２０００オングストローム成膜する。
リコン膜１０を、成膜温度２５０〜２８０℃、高周波電
力０．０１〜０．０３Ｗ／ｃｍ2、圧力８０〜１６０Ｐ
ａで、成膜ガスにＳｉＨ4、Ｈ2の混合ガスを用いて５０
０〜２０００オングストローム成膜する。
【０００７】上記非晶質シリコン膜上にＣＶＤ法により
成膜温度３００℃で窒化珪素膜によるチャネル保護膜１
１を形成し、これをＲＩＥ（反応性イオンエッチング）
法によりコンタクトホール１８を形成する。
成膜温度３００℃で窒化珪素膜によるチャネル保護膜１
１を形成し、これをＲＩＥ（反応性イオンエッチング）
法によりコンタクトホール１８を形成する。
【０００８】次にチャネル保護膜１１の上にＰをドープ
した非晶質シリコン膜１２をＣＶＤ法により成膜温度２
５０〜２８０℃で成膜後、ＲＩＥ法によりコンタクトホ
ール１９，２０を形成し、この上にスパッタ法によりＡ
ｌ−Ｓｉ−Ｃｕ膜１３，１４を成膜し、その後ＲＩＥ法
により上記Ａｌ−Ｓｉ−Ｃｕ膜及びＰドープ非晶質シリ
コン膜１２をパターニングしてソース電極１３及びドレ
イン電極１４を形成する。
した非晶質シリコン膜１２をＣＶＤ法により成膜温度２
５０〜２８０℃で成膜後、ＲＩＥ法によりコンタクトホ
ール１９，２０を形成し、この上にスパッタ法によりＡ
ｌ−Ｓｉ−Ｃｕ膜１３，１４を成膜し、その後ＲＩＥ法
により上記Ａｌ−Ｓｉ−Ｃｕ膜及びＰドープ非晶質シリ
コン膜１２をパターニングしてソース電極１３及びドレ
イン電極１４を形成する。
【０００９】最後にこの上に、ＣＶＤ法により成膜温度
３００〜３５０℃、高周波電力０．２〜０．４Ｗ／ｃｍ
2、圧力１３０〜１６０Ｐａで成膜ガスにＳｉＨ4、ＮＨ
3、Ｎ2の混合ガスを用いて成膜する。
３００〜３５０℃、高周波電力０．２〜０．４Ｗ／ｃｍ
2、圧力１３０〜１６０Ｐａで成膜ガスにＳｉＨ4、ＮＨ
3、Ｎ2の混合ガスを用いて成膜する。
【００１０】
【発明が解決しようとする課題】（１）従来の薄膜トラ
ンジスタは上記の様に構成されているが、ゲート絶縁膜
の窒化膜珪素膜はＣＶＤ法により単層成膜されている。
高電界効果移動度をうるためには上記ゲート絶縁膜中の
含有水素量を多くする必要があった。これは、ノンドー
プ非晶質シリコン膜９の電界効果移動度が、ゲート絶縁
膜７との界面における欠陥準位の影響を大きく受けるた
め、窒化珪素膜中の含有水素量を多くすることにより非
晶質シリコン膜９のダングリングボンド欠陥をゲート絶
縁膜の中の水素により補償して界面準位を減らすためで
ある。図７ａに窒化珪素成膜における材料ガスＮＨ3／
ＳｉＨ4流量比と電界効果移動度の関係を示し、又図７
ｂに窒化珪素成膜におけるＮＨ3／ＳｉＨ4流量比に対す
るフーリエ変換赤外分光法で求めた窒化珪素膜７中のＳ
ｉ−Ｈ結合数、あるいはＮ−Ｈ結合による単位体積当た
りの水素量（ＩSi-H，ＩN-H）の関係を示す。
ンジスタは上記の様に構成されているが、ゲート絶縁膜
の窒化膜珪素膜はＣＶＤ法により単層成膜されている。
高電界効果移動度をうるためには上記ゲート絶縁膜中の
含有水素量を多くする必要があった。これは、ノンドー
プ非晶質シリコン膜９の電界効果移動度が、ゲート絶縁
膜７との界面における欠陥準位の影響を大きく受けるた
め、窒化珪素膜中の含有水素量を多くすることにより非
晶質シリコン膜９のダングリングボンド欠陥をゲート絶
縁膜の中の水素により補償して界面準位を減らすためで
ある。図７ａに窒化珪素成膜における材料ガスＮＨ3／
ＳｉＨ4流量比と電界効果移動度の関係を示し、又図７
ｂに窒化珪素成膜におけるＮＨ3／ＳｉＨ4流量比に対す
るフーリエ変換赤外分光法で求めた窒化珪素膜７中のＳ
ｉ−Ｈ結合数、あるいはＮ−Ｈ結合による単位体積当た
りの水素量（ＩSi-H，ＩN-H）の関係を示す。
【００１１】しかし、図８に示す窒化珪素膜中の単位体
積当たりの水素量ＩN-Hと窒化珪素膜のドライエッチン
グレートとの関係からＩN-Hがある値以上大きくなる
と、窒化珪素膜のドライエッチングレートは急激に大き
くなり、非晶質シリコン膜９，１１をドライエッチング
をするときに、窒化珪素膜に対する非晶質シリコン膜
９，１１のエッチング選択比がとれなくなる。エッチン
グ選択比がとれないと、非晶質シリコン膜９，１１をパ
ターニングする時に下地のゲート絶縁膜の窒化珪素膜が
オーバーエッチングされる。従って下地のゲート絶縁膜
の窒化珪素膜７が薄くなり、かつ膜厚分布が大きくな
る。又ピンホール発生の原因にもなり得る。
積当たりの水素量ＩN-Hと窒化珪素膜のドライエッチン
グレートとの関係からＩN-Hがある値以上大きくなる
と、窒化珪素膜のドライエッチングレートは急激に大き
くなり、非晶質シリコン膜９，１１をドライエッチング
をするときに、窒化珪素膜に対する非晶質シリコン膜
９，１１のエッチング選択比がとれなくなる。エッチン
グ選択比がとれないと、非晶質シリコン膜９，１１をパ
ターニングする時に下地のゲート絶縁膜の窒化珪素膜が
オーバーエッチングされる。従って下地のゲート絶縁膜
の窒化珪素膜７が薄くなり、かつ膜厚分布が大きくな
る。又ピンホール発生の原因にもなり得る。
【００１２】（２）従来の薄膜トランジスタにおけるノ
ンドープ非晶質シリコン膜９は図４に示されている単層
成膜されており、例えば０．８ｃｍ2／Ｖ・Ｓ以上の高
電界効果移動度をうるためには図９に示すノンドープ非
晶質シリコン膜中のＳｉ−Ｈ2結合数／Ｓｉ−Ｈ結合数
に対する電界効果移動度の関係、或いは図１０ａに示す
ＣＶＤ法における成膜時の高周波電力とノンドープ非晶
質シリコン膜中のＳｉ−Ｈ2結合数／Ｓｉ−Ｈ結合数と
の関係、或いは図１０ｂに示すＣＶＤ法の材料ガスＨ2
／ＳｉＨ4流量比とノンドープ非晶質シリコン膜中のＳ
ｉ−Ｈ2結合数／Ｓｉ−Ｈ結合数の関係で示されるよう
にＳｉＨ2結合数／Ｓｉ−Ｈ結合数を０．０５以下と小
さくする必要がある。従って、ノンドープ非晶質シリコ
ン膜９を低高周波電力あるいはＨ2／ＳｉＨ4流量比を大
きくして、低いデポレートの成膜条件で長い成膜時間で
成膜することが必要であった。
ンドープ非晶質シリコン膜９は図４に示されている単層
成膜されており、例えば０．８ｃｍ2／Ｖ・Ｓ以上の高
電界効果移動度をうるためには図９に示すノンドープ非
晶質シリコン膜中のＳｉ−Ｈ2結合数／Ｓｉ−Ｈ結合数
に対する電界効果移動度の関係、或いは図１０ａに示す
ＣＶＤ法における成膜時の高周波電力とノンドープ非晶
質シリコン膜中のＳｉ−Ｈ2結合数／Ｓｉ−Ｈ結合数と
の関係、或いは図１０ｂに示すＣＶＤ法の材料ガスＨ2
／ＳｉＨ4流量比とノンドープ非晶質シリコン膜中のＳ
ｉ−Ｈ2結合数／Ｓｉ−Ｈ結合数の関係で示されるよう
にＳｉＨ2結合数／Ｓｉ−Ｈ結合数を０．０５以下と小
さくする必要がある。従って、ノンドープ非晶質シリコ
ン膜９を低高周波電力あるいはＨ2／ＳｉＨ4流量比を大
きくして、低いデポレートの成膜条件で長い成膜時間で
成膜することが必要であった。
【００１３】しかし、高周波電力が低いほど、あるいは
Ｈ2／ＳｉＨ4流量比が大きいほど、ノンドープの非晶質
シリコン膜のデポレートは小さくなり、成膜時間が長く
なる。また、従来の製造方法においては、ダングリング
ボンドを少なくする最適の形成、温度が２５０〜２８０
℃とされていたのでノンドープの非晶質シリコン膜の成
膜温度をゲート絶縁膜の窒化珪素膜７およびチャネル保
護膜１１の成膜温度より低くしていたために、冷却、加
熱に要する時間だけ、成膜の所要時間が大きいという問
題があった。
Ｈ2／ＳｉＨ4流量比が大きいほど、ノンドープの非晶質
シリコン膜のデポレートは小さくなり、成膜時間が長く
なる。また、従来の製造方法においては、ダングリング
ボンドを少なくする最適の形成、温度が２５０〜２８０
℃とされていたのでノンドープの非晶質シリコン膜の成
膜温度をゲート絶縁膜の窒化珪素膜７およびチャネル保
護膜１１の成膜温度より低くしていたために、冷却、加
熱に要する時間だけ、成膜の所要時間が大きいという問
題があった。
【００１４】又、薄膜トランジスタを形成後、保護膜１
５の成膜を行うと、その成膜温度に依存して電界効果移
動度が著しく減少するという問題がある。図７に保護膜
１５の成膜温度と移動度の減少率との関係を示す。
５の成膜を行うと、その成膜温度に依存して電界効果移
動度が著しく減少するという問題がある。図７に保護膜
１５の成膜温度と移動度の減少率との関係を示す。
【００１５】この発明は上記のような問題点を解決する
ためになされたもので、ノンドープ非晶質シリコン層の
電界効果移動度を高く維持しながら、成膜工程の所要時
間を短縮することを目的とする。
ためになされたもので、ノンドープ非晶質シリコン層の
電界効果移動度を高く維持しながら、成膜工程の所要時
間を短縮することを目的とする。
【００１６】
【課題を解決するための手段】１ ゲート絶縁膜を２層
構造とし、膜中の水素含有量がすくない第１のゲート絶
縁膜と、非晶質シリコン膜と界面で接し膜中の水素含有
量が多い第２のゲート絶縁膜で形成する。 ２ 材料ガス供給量を制御し、第１のゲート絶縁膜中の
Ｎ−Ｈ結合量を少なくし、第２のゲート絶縁膜中のＮ−
Ｈ結合量を多くする製造工程とする。 ３ ２層構造のゲート絶縁膜と２層構造の非晶質シリコ
ン膜とを組み合わせた構造とし、第１のゲート絶縁膜
は、膜中の水素含有量がすくなく、非晶質シリコン膜と
界面で接する第２のゲート絶縁膜は膜中の水素含有量が
多いものとする。また第２のゲート絶縁膜と接する第１
の非晶質シリコン膜は低いデポレートだが界面準位の少
ない膜とし、第２の非晶質シリコン膜は高いデポレート
で成長された膜とする。 ４ ２層構造のゲート絶縁膜と２層構造の非晶質シリコ
ン膜とを組み合わせた構造の製造方法において、材料ガ
ス供給量を制御し、第１のゲート絶縁膜中のＮ−Ｈ結合
量を少なくし、非晶質シリコン膜と界面で接する第２の
ゲート絶縁膜中のＮ−Ｈ結合量を多し、また上記第２の
ゲート絶縁膜と界面で接する第１の非晶質シリコン膜中
のＳｉ−Ｈ結合数に対するＳｉ−Ｈ2結合数の比が０．
０５以下とする製造方法とする。。 ５ 第２のゲート絶縁膜、非晶質シリコン膜、チャネル
保護膜の成膜温度を共通の温度とする。 ６ 保護膜（パッシベーション膜）をゲート絶縁膜、非
晶質シリコン膜、チャネル保護膜の成膜温度以下の温度
で形成する。 ７ 上記第１の非晶質シリコン膜の形成時のＣＶＤ法高
周波電力にさらに高周波の予備パルスを印加する。
構造とし、膜中の水素含有量がすくない第１のゲート絶
縁膜と、非晶質シリコン膜と界面で接し膜中の水素含有
量が多い第２のゲート絶縁膜で形成する。 ２ 材料ガス供給量を制御し、第１のゲート絶縁膜中の
Ｎ−Ｈ結合量を少なくし、第２のゲート絶縁膜中のＮ−
Ｈ結合量を多くする製造工程とする。 ３ ２層構造のゲート絶縁膜と２層構造の非晶質シリコ
ン膜とを組み合わせた構造とし、第１のゲート絶縁膜
は、膜中の水素含有量がすくなく、非晶質シリコン膜と
界面で接する第２のゲート絶縁膜は膜中の水素含有量が
多いものとする。また第２のゲート絶縁膜と接する第１
の非晶質シリコン膜は低いデポレートだが界面準位の少
ない膜とし、第２の非晶質シリコン膜は高いデポレート
で成長された膜とする。 ４ ２層構造のゲート絶縁膜と２層構造の非晶質シリコ
ン膜とを組み合わせた構造の製造方法において、材料ガ
ス供給量を制御し、第１のゲート絶縁膜中のＮ−Ｈ結合
量を少なくし、非晶質シリコン膜と界面で接する第２の
ゲート絶縁膜中のＮ−Ｈ結合量を多し、また上記第２の
ゲート絶縁膜と界面で接する第１の非晶質シリコン膜中
のＳｉ−Ｈ結合数に対するＳｉ−Ｈ2結合数の比が０．
０５以下とする製造方法とする。。 ５ 第２のゲート絶縁膜、非晶質シリコン膜、チャネル
保護膜の成膜温度を共通の温度とする。 ６ 保護膜（パッシベーション膜）をゲート絶縁膜、非
晶質シリコン膜、チャネル保護膜の成膜温度以下の温度
で形成する。 ７ 上記第１の非晶質シリコン膜の形成時のＣＶＤ法高
周波電力にさらに高周波の予備パルスを印加する。
【００１７】
【作用】１ 第１の発明では、第２のゲート絶縁膜中の
水素を非晶質シリコン界面に供給し、界面準位を減少さ
せて高電界効果移動度を得るとともに、第１のゲート絶
縁膜により非晶質シリコン膜とのドライエッチングの選
択比を維持することができる。 ２ 第２の発明では、第１および第２の絶縁膜中の水素
量を制御できる。 ３ 第３の発明では、界面準位を少なく形成された第１
の非晶質シリコン膜を、さらに第２のゲート絶縁膜中の
水素で界面準位を減少させ高電界効果移動度がえられ
る。また非晶質シリコン膜をデポレートの低い薄い膜と
デポレートの高い厚い膜とで構成することにより、全体
で成膜時間を短縮できる。 ４ 第４の発明では、絶縁膜の材料ガス供給量を制御に
より絶縁膜中のＮ−Ｈ結合量制御することで非晶質シリ
コン膜への水素の供給とエッチング選択性維持が両立で
き、また第１の非晶質シリコン膜中のＳｉ−Ｈ結合数に
対するＳｉ−Ｈ2結合数の比を制御することで移動度を
高く制御できる。 ５ 第６の発明では、各膜の成膜温度を共通化すること
で加熱冷却に要する時間を大幅に短縮できる。 ６ 第７の発明では、電界効果移動度の減少を防止でき
る。 ７ 第５の発明では、ＣＶＤ法の高周波電力に予備パル
スを加えることで放電の立ち上がりを早め成膜時間を短
縮する、或いは低い高周波電圧で安定放電が可能とな
る。
水素を非晶質シリコン界面に供給し、界面準位を減少さ
せて高電界効果移動度を得るとともに、第１のゲート絶
縁膜により非晶質シリコン膜とのドライエッチングの選
択比を維持することができる。 ２ 第２の発明では、第１および第２の絶縁膜中の水素
量を制御できる。 ３ 第３の発明では、界面準位を少なく形成された第１
の非晶質シリコン膜を、さらに第２のゲート絶縁膜中の
水素で界面準位を減少させ高電界効果移動度がえられ
る。また非晶質シリコン膜をデポレートの低い薄い膜と
デポレートの高い厚い膜とで構成することにより、全体
で成膜時間を短縮できる。 ４ 第４の発明では、絶縁膜の材料ガス供給量を制御に
より絶縁膜中のＮ−Ｈ結合量制御することで非晶質シリ
コン膜への水素の供給とエッチング選択性維持が両立で
き、また第１の非晶質シリコン膜中のＳｉ−Ｈ結合数に
対するＳｉ−Ｈ2結合数の比を制御することで移動度を
高く制御できる。 ５ 第６の発明では、各膜の成膜温度を共通化すること
で加熱冷却に要する時間を大幅に短縮できる。 ６ 第７の発明では、電界効果移動度の減少を防止でき
る。 ７ 第５の発明では、ＣＶＤ法の高周波電力に予備パル
スを加えることで放電の立ち上がりを早め成膜時間を短
縮する、或いは低い高周波電圧で安定放電が可能とな
る。
【００１８】
【実施例】実施例１．図１に本願発明の液晶表示装置に
用いる薄膜トランジスタの構造断面図を示す。基本的な
部分は従来装置と共通するので等価回路図、及び平面図
及び共通する部分の説明は省略する。ガラス基板１上に
形成されたゲート電極５、画素電極４とこの上に形成さ
れた膜中の水素含有量が少ないＳｉＮ膜による第１のゲ
ート絶縁膜６と、その上に形成されたソースバスライン
１７と、この上に形成された膜中の水素含有量が多いＳ
ｉＮによる第２のゲート絶縁膜７が形成されている。例
えば第２のゲート絶縁膜７は膜中のＮ−Ｈ結合数が４０
〜６０ｃｍ-1のＳｉＮ膜を５０〜１５０オングストロー
ムと、第１のゲート絶縁膜６は、膜中のＮ−Ｈ結合数が
３０〜４０ｃｍ-1のＳｉＮ膜で膜厚が第１と第２を合わ
せて３０００〜５０００オングストロームのものが形成
されている。
用いる薄膜トランジスタの構造断面図を示す。基本的な
部分は従来装置と共通するので等価回路図、及び平面図
及び共通する部分の説明は省略する。ガラス基板１上に
形成されたゲート電極５、画素電極４とこの上に形成さ
れた膜中の水素含有量が少ないＳｉＮ膜による第１のゲ
ート絶縁膜６と、その上に形成されたソースバスライン
１７と、この上に形成された膜中の水素含有量が多いＳ
ｉＮによる第２のゲート絶縁膜７が形成されている。例
えば第２のゲート絶縁膜７は膜中のＮ−Ｈ結合数が４０
〜６０ｃｍ-1のＳｉＮ膜を５０〜１５０オングストロー
ムと、第１のゲート絶縁膜６は、膜中のＮ−Ｈ結合数が
３０〜４０ｃｍ-1のＳｉＮ膜で膜厚が第１と第２を合わ
せて３０００〜５０００オングストロームのものが形成
されている。
【００１９】この実施例１では第１及び第２のゲート絶
縁膜にＳｉＮ膜を有する２層構造のゲート絶縁膜の場合
について記載したが、３層以上のゲート絶縁膜が形成さ
れた装置においては、非晶質シリコン膜と界面を形成す
るゲート絶縁膜の膜中の含有水素量を多くする。
縁膜にＳｉＮ膜を有する２層構造のゲート絶縁膜の場合
について記載したが、３層以上のゲート絶縁膜が形成さ
れた装置においては、非晶質シリコン膜と界面を形成す
るゲート絶縁膜の膜中の含有水素量を多くする。
【００２０】この第２のゲート絶縁膜７上に界面準位を
少なくした第１のノンドープ非晶質シリコン膜９、例え
ば膜中のＳｉ−Ｈ結合数に対するＳｉ−Ｈ2結合数の比
を０．０５以下とした膜が膜厚２００オングストローム
形成されており、その上に第２のノンドープ非晶質シリ
コン膜が上記第１及び第２の膜を合わせて膜厚５００〜
２０００オングストローム成膜されている。
少なくした第１のノンドープ非晶質シリコン膜９、例え
ば膜中のＳｉ−Ｈ結合数に対するＳｉ−Ｈ2結合数の比
を０．０５以下とした膜が膜厚２００オングストローム
形成されており、その上に第２のノンドープ非晶質シリ
コン膜が上記第１及び第２の膜を合わせて膜厚５００〜
２０００オングストローム成膜されている。
【００２１】この上にＳｉＮによるチャネル保護膜１１
が形成されており、その上にＰをドープした非晶質シリ
コン膜１２と、その上にソース電極１３及びドレイン電
極１４が形成されている。ソース電極１３及びドレイン
電極１４下のＰをドープした非晶質シリコン膜１２はそ
れぞれ、チャネル保護膜１１にあけられたコンタクトホ
ールを通じてノンドープ非晶質シリコン膜１０と接続さ
れている。又、ドレイン電極１４は、コンタクトホール
を通じ画素電極４と接続されている。又ソース電極１３
は、コンタクトホールを通じ、ソースバスライン１７と
接続されている。
が形成されており、その上にＰをドープした非晶質シリ
コン膜１２と、その上にソース電極１３及びドレイン電
極１４が形成されている。ソース電極１３及びドレイン
電極１４下のＰをドープした非晶質シリコン膜１２はそ
れぞれ、チャネル保護膜１１にあけられたコンタクトホ
ールを通じてノンドープ非晶質シリコン膜１０と接続さ
れている。又、ドレイン電極１４は、コンタクトホール
を通じ画素電極４と接続されている。又ソース電極１３
は、コンタクトホールを通じ、ソースバスライン１７と
接続されている。
【００２２】この装置の動作は、基本的に従来装置のと
ころで説明したものと同じであるので説明を省略する。
ころで説明したものと同じであるので説明を省略する。
【００２３】本願の構造は次の作用を有する （１）２層構造のゲート絶縁膜に関し、第１のノンドー
プ非晶質シリコン膜９と接する第２のＳｉＮ膜７の膜中
の水素含有量を多くし膜中のＮ−Ｈ結合数を４０〜６０
ｃｍ-1と大きくしているので、第２のＳｉＮ膜７から水
素を供給し第１のノンドープ非晶質シリコン膜９界面に
おけるダングリングボンドを補償し、界面準位を減らす
だけの充分な水素を供給する働きをする。この結果図７
ａ、ｂで示される様にＳｉＮ膜中の水素量ＩN-Hの増加
により高い電界効果移動度の非晶質シリコン膜９が得ら
れる。
プ非晶質シリコン膜９と接する第２のＳｉＮ膜７の膜中
の水素含有量を多くし膜中のＮ−Ｈ結合数を４０〜６０
ｃｍ-1と大きくしているので、第２のＳｉＮ膜７から水
素を供給し第１のノンドープ非晶質シリコン膜９界面に
おけるダングリングボンドを補償し、界面準位を減らす
だけの充分な水素を供給する働きをする。この結果図７
ａ、ｂで示される様にＳｉＮ膜中の水素量ＩN-Hの増加
により高い電界効果移動度の非晶質シリコン膜９が得ら
れる。
【００２４】（２）又２層構造のノンドープ非晶質シリ
コン膜に関し、第２のゲート絶縁膜７と接する第１のノ
ンドープ非晶質シリコン膜９は、膜中のＳｉ−Ｈ2結合
数／ＳｉＨ結合数を０．０５以下となる様にしているの
で、ダングリングボンドによる界面準位が少ない膜が得
られ図９に示すように高い電界効果移動度の膜が得られ
る。
コン膜に関し、第２のゲート絶縁膜７と接する第１のノ
ンドープ非晶質シリコン膜９は、膜中のＳｉ−Ｈ2結合
数／ＳｉＨ結合数を０．０５以下となる様にしているの
で、ダングリングボンドによる界面準位が少ない膜が得
られ図９に示すように高い電界効果移動度の膜が得られ
る。
【００２５】次にこの装置の製造方法について説明す
る。従来装置と共通する部分の説明は省略する。まず図
２によりゲート絶縁膜の製造方法を説明する。第１及び
第２のゲート絶縁膜のＳｉＮ膜６，７及び第１及び第２
のノンドープ非晶質シリコン膜９，１０及びチャネル保
護膜１１をＣＶＤ法により大気に開放せず連続成膜を行
う。図２ａに示すようにガラス基板１上に形成されたゲ
ート５上に第１のゲート絶縁膜のＳｉＮ膜６を、成膜温
度３００℃、高周波電力密度０．２〜０．４Ｗ／ｃ
ｍ2、圧力１３０〜１６０Ｐａ、成膜ガスＮ2、Ｓｉ
Ｈ4、ＮＨ3の混合ガスを用いてＮＨ3／ＳｉＨ4流量比
０．５〜２で膜厚５０〜１５０オングストローム成膜す
る。次に図２ｂに示すように非晶質シリコン膜９と接す
る第２のゲート絶縁膜のＳｉＮ膜７を大気開放せず連続
で第１のＳｉＮ６と同じ成膜温度で、高周波電力密度
０．２〜０．４Ｗ／ｃｍ2、圧力１３０〜１６０Ｐａ、
成膜ガスにＮ2、ＳｉＨ4、ＮＨ3の混合ガスを用いてＮ
Ｈ3／ＳｉＨ4流量比４〜８で第１及び第２のＳｉＮの膜
厚を合わせて３０００〜５０００オングストローム成膜
する。以上のような製造方法をとることにより、図８に
示される様に第１のＳｉＮ膜のドライエッチングレート
は大きくないので、ａ−Ｓｉ／ＳｉＮのエッチング選択
比は４〜５程度と維持することが出来る。
る。従来装置と共通する部分の説明は省略する。まず図
２によりゲート絶縁膜の製造方法を説明する。第１及び
第２のゲート絶縁膜のＳｉＮ膜６，７及び第１及び第２
のノンドープ非晶質シリコン膜９，１０及びチャネル保
護膜１１をＣＶＤ法により大気に開放せず連続成膜を行
う。図２ａに示すようにガラス基板１上に形成されたゲ
ート５上に第１のゲート絶縁膜のＳｉＮ膜６を、成膜温
度３００℃、高周波電力密度０．２〜０．４Ｗ／ｃ
ｍ2、圧力１３０〜１６０Ｐａ、成膜ガスＮ2、Ｓｉ
Ｈ4、ＮＨ3の混合ガスを用いてＮＨ3／ＳｉＨ4流量比
０．５〜２で膜厚５０〜１５０オングストローム成膜す
る。次に図２ｂに示すように非晶質シリコン膜９と接す
る第２のゲート絶縁膜のＳｉＮ膜７を大気開放せず連続
で第１のＳｉＮ６と同じ成膜温度で、高周波電力密度
０．２〜０．４Ｗ／ｃｍ2、圧力１３０〜１６０Ｐａ、
成膜ガスにＮ2、ＳｉＨ4、ＮＨ3の混合ガスを用いてＮ
Ｈ3／ＳｉＨ4流量比４〜８で第１及び第２のＳｉＮの膜
厚を合わせて３０００〜５０００オングストローム成膜
する。以上のような製造方法をとることにより、図８に
示される様に第１のＳｉＮ膜のドライエッチングレート
は大きくないので、ａ−Ｓｉ／ＳｉＮのエッチング選択
比は４〜５程度と維持することが出来る。
【００２６】次にノンドープ非晶質シリコン膜の成膜方
法について説明する。図２ｃに示すように第２のＳｉＮ
膜７と界面を形成する第１のノンドープ非晶質シリコン
膜９は、ＣＶＤ法により成膜温度３００℃、圧力８０〜
１６０Ｐａ、高周波電力０．０１５〜０．０２Ｗ／ｃｍ
2、或いは材料ガスＨ2／ＳｉＨ4の流量比を８〜２０と
して、デポレートが８０（オングストローム／分）以下
に相当する成膜条件で５０〜２００オングストローム成
膜する。次に第２のノンドープ非晶質シリコン膜１０を
大気開放せず連続で第１の非晶質シリコン膜９と同じ温
度で高周波電力０．０４〜０．０６Ｗ／ｃｍ2、圧力８
０〜１６０Ｐａ、成膜ガスにＳｉＨ4、Ｈ2の混合ガスを
用いてデポレートが２００（オングストローム／分）以
上に相当する成膜速度で膜厚さ第１及び第２の膜を合わ
せて５００〜２０００オングストローム成膜する。
法について説明する。図２ｃに示すように第２のＳｉＮ
膜７と界面を形成する第１のノンドープ非晶質シリコン
膜９は、ＣＶＤ法により成膜温度３００℃、圧力８０〜
１６０Ｐａ、高周波電力０．０１５〜０．０２Ｗ／ｃｍ
2、或いは材料ガスＨ2／ＳｉＨ4の流量比を８〜２０と
して、デポレートが８０（オングストローム／分）以下
に相当する成膜条件で５０〜２００オングストローム成
膜する。次に第２のノンドープ非晶質シリコン膜１０を
大気開放せず連続で第１の非晶質シリコン膜９と同じ温
度で高周波電力０．０４〜０．０６Ｗ／ｃｍ2、圧力８
０〜１６０Ｐａ、成膜ガスにＳｉＨ4、Ｈ2の混合ガスを
用いてデポレートが２００（オングストローム／分）以
上に相当する成膜速度で膜厚さ第１及び第２の膜を合わ
せて５００〜２０００オングストローム成膜する。
【００２７】以上の様な製造方法をとることにより図
８、図９、図１０より第１のノンドープ非晶質シリコン
膜は０．８５ｃｍ2／Ｖ・ｓｅｃ以上の高い電界効果移
動度を達成することが出来る。
８、図９、図１０より第１のノンドープ非晶質シリコン
膜は０．８５ｃｍ2／Ｖ・ｓｅｃ以上の高い電界効果移
動度を達成することが出来る。
【００２８】次に図２ｄに示すようにＣＶＤ法でＳｉＮ
を成膜し、チャネル保護膜１１を成膜し、図２ｅに示す
ようにフォトリソグラフィによりコンタクトホールを形
成する。次に図３ａに示すように、その上にＣＶＤ法に
よりＰをドープした非晶質シリコン膜１２を成膜し、そ
の上にスパッタ法によりＡｌ−Ｓｉ−Ｃｕ膜を成膜１
３，１４、次に図３ｂに示すようにＲＩＥ法により上記
Ｐドープ非晶質シリコン膜１２及びＡｌ−Ｓｉ−Ｃｕ膜
１３，１４をパターニングしてソース電極１３及びドレ
イン電極１４を形成する。
を成膜し、チャネル保護膜１１を成膜し、図２ｅに示す
ようにフォトリソグラフィによりコンタクトホールを形
成する。次に図３ａに示すように、その上にＣＶＤ法に
よりＰをドープした非晶質シリコン膜１２を成膜し、そ
の上にスパッタ法によりＡｌ−Ｓｉ−Ｃｕ膜を成膜１
３，１４、次に図３ｂに示すようにＲＩＥ法により上記
Ｐドープ非晶質シリコン膜１２及びＡｌ−Ｓｉ−Ｃｕ膜
１３，１４をパターニングしてソース電極１３及びドレ
イン電極１４を形成する。
【００２９】次に図３ｃに示すように保護膜１５をＣＶ
Ｄ法によりＳｉＮ膜を成膜温度３００℃、高周波電力
０．２〜０．４Ｗ／ｃｍ2、圧力１３０〜１６０Ｐａで
材料ガスＳｉＨ4、ＮＨ3、Ｎ2の混合ガスを用いて成膜
する。
Ｄ法によりＳｉＮ膜を成膜温度３００℃、高周波電力
０．２〜０．４Ｗ／ｃｍ2、圧力１３０〜１６０Ｐａで
材料ガスＳｉＨ4、ＮＨ3、Ｎ2の混合ガスを用いて成膜
する。
【００３０】第１の発明の構造は、上記実施例１の図１
に示されている様に、ガラス基板１上に形成されたゲー
ト電極５、画素電極４とこの上に形成された膜中の水素
含有量が少ないＳｉＮ膜による第１のゲート絶縁膜６
と、この上に形成された膜中の水素含有量が多いＳｉＮ
による第２のゲート絶縁膜７が形成されている。例えば
第２のゲート絶縁膜７は膜中のＮ−Ｈ結合数が４０〜６
０ｃｍ-1のＳｉＮ膜を５０〜１５０オングストローム
と、第１のゲート絶縁膜６は、膜中のＮ−Ｈ結合数が３
０〜４０ｃｍ-1のＳｉＮ膜で膜厚が第１と第２を合わせ
て３０００〜５０００オングストロームのものが形成さ
れている。
に示されている様に、ガラス基板１上に形成されたゲー
ト電極５、画素電極４とこの上に形成された膜中の水素
含有量が少ないＳｉＮ膜による第１のゲート絶縁膜６
と、この上に形成された膜中の水素含有量が多いＳｉＮ
による第２のゲート絶縁膜７が形成されている。例えば
第２のゲート絶縁膜７は膜中のＮ−Ｈ結合数が４０〜６
０ｃｍ-1のＳｉＮ膜を５０〜１５０オングストローム
と、第１のゲート絶縁膜６は、膜中のＮ−Ｈ結合数が３
０〜４０ｃｍ-1のＳｉＮ膜で膜厚が第１と第２を合わせ
て３０００〜５０００オングストロームのものが形成さ
れている。
【００３１】上記第１の発明は次の作用を有する。第１
のノンドープ非晶質シリコン膜９と接する第２のＳｉＮ
膜７の膜中の水素含有量を多くし膜中のＮ−Ｈ結合数を
４０〜６０ｃｍ-1と大きくしているので、第２のＳｉＮ
膜７から第１のノンドープ非晶質シリコン膜９水素を供
給し界面におけるダングリングボンドを補償し、界面準
位を減らすだけの充分な水素を供給する働きをする。こ
の結果図７ａ、ｂで示される様にＳｉＮ膜中の水素量Ｉ
N-Hの増加により高い電界効果移動度の非晶質シリコン
膜９が得られる。又、第１のＳｉＮ膜の膜中のＮ−Ｈ係
合数を３０〜４０ｃｍ-1と小さくしたので、図７及び図
８からＳｉＮ膜のエッチングレートが小さいので、非晶
質シリコン／ＳｉＮ膜のエッチング選択比を４〜５程度
と維持することができる。以上から非晶質シリコン膜９
の高移動度を得るとともに非晶質シリコン／ＳｉＮ膜の
エッチング選択比を維持することが出来る。
のノンドープ非晶質シリコン膜９と接する第２のＳｉＮ
膜７の膜中の水素含有量を多くし膜中のＮ−Ｈ結合数を
４０〜６０ｃｍ-1と大きくしているので、第２のＳｉＮ
膜７から第１のノンドープ非晶質シリコン膜９水素を供
給し界面におけるダングリングボンドを補償し、界面準
位を減らすだけの充分な水素を供給する働きをする。こ
の結果図７ａ、ｂで示される様にＳｉＮ膜中の水素量Ｉ
N-Hの増加により高い電界効果移動度の非晶質シリコン
膜９が得られる。又、第１のＳｉＮ膜の膜中のＮ−Ｈ係
合数を３０〜４０ｃｍ-1と小さくしたので、図７及び図
８からＳｉＮ膜のエッチングレートが小さいので、非晶
質シリコン／ＳｉＮ膜のエッチング選択比を４〜５程度
と維持することができる。以上から非晶質シリコン膜９
の高移動度を得るとともに非晶質シリコン／ＳｉＮ膜の
エッチング選択比を維持することが出来る。
【００３２】第２の発明の製造方法は、図２ａに示すよ
うにガラス基板１上に形成されたゲート５上に第１のゲ
ート絶縁膜のＳｉＮ膜６を、成膜温度３００℃、高周波
電力密度０．２〜０．４Ｗ／ｃｍ2、圧力１３０〜１６
０Ｐａ、成膜ガスＮ2、ＳｉＨ4、ＮＨ3の混合ガスを用
いてＮＨ3／ＳｉＨ4流量比０．５〜２で膜厚５０〜１５
０オングストローム成膜する。次に図２ｂに示すように
非晶質シリコン膜９と接する第２のゲート絶縁膜のＳｉ
Ｎ膜７を大気開放せず連続で第１のＳｉＮ６と同じ成膜
温度で、高周波電力密度０．２〜０．４Ｗ／ｃｍ2、圧
力１３０〜１６０Ｐａ、成膜ガスにＮ2、ＳｉＨ4、ＮＨ
3の混合ガスを用いてＮＨ3／ＳｉＨ4流量比４〜８で第
１及び第２のＳｉＮの膜厚を合わせて３０００〜５００
０オングストローム成膜する。
うにガラス基板１上に形成されたゲート５上に第１のゲ
ート絶縁膜のＳｉＮ膜６を、成膜温度３００℃、高周波
電力密度０．２〜０．４Ｗ／ｃｍ2、圧力１３０〜１６
０Ｐａ、成膜ガスＮ2、ＳｉＨ4、ＮＨ3の混合ガスを用
いてＮＨ3／ＳｉＨ4流量比０．５〜２で膜厚５０〜１５
０オングストローム成膜する。次に図２ｂに示すように
非晶質シリコン膜９と接する第２のゲート絶縁膜のＳｉ
Ｎ膜７を大気開放せず連続で第１のＳｉＮ６と同じ成膜
温度で、高周波電力密度０．２〜０．４Ｗ／ｃｍ2、圧
力１３０〜１６０Ｐａ、成膜ガスにＮ2、ＳｉＨ4、ＮＨ
3の混合ガスを用いてＮＨ3／ＳｉＨ4流量比４〜８で第
１及び第２のＳｉＮの膜厚を合わせて３０００〜５００
０オングストローム成膜する。
【００３３】上記第２の発明は次の作用を有する。第１
のＳｉＮ膜６を材料ガスＮＨ3／ＳｉＨ4の流量比を０．
５〜２で成膜したので、図７ｂから第１の膜中の水素量
ＩN-Hは３７〜４２と小さいが図８の関係からＳｉＮ膜
のエッチングレートが小さいので、非晶質シリコン／Ｓ
ｉＮ膜のエッチング選択比を４〜５程度と維持すること
が出来る。又、第２のＳｉＮ膜７を材料ガスＮＨ3／Ｓ
ｉＨ4の流量比を４〜８としたので図７ａから高い電界
効果移動度の非晶質シリコン膜９が得られる。以上から
非晶質シリコン膜９の高移動度をうるとともに非晶質シ
リコン／ＳｉＮ膜のエッチング選択比を維持することが
出来る。
のＳｉＮ膜６を材料ガスＮＨ3／ＳｉＨ4の流量比を０．
５〜２で成膜したので、図７ｂから第１の膜中の水素量
ＩN-Hは３７〜４２と小さいが図８の関係からＳｉＮ膜
のエッチングレートが小さいので、非晶質シリコン／Ｓ
ｉＮ膜のエッチング選択比を４〜５程度と維持すること
が出来る。又、第２のＳｉＮ膜７を材料ガスＮＨ3／Ｓ
ｉＨ4の流量比を４〜８としたので図７ａから高い電界
効果移動度の非晶質シリコン膜９が得られる。以上から
非晶質シリコン膜９の高移動度をうるとともに非晶質シ
リコン／ＳｉＮ膜のエッチング選択比を維持することが
出来る。
【００３４】第３の発明の構造は、図１に示されている
様にガラス基板１上に形成されたゲート電極５、画素電
極４とこの上に形成された膜中の水素含有量が少ないＳ
ｉＮ膜による第１のゲート絶縁膜６と、この上に形成さ
れた膜中の水素含有量が多いＳｉＮによる第２のゲート
絶縁膜７が形成されている。例えば第２のゲート絶縁膜
７は膜中のＮ−Ｈ結合数が４０〜６０ｃｍ-1のＳｉＮ膜
を５０〜１５０オングストロームと、第１のゲート絶縁
膜６は、膜中のＮ−Ｈ結合数が３０〜４０ｃｍ-1のＳｉ
Ｎ膜で膜厚が第１と第２を合わせて３０００〜５０００
オングストロームのものが形成されている。この第２の
ゲート絶縁膜７上に界面準位を少なくした第１のノンド
ープ非晶質シリコン膜９、例えば膜中のＳｉ−Ｈ結合数
に対するＳｉ−Ｈ2結合数の比を０．０５以下とした膜
が膜厚２００オングストローム形成されており、その上
に第２のノンドープ非晶質シリコン膜が上記第１及び第
２の膜を合わせて膜厚５００〜２０００オングストロー
ム成膜されている。
様にガラス基板１上に形成されたゲート電極５、画素電
極４とこの上に形成された膜中の水素含有量が少ないＳ
ｉＮ膜による第１のゲート絶縁膜６と、この上に形成さ
れた膜中の水素含有量が多いＳｉＮによる第２のゲート
絶縁膜７が形成されている。例えば第２のゲート絶縁膜
７は膜中のＮ−Ｈ結合数が４０〜６０ｃｍ-1のＳｉＮ膜
を５０〜１５０オングストロームと、第１のゲート絶縁
膜６は、膜中のＮ−Ｈ結合数が３０〜４０ｃｍ-1のＳｉ
Ｎ膜で膜厚が第１と第２を合わせて３０００〜５０００
オングストロームのものが形成されている。この第２の
ゲート絶縁膜７上に界面準位を少なくした第１のノンド
ープ非晶質シリコン膜９、例えば膜中のＳｉ−Ｈ結合数
に対するＳｉ−Ｈ2結合数の比を０．０５以下とした膜
が膜厚２００オングストローム形成されており、その上
に第２のノンドープ非晶質シリコン膜が上記第１及び第
２の膜を合わせて膜厚５００〜２０００オングストロー
ム成膜されている。
【００３５】上記第３の発明の構造は、次の作用を有す
る。２層構造のゲート絶縁膜に関し、第１のノンドープ
非晶質シリコン膜９と接する第２のＳｉＮ膜７の膜中の
水素含有量を多くし膜中のＮ−Ｈ結合数を４０〜６０ｃ
ｍ-1と大きくしているので、第２のＳｉＮ膜７から水素
を供給し第１のノンドープ非晶質シリコン膜９界面にお
けるダングリングボンドを補償し、界面準位を減らすだ
けの充分な水素を供給する働きをする。この結果図７
ａ、ｂで示される様にＳｉＮ膜中の水素量ＩN-Hの増加
により高い電界効果移動度の非晶質シリコン膜９が得ら
れる。第１のノンドープ非晶質シリコン膜９は、膜中の
Ｓｉ−Ｈ2結合数／ＳｉＨ結合数を０．０５以下となる
様にしているので、ダングリングボンドによる界面準位
が少ない膜が得られ図９に示すように高い電界効果移動
度の膜が得られる。上記第１のノンドープ非晶質シリコ
ン膜９と上記第２のゲート絶縁膜７が界面を形成してい
るので、上記ノンドープ非晶質シリコン膜９の界面に上
記第２のゲート絶縁膜７から水素が供給されることによ
り更に界面準位が減少し、高移動度の膜が得られる。
る。２層構造のゲート絶縁膜に関し、第１のノンドープ
非晶質シリコン膜９と接する第２のＳｉＮ膜７の膜中の
水素含有量を多くし膜中のＮ−Ｈ結合数を４０〜６０ｃ
ｍ-1と大きくしているので、第２のＳｉＮ膜７から水素
を供給し第１のノンドープ非晶質シリコン膜９界面にお
けるダングリングボンドを補償し、界面準位を減らすだ
けの充分な水素を供給する働きをする。この結果図７
ａ、ｂで示される様にＳｉＮ膜中の水素量ＩN-Hの増加
により高い電界効果移動度の非晶質シリコン膜９が得ら
れる。第１のノンドープ非晶質シリコン膜９は、膜中の
Ｓｉ−Ｈ2結合数／ＳｉＨ結合数を０．０５以下となる
様にしているので、ダングリングボンドによる界面準位
が少ない膜が得られ図９に示すように高い電界効果移動
度の膜が得られる。上記第１のノンドープ非晶質シリコ
ン膜９と上記第２のゲート絶縁膜７が界面を形成してい
るので、上記ノンドープ非晶質シリコン膜９の界面に上
記第２のゲート絶縁膜７から水素が供給されることによ
り更に界面準位が減少し、高移動度の膜が得られる。
【００３６】第４の発明の製造方法は図２ａに示すよう
にガラス基板１上に形成されたゲート５上に第１のゲー
ト絶縁膜のＳｉＮ膜６を、成膜温度３００℃、高周波電
力密度０．２〜０．４Ｗ／ｃｍ2、圧力１３０〜１６０
Ｐａ、成膜ガスＮ2、ＳｉＨ4、ＮＨ3の混合ガスを用い
てＮＨ3／ＳｉＨ4流量比０．５〜２で膜厚５０〜１５０
オングストローム成膜する。次に図２ｂに示すように非
晶質シリコン膜９と接する第２のゲート絶縁膜のＳｉＮ
膜７を大気開放せず連続で第１のＳｉＮ６と同じ成膜温
度で、高周波電力密度０．２〜０．４Ｗ／ｃｍ2、圧力
１３０〜１６０Ｐａ、成膜ガスにＮ2、ＳｉＨ4、ＮＨ3
の混合ガスを用いてＮＨ3／ＳｉＨ4流量比４〜８で第１
及び第２のＳｉＮの膜厚を合わせて３０００〜５０００
オングストローム成膜する。次に図２ｃに示すように第
２のＳｉＮ膜７と界面を形成する第１のノンドープ非晶
質シリコン膜９は、ＣＶＤ法により成膜温度３００℃、
圧力８０〜１６０Ｐａ、高周波電力０．０１５〜０．０
２Ｗ／ｃｍ2、或いは材料ガスＨ2／ＳｉＨ4の流量比を
８〜２０として、デポレートが８０（オングストローム
／分）以下に相当する成膜条件で５０〜２００オングス
トローム成膜する。次に第２のノンドープ非晶質シリコ
ン膜１０を大気開放せず連続で第１の非晶質シリコン膜
９と同じ温度で高周波電力０．０４〜０．０６Ｗ／ｃｍ
2、圧力８０〜１６０Ｐａ、成膜ガスにＳｉＨ4、Ｈ2の
混合ガスを用いてデポレートが２００（オングストロー
ム／分）以上に相当する成膜速度で膜厚さ第１及び第２
の膜を合わせて５００〜２０００オングストローム成膜
する。
にガラス基板１上に形成されたゲート５上に第１のゲー
ト絶縁膜のＳｉＮ膜６を、成膜温度３００℃、高周波電
力密度０．２〜０．４Ｗ／ｃｍ2、圧力１３０〜１６０
Ｐａ、成膜ガスＮ2、ＳｉＨ4、ＮＨ3の混合ガスを用い
てＮＨ3／ＳｉＨ4流量比０．５〜２で膜厚５０〜１５０
オングストローム成膜する。次に図２ｂに示すように非
晶質シリコン膜９と接する第２のゲート絶縁膜のＳｉＮ
膜７を大気開放せず連続で第１のＳｉＮ６と同じ成膜温
度で、高周波電力密度０．２〜０．４Ｗ／ｃｍ2、圧力
１３０〜１６０Ｐａ、成膜ガスにＮ2、ＳｉＨ4、ＮＨ3
の混合ガスを用いてＮＨ3／ＳｉＨ4流量比４〜８で第１
及び第２のＳｉＮの膜厚を合わせて３０００〜５０００
オングストローム成膜する。次に図２ｃに示すように第
２のＳｉＮ膜７と界面を形成する第１のノンドープ非晶
質シリコン膜９は、ＣＶＤ法により成膜温度３００℃、
圧力８０〜１６０Ｐａ、高周波電力０．０１５〜０．０
２Ｗ／ｃｍ2、或いは材料ガスＨ2／ＳｉＨ4の流量比を
８〜２０として、デポレートが８０（オングストローム
／分）以下に相当する成膜条件で５０〜２００オングス
トローム成膜する。次に第２のノンドープ非晶質シリコ
ン膜１０を大気開放せず連続で第１の非晶質シリコン膜
９と同じ温度で高周波電力０．０４〜０．０６Ｗ／ｃｍ
2、圧力８０〜１６０Ｐａ、成膜ガスにＳｉＨ4、Ｈ2の
混合ガスを用いてデポレートが２００（オングストロー
ム／分）以上に相当する成膜速度で膜厚さ第１及び第２
の膜を合わせて５００〜２０００オングストローム成膜
する。
【００３７】上記第４の発明の製造方法は次の作用を有
する。第１のＳｉＮ膜６を材料ガスＮＨ3／ＳｉＨ4の流
量比を０．５〜２で成膜したので、図７ｂから第１の膜
中の水素量ＩN-Hは３７〜４２と小さいが図８の関係か
らＳｉＮ膜のエッチングレートが小さいので、非晶質シ
リコン／ＳｉＮ膜のエッチング選択比を４〜５程度と維
持することが出来る。又、第２のＳｉＮ膜７を材料ガス
ＮＨ3／ＳｉＨ4の流量比を４〜８としたので図７ａから
高い電界効果移動度の非晶質シリコン膜９が得られる。
以上から非晶質シリコン膜９の高移動度をうるとともに
非晶質シリコン／ＳｉＮ膜のエッチング選択比を維持す
ることが出来る。又薄い第１の非晶質シリコン膜を低デ
ポレートで形成し、残りの厚い第２の非晶質シリコン膜
を高デポレートで成膜するので、成膜所要時間を大巾に
短縮することができる。
する。第１のＳｉＮ膜６を材料ガスＮＨ3／ＳｉＨ4の流
量比を０．５〜２で成膜したので、図７ｂから第１の膜
中の水素量ＩN-Hは３７〜４２と小さいが図８の関係か
らＳｉＮ膜のエッチングレートが小さいので、非晶質シ
リコン／ＳｉＮ膜のエッチング選択比を４〜５程度と維
持することが出来る。又、第２のＳｉＮ膜７を材料ガス
ＮＨ3／ＳｉＨ4の流量比を４〜８としたので図７ａから
高い電界効果移動度の非晶質シリコン膜９が得られる。
以上から非晶質シリコン膜９の高移動度をうるとともに
非晶質シリコン／ＳｉＮ膜のエッチング選択比を維持す
ることが出来る。又薄い第１の非晶質シリコン膜を低デ
ポレートで形成し、残りの厚い第２の非晶質シリコン膜
を高デポレートで成膜するので、成膜所要時間を大巾に
短縮することができる。
【００３８】第５の発明の製造方法を図２により説明す
る。第１及び第２のゲート絶縁膜のＳｉＮ膜６，７及び
第１及び第２のノンドープ非晶質シリコン膜９，１０及
びチャネル保護膜１１をＣＶＤ法により大気に開放せず
連続成膜を行う。図２ａに示すようにガラス基板１上に
形成されたゲート５上に第１のゲート絶縁膜のＳｉＮ膜
６を、成膜温度３００℃、高周波電力密度０．２〜０．
４Ｗ／ｃｍ2、圧力１３０〜１６０Ｐａ、成膜ガスＮ2、
ＳｉＨ4、ＮＨ3の混合ガスを用いてＮＨ3／ＳｉＨ4流量
比０．５〜２で膜厚５０〜１５０オングストローム成膜
する。次に図２ｂに示すように非晶質シリコン膜９と接
する第２のゲート絶縁膜のＳｉＮ膜７を大気開放せず連
続で第１のＳｉＮ６と同じ成膜温度で、高周波電力密度
０．２〜０．４Ｗ／ｃｍ2、圧力１３０〜１６０Ｐａ、
成膜ガスにＮ2、ＳｉＨ4、ＮＨ3の混合ガスを用いてＮ
Ｈ3／ＳｉＨ4流量比４〜８で第１及び第２のＳｉＮの膜
厚を合わせて３０００〜５０００オングストローム成膜
する。図２ｃに示すように第２のＳｉＮ膜７と界面を形
成する第１のノンドープ非晶質シリコン膜９は、ＣＶＤ
法により成膜温度３００℃、圧力８０〜１６０Ｐａ、高
周波電力０．０１５〜０．０２Ｗ／ｃｍ2、或いは材料
ガスＨ2／ＳｉＨ4の流量比を８〜２０として、デポレー
トが８０（オングストローム／分）以下に相当する成膜
条件で５０〜２００オングストローム成膜する。次に第
２のノンドープ非晶質シリコン膜１０を大気に開放せず
連続で第１の非晶質シリコン膜９と同じ温度で高周波電
力０．０４〜０．０６Ｗ／ｃｍ2、圧力８０〜１６０Ｐ
ａ、成膜ガスにＳｉＨ4、Ｈ2の混合ガスを用いてデポレ
ートが２００（オングストローム／分）以上に相当する
成膜速度で膜厚さ第１及び第２の膜を合わせて５００〜
２０００オングストローム成膜する。次に図２ｄに示す
ようにＣＶＤ法で成膜温度３００℃でＳｉＮを成膜し、
チャネル保護膜１１を成膜する。
る。第１及び第２のゲート絶縁膜のＳｉＮ膜６，７及び
第１及び第２のノンドープ非晶質シリコン膜９，１０及
びチャネル保護膜１１をＣＶＤ法により大気に開放せず
連続成膜を行う。図２ａに示すようにガラス基板１上に
形成されたゲート５上に第１のゲート絶縁膜のＳｉＮ膜
６を、成膜温度３００℃、高周波電力密度０．２〜０．
４Ｗ／ｃｍ2、圧力１３０〜１６０Ｐａ、成膜ガスＮ2、
ＳｉＨ4、ＮＨ3の混合ガスを用いてＮＨ3／ＳｉＨ4流量
比０．５〜２で膜厚５０〜１５０オングストローム成膜
する。次に図２ｂに示すように非晶質シリコン膜９と接
する第２のゲート絶縁膜のＳｉＮ膜７を大気開放せず連
続で第１のＳｉＮ６と同じ成膜温度で、高周波電力密度
０．２〜０．４Ｗ／ｃｍ2、圧力１３０〜１６０Ｐａ、
成膜ガスにＮ2、ＳｉＨ4、ＮＨ3の混合ガスを用いてＮ
Ｈ3／ＳｉＨ4流量比４〜８で第１及び第２のＳｉＮの膜
厚を合わせて３０００〜５０００オングストローム成膜
する。図２ｃに示すように第２のＳｉＮ膜７と界面を形
成する第１のノンドープ非晶質シリコン膜９は、ＣＶＤ
法により成膜温度３００℃、圧力８０〜１６０Ｐａ、高
周波電力０．０１５〜０．０２Ｗ／ｃｍ2、或いは材料
ガスＨ2／ＳｉＨ4の流量比を８〜２０として、デポレー
トが８０（オングストローム／分）以下に相当する成膜
条件で５０〜２００オングストローム成膜する。次に第
２のノンドープ非晶質シリコン膜１０を大気に開放せず
連続で第１の非晶質シリコン膜９と同じ温度で高周波電
力０．０４〜０．０６Ｗ／ｃｍ2、圧力８０〜１６０Ｐ
ａ、成膜ガスにＳｉＨ4、Ｈ2の混合ガスを用いてデポレ
ートが２００（オングストローム／分）以上に相当する
成膜速度で膜厚さ第１及び第２の膜を合わせて５００〜
２０００オングストローム成膜する。次に図２ｄに示す
ようにＣＶＤ法で成膜温度３００℃でＳｉＮを成膜し、
チャネル保護膜１１を成膜する。
【００３９】次に上記第５の発明の製造方法の作用を示
す。本願の製造工程では第２のＳｉＮ膜１９、第１の非
晶質シリコン膜９、及び第２の非晶質シリコン膜１０及
びチャネル保護膜１１の成膜温度を３００℃と共通に
し、連続成膜をするようにした。この様にすることによ
り例えば従来第２のＳｉＮ膜９及びチャネル保護膜１１
を３００℃、非晶質シリコン膜９、１０を２５０℃で成
膜していた場合に比べ加熱、冷却に要する時間を削減
し、例えば従来の２段階の温度で成膜していた場合の４
２分の成膜時間を６分程度と成膜所要時間を大幅に短縮
することができた。図１１に薄膜トランジスタの多層膜
の成膜温度設定方式に対する電界効果移動度の値を示
す。このことから成膜温度を共通化することにより高い
移動度が得られることがわかる。即ち左端は非晶質シリ
コン膜を高デポレートで成膜した時の移動度を示したも
ので、界面準位等の影響で低い移動度を示している。真
中の２段階成膜とはゲート絶縁膜７及びチャネル保護膜
１１の成膜温度を３００℃とし、非晶質シリコン膜９、
１０の成膜温度を２５０℃とした場合の移動度を示す。
右端はゲート絶縁膜７、非晶質シリコン膜９、１０及び
チャネル保護膜を３００℃と共通にしたものである。こ
れは従来３００℃で非晶質シリコン膜の水素結合がとれ
てダングリングボンドが増え、移動度が減少すると考え
られていたものが、Ｓｉ−Ｓｉ結合により移動度の減少
がないことがわかり、成膜温度の共通化が可能となった
ものである。上記の製造方法により、高い電界効果移動
度をうると共に、成膜所要時間を大巾に短縮することが
可能である。
す。本願の製造工程では第２のＳｉＮ膜１９、第１の非
晶質シリコン膜９、及び第２の非晶質シリコン膜１０及
びチャネル保護膜１１の成膜温度を３００℃と共通に
し、連続成膜をするようにした。この様にすることによ
り例えば従来第２のＳｉＮ膜９及びチャネル保護膜１１
を３００℃、非晶質シリコン膜９、１０を２５０℃で成
膜していた場合に比べ加熱、冷却に要する時間を削減
し、例えば従来の２段階の温度で成膜していた場合の４
２分の成膜時間を６分程度と成膜所要時間を大幅に短縮
することができた。図１１に薄膜トランジスタの多層膜
の成膜温度設定方式に対する電界効果移動度の値を示
す。このことから成膜温度を共通化することにより高い
移動度が得られることがわかる。即ち左端は非晶質シリ
コン膜を高デポレートで成膜した時の移動度を示したも
ので、界面準位等の影響で低い移動度を示している。真
中の２段階成膜とはゲート絶縁膜７及びチャネル保護膜
１１の成膜温度を３００℃とし、非晶質シリコン膜９、
１０の成膜温度を２５０℃とした場合の移動度を示す。
右端はゲート絶縁膜７、非晶質シリコン膜９、１０及び
チャネル保護膜を３００℃と共通にしたものである。こ
れは従来３００℃で非晶質シリコン膜の水素結合がとれ
てダングリングボンドが増え、移動度が減少すると考え
られていたものが、Ｓｉ−Ｓｉ結合により移動度の減少
がないことがわかり、成膜温度の共通化が可能となった
ものである。上記の製造方法により、高い電界効果移動
度をうると共に、成膜所要時間を大巾に短縮することが
可能である。
【００４０】第６の発明の製造方法を図２及び図３によ
り説明する。第１及び第２のゲート絶縁膜のＳｉＮ膜
６，７及び第１及び第２のノンドープ非晶質シリコン膜
９，１０及びチャネル保護膜１１をＣＶＤ法により大気
に開放せず連続成膜を行う。図２ａに示すようにガラス
基板１上に形成されたゲート５上に第１のゲート絶縁膜
のＳｉＮ膜６を、成膜温度３００℃、高周波電力密度
０．２〜０．４Ｗ／ｃｍ2、圧力１３０〜１６０Ｐａ、
成膜ガスＮ2、ＳｉＨ4、ＮＨ3の混合ガスを用いてＮＨ3
／ＳｉＨ4流量比０．５〜２で膜厚５０〜１５０オング
ストローム成膜する。次に図２ｂに示すように非晶質シ
リコン膜９と接する第２のゲート絶縁膜のＳｉＮ膜７を
大気開放せず連続で第１のＳｉＮ６と同じ成膜温度で、
高周波電力密度０．２〜０．４Ｗ／ｃｍ2、圧力１３０
〜１６０Ｐａ、成膜ガスにＮ2、ＳｉＨ4、ＮＨ3の混合
ガスを用いてＮＨ3／ＳｉＨ4流量比４〜８で第１及び第
２のＳｉＮの膜厚を合わせて３０００〜５０００オング
ストローム成膜する。以上のような製造方法をとること
により、図８に示される様に第１のＳｉＮ膜のドライエ
ッチングレートは大きくないので、ａ−Ｓｉ／ＳｉＮの
エッチング選択比は４〜５程度と維持することが出来
る。次にノンドープ非晶質シリコン膜の成膜方法につい
て説明する。図２ｃに示すように第２のＳｉＮ膜７と界
面を形成する第１のノンドープ非晶質シリコン膜９は、
ＣＶＤ法により成膜温度３００℃、圧力８０〜１６０Ｐ
ａ、高周波電力０．０１５〜０．０２Ｗ／ｃｍ2、或い
は材料ガスＨ2／ＳｉＨ4の流量比を８〜２０として、デ
ポレートが８０（オングストローム／分）以下に相当す
る成膜条件で５０〜２００オングストローム成膜する。
次に第２のノンドープ非晶質シリコン膜１０を大気開放
せず連続で第１の非晶質シリコン膜９と同じ温度で高周
波電力０．０４〜０．０６Ｗ／ｃｍ2、圧力８０〜１６
０Ｐａ、成膜ガスにＳｉＨ4、Ｈ2の混合ガスを用いてデ
ポレートが２００（オングストローム／分）以上に相当
する成膜速度で膜厚さ第１及び第２の膜を合わせて５０
０〜２０００オングストローム成膜する。次に図２ｄに
示すようにＣＶＤ法でＳｉＮを成膜し、チャネル保護膜
１１を成膜し、図２ｅに示すようにフォトリソグラフィ
によりコンタクトホールを形成する。次に図３ａに示す
ように、その上にＣＶＤ法によりＰをドープした非晶質
シリコン膜１２を成膜し、その上にスパッタ法によりＡ
ｌ−Ｓｉ−Ｃｕ膜を成膜１３，１４、次に図３ｂに示す
ようにＲＩＥ法により上記Ｐドープ非晶質シリコン膜１
２及びＡｌ−Ｓｉ−Ｃｕ膜１３，１４をパターニングし
てソース電極１３及びドレイン電極１４を形成する。次
に図３ｃに示すように保護膜１５をＣＶＤ法によりＳｉ
Ｎ膜を成膜温度３００℃、高周波電力０．２〜０．４Ｗ
／ｃｍ2、圧力１３０〜１６０Ｐａで材料ガスＳｉＨ4、
ＮＨ3、Ｎ2の混合ガスを用いて成膜する。
り説明する。第１及び第２のゲート絶縁膜のＳｉＮ膜
６，７及び第１及び第２のノンドープ非晶質シリコン膜
９，１０及びチャネル保護膜１１をＣＶＤ法により大気
に開放せず連続成膜を行う。図２ａに示すようにガラス
基板１上に形成されたゲート５上に第１のゲート絶縁膜
のＳｉＮ膜６を、成膜温度３００℃、高周波電力密度
０．２〜０．４Ｗ／ｃｍ2、圧力１３０〜１６０Ｐａ、
成膜ガスＮ2、ＳｉＨ4、ＮＨ3の混合ガスを用いてＮＨ3
／ＳｉＨ4流量比０．５〜２で膜厚５０〜１５０オング
ストローム成膜する。次に図２ｂに示すように非晶質シ
リコン膜９と接する第２のゲート絶縁膜のＳｉＮ膜７を
大気開放せず連続で第１のＳｉＮ６と同じ成膜温度で、
高周波電力密度０．２〜０．４Ｗ／ｃｍ2、圧力１３０
〜１６０Ｐａ、成膜ガスにＮ2、ＳｉＨ4、ＮＨ3の混合
ガスを用いてＮＨ3／ＳｉＨ4流量比４〜８で第１及び第
２のＳｉＮの膜厚を合わせて３０００〜５０００オング
ストローム成膜する。以上のような製造方法をとること
により、図８に示される様に第１のＳｉＮ膜のドライエ
ッチングレートは大きくないので、ａ−Ｓｉ／ＳｉＮの
エッチング選択比は４〜５程度と維持することが出来
る。次にノンドープ非晶質シリコン膜の成膜方法につい
て説明する。図２ｃに示すように第２のＳｉＮ膜７と界
面を形成する第１のノンドープ非晶質シリコン膜９は、
ＣＶＤ法により成膜温度３００℃、圧力８０〜１６０Ｐ
ａ、高周波電力０．０１５〜０．０２Ｗ／ｃｍ2、或い
は材料ガスＨ2／ＳｉＨ4の流量比を８〜２０として、デ
ポレートが８０（オングストローム／分）以下に相当す
る成膜条件で５０〜２００オングストローム成膜する。
次に第２のノンドープ非晶質シリコン膜１０を大気開放
せず連続で第１の非晶質シリコン膜９と同じ温度で高周
波電力０．０４〜０．０６Ｗ／ｃｍ2、圧力８０〜１６
０Ｐａ、成膜ガスにＳｉＨ4、Ｈ2の混合ガスを用いてデ
ポレートが２００（オングストローム／分）以上に相当
する成膜速度で膜厚さ第１及び第２の膜を合わせて５０
０〜２０００オングストローム成膜する。次に図２ｄに
示すようにＣＶＤ法でＳｉＮを成膜し、チャネル保護膜
１１を成膜し、図２ｅに示すようにフォトリソグラフィ
によりコンタクトホールを形成する。次に図３ａに示す
ように、その上にＣＶＤ法によりＰをドープした非晶質
シリコン膜１２を成膜し、その上にスパッタ法によりＡ
ｌ−Ｓｉ−Ｃｕ膜を成膜１３，１４、次に図３ｂに示す
ようにＲＩＥ法により上記Ｐドープ非晶質シリコン膜１
２及びＡｌ−Ｓｉ−Ｃｕ膜１３，１４をパターニングし
てソース電極１３及びドレイン電極１４を形成する。次
に図３ｃに示すように保護膜１５をＣＶＤ法によりＳｉ
Ｎ膜を成膜温度３００℃、高周波電力０．２〜０．４Ｗ
／ｃｍ2、圧力１３０〜１６０Ｐａで材料ガスＳｉＨ4、
ＮＨ3、Ｎ2の混合ガスを用いて成膜する。
【００４１】次に第６の発明の方法による作用を示す。
保護膜１５の成膜温度を、前記第２のＳｉＮ膜７、第１
及び第２の非晶質シリコン膜９、１０、チャネル保護膜
１１の成膜温度と同一或いはそれ以下に設定することに
より、図１２に示されている非晶質シリコン膜の電界効
果移動度の高温成膜による減少を防止することが可能と
なり高い電界効果移動度の非晶質シリコン膜が得られ
る。
保護膜１５の成膜温度を、前記第２のＳｉＮ膜７、第１
及び第２の非晶質シリコン膜９、１０、チャネル保護膜
１１の成膜温度と同一或いはそれ以下に設定することに
より、図１２に示されている非晶質シリコン膜の電界効
果移動度の高温成膜による減少を防止することが可能と
なり高い電界効果移動度の非晶質シリコン膜が得られ
る。
【００４２】実施例２．この実施例２は、第７の発明の
製造方法の実施例を示すもので実施例１で示した第２の
ゲート絶縁膜７と界面を形成する第１の非晶質シリコン
膜９をより高速に成膜に形成する製造方法に関するもの
である。図２ａに示すようにガラス基板１上に形成され
たゲート５上に第１のゲート絶縁膜のＳｉＮ膜６を、成
膜温度３００℃、高周波電力密度０．２〜０．４Ｗ／ｃ
ｍ2、圧力１３０〜１６０Ｐａ、成膜ガスＮ2、Ｓｉ
Ｈ4、ＮＨ3の混合ガスを用いてＮＨ3／ＳｉＨ4流量比
０．５〜２で膜厚５０〜１５０オングストローム成膜す
る。次に図２ｂに示すように非晶質シリコン膜９と接す
る第２のゲート絶縁膜のＳｉＮ膜７を大気開放せず連続
で第１のＳｉＮ６と同じ成膜温度で、高周波電力密度
０．２〜０．４Ｗ／ｃｍ2、圧力１３０〜１６０Ｐａ、
成膜ガスにＮ2、ＳｉＨ4、ＮＨ3の混合ガスを用いてＮ
Ｈ3／ＳｉＨ4流量比４〜８で第１及び第２のＳｉＮの膜
厚を合わせて３０００〜５０００オングストローム成膜
する。次にノンドープ非晶質シリコン膜の成膜方法につ
いて説明する。図２ｃに示すように第２のＳｉＮ膜７と
界面を形成する第１のノンドープ非晶質シリコン膜９
は、ＣＶＤ法により成膜温度３００℃、圧力８０〜１６
０Ｐａ、高周波電力０．０１５〜０．０２Ｗ／ｃｍ2、
或いは材料ガスＨ2／ＳｉＨ4の流量比を８〜２０とし
て、デポレートが８０（オングストローム／分）以下に
相当する成膜条件で５０〜２００オングストローム成膜
する。
製造方法の実施例を示すもので実施例１で示した第２の
ゲート絶縁膜７と界面を形成する第１の非晶質シリコン
膜９をより高速に成膜に形成する製造方法に関するもの
である。図２ａに示すようにガラス基板１上に形成され
たゲート５上に第１のゲート絶縁膜のＳｉＮ膜６を、成
膜温度３００℃、高周波電力密度０．２〜０．４Ｗ／ｃ
ｍ2、圧力１３０〜１６０Ｐａ、成膜ガスＮ2、Ｓｉ
Ｈ4、ＮＨ3の混合ガスを用いてＮＨ3／ＳｉＨ4流量比
０．５〜２で膜厚５０〜１５０オングストローム成膜す
る。次に図２ｂに示すように非晶質シリコン膜９と接す
る第２のゲート絶縁膜のＳｉＮ膜７を大気開放せず連続
で第１のＳｉＮ６と同じ成膜温度で、高周波電力密度
０．２〜０．４Ｗ／ｃｍ2、圧力１３０〜１６０Ｐａ、
成膜ガスにＮ2、ＳｉＨ4、ＮＨ3の混合ガスを用いてＮ
Ｈ3／ＳｉＨ4流量比４〜８で第１及び第２のＳｉＮの膜
厚を合わせて３０００〜５０００オングストローム成膜
する。次にノンドープ非晶質シリコン膜の成膜方法につ
いて説明する。図２ｃに示すように第２のＳｉＮ膜７と
界面を形成する第１のノンドープ非晶質シリコン膜９
は、ＣＶＤ法により成膜温度３００℃、圧力８０〜１６
０Ｐａ、高周波電力０．０１５〜０．０２Ｗ／ｃｍ2、
或いは材料ガスＨ2／ＳｉＨ4の流量比を８〜２０とし
て、デポレートが８０（オングストローム／分）以下に
相当する成膜条件で５０〜２００オングストローム成膜
する。
【００４３】ここで上記高周波電力の印加方法を図１３
を用いて説明する。図１３ａは従来の方法で、良質の非
晶質膜形成のため１３．５６ＭＨＺの高周波電力が印加
されていた。しかし、この方式ではデポレートが低く問
題であった。ここで第７の発明による方法を図１３ｂ〜
図１３ｄで説明する。図１３ｂは上記の高周波電力０．
０１〜０．０３Ｗ／ｃｍ2の高周波電力印加に対し、成
膜開始１０秒以下だけパルス電力０．０４Ｗ／ｃｍ2以
上の高周波を同期させ、予備放電を起こすことにより低
い高周波電力で安定に放電させ、成膜温度２８０〜３５
０℃、圧力８０〜１６０Ｐａで、成膜ガスにＳｉＨ4、
Ｈ2の混合ガスを用いてデポレートが８０（オングスト
ローム／分）以下の成膜条件で５０〜２００オングスト
ローム成膜することができる。図１３ｃは高周波電力の
通常の例えば３倍とし、高周波でＯＮ、ＯＦＦを繰り返
すことにより約３倍の高いデポレートで良質な膜の成膜
が可能である。図８ｄは通常の高周波電力に３０ＭＨＺ
以上の高周波パルスを重畳する方法を示したもので、上
記と同様に高速のデポレートをうることができる。
を用いて説明する。図１３ａは従来の方法で、良質の非
晶質膜形成のため１３．５６ＭＨＺの高周波電力が印加
されていた。しかし、この方式ではデポレートが低く問
題であった。ここで第７の発明による方法を図１３ｂ〜
図１３ｄで説明する。図１３ｂは上記の高周波電力０．
０１〜０．０３Ｗ／ｃｍ2の高周波電力印加に対し、成
膜開始１０秒以下だけパルス電力０．０４Ｗ／ｃｍ2以
上の高周波を同期させ、予備放電を起こすことにより低
い高周波電力で安定に放電させ、成膜温度２８０〜３５
０℃、圧力８０〜１６０Ｐａで、成膜ガスにＳｉＨ4、
Ｈ2の混合ガスを用いてデポレートが８０（オングスト
ローム／分）以下の成膜条件で５０〜２００オングスト
ローム成膜することができる。図１３ｃは高周波電力の
通常の例えば３倍とし、高周波でＯＮ、ＯＦＦを繰り返
すことにより約３倍の高いデポレートで良質な膜の成膜
が可能である。図８ｄは通常の高周波電力に３０ＭＨＺ
以上の高周波パルスを重畳する方法を示したもので、上
記と同様に高速のデポレートをうることができる。
【００４４】第７の発明による方法の作用を示す。図１
３ｂの方法は、周期的に単一パルスを印加することによ
り、予備放電が生じ、これにより立ち上がりの速い放電
開始が得られるので高速成膜が可能となる。図１３ｃの
方法は、同じ平均電力でも放電に有効な高圧のパルスが
多く印加されるので、放電が加速され高速成膜が可能と
なる。図１３ｄの方法は、３０ＭＨＺの高周波を重畳す
ることにより放電開始電圧周辺の放電を有効に活用で
き、安定した高能率の成膜が可能となる。以上の方法を
用いることにより、従来低いデポレートの第１の非晶質
シリコン膜の成膜を高速化できる。
３ｂの方法は、周期的に単一パルスを印加することによ
り、予備放電が生じ、これにより立ち上がりの速い放電
開始が得られるので高速成膜が可能となる。図１３ｃの
方法は、同じ平均電力でも放電に有効な高圧のパルスが
多く印加されるので、放電が加速され高速成膜が可能と
なる。図１３ｄの方法は、３０ＭＨＺの高周波を重畳す
ることにより放電開始電圧周辺の放電を有効に活用で
き、安定した高能率の成膜が可能となる。以上の方法を
用いることにより、従来低いデポレートの第１の非晶質
シリコン膜の成膜を高速化できる。
【００４５】
【発明の効果】１．第１の発明により第２のゲート絶縁
膜中の水素を非晶質シリコン界面に供給し、界面準位を
減少させて高電界効果移動度を得るとともに、第１のゲ
ート絶縁膜により非晶質シリコン膜とのドライエッチン
グの選択比を維持することができる。 ２．第２の発明により第１および第２の絶縁膜中の水素
量を制御できる。 ３．第３の発明により界面準位を少なく形成された第１
の非晶質シリコン膜を、さらに第２のゲート絶縁膜中の
水素で界面準位を減少させ高電界効果移動度がえられ
る。また非晶質シリコン膜をデポレートの低い薄い膜と
デポレートの高い厚い膜とで構成することにより、全体
で成膜時間を短縮できる。 ４．第４の発明により絶縁膜の材料ガス供給量を制御に
より絶縁膜中のＮ−Ｈ結合量制御することで非晶質シリ
コン膜への水素の供給とエッチング選択性維持が両立で
き、また第１の非晶質シリコン膜中のＳｉ−Ｈ結合数に
対するＳｉ−Ｈ2結合数の比を制御することで移動度を
高く制御できる。 ５．第６の発明により各膜の成膜温度を共通化すること
で加熱冷却に要する時間を大幅に短縮できる。 ６．第７の発明により電界効果移動度の減少を防止でき
る。 ７．第５の発明によりＣＶＤ法の高周波電力に予備パル
スを加えることで放電の立ち上がりを早め成膜時間を短
縮することが可能となる。
膜中の水素を非晶質シリコン界面に供給し、界面準位を
減少させて高電界効果移動度を得るとともに、第１のゲ
ート絶縁膜により非晶質シリコン膜とのドライエッチン
グの選択比を維持することができる。 ２．第２の発明により第１および第２の絶縁膜中の水素
量を制御できる。 ３．第３の発明により界面準位を少なく形成された第１
の非晶質シリコン膜を、さらに第２のゲート絶縁膜中の
水素で界面準位を減少させ高電界効果移動度がえられ
る。また非晶質シリコン膜をデポレートの低い薄い膜と
デポレートの高い厚い膜とで構成することにより、全体
で成膜時間を短縮できる。 ４．第４の発明により絶縁膜の材料ガス供給量を制御に
より絶縁膜中のＮ−Ｈ結合量制御することで非晶質シリ
コン膜への水素の供給とエッチング選択性維持が両立で
き、また第１の非晶質シリコン膜中のＳｉ−Ｈ結合数に
対するＳｉ−Ｈ2結合数の比を制御することで移動度を
高く制御できる。 ５．第６の発明により各膜の成膜温度を共通化すること
で加熱冷却に要する時間を大幅に短縮できる。 ６．第７の発明により電界効果移動度の減少を防止でき
る。 ７．第５の発明によりＣＶＤ法の高周波電力に予備パル
スを加えることで放電の立ち上がりを早め成膜時間を短
縮することが可能となる。
【図１】本願発明の薄膜トランジスタの構造断面図。
【図２】本願発明の薄膜トランジスタの製造工程図
（１）。
（１）。
【図３】本願発明の薄膜トランジスタの製造工程図
（２）。
（２）。
【図４】従来の薄膜トランジスタの構造断面図。
【図５】従来の薄膜トランジスタの等価回路図。
【図６】従来の薄膜トランジスタの平面図。
【図７】ＳｉＮ膜成膜の材料ガスＮＨ3／ＳｉＨ4流量比
に対する（ａ）非晶質シリコン膜の電界効果移動度と、
（ｂ）ＳｉＮ膜中のＮ−Ｈ結合量及びＳｉ−Ｈ結合によ
る単位体積あたりの水素量の関係を示す図。
に対する（ａ）非晶質シリコン膜の電界効果移動度と、
（ｂ）ＳｉＮ膜中のＮ−Ｈ結合量及びＳｉ−Ｈ結合によ
る単位体積あたりの水素量の関係を示す図。
【図８】ＳｉＮ膜のＮ−Ｈ結合による水素量と膜のエッ
チングレートの関係を示す図。
チングレートの関係を示す図。
【図９】非晶質シリコン膜中のＳｉ−Ｈ2結合数／Ｓｉ
−Ｈ結合数と電界効果移動度との関係を示す図。
−Ｈ結合数と電界効果移動度との関係を示す図。
【図１０】ａ．ＣＶＤ法の高周波電力と非晶質シリコン
膜中のＳｉ−Ｈ2結合数／Ｓｉ−Ｈ結合数の関係を示す
図。 ｂ．ＣＶＤ法による非晶質シリコン膜成膜の材料ガスＨ
2／ＳｉＨ4流量比に対する非晶質シリコン膜中のＳｉ−
Ｈ2結合数／Ｓｉ−Ｈ結合数の関係を示す図。
膜中のＳｉ−Ｈ2結合数／Ｓｉ−Ｈ結合数の関係を示す
図。 ｂ．ＣＶＤ法による非晶質シリコン膜成膜の材料ガスＨ
2／ＳｉＨ4流量比に対する非晶質シリコン膜中のＳｉ−
Ｈ2結合数／Ｓｉ−Ｈ結合数の関係を示す図。
【図１１】薄膜トランジスタの成膜温度設定方式と電界
効果移動度との関係を示す図。
効果移動度との関係を示す図。
【図１２】保護膜成膜温度と移動度減少率の関係を示す
図。
図。
【図１３】ＣＶＤ法の高周波電力への予備電力印加方
式。
式。
１ 基板 ４ 画素電極 ５ ゲート電極 ６、７ ゲート絶縁膜 ９、１０ ノンドープ非晶質シリコン膜 １１ チャネル保護膜 １２ Ｐドープ非晶質シリコン膜 １３ ソース電極 １４ ドレイン電極 １５ 保護膜（パッシベーション） １６ 隣接ゲートバスライン １７ ソースバスライン １８、１９、２０ コンタクトホール
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年４月２５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項４
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項５
【補正方法】変更
【補正内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】次にチャネル保護膜１１の上にＰをドープ
した非晶質シリコン膜１２をＣＶＤ法により成膜温度２
５０〜２８０℃で成膜後、ＲＩＥ法によりコンタクトホ
ール１９，２０を形成し、この上にスパッタ法によりＡ
ｌ−Ｓｉ−Ｃｕ膜１３，１４を成膜し、その後ウェット
エッチング法により上記Ａｌ−Ｓｉ−Ｃｕ膜をパターニ
ング後ＲＩＥ法によりＰドープ非晶質シリコン膜１２を
パターニングしてソース電極１３及びドレイン電極１４
を形成する。
した非晶質シリコン膜１２をＣＶＤ法により成膜温度２
５０〜２８０℃で成膜後、ＲＩＥ法によりコンタクトホ
ール１９，２０を形成し、この上にスパッタ法によりＡ
ｌ−Ｓｉ−Ｃｕ膜１３，１４を成膜し、その後ウェット
エッチング法により上記Ａｌ−Ｓｉ−Ｃｕ膜をパターニ
ング後ＲＩＥ法によりＰドープ非晶質シリコン膜１２を
パターニングしてソース電極１３及びドレイン電極１４
を形成する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】
【発明が解決しようとする課題】（１）従来の薄膜トラ
ンジスタは上記の様に構成されているが、ゲート絶縁膜
の窒化珪素膜はＣＶＤ法により単層成膜されている。高
電界効果移動度をうるためには上記ゲート絶縁膜中の含
有水素量を多くする必要があった。これは、ノンドープ
非晶質シリコン膜９の電界効果移動度が、ゲート絶縁膜
７との界面における欠陥準位の影響を大きく受けるた
め、窒化珪素膜中の含有水素量を多くすることにより非
晶質シリコン膜９のダングリングボンド欠陥をゲート絶
縁膜の中の水素により補償して界面準位を減らすためで
ある。図７ａに窒化珪素成膜における材料ガスＮＨ3／
ＳｉＨ4流量比と電界効果移動度の関係を示し、又図７
ｂに窒化珪素成膜におけるＮＨ3／ＳｉＨ4流量比に対す
るフーリエ変換赤外分光法で求めた窒化珪素膜７中のＳ
ｉ−Ｈ結合数、あるいはＮ−Ｈ結合による単位体積当た
りの水素量（ＩSi-H，ＩN-H）の関係を示す。
ンジスタは上記の様に構成されているが、ゲート絶縁膜
の窒化珪素膜はＣＶＤ法により単層成膜されている。高
電界効果移動度をうるためには上記ゲート絶縁膜中の含
有水素量を多くする必要があった。これは、ノンドープ
非晶質シリコン膜９の電界効果移動度が、ゲート絶縁膜
７との界面における欠陥準位の影響を大きく受けるた
め、窒化珪素膜中の含有水素量を多くすることにより非
晶質シリコン膜９のダングリングボンド欠陥をゲート絶
縁膜の中の水素により補償して界面準位を減らすためで
ある。図７ａに窒化珪素成膜における材料ガスＮＨ3／
ＳｉＨ4流量比と電界効果移動度の関係を示し、又図７
ｂに窒化珪素成膜におけるＮＨ3／ＳｉＨ4流量比に対す
るフーリエ変換赤外分光法で求めた窒化珪素膜７中のＳ
ｉ−Ｈ結合数、あるいはＮ−Ｈ結合による単位体積当た
りの水素量（ＩSi-H，ＩN-H）の関係を示す。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】この実施例１では第１及び第２のゲート絶
縁膜にＳｉＮ膜を有する２層構造のゲート絶縁膜の場合
について記載したが、３層以上のゲート絶縁膜が形成さ
れた装置においては、非晶質シリコン膜と界面を形成す
るゲート絶縁膜を窒化珪素膜とし膜中の含有水素量を多
くする。
縁膜にＳｉＮ膜を有する２層構造のゲート絶縁膜の場合
について記載したが、３層以上のゲート絶縁膜が形成さ
れた装置においては、非晶質シリコン膜と界面を形成す
るゲート絶縁膜を窒化珪素膜とし膜中の含有水素量を多
くする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】次にノンドープ非晶質シリコン膜の成膜方
法について説明する。図２ｃに示すように第２のＳｉＮ
膜７と界面を形成する第１のノンドープ非晶質シリコン
膜９は、ＣＶＤ法により成膜温度３００℃、圧力８０〜
１６０Ｐａ、高周波電力０．０１５〜０．０２Ｗ／ｃｍ
2、或いは材料ガスＨ2／ＳｉＨ4の流量比を８〜２０と
して、デポレートが８０（オングストローム／分）以下
に相当する成膜条件で５０〜２００オングストローム成
膜する。次に第２のノンドープ非晶質シリコン膜１０を
大気開放せず連続で第１の非晶質シリコン膜９と同じ温
度で高周波電力０．０４〜０．０６Ｗ／ｃｍ2、圧力８
０〜１６０Ｐａ、成膜ガスにＳｉＨ4、Ｈ2の混合ガスを
用いてデポレートが２００（オングストローム／分）以
上に相当する成膜速度で膜厚を第１及び第２の膜を合わ
せて５００〜２０００オングストローム成膜する。
法について説明する。図２ｃに示すように第２のＳｉＮ
膜７と界面を形成する第１のノンドープ非晶質シリコン
膜９は、ＣＶＤ法により成膜温度３００℃、圧力８０〜
１６０Ｐａ、高周波電力０．０１５〜０．０２Ｗ／ｃｍ
2、或いは材料ガスＨ2／ＳｉＨ4の流量比を８〜２０と
して、デポレートが８０（オングストローム／分）以下
に相当する成膜条件で５０〜２００オングストローム成
膜する。次に第２のノンドープ非晶質シリコン膜１０を
大気開放せず連続で第１の非晶質シリコン膜９と同じ温
度で高周波電力０．０４〜０．０６Ｗ／ｃｍ2、圧力８
０〜１６０Ｐａ、成膜ガスにＳｉＨ4、Ｈ2の混合ガスを
用いてデポレートが２００（オングストローム／分）以
上に相当する成膜速度で膜厚を第１及び第２の膜を合わ
せて５００〜２０００オングストローム成膜する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】次に図２ｄに示すようにＣＶＤ法でＳｉＮ
を成膜し、チャネル保護膜１１を成膜し、図２ｅに示す
ようにフォトリソグラフィによりコンタクトホールを形
成する。次に図３ａに示すように、その上にＣＶＤ法に
よりＰをドープした非晶質シリコン膜１２を成膜し、そ
の上にスパッタ法によりＡｌ−Ｓｉ−Ｃｕ膜を成膜１
３，１４、次に図３ｂに示すようにウェットエッチング
法によりＡｌ−Ｓｉ−Ｃｕ膜１３，１４をパターニング
後、ＲＩＥ法により上記Ｐドープ非晶質シリコン膜１２
をパターニングしてソース電極１３及びドレイン電極１
４を形成する。
を成膜し、チャネル保護膜１１を成膜し、図２ｅに示す
ようにフォトリソグラフィによりコンタクトホールを形
成する。次に図３ａに示すように、その上にＣＶＤ法に
よりＰをドープした非晶質シリコン膜１２を成膜し、そ
の上にスパッタ法によりＡｌ−Ｓｉ−Ｃｕ膜を成膜１
３，１４、次に図３ｂに示すようにウェットエッチング
法によりＡｌ−Ｓｉ−Ｃｕ膜１３，１４をパターニング
後、ＲＩＥ法により上記Ｐドープ非晶質シリコン膜１２
をパターニングしてソース電極１３及びドレイン電極１
４を形成する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正内容】
【００３６】第４の発明の製造方法は図２ａに示すよう
にガラス基板１上に形成されたゲート５上に第１のゲー
ト絶縁膜のＳｉＮ膜６を、成膜温度３００℃、高周波電
力密度０．２〜０．４Ｗ／ｃｍ2、圧力１３０〜１６０
Ｐａ、成膜ガスＮ2、ＳｉＨ4、ＮＨ3の混合ガスを用い
てＮＨ3／ＳｉＨ4流量比０．５〜２で膜厚５０〜１５０
オングストローム成膜する。次に図２ｂに示すように非
晶質シリコン膜９と接する第２のゲート絶縁膜のＳｉＮ
膜７を大気開放せず連続で第１のＳｉＮ６と同じ成膜温
度で、高周波電力密度０．２〜０．４Ｗ／ｃｍ2、圧力
１３０〜１６０Ｐａ、成膜ガスにＮ2、ＳｉＨ4、ＮＨ3
の混合ガスを用いてＮＨ3／ＳｉＨ4流量比４〜８で第１
及び第２のＳｉＮの膜厚を合わせて３０００〜５０００
オングストローム成膜する。次に図２ｃに示すように第
２のＳｉＮ膜７と界面を形成する第１のノンドープ非晶
質シリコン膜９は、ＣＶＤ法により成膜温度３００℃、
圧力８０〜１６０Ｐａ、高周波電力０．０１５〜０．０
２Ｗ／ｃｍ2、或いは材料ガスＨ2／ＳｉＨ4の流量比を
８〜２０として、デポレートが８０（オングストローム
／分）以下に相当する成膜条件で５０〜２００オングス
トローム成膜する。次に第２のノンドープ非晶質シリコ
ン膜１０を大気開放せず連続で第１の非晶質シリコン膜
９と同じ温度で高周波電力０．０４〜０．０６Ｗ／ｃｍ
2、圧力８０〜１６０Ｐａ、成膜ガスにＳｉＨ4、Ｈ2の
混合ガスを用いてデポレートが２００（オングストロー
ム／分）以上に相当する成膜速度で膜厚を第１及び第２
の膜を合わせて５００〜２０００オングストローム成膜
する。
にガラス基板１上に形成されたゲート５上に第１のゲー
ト絶縁膜のＳｉＮ膜６を、成膜温度３００℃、高周波電
力密度０．２〜０．４Ｗ／ｃｍ2、圧力１３０〜１６０
Ｐａ、成膜ガスＮ2、ＳｉＨ4、ＮＨ3の混合ガスを用い
てＮＨ3／ＳｉＨ4流量比０．５〜２で膜厚５０〜１５０
オングストローム成膜する。次に図２ｂに示すように非
晶質シリコン膜９と接する第２のゲート絶縁膜のＳｉＮ
膜７を大気開放せず連続で第１のＳｉＮ６と同じ成膜温
度で、高周波電力密度０．２〜０．４Ｗ／ｃｍ2、圧力
１３０〜１６０Ｐａ、成膜ガスにＮ2、ＳｉＨ4、ＮＨ3
の混合ガスを用いてＮＨ3／ＳｉＨ4流量比４〜８で第１
及び第２のＳｉＮの膜厚を合わせて３０００〜５０００
オングストローム成膜する。次に図２ｃに示すように第
２のＳｉＮ膜７と界面を形成する第１のノンドープ非晶
質シリコン膜９は、ＣＶＤ法により成膜温度３００℃、
圧力８０〜１６０Ｐａ、高周波電力０．０１５〜０．０
２Ｗ／ｃｍ2、或いは材料ガスＨ2／ＳｉＨ4の流量比を
８〜２０として、デポレートが８０（オングストローム
／分）以下に相当する成膜条件で５０〜２００オングス
トローム成膜する。次に第２のノンドープ非晶質シリコ
ン膜１０を大気開放せず連続で第１の非晶質シリコン膜
９と同じ温度で高周波電力０．０４〜０．０６Ｗ／ｃｍ
2、圧力８０〜１６０Ｐａ、成膜ガスにＳｉＨ4、Ｈ2の
混合ガスを用いてデポレートが２００（オングストロー
ム／分）以上に相当する成膜速度で膜厚を第１及び第２
の膜を合わせて５００〜２０００オングストローム成膜
する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正内容】
【００４０】第６の発明の製造方法を図２及び図３によ
り説明する。第１及び第２のゲート絶縁膜のＳｉＮ膜
６，７及び第１及び第２のノンドープ非晶質シリコン膜
９，１０及びチャネル保護膜１１をＣＶＤ法により大気
に開放せず連続成膜を行う。図２ａに示すようにガラス
基板１上に形成されたゲート５上に第１のゲート絶縁膜
のＳｉＮ膜６を、成膜温度３００℃、高周波電力密度
０．２〜０．４Ｗ／ｃｍ2、圧力１３０〜１６０Ｐａ、
成膜ガスＮ2、ＳｉＨ4、ＮＨ3の混合ガスを用いてＮＨ3
／ＳｉＨ4流量比０．５〜２で膜厚５０〜１５０オング
ストローム成膜する。次に図２ｂに示すように非晶質シ
リコン膜９と接する第２のゲート絶縁膜のＳｉＮ膜７を
大気開放せず連続で第１のＳｉＮ６と同じ成膜温度で、
高周波電力密度０．２〜０．４Ｗ／ｃｍ2、圧力１３０
〜１６０Ｐａ、成膜ガスにＮ2、ＳｉＨ4、ＮＨ3の混合
ガスを用いてＮＨ3／ＳｉＨ4流量比４〜８で第１及び第
２のＳｉＮの膜厚を合わせて３０００〜５０００オング
ストローム成膜する。以上のような製造方法をとること
により、図８に示される様に第１のＳｉＮ膜のドライエ
ッチングレートは大きくないので、ａ−Ｓｉ／ＳｉＮの
エッチング選択比は４〜５程度と維持することが出来
る。次にノンドープ非晶質シリコン膜の成膜方法につい
て説明する。図２ｃに示すように第２のＳｉＮ膜７と界
面を形成する第１のノンドープ非晶質シリコン膜９は、
ＣＶＤ法により成膜温度３００℃、圧力８０〜１６０Ｐ
ａ、高周波電力０．０１５〜０．０２Ｗ／ｃｍ2、或い
は材料ガスＨ2／ＳｉＨ4の流量比を８〜２０として、デ
ポレートが８０（オングストローム／分）以下に相当す
る成膜条件で５０〜２００オングストローム成膜する。
次に第２のノンドープ非晶質シリコン膜１０を大気開放
せず連続で第１の非晶質シリコン膜９と同じ温度で高周
波電力０．０４〜０．０６Ｗ／ｃｍ2、圧力８０〜１６
０Ｐａ、成膜ガスにＳｉＨ4、Ｈ2の混合ガスを用いてデ
ポレートが２００（オングストローム／分）以上に相当
する成膜速度で膜厚を第１及び第２の膜を合わせて５０
０〜２０００オングストローム成膜する。次に図２ｄに
示すようにＣＶＤ法でＳｉＮを成膜し、チャネル保護膜
１１を成膜し、図２ｅに示すようにフォトリソグラフィ
によりコンタクトホールを形成する。次に図３ａに示す
ように、その上にＣＶＤ法によりＰをドープした非晶質
シリコン膜１２を成膜し、その上にスパッタ法によりＡ
ｌ−Ｓｉ−Ｃｕ膜を成膜１３，１４、次に図３ｂに示す
ようにウェットエッチング法によりＡｌ−Ｓｉ−Ｃｕ膜
１３，１４をパターニング後ＲＩＥ法により上記Ｐドー
プ非晶質シリコン膜１２をパターニングしてソース電極
１３及びドレイン電極１４を形成する。次に図３ｃに示
すように保護膜１５をＣＶＤ法によりＳｉＮ膜を成膜温
度３００℃、高周波電力０．２〜０．４Ｗ／ｃｍ2、圧
力１３０〜１６０Ｐａで材料ガスＳｉＨ4、ＮＨ3、Ｎ2
の混合ガスを用いて成膜する。
り説明する。第１及び第２のゲート絶縁膜のＳｉＮ膜
６，７及び第１及び第２のノンドープ非晶質シリコン膜
９，１０及びチャネル保護膜１１をＣＶＤ法により大気
に開放せず連続成膜を行う。図２ａに示すようにガラス
基板１上に形成されたゲート５上に第１のゲート絶縁膜
のＳｉＮ膜６を、成膜温度３００℃、高周波電力密度
０．２〜０．４Ｗ／ｃｍ2、圧力１３０〜１６０Ｐａ、
成膜ガスＮ2、ＳｉＨ4、ＮＨ3の混合ガスを用いてＮＨ3
／ＳｉＨ4流量比０．５〜２で膜厚５０〜１５０オング
ストローム成膜する。次に図２ｂに示すように非晶質シ
リコン膜９と接する第２のゲート絶縁膜のＳｉＮ膜７を
大気開放せず連続で第１のＳｉＮ６と同じ成膜温度で、
高周波電力密度０．２〜０．４Ｗ／ｃｍ2、圧力１３０
〜１６０Ｐａ、成膜ガスにＮ2、ＳｉＨ4、ＮＨ3の混合
ガスを用いてＮＨ3／ＳｉＨ4流量比４〜８で第１及び第
２のＳｉＮの膜厚を合わせて３０００〜５０００オング
ストローム成膜する。以上のような製造方法をとること
により、図８に示される様に第１のＳｉＮ膜のドライエ
ッチングレートは大きくないので、ａ−Ｓｉ／ＳｉＮの
エッチング選択比は４〜５程度と維持することが出来
る。次にノンドープ非晶質シリコン膜の成膜方法につい
て説明する。図２ｃに示すように第２のＳｉＮ膜７と界
面を形成する第１のノンドープ非晶質シリコン膜９は、
ＣＶＤ法により成膜温度３００℃、圧力８０〜１６０Ｐ
ａ、高周波電力０．０１５〜０．０２Ｗ／ｃｍ2、或い
は材料ガスＨ2／ＳｉＨ4の流量比を８〜２０として、デ
ポレートが８０（オングストローム／分）以下に相当す
る成膜条件で５０〜２００オングストローム成膜する。
次に第２のノンドープ非晶質シリコン膜１０を大気開放
せず連続で第１の非晶質シリコン膜９と同じ温度で高周
波電力０．０４〜０．０６Ｗ／ｃｍ2、圧力８０〜１６
０Ｐａ、成膜ガスにＳｉＨ4、Ｈ2の混合ガスを用いてデ
ポレートが２００（オングストローム／分）以上に相当
する成膜速度で膜厚を第１及び第２の膜を合わせて５０
０〜２０００オングストローム成膜する。次に図２ｄに
示すようにＣＶＤ法でＳｉＮを成膜し、チャネル保護膜
１１を成膜し、図２ｅに示すようにフォトリソグラフィ
によりコンタクトホールを形成する。次に図３ａに示す
ように、その上にＣＶＤ法によりＰをドープした非晶質
シリコン膜１２を成膜し、その上にスパッタ法によりＡ
ｌ−Ｓｉ−Ｃｕ膜を成膜１３，１４、次に図３ｂに示す
ようにウェットエッチング法によりＡｌ−Ｓｉ−Ｃｕ膜
１３，１４をパターニング後ＲＩＥ法により上記Ｐドー
プ非晶質シリコン膜１２をパターニングしてソース電極
１３及びドレイン電極１４を形成する。次に図３ｃに示
すように保護膜１５をＣＶＤ法によりＳｉＮ膜を成膜温
度３００℃、高周波電力０．２〜０．４Ｗ／ｃｍ2、圧
力１３０〜１６０Ｐａで材料ガスＳｉＨ4、ＮＨ3、Ｎ2
の混合ガスを用いて成膜する。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正内容】
【００４１】次に第６の発明の方法による作用を示す。
保護膜１５の成膜温度を、前記第１及び第２のＳｉＮ膜
７、第１及び第２の非晶質シリコン膜９、１０、チャネ
ル保護膜１１の成膜温度と同一或いはそれ以下に設定す
ることにより、図１２に示されている非晶質シリコン膜
の電界効果移動度の高温成膜による減少を防止すること
が可能となり高い電界効果移動度の非晶質シリコン膜が
得られる。
保護膜１５の成膜温度を、前記第１及び第２のＳｉＮ膜
７、第１及び第２の非晶質シリコン膜９、１０、チャネ
ル保護膜１１の成膜温度と同一或いはそれ以下に設定す
ることにより、図１２に示されている非晶質シリコン膜
の電界効果移動度の高温成膜による減少を防止すること
が可能となり高い電界効果移動度の非晶質シリコン膜が
得られる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正内容】
【００４５】
【発明の効果】１．第１の発明により第２のゲート絶縁
膜中の水素を非晶質シリコン界面に供給し、界面準位を
減少させて高電界効果移動度を得るとともに、第１のゲ
ート絶縁膜により非晶質シリコン膜とのドライエッチン
グの選択比を維持することができる。 ２．第２の発明により第１および第２の絶縁膜中の水素
量を制御できる。 ３．第３の発明により界面準位を少なく形成された第１
の非晶質シリコン膜を、さらに第２のゲート絶縁膜中の
水素で界面準位を減少させ高電界効果移動度がえられ
る。また非晶質シリコン膜をデポレートの低い薄い膜と
デポレートの高い厚い膜とで構成することにより、全体
で成膜時間を短縮できる。 ４．第４の発明により絶縁膜の材料ガス供給量の制御に
より絶縁膜中のＮ−Ｈ結合量制御することで非晶質シリ
コン膜への水素の供給とエッチング選択性維持が両立で
き、また第１の非晶質シリコン膜中のＳｉ−Ｈ結合数に
対するＳｉ−Ｈ2結合数の比を制御することで移動度を
高く制御できる。 ５．第６の発明により各膜の成膜温度を共通化すること
で加熱冷却に要する時間を大幅に短縮できる。 ６．第７の発明により電界効果移動度の減少を防止でき
る。 ７．第５の発明によりＣＶＤ法の高周波電力に予備パル
スを加えることで放電の立ち上がりを早め成膜時間を短
縮することが可能となる。
膜中の水素を非晶質シリコン界面に供給し、界面準位を
減少させて高電界効果移動度を得るとともに、第１のゲ
ート絶縁膜により非晶質シリコン膜とのドライエッチン
グの選択比を維持することができる。 ２．第２の発明により第１および第２の絶縁膜中の水素
量を制御できる。 ３．第３の発明により界面準位を少なく形成された第１
の非晶質シリコン膜を、さらに第２のゲート絶縁膜中の
水素で界面準位を減少させ高電界効果移動度がえられ
る。また非晶質シリコン膜をデポレートの低い薄い膜と
デポレートの高い厚い膜とで構成することにより、全体
で成膜時間を短縮できる。 ４．第４の発明により絶縁膜の材料ガス供給量の制御に
より絶縁膜中のＮ−Ｈ結合量制御することで非晶質シリ
コン膜への水素の供給とエッチング選択性維持が両立で
き、また第１の非晶質シリコン膜中のＳｉ−Ｈ結合数に
対するＳｉ−Ｈ2結合数の比を制御することで移動度を
高く制御できる。 ５．第６の発明により各膜の成膜温度を共通化すること
で加熱冷却に要する時間を大幅に短縮できる。 ６．第７の発明により電界効果移動度の減少を防止でき
る。 ７．第５の発明によりＣＶＤ法の高周波電力に予備パル
スを加えることで放電の立ち上がりを早め成膜時間を短
縮することが可能となる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 遠藤 幸雄 熊本県菊池郡西合志町御代志997番地 株 式会社アドバンスト・ディスプレイ内 (72)発明者 羽山 昌宏 熊本県菊池郡西合志町御代志997番地 株 式会社アドバンスト・ディスプレイ内
Claims (7)
- 【請求項１】 絶縁基板上に形成されたゲート電極と、
上記ゲート電極上に形成された第１のゲート絶縁膜と、
上記第１のゲート絶縁膜上に形成された第２のゲート絶
縁膜と、上記第２のゲート絶縁膜上に形成された非晶質
シリコン膜とを有し、上記第１および第２のゲート絶縁
膜を窒化珪素とし、上記第２の窒化珪素膜中の水素含有
量が上記第１の窒化珪素膜中の水素含有量よりも多いこ
とを特徴とする薄膜トランジスタ。 - 【請求項２】 絶縁基板上にゲート電極を形成する工程
と、上記ゲート電極上に材料ガスのＮＨ3／ＳｉＨ4の流
量比を４以下として窒化水素膜による第１のゲート絶縁
膜を形成する工程と、上記第１のゲート絶縁膜上に材料
ガスのＮＨ3／ＳｉＨ4の流量比を４以上として窒化水素
膜による第２のゲート絶縁膜を形成する工程と、上記第
２のゲート絶縁膜上に非晶質シリコン膜を形成する工程
とを有し、上記第２の窒化珪素膜中の水素含有量が上記
第１の窒化珪素膜中の水素含有量よりも多いことを特徴
とする薄膜トランジスタの製造方法。 - 【請求項３】 絶縁基板上に形成されたゲート電極と、
上記ゲート電極上に形成された第１のゲート絶縁膜と、
上記第１のゲート絶縁膜上に形成された第２のゲート絶
縁膜と、上記第２のゲート絶縁膜上に形成された第１の
非晶質シリコン膜と、上記第１の非晶質シリコン膜上に
第２の非晶質シリコン膜とを有し、上記第１および第２
のゲート絶縁膜を窒化珪素とし、上記第２の窒化珪素膜
中の水素含有量が上記第１の窒化珪素膜中の水素含有量
よりも多く、また上記第１の非晶質シリコン膜中のＳｉ
−Ｈ結合数に対するＳｉ−Ｈ2結合数の比が０．０５以
下であることを特徴とする薄膜トランジスタ。 - 【請求項４】 絶縁基板上にゲート電極を形成する工程
と、上記ゲート電極上に材料ガスのＮＨ3／ＳｉＨ4の流
量比を４以下として窒化水素膜による第１のゲート絶縁
膜を形成する工程と、上記第１のゲート絶縁膜上に材料
ガスのＮＨ3／ＳｉＨ4の流量比を４以上として窒化水素
膜による第２のゲート絶縁膜を形成する工程と、上記第
２のゲート絶縁膜上に高周波電力０．０３Ｗ／ｃｍ2以
下、或いは材料ガスの流量比Ｈ2／ＳｉＨ4が９以上の成
膜条件で化学気相成長法により第１の非晶質シリコン膜
を形成する工程と、上記第１の非晶質シリコン膜上に高
周波電力０．０３Ｗ／ｃｍ2以上、或いは材料ガス流量
比Ｈ2／ＳｉＨ4が９以下の成膜条件で化学気相成長法に
より第２の非晶質シリコン膜を形成する工程とを有し、 上記第２の窒化珪素膜中の水素含有量が上記第１の窒化
珪素膜中の水素含有量よりも多く、また上記第１の非晶
質シリコン膜中のＳｉ−Ｈ結合数に対するＳｉ−Ｈ2結
合数の比が０．０５以下であることを特徴とする薄膜ト
ランジスタの製造方法。 - 【請求項５】 絶縁基板上にゲート電極を形成する工程
と、上記ゲート電極上に第１のゲート絶縁膜を形成する
工程と、上記第１のゲート絶縁膜上に第２のゲート絶縁
膜を形成する工程と、上記第２のゲート絶縁膜上に第１
の非晶質シリコン膜を形成する工程と、上記第１の非晶
質シリコン膜上に第２の非晶質シリコン膜を形成する工
程と、上記第２の非晶質シリコン膜上にチャネル保護膜
を形成する工程とを備え、上記第２のゲート絶縁膜と、
上記第１及び第２の非晶質シリコン膜と、上記チャネル
保護膜とを同一の成膜温度で形成することを特徴とする
薄膜トランジスタの製造方法。 - 【請求項６】 絶縁基板上にゲート電極を形成する工程
と、上記ゲート電極上に第１のゲート絶縁膜を形成する
工程と、上記第１のゲート絶縁膜上に第２のゲート絶縁
膜を形成する工程と、上記第２のゲート絶縁膜上に第１
の非晶質シリコン膜を形成する工程と、上記第１の非晶
質シリコン膜上に第２の非晶質シリコン膜を形成する工
程と、上記第２の非晶質シリコン膜上にチャネル保護膜
を形成する工程と、上記チャネル保護膜上にＰをドープ
した非晶質シリコン膜を形成する工程と、上記Ｐドープ
非晶質シリコン膜上ににソース、ドレイン電極を形成す
る工程と、上記電極上に保護膜を形成する工程とを備
え、上記保護膜の形成温度を、上記第２のゲート絶縁
膜、および上記第１及び第２の非晶質シリコン膜、およ
びチャネル保護膜の形成温度より低くすることを特徴と
する薄膜トランジスタの製造方法。 - 【請求項７】 絶縁基板上にゲート電極を形成する工程
と、上記ゲート電極上に第１のゲート絶縁膜を形成する
工程と、上記第１のゲート絶縁膜上に第２のゲート絶縁
膜を形成する工程と、上記第２のゲート絶縁膜上に第１
の非晶質シリコン膜を形成する工程と、上記第１の非晶
質シリコン膜上に第２の非晶質シリコン膜を形成する工
程とを有し、上記第１の非晶質シリコン膜の形成工程に
用いられるＣＶＤ法の高周波電力が第１の高周波電力と
上記第１の高周波電力の周波数より高い第２の高周波電
力とで構成されていることを特徴とする薄膜トランジス
タの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30406393A JP3376051B2 (ja) | 1993-12-03 | 1993-12-03 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30406393A JP3376051B2 (ja) | 1993-12-03 | 1993-12-03 | 薄膜トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07162001A true JPH07162001A (ja) | 1995-06-23 |
| JP3376051B2 JP3376051B2 (ja) | 2003-02-10 |
Family
ID=17928591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30406393A Expired - Lifetime JP3376051B2 (ja) | 1993-12-03 | 1993-12-03 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3376051B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001135824A (ja) * | 1999-11-05 | 2001-05-18 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| KR100641627B1 (ko) * | 2000-07-19 | 2006-11-02 | 엘지.필립스 엘시디 주식회사 | 비정질 박막트랜지스터 및 그 제조방법 |
| JP2009071291A (ja) * | 2007-08-17 | 2009-04-02 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2009152293A (ja) * | 2007-12-19 | 2009-07-09 | Mitsubishi Electric Corp | 薄膜トランジスタ、及びその製造方法、並びに表示装置 |
| WO2010084657A1 (ja) * | 2009-01-26 | 2010-07-29 | シャープ株式会社 | 半導体装置、半導体装置の製造方法、液晶装置 |
| WO2013115275A1 (ja) * | 2012-01-30 | 2013-08-08 | 京セラ株式会社 | 光電変換素子の製造方法および光電変換素子 |
| JP2014199928A (ja) * | 2014-05-02 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| US9059216B2 (en) | 2000-12-11 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| JP2017142537A (ja) * | 2017-05-11 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
-
1993
- 1993-12-03 JP JP30406393A patent/JP3376051B2/ja not_active Expired - Lifetime
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001135824A (ja) * | 1999-11-05 | 2001-05-18 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP4562835B2 (ja) * | 1999-11-05 | 2010-10-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100641627B1 (ko) * | 2000-07-19 | 2006-11-02 | 엘지.필립스 엘시디 주식회사 | 비정질 박막트랜지스터 및 그 제조방법 |
| US9059216B2 (en) | 2000-12-11 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US10665610B2 (en) | 2000-12-11 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US9666601B2 (en) | 2000-12-11 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| JP2009071291A (ja) * | 2007-08-17 | 2009-04-02 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2009152293A (ja) * | 2007-12-19 | 2009-07-09 | Mitsubishi Electric Corp | 薄膜トランジスタ、及びその製造方法、並びに表示装置 |
| US8269908B2 (en) | 2007-12-19 | 2012-09-18 | Mitsubishi Electric Corporation | Thin-film transistor, method of manufacturing the same, and display device |
| WO2010084657A1 (ja) * | 2009-01-26 | 2010-07-29 | シャープ株式会社 | 半導体装置、半導体装置の製造方法、液晶装置 |
| WO2013115275A1 (ja) * | 2012-01-30 | 2013-08-08 | 京セラ株式会社 | 光電変換素子の製造方法および光電変換素子 |
| US9171972B2 (en) | 2012-01-30 | 2015-10-27 | Kyocera Corporation | Method for producing photoelectric converter and phtotelectric converter |
| JP2014199928A (ja) * | 2014-05-02 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| JP2017142537A (ja) * | 2017-05-11 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3376051B2 (ja) | 2003-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8269908B2 (en) | Thin-film transistor, method of manufacturing the same, and display device | |
| US7357878B2 (en) | Etchant, and method for fabricating a thin film transistor subtrate including conductive wires using the etchant and the resulting structure | |
| US6753550B2 (en) | Liquid crystal display device having a thin film transistor element including an amorphous film containing a low-defect density layer and a high-defect densisty layer | |
| JP2008124392A (ja) | 半導体装置、その製造方法及び表示装置 | |
| EP0294802B1 (en) | Thin-film transistor fabrication process | |
| US20110269274A1 (en) | Thin film transistors having multiple doped silicon layers | |
| JPH06132303A (ja) | 薄膜トランジスタおよびその作製方法 | |
| JP3376051B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0563196A (ja) | 薄膜半導体装置及びその製造方法並び液晶表示装置 | |
| US6514804B1 (en) | Thin-film transistor and fabrication method thereof | |
| JPH08254680A (ja) | 半導体装置およびその製造方法 | |
| JPS63308384A (ja) | 薄膜トランジスタ | |
| JPH08321615A (ja) | 非晶質シリコン薄膜トランジスタ及びその製法 | |
| JP3565993B2 (ja) | 半導体装置の製造方法 | |
| JPH06188422A (ja) | 薄膜トランジスタ | |
| JPH0855804A (ja) | 半導体薄膜の製造方法 | |
| JP3292240B2 (ja) | 薄膜トランジスタ素子及びその製造方法 | |
| JPH08148690A (ja) | 薄膜トランジスタおよび半導体膜の製造方法 | |
| JPH0818063A (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
| JPH04304677A (ja) | アモルファスシリコン薄膜半導体装置とその製法 | |
| JP5601821B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2820064B2 (ja) | 薄膜トランジスタとこれを用いた液晶表示装置 | |
| JPH04345069A (ja) | 半導体装置 | |
| JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH07321337A (ja) | 半導体集積回路およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071129 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20081129 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20091129 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20101129 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131129 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |