JPH08321615A - 非晶質シリコン薄膜トランジスタ及びその製法 - Google Patents
非晶質シリコン薄膜トランジスタ及びその製法Info
- Publication number
- JPH08321615A JPH08321615A JP7126091A JP12609195A JPH08321615A JP H08321615 A JPH08321615 A JP H08321615A JP 7126091 A JP7126091 A JP 7126091A JP 12609195 A JP12609195 A JP 12609195A JP H08321615 A JPH08321615 A JP H08321615A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- amorphous silicon
- film
- silicon thin
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 140
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 116
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000010408 film Substances 0.000 claims abstract description 170
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 48
- 238000005530 etching Methods 0.000 claims description 29
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 28
- 239000007864 aqueous solution Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 22
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 15
- 238000010790 dilution Methods 0.000 claims description 13
- 239000012895 dilution Substances 0.000 claims description 13
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 12
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 10
- 229910000077 silane Inorganic materials 0.000 claims description 9
- 229910004205 SiNX Inorganic materials 0.000 claims description 5
- 239000003085 diluting agent Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract description 4
- 239000001257 hydrogen Substances 0.000 abstract description 3
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 51
- 239000007789 gas Substances 0.000 description 30
- 239000004065 semiconductor Substances 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 239000002344 surface layer Substances 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000011521 glass Substances 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 150000003377 silicon compounds Chemical class 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 229910052749 magnesium Inorganic materials 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000005329 float glass Substances 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000010979 pH adjustment Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004587 chromatography analysis Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004050 hot filament vapor deposition Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000002681 magnesium compounds Chemical class 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- HUAUNKAZQWMVFY-UHFFFAOYSA-M sodium;oxocalcium;hydroxide Chemical compound [OH-].[Na+].[Ca]=O HUAUNKAZQWMVFY-UHFFFAOYSA-M 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
Abstract
(57)【要約】
【目的】 ｎ+ 層を省略したなかで高移動度等を有する
非晶質シリコン薄膜トランジスタを得る。 【構成】 基板と、該基板上に形成したゲート電極と、
絶縁膜と、水素化非晶質シリコン膜と、ソース電極およ
びドレイン電極とから成る非晶質シリコン薄膜トランジ
スタにおいて、当該ソ−ス電極およびドレイン電極と水
素化非晶質シリコン膜との間にノンド−プの微結晶シリ
コン薄膜層を設けた非晶質シリコン薄膜トランジスタ。
及びその製法。
非晶質シリコン薄膜トランジスタを得る。 【構成】 基板と、該基板上に形成したゲート電極と、
絶縁膜と、水素化非晶質シリコン膜と、ソース電極およ
びドレイン電極とから成る非晶質シリコン薄膜トランジ
スタにおいて、当該ソ−ス電極およびドレイン電極と水
素化非晶質シリコン膜との間にノンド−プの微結晶シリ
コン薄膜層を設けた非晶質シリコン薄膜トランジスタ。
及びその製法。
Description
【０００１】
【産業上の利用分野】本発明は、非晶質シリコン薄膜ト
ランジスタにおいて、特にｎ+ 層化をすることなく高い
電界効果移動度を示す半導体装置とすることができた非
晶質シリコン薄膜トランジスタとその製法に関する。
ランジスタにおいて、特にｎ+ 層化をすることなく高い
電界効果移動度を示す半導体装置とすることができた非
晶質シリコン薄膜トランジスタとその製法に関する。
【０００２】本発明は大面積化が容易でもあるため、各
種スイッチング素子として例えばアクティブマトリック
ス型液晶ディスプレイに、また電荷移動型素子として例
えばビデオカメラの受像用の固体撮像素子あるいはコピ
ー用のイメージセンサー等に優れた性能を発現する有用
な非晶質シリコン薄膜トランジスタとその製法を提供す
ることができる。
種スイッチング素子として例えばアクティブマトリック
ス型液晶ディスプレイに、また電荷移動型素子として例
えばビデオカメラの受像用の固体撮像素子あるいはコピ
ー用のイメージセンサー等に優れた性能を発現する有用
な非晶質シリコン薄膜トランジスタとその製法を提供す
ることができる。
【０００３】
【従来技術】最近ことに、非晶質シリコン膜（以下、ａ
ーSi膜ともいう）を半導体膜として用いる薄膜トランジ
スタ（以下、TFT ともいう）が使用されつつあるなか、
ｎ+型の非晶質シリコン膜（以下、ｎ+ ａ−Si膜ともい
う）あるいは、ｎ+ 型の微結晶シリコン膜（以下、ｎ+
μc −Si膜ともいう）を半導体膜として用いるTFT が、
種々提案されている。
ーSi膜ともいう）を半導体膜として用いる薄膜トランジ
スタ（以下、TFT ともいう）が使用されつつあるなか、
ｎ+型の非晶質シリコン膜（以下、ｎ+ ａ−Si膜ともい
う）あるいは、ｎ+ 型の微結晶シリコン膜（以下、ｎ+
μc −Si膜ともいう）を半導体膜として用いるTFT が、
種々提案されている。
【０００４】例えば、特開昭61-59873号公報には薄膜電
界効果トランジスタおよびその製造方法が記載されてお
り、絶縁性基板上にゲ─トとなる第１の金属層が選択的
に形成され、第１の絶縁層を介して第１の金属層を含む
絶縁性基板上に、第１の半導体層として非結晶質シリコ
ン化合物半導体層、第２の半導体として微結晶シリコン
化合物半導体層の二層が島状に選択形成され、前記二層
からなる島状の半導体層上で第１の金属層と一部重なり
合うように形成された一対の不純物を含む非単結晶シリ
コン化合物半導体層をソ─ス・ドレインを除く前記二層
からなる島状の半導体層上には第２の絶縁層が選択形成
され、前記不純物を含む非単結晶シリコン層よりなるソ
─ス・ドレイン上に第２の金属層よりなるソ−ス・ドレ
イン配線が形成されているものが開示されている。
界効果トランジスタおよびその製造方法が記載されてお
り、絶縁性基板上にゲ─トとなる第１の金属層が選択的
に形成され、第１の絶縁層を介して第１の金属層を含む
絶縁性基板上に、第１の半導体層として非結晶質シリコ
ン化合物半導体層、第２の半導体として微結晶シリコン
化合物半導体層の二層が島状に選択形成され、前記二層
からなる島状の半導体層上で第１の金属層と一部重なり
合うように形成された一対の不純物を含む非単結晶シリ
コン化合物半導体層をソ─ス・ドレインを除く前記二層
からなる島状の半導体層上には第２の絶縁層が選択形成
され、前記不純物を含む非単結晶シリコン層よりなるソ
─ス・ドレイン上に第２の金属層よりなるソ−ス・ドレ
イン配線が形成されているものが開示されている。
【０００５】また例えば、特開昭61-65477号公報には半
導体装置が記載されており、薄膜電界効果トランジスタ
の半導体活性領域に非単結晶シリコン化合物半導体を用
いた逆スタガ構造を有し、半導体活性領域とソ─ス・ド
レイン両電極金属との間に、ｎ型またはｐ型の微結晶シ
リコン化合物半導体層を含むオ−ミック接触層を設けた
ものが開示されている。
導体装置が記載されており、薄膜電界効果トランジスタ
の半導体活性領域に非単結晶シリコン化合物半導体を用
いた逆スタガ構造を有し、半導体活性領域とソ─ス・ド
レイン両電極金属との間に、ｎ型またはｐ型の微結晶シ
リコン化合物半導体層を含むオ−ミック接触層を設けた
ものが開示されている。
【０００６】さらに例えば、特開平2-47633 号公報には
マトリックス型液晶表示パネルが記載されており、アモ
ルフアスシリコン膜を用いたTFT をアドレス素子として
マトリックス表示を行なうマトリックス型液晶表示パネ
ルにおいて、上記TFT のチヤネル部のアモルフアスシリ
コン膜とソ−ス・ドレイン電極との間のコンタクト層
を、導電率が10°Ｓ／cm以上の微結晶ｎ型半導体膜で形
成するものが開示されている。
マトリックス型液晶表示パネルが記載されており、アモ
ルフアスシリコン膜を用いたTFT をアドレス素子として
マトリックス表示を行なうマトリックス型液晶表示パネ
ルにおいて、上記TFT のチヤネル部のアモルフアスシリ
コン膜とソ−ス・ドレイン電極との間のコンタクト層
を、導電率が10°Ｓ／cm以上の微結晶ｎ型半導体膜で形
成するものが開示されている。
【０００７】さらにまた例えば、特開平3-23679 号公報
には光電変換素子が記載されており、ナトリウムイオン
をほとんど含まないガラス、石英、透光性セラミックス
等から成る透光性基板上に、マグネシウムシリサイド
層、真性微結晶シリコン層、及び真性アモルファスシリ
コン層を順次積層し、該真性アモルファスシリコン層上
に、この真性アモルファスシリコン層との接合部がマグ
ネシウム若しくはマグネシウム化合物からなる電極を取
着して成るものが開示されている。
には光電変換素子が記載されており、ナトリウムイオン
をほとんど含まないガラス、石英、透光性セラミックス
等から成る透光性基板上に、マグネシウムシリサイド
層、真性微結晶シリコン層、及び真性アモルファスシリ
コン層を順次積層し、該真性アモルファスシリコン層上
に、この真性アモルファスシリコン層との接合部がマグ
ネシウム若しくはマグネシウム化合物からなる電極を取
着して成るものが開示されている。
【０００８】さらにまた例えば、特開平5-304171号公報
には薄膜トランジスタが記載されており、絶縁性基板
と、この基板上に形成されたゲ−ト電極と、このゲ−ト
電極が形成された基板上にゲ−ト絶縁膜を介して形成さ
れた微結晶シリコンからなる活性層と、この活性層上に
微結晶シリコンよりも低抵抗の非晶質シリコンからなる
オ−ミックコンタクト層を介して形成されたソ−ス・ド
レイン電極と、を備えたものが開示されている。
には薄膜トランジスタが記載されており、絶縁性基板
と、この基板上に形成されたゲ−ト電極と、このゲ−ト
電極が形成された基板上にゲ−ト絶縁膜を介して形成さ
れた微結晶シリコンからなる活性層と、この活性層上に
微結晶シリコンよりも低抵抗の非晶質シリコンからなる
オ−ミックコンタクト層を介して形成されたソ−ス・ド
レイン電極と、を備えたものが開示されている。
【０００９】またさらに、前記したようなｎ+ 層をなく
してしまうというものとしては、例えば特公平5-50865
号公報に記載されている薄膜トランジスタ素子があり、
薄膜トランジスタ及び信号電極を形成したパネル基板上
において、薄膜トランジスタのアモルフアスシリコン又
はポリシリコン半導体層と接続される電極の構成が、マ
グネシウム、マンガン、ジルコニウムあるいは前記金属
の化合物を含有し、且つ仕事関数が上記アモルフアスシ
リコン又はポリシリコン半導体層より小さい第１の電極
層と、該第１の電極層の上に形成される第２の電極層と
を有するものが開示されている。
してしまうというものとしては、例えば特公平5-50865
号公報に記載されている薄膜トランジスタ素子があり、
薄膜トランジスタ及び信号電極を形成したパネル基板上
において、薄膜トランジスタのアモルフアスシリコン又
はポリシリコン半導体層と接続される電極の構成が、マ
グネシウム、マンガン、ジルコニウムあるいは前記金属
の化合物を含有し、且つ仕事関数が上記アモルフアスシ
リコン又はポリシリコン半導体層より小さい第１の電極
層と、該第１の電極層の上に形成される第２の電極層と
を有するものが開示されている。
【００１０】
【発明が解決しようとする問題点】上記した従来の公報
に開示されている、例えば特開昭61ー59873 号公報およ
び特開昭61ー65477 号公報に記載の薄膜電界効果トラン
ジスタおよびその製造方法、特開平2-47633 号公報に記
載のマトリツクス型液晶表示パネル、特開平3-23679 号
公報に記載の光電変換素子、特開平5-304171号公報に記
載のTFT 等では、ｎ + ａ−Si膜あるいはｎ+ μc −Si膜
を半導体膜として用いるTFT であり、ｎ+ 層化のために
は、例えばシラン系ガスにホスフィン（PH3）を添加す
る等、安全性が悪い処理作業を伴い、必ずしも安全性が
高い作業とは言い難く、しかも製造工程としても簡素化
とすることができ難いものである。
に開示されている、例えば特開昭61ー59873 号公報およ
び特開昭61ー65477 号公報に記載の薄膜電界効果トラン
ジスタおよびその製造方法、特開平2-47633 号公報に記
載のマトリツクス型液晶表示パネル、特開平3-23679 号
公報に記載の光電変換素子、特開平5-304171号公報に記
載のTFT 等では、ｎ + ａ−Si膜あるいはｎ+ μc −Si膜
を半導体膜として用いるTFT であり、ｎ+ 層化のために
は、例えばシラン系ガスにホスフィン（PH3）を添加す
る等、安全性が悪い処理作業を伴い、必ずしも安全性が
高い作業とは言い難く、しかも製造工程としても簡素化
とすることができ難いものである。
【００１１】また例えば特公平5-50865 号公報に記載の
薄膜トランジスタ素子では、ｎ+ 型層をなくしオ−ミッ
クコンタクト層を含まないため電導率が低く、半導体の
仕事関数φs ならびに金属の仕事関数φm とすると、φ
s ＞φm であることがオ−ミツク接続を得るために必要
であり、半導体層がａ−Siの場合にはφs ≒4eV であ
り、これより小さいφm をもつ金属にする必要があるも
のであって制約を受け、より複雑な金属とする必要を伴
うものである。
薄膜トランジスタ素子では、ｎ+ 型層をなくしオ−ミッ
クコンタクト層を含まないため電導率が低く、半導体の
仕事関数φs ならびに金属の仕事関数φm とすると、φ
s ＞φm であることがオ−ミツク接続を得るために必要
であり、半導体層がａ−Siの場合にはφs ≒4eV であ
り、これより小さいφm をもつ金属にする必要があるも
のであって制約を受け、より複雑な金属とする必要を伴
うものである。
【００１２】
【問題点を解決するための手段】本発明は、従来のかか
る問題点に鑑みてなされたものであって、逆スタガード
形TFT を基本的な構成とするなかで、基板と、ゲート電
極と、絶縁膜と、ａーSi;H薄膜と、ドレイン電極ならび
にソース電極とからなるなかで、ソ−ス電極およびドレ
イン電極とａーSi;H薄膜との間にノンド−プの微結晶シ
リコン薄膜層を設けたことにより、ｎ+ 層をなくしても
より導電率が高いノンド−プの微結晶シリコン薄膜層を
備えるようにすることによって、ｎ+ 層化する処理工程
ならびにその設備を省略することができて工程の簡素化
および安全性の向上をもたらすとともに、その性能、例
えば移動度μが1.2 〜1.5cm2／Vs前後程度ならびにしき
い値Vth が５V 程度以下、ないしはそれらより優れるも
のとできる有用な非晶質シリコン薄膜トランジスタ及び
その製法を提供するものである。
る問題点に鑑みてなされたものであって、逆スタガード
形TFT を基本的な構成とするなかで、基板と、ゲート電
極と、絶縁膜と、ａーSi;H薄膜と、ドレイン電極ならび
にソース電極とからなるなかで、ソ−ス電極およびドレ
イン電極とａーSi;H薄膜との間にノンド−プの微結晶シ
リコン薄膜層を設けたことにより、ｎ+ 層をなくしても
より導電率が高いノンド−プの微結晶シリコン薄膜層を
備えるようにすることによって、ｎ+ 層化する処理工程
ならびにその設備を省略することができて工程の簡素化
および安全性の向上をもたらすとともに、その性能、例
えば移動度μが1.2 〜1.5cm2／Vs前後程度ならびにしき
い値Vth が５V 程度以下、ないしはそれらより優れるも
のとできる有用な非晶質シリコン薄膜トランジスタ及び
その製法を提供するものである。
【００１３】すなわち、本発明は、基板と、該基板上に
形成したゲート電極と、絶縁膜と、水素化非晶質シリコ
ン膜と、ソース電極およびドレイン電極とから成る非晶
質シリコン薄膜トランジスタにおいて、当該ソ−ス電極
およびドレイン電極と水素化非晶質シリコン膜との間に
ノンド−プの微結晶シリコン薄膜層を設けたことを特徴
とする非晶質シリコン薄膜トランジスタ。
形成したゲート電極と、絶縁膜と、水素化非晶質シリコ
ン膜と、ソース電極およびドレイン電極とから成る非晶
質シリコン薄膜トランジスタにおいて、当該ソ−ス電極
およびドレイン電極と水素化非晶質シリコン膜との間に
ノンド−プの微結晶シリコン薄膜層を設けたことを特徴
とする非晶質シリコン薄膜トランジスタ。
【００１４】ならびに、前記絶縁膜が、該絶縁膜表面を
少なくともHFを含む混合水溶液を用いてエッチング処理
を施したエッチング処理表層薄膜を形成し備えた絶縁膜
であることを特徴とする上述した非晶質シリコン薄膜ト
ランジスタ。
少なくともHFを含む混合水溶液を用いてエッチング処理
を施したエッチング処理表層薄膜を形成し備えた絶縁膜
であることを特徴とする上述した非晶質シリコン薄膜ト
ランジスタ。
【００１５】また、前記絶縁膜が、SiO2あるいはSiNxで
なる絶縁膜であることを特徴とする上述した非晶質シリ
コン薄膜トランジスタ。さらに、基板と、該基板上に形
成した導電性のゲート電極と、該ゲート電極および該基
板を被覆するSiO2でなるゲート絶縁膜と、少なくともHF
を含む混合水溶液を用いてエッチング処理を施したSiO2
でなるゲート絶縁膜のエッチング処理表層薄膜と、該エ
ッチング処理表層面上でゲート電極に対応し係わるよう
な領域を被覆する水素化非晶質シリコン膜と、該水素化
非晶質シリコン膜と前記ゲート絶縁膜表面を覆いかつ該
水素化非晶質シリコン膜上の前記ゲート電極に対応する
頭上位置で対向するように設けたソース電極およびドレ
イン電極と、当該ソ−ス電極およびドレイン電極と水素
化非晶質シリコン膜との間で該水素化非晶質シリコン膜
上面を覆うように設けたノンド−プの微結晶シリコン薄
膜層とから成ることを特徴とする上述した非晶質シリコ
ン薄膜トランジスタ。
なる絶縁膜であることを特徴とする上述した非晶質シリ
コン薄膜トランジスタ。さらに、基板と、該基板上に形
成した導電性のゲート電極と、該ゲート電極および該基
板を被覆するSiO2でなるゲート絶縁膜と、少なくともHF
を含む混合水溶液を用いてエッチング処理を施したSiO2
でなるゲート絶縁膜のエッチング処理表層薄膜と、該エ
ッチング処理表層面上でゲート電極に対応し係わるよう
な領域を被覆する水素化非晶質シリコン膜と、該水素化
非晶質シリコン膜と前記ゲート絶縁膜表面を覆いかつ該
水素化非晶質シリコン膜上の前記ゲート電極に対応する
頭上位置で対向するように設けたソース電極およびドレ
イン電極と、当該ソ−ス電極およびドレイン電極と水素
化非晶質シリコン膜との間で該水素化非晶質シリコン膜
上面を覆うように設けたノンド−プの微結晶シリコン薄
膜層とから成ることを特徴とする上述した非晶質シリコ
ン薄膜トランジスタ。
【００１６】またさらに、前記少なくともHFを含む混合
水溶液が，HFとNH4Fとからなる混合水溶液であることを
特徴とする上述した非結晶シリコン薄膜トランジスタ。
またさらに、前記HFとNH4Fとからなる混合水溶液におけ
るHFとNH4Fの割合が，10／100 以上15／100 以下である
ことを特徴とする上述した非晶質シリコン薄膜トランジ
スタ。
水溶液が，HFとNH4Fとからなる混合水溶液であることを
特徴とする上述した非結晶シリコン薄膜トランジスタ。
またさらに、前記HFとNH4Fとからなる混合水溶液におけ
るHFとNH4Fの割合が，10／100 以上15／100 以下である
ことを特徴とする上述した非晶質シリコン薄膜トランジ
スタ。
【００１７】また、基板上にゲート電極を形成し、絶縁
膜を成膜し、水素化非晶質シリコン膜を成膜し、ソース
電極およびドレイン電極とを形成する非晶質シリコン薄
膜トランジスタの製法において、当該水素化非晶質シリ
コン膜を成膜した後、シラン系ガスを希釈ガスで希釈し
たガス希釈プラズマCVD 法によりノンド−プの微結晶シ
リコン薄膜層を形成し、該ノンド−プ微結晶シリコン薄
膜層上にソ−ス電極およびドレイン電極を形成し配設し
たことを特徴とする非晶質シリコン薄膜トランジスタの
製法。
膜を成膜し、水素化非晶質シリコン膜を成膜し、ソース
電極およびドレイン電極とを形成する非晶質シリコン薄
膜トランジスタの製法において、当該水素化非晶質シリ
コン膜を成膜した後、シラン系ガスを希釈ガスで希釈し
たガス希釈プラズマCVD 法によりノンド−プの微結晶シ
リコン薄膜層を形成し、該ノンド−プ微結晶シリコン薄
膜層上にソ−ス電極およびドレイン電極を形成し配設し
たことを特徴とする非晶質シリコン薄膜トランジスタの
製法。
【００１８】さらに、前記絶縁膜が、該絶縁膜を成膜し
た後、該絶縁膜表面を少なくともHFを含む混合水溶液を
用いてエッチング処理を施したエッチング処理表層薄膜
を形成し備えた絶縁膜であるようにしたことを特徴とす
る上述した非晶質シリコン薄膜トランジスタの製法。
た後、該絶縁膜表面を少なくともHFを含む混合水溶液を
用いてエッチング処理を施したエッチング処理表層薄膜
を形成し備えた絶縁膜であるようにしたことを特徴とす
る上述した非晶質シリコン薄膜トランジスタの製法。
【００１９】さらにまた、前記絶縁膜が、SiO2あるいは
SiNxでなる絶縁膜であることを特徴とする上述した非晶
質シリコン薄膜トランジスタの製法。さらにまた、基板
上に導電性のゲート電極を形成し、該ゲート電極および
該基板を被覆するSiO2でなるゲート絶縁膜を成膜し、次
いで少なくともHFを含む混合水溶液を用いてエッチング
処理を施したSiO2でなるゲート絶縁膜のエッチング処理
表層薄膜を形成し、該エッチング処理表層薄膜面上でゲ
ート電極に対応し係わるような領域を被覆する水素化非
晶質シリコン膜を成膜した後、該水素化非晶質シリコン
膜上にシラン系ガスを希釈ガスで希釈したガス希釈プラ
ズマCVD 法によりノンド−プの微結晶シリコン薄膜層を
形成し、該ノンド−プの微結晶シリコン薄膜と水素化非
晶質シリコン膜と前記ゲート絶縁膜エッチング処理表層
薄膜に係わる表面を覆いかつ該水素化微結晶シリコン膜
上の前記ゲート電極に対応する頭上位置で対向するよう
に設けたソース電極およびドレイン電極を形成するよう
にしたことを特徴とする上述した非晶質シリコン薄膜ト
ランジスタの製法。
SiNxでなる絶縁膜であることを特徴とする上述した非晶
質シリコン薄膜トランジスタの製法。さらにまた、基板
上に導電性のゲート電極を形成し、該ゲート電極および
該基板を被覆するSiO2でなるゲート絶縁膜を成膜し、次
いで少なくともHFを含む混合水溶液を用いてエッチング
処理を施したSiO2でなるゲート絶縁膜のエッチング処理
表層薄膜を形成し、該エッチング処理表層薄膜面上でゲ
ート電極に対応し係わるような領域を被覆する水素化非
晶質シリコン膜を成膜した後、該水素化非晶質シリコン
膜上にシラン系ガスを希釈ガスで希釈したガス希釈プラ
ズマCVD 法によりノンド−プの微結晶シリコン薄膜層を
形成し、該ノンド−プの微結晶シリコン薄膜と水素化非
晶質シリコン膜と前記ゲート絶縁膜エッチング処理表層
薄膜に係わる表面を覆いかつ該水素化微結晶シリコン膜
上の前記ゲート電極に対応する頭上位置で対向するよう
に設けたソース電極およびドレイン電極を形成するよう
にしたことを特徴とする上述した非晶質シリコン薄膜ト
ランジスタの製法。
【００２０】さらにまた、前記少なくともHFを含む混合
水溶液が，HFとNH4Fとからなる混合水溶液であることを
特徴とする上述した非結晶シリコン薄膜トランジスタの
製法。
水溶液が，HFとNH4Fとからなる混合水溶液であることを
特徴とする上述した非結晶シリコン薄膜トランジスタの
製法。
【００２１】さらにまた、前記HFとNH4Fとからなる混合
水溶液におけるHFとNH4Fの割合が，10／100 以上15／10
0 以下であることを特徴とする上述した非晶質シリコン
薄膜トランジスタの製法。
水溶液におけるHFとNH4Fの割合が，10／100 以上15／10
0 以下であることを特徴とする上述した非晶質シリコン
薄膜トランジスタの製法。
【００２２】またさらに、前記ガス希釈プラズマCVD 法
におけるシラン系ガスに対する希釈ガスの希釈量が14乃
至70倍であることを特徴とする上述した非晶質シリコン
薄膜トランジスタの製法。
におけるシラン系ガスに対する希釈ガスの希釈量が14乃
至70倍であることを特徴とする上述した非晶質シリコン
薄膜トランジスタの製法。
【００２３】またさらに、前記ガス希釈プラズマCVD 法
がトライオ−ド法であることを特徴とする上述した非晶
質シリコン薄膜トランジスタの製法。また、前記水素化
非晶質シリコン膜を成膜する際に、100 ℃以上340 ℃以
下の基板温度内で成膜することを特徴とする上述した非
晶質シリコン薄膜トランジスタの製法をそれぞれ提供す
るものである。
がトライオ−ド法であることを特徴とする上述した非晶
質シリコン薄膜トランジスタの製法。また、前記水素化
非晶質シリコン膜を成膜する際に、100 ℃以上340 ℃以
下の基板温度内で成膜することを特徴とする上述した非
晶質シリコン薄膜トランジスタの製法をそれぞれ提供す
るものである。
【００２４】ここで、前記基板としては、例えばソーダ
石灰系ガラス、ホウケイ酸系ガラス、無アルカリガラス
等のガラス基板、または表面を絶縁膜化したフロートガ
ラス基板、あるいは石英基板、Siウエハー等であり、経
済的にはソーダ石灰系ガラス基板、またガラス中のアル
カリ成分が例えば前記高精細化、高輝度化を達成するた
めに阻害となるようなことが懸念される高性能品用の際
には無アルカリガラス基板あるいは石英基板、両者の中
間でホウケイ酸系ガラス基板や表面を絶縁膜化したフロ
ートガラス基板、導電性でもよい際にはSiウエハーがそ
れぞれ用いられる等、適宜最適な基板を選択し用いるも
のである。
石灰系ガラス、ホウケイ酸系ガラス、無アルカリガラス
等のガラス基板、または表面を絶縁膜化したフロートガ
ラス基板、あるいは石英基板、Siウエハー等であり、経
済的にはソーダ石灰系ガラス基板、またガラス中のアル
カリ成分が例えば前記高精細化、高輝度化を達成するた
めに阻害となるようなことが懸念される高性能品用の際
には無アルカリガラス基板あるいは石英基板、両者の中
間でホウケイ酸系ガラス基板や表面を絶縁膜化したフロ
ートガラス基板、導電性でもよい際にはSiウエハーがそ
れぞれ用いられる等、適宜最適な基板を選択し用いるも
のである。
【００２５】また、前記ゲート電極としては、Al、Cr、
Mo、Ta、Zr、Mg、Mn、Ti、Ni等の金属膜およびこれらの
合金あるいは積層膜を蒸着等の手段で形成し、またドレ
イン電極とソース電極としては、Al、Cr、Ti、Mo、Mg、
Mn、Ta等の金属膜およびこれらの合金膜あるいは積層膜
を、例えばステンレス製マスクを用いて蒸着等の手段で
形成した。厚みとしては約10mm程度以上400nm 程度以
下、好ましくは約50nm程度以上300nm 程度以下であり、
形状または大きさは適宜その都度選択採用できるもので
ある。
Mo、Ta、Zr、Mg、Mn、Ti、Ni等の金属膜およびこれらの
合金あるいは積層膜を蒸着等の手段で形成し、またドレ
イン電極とソース電極としては、Al、Cr、Ti、Mo、Mg、
Mn、Ta等の金属膜およびこれらの合金膜あるいは積層膜
を、例えばステンレス製マスクを用いて蒸着等の手段で
形成した。厚みとしては約10mm程度以上400nm 程度以
下、好ましくは約50nm程度以上300nm 程度以下であり、
形状または大きさは適宜その都度選択採用できるもので
ある。
【００２６】さらにまた、前記水素化非晶質シリコン膜
（ａ−Si;H膜）については、RF-PECVD法により、低いバ
ルク欠陥密度が得られる成膜条件、すなわち低速成膜、
低圧力、ベーキング温度、高到達真空度、SiH4流量、成
膜温度等による最適化とすることが肝心であり、例えば
基板のベーキング（焼き出し）温度は約400 ℃前後であ
り、かつターボポンプで真空排気し到達真空度を0.2 〜
1.0 ｘ10-7Torr程度で、例えばNd＜1014〜1015cm-3のオ
ーダーの欠陥密度のクリーン化した後、成膜時の圧力と
しては約30mTorr 程度であり、RFパワーは約 1〜 5ｗ
で、成膜基板の温度としては約100 〜340 ℃、好ましく
は約200 〜300 ℃程度、SiH4ガスを約５sccm程度の流
量、成膜速度としては0.6 〜0.7 Å／秒程度であり、こ
れらを適宜最適な条件になるよう選択採用するようにす
る。ａーSi；H 薄膜の膜厚としては、高移動度化に繋げ
るため50nm以上500nm 程度、より安定かつ確実とするた
めに、好ましくは100 nm以上400nm 程度である。該薄膜
は上述と同様の欠陥密度であった。
（ａ−Si;H膜）については、RF-PECVD法により、低いバ
ルク欠陥密度が得られる成膜条件、すなわち低速成膜、
低圧力、ベーキング温度、高到達真空度、SiH4流量、成
膜温度等による最適化とすることが肝心であり、例えば
基板のベーキング（焼き出し）温度は約400 ℃前後であ
り、かつターボポンプで真空排気し到達真空度を0.2 〜
1.0 ｘ10-7Torr程度で、例えばNd＜1014〜1015cm-3のオ
ーダーの欠陥密度のクリーン化した後、成膜時の圧力と
しては約30mTorr 程度であり、RFパワーは約 1〜 5ｗ
で、成膜基板の温度としては約100 〜340 ℃、好ましく
は約200 〜300 ℃程度、SiH4ガスを約５sccm程度の流
量、成膜速度としては0.6 〜0.7 Å／秒程度であり、こ
れらを適宜最適な条件になるよう選択採用するようにす
る。ａーSi；H 薄膜の膜厚としては、高移動度化に繋げ
るため50nm以上500nm 程度、より安定かつ確実とするた
めに、好ましくは100 nm以上400nm 程度である。該薄膜
は上述と同様の欠陥密度であった。
【００２７】さらにまた、前記ノンド−プの微結晶シリ
コン膜（μc −Si;H膜）については、トライオ−ド法も
しくはダイオ−ド法によって成膜することができ、なか
でもトライオ−ド法が好ましい。その際RF-PECVD法によ
る成膜条件、すなわち低速成膜、低圧力、ベーキング温
度、高到達真空度、SiH4流量、成膜温度等による最適化
とすることが肝心であり、例えば成膜時の圧力としては
約30〜100mTorr程度、好ましくは約40〜70mTorr 程度で
あり、RFパワーとしては約５〜20ｗ程度、好ましくは８
〜15ｗ程度で、成膜基板の最適温度としては約100 〜34
0 ℃、好ましくは約200 〜300 ℃程度、SiH4ガスとH2ガ
スの比としては約1:14〜1:70sccm程度、好ましくは約1:
30乃至1:55sccm程度の流量、成膜速度としては約0.05〜
0.7 Å／秒程度、好ましくは約0.08〜0.3 Å／秒程度で
あり、これらを適宜最適な条件になるよう選択採用する
ようにする。
コン膜（μc −Si;H膜）については、トライオ−ド法も
しくはダイオ−ド法によって成膜することができ、なか
でもトライオ−ド法が好ましい。その際RF-PECVD法によ
る成膜条件、すなわち低速成膜、低圧力、ベーキング温
度、高到達真空度、SiH4流量、成膜温度等による最適化
とすることが肝心であり、例えば成膜時の圧力としては
約30〜100mTorr程度、好ましくは約40〜70mTorr 程度で
あり、RFパワーとしては約５〜20ｗ程度、好ましくは８
〜15ｗ程度で、成膜基板の最適温度としては約100 〜34
0 ℃、好ましくは約200 〜300 ℃程度、SiH4ガスとH2ガ
スの比としては約1:14〜1:70sccm程度、好ましくは約1:
30乃至1:55sccm程度の流量、成膜速度としては約0.05〜
0.7 Å／秒程度、好ましくは約0.08〜0.3 Å／秒程度で
あり、これらを適宜最適な条件になるよう選択採用する
ようにする。
【００２８】該ノンド−プであるμc −Si；H 薄膜の膜
厚としては、高移動度化に繋げるため10nm程度以上100n
m 程度以下、しきい値Vth を考慮しかつより安定かつ確
実とするために、好ましくは30nm程度以上70nm程度以下
である。また該ノンド−プであるμc −Si；H 薄膜はソ
−ス電極とドレイン電極の間に存在させてもよいがその
間を省いてもよく、該間には必ずしも必要ではない。
厚としては、高移動度化に繋げるため10nm程度以上100n
m 程度以下、しきい値Vth を考慮しかつより安定かつ確
実とするために、好ましくは30nm程度以上70nm程度以下
である。また該ノンド−プであるμc −Si；H 薄膜はソ
−ス電極とドレイン電極の間に存在させてもよいがその
間を省いてもよく、該間には必ずしも必要ではない。
【００２９】さらにまた、前記水素化非晶質シリコン膜
ならびに前記ノンド−プの微結晶シリコン膜を成膜する
際における基板温度が100 ℃以上340 ℃以下となるよう
にしたのは、該ａ−Si;H薄膜ならびに該μc −Si;H薄膜
をよりよく形成する際の基板温度が100 ℃以上340 ℃以
下となる範囲にあり、例えばそれにより得られた移動度
μが1.2 〜1.5 cm2 ／Vs程度となり、高移動度化に繋が
り、しきい値Vth が5Vかそれ以下程度となるからであ
る。ことに基板の温度としては200 〜300 ℃が好ましい
ものである。
ならびに前記ノンド−プの微結晶シリコン膜を成膜する
際における基板温度が100 ℃以上340 ℃以下となるよう
にしたのは、該ａ−Si;H薄膜ならびに該μc −Si;H薄膜
をよりよく形成する際の基板温度が100 ℃以上340 ℃以
下となる範囲にあり、例えばそれにより得られた移動度
μが1.2 〜1.5 cm2 ／Vs程度となり、高移動度化に繋が
り、しきい値Vth が5Vかそれ以下程度となるからであ
る。ことに基板の温度としては200 〜300 ℃が好ましい
ものである。
【００３０】さらにまた、前記シラン系ガスとしては、
例えばモノシラン（SiH4）ガス、ジシランガス、塩素系
シラン等が挙げられる。また希釈ガスとしては、例えば
水素（H2）ガス、アルゴンガス、キセノンガス等が挙げ
られる。また前記成膜法としてはプラズマCVD の他に例
えば、スパッタリング法、熱CVD 法、触媒CVD 法等が挙
げられる。さらに前記ガス希釈プラズマCVD 法における
シラン系ガスに対する希釈ガスの希釈量が14乃至70倍と
したのは、14倍未満では次第に微結晶の発現がみられ難
くなって移動度やしきい値を高めることにならず、その
性能を高めるためにはｎ+ 層を必要とするようになり、
また70倍を超えると次第に成膜速度が低下し、膜成長が
悪化し付着率が低下することとなるためである。
例えばモノシラン（SiH4）ガス、ジシランガス、塩素系
シラン等が挙げられる。また希釈ガスとしては、例えば
水素（H2）ガス、アルゴンガス、キセノンガス等が挙げ
られる。また前記成膜法としてはプラズマCVD の他に例
えば、スパッタリング法、熱CVD 法、触媒CVD 法等が挙
げられる。さらに前記ガス希釈プラズマCVD 法における
シラン系ガスに対する希釈ガスの希釈量が14乃至70倍と
したのは、14倍未満では次第に微結晶の発現がみられ難
くなって移動度やしきい値を高めることにならず、その
性能を高めるためにはｎ+ 層を必要とするようになり、
また70倍を超えると次第に成膜速度が低下し、膜成長が
悪化し付着率が低下することとなるためである。
【００３１】さらにまた、前記絶縁膜は、例えばSiO2、
SiNx、Ta2O5 等からなる膜が挙げられる。なかでもSiO2
からなる絶縁膜は、SiO2からなる熱酸化膜とSiO2からな
るCVD 膜があり、熱酸化膜としては例えば約400 〜1200
℃の高温酸化炉に基板を入れ、Siガスと高純度な酸素
（O2）を吹き込みドライ酸化するものであり、またCVD
膜としてはSiH4ガスとN2O を主原料とし、プラズマCVD
によってうるものである。厚みとしては約 5〜500nm 程
度でその成分や組成または他の膜との組合せ等さらに絶
縁性能の必要程度に応じて適宜選択し、好ましくは約 1
00〜400nm 程度、より好ましくは約 140〜300nm 程度で
ある。
SiNx、Ta2O5 等からなる膜が挙げられる。なかでもSiO2
からなる絶縁膜は、SiO2からなる熱酸化膜とSiO2からな
るCVD 膜があり、熱酸化膜としては例えば約400 〜1200
℃の高温酸化炉に基板を入れ、Siガスと高純度な酸素
（O2）を吹き込みドライ酸化するものであり、またCVD
膜としてはSiH4ガスとN2O を主原料とし、プラズマCVD
によってうるものである。厚みとしては約 5〜500nm 程
度でその成分や組成または他の膜との組合せ等さらに絶
縁性能の必要程度に応じて適宜選択し、好ましくは約 1
00〜400nm 程度、より好ましくは約 140〜300nm 程度で
ある。
【００３２】さらにまた、前記少なくともHFを含む混合
水溶液を用い、例えばSiO2からなる絶縁膜にエッチング
処理表層を形成することとしたのは、表面の汚れ、表層
の不純物を取り除くことはもちろん、表面表層がSiリッ
チとなること、さらにH2のターミネーション的挙動等が
発現するからであり、SiO2からなる絶縁膜とａーSi;H薄
膜の界面に特異な層ができ、高移動度化に何らかの作用
効果を及ぼすこととなる。該表層の厚みとしては約１nm
以上30nm以下程度、好ましくは約２nm以上20nm以下程度
である。
水溶液を用い、例えばSiO2からなる絶縁膜にエッチング
処理表層を形成することとしたのは、表面の汚れ、表層
の不純物を取り除くことはもちろん、表面表層がSiリッ
チとなること、さらにH2のターミネーション的挙動等が
発現するからであり、SiO2からなる絶縁膜とａーSi;H薄
膜の界面に特異な層ができ、高移動度化に何らかの作用
効果を及ぼすこととなる。該表層の厚みとしては約１nm
以上30nm以下程度、好ましくは約２nm以上20nm以下程度
である。
【００３３】さらにまた、前記少なくともHFを含む混合
水溶液がHFとNH4Fとからなる混合水溶液であることとし
たのは、HFの濃度としては淡過ぎると効果がないことは
もちろんであるが数％以下程度であることがよく、これ
にNH4Fを用いることとしたのは、pH調整に適し、混合水
溶液として例えばSiO2膜のエッチングの程度の調整がし
易く好ましいものである。
水溶液がHFとNH4Fとからなる混合水溶液であることとし
たのは、HFの濃度としては淡過ぎると効果がないことは
もちろんであるが数％以下程度であることがよく、これ
にNH4Fを用いることとしたのは、pH調整に適し、混合水
溶液として例えばSiO2膜のエッチングの程度の調整がし
易く好ましいものである。
【００３４】さらにまた、混合水溶液におけるHFとNH4F
の割合を10／100 以上15／100 以下とすることとしたの
は、該範囲外になると、HFの濃度およびNH4FのpH調整の
制御がより難しなり、不安定さが出てくることとなっ
て、高移動度化に寄与し難くなってくるからである。好
ましくは11／100 以上13／100 以下程度である。
の割合を10／100 以上15／100 以下とすることとしたの
は、該範囲外になると、HFの濃度およびNH4FのpH調整の
制御がより難しなり、不安定さが出てくることとなっ
て、高移動度化に寄与し難くなってくるからである。好
ましくは11／100 以上13／100 以下程度である。
【００３５】なお、必ずしも必要がないが場合によって
は当該基板にアニールを施してもよいものであり、例え
ば蒸着直後のAlの金属膜とμc −Si;H薄膜の半導体の間
は良好なコンタクトが充分取れ（整流性がない）、オー
ミックコンタクトを得ることにより、電気的に円滑な接
続が行われ所定の素子特性が得られることとなり、さら
に前記エッチング処理表層をも影響を及ぼすこととなる
ようになって相乗効果をもたらす。なおまた、アニール
を施す温度を170 ℃以上190 ℃以下程度であり、例えば
170 ℃程度では高移動度化に寄与する程度薄らぎ、また
例えば190 ℃程度を超えると他の膜に悪影響を及ぼすよ
うになるとともに高移動度化にも効果が期待するほどで
はなくなるからである。
は当該基板にアニールを施してもよいものであり、例え
ば蒸着直後のAlの金属膜とμc −Si;H薄膜の半導体の間
は良好なコンタクトが充分取れ（整流性がない）、オー
ミックコンタクトを得ることにより、電気的に円滑な接
続が行われ所定の素子特性が得られることとなり、さら
に前記エッチング処理表層をも影響を及ぼすこととなる
ようになって相乗効果をもたらす。なおまた、アニール
を施す温度を170 ℃以上190 ℃以下程度であり、例えば
170 ℃程度では高移動度化に寄与する程度薄らぎ、また
例えば190 ℃程度を超えると他の膜に悪影響を及ぼすよ
うになるとともに高移動度化にも効果が期待するほどで
はなくなるからである。
【００３６】
【作用】前述したように、本発明の非晶質シリコン薄膜
トランジスタとその製法によれば、逆スタガー型TFT の
ような構成とするなかで、絶縁膜表面上に例えばプラズ
マCVD （以下PECVD ともいう）法によるａーSi;H薄膜を
よりよく形成し、さらにノンド−プであるμc −Si;H薄
膜を被覆積層し、ドレイン電極ならびにソース電極を形
成したことにより、ｎ+ 層化する処理工程ならびにその
設備を省略することができて工程の簡素化および安全性
の向上をもたらすとともに、ａーSi;H薄膜ならびにノン
ド−プであるμc −Si;H薄膜等の成膜条件を最適化し得
て、ＰやＢ成分など電気的に活性な不純物を意図的に添
加することなく、特に電導率が高いノンド−プであるμ
c −Si;H薄膜を安定して他の各膜層とバランスよく積層
被覆でき、その性能、例えば移動度μが1.2 〜1.5cm2／
Vs前後程度ならびにしきい値Vth が５V 程度以下、ない
しはそれらより優れるものとでき高移動度化とすること
ができる有用な非晶質シリコン薄膜トランジスタ及びそ
の製法となし得る。
トランジスタとその製法によれば、逆スタガー型TFT の
ような構成とするなかで、絶縁膜表面上に例えばプラズ
マCVD （以下PECVD ともいう）法によるａーSi;H薄膜を
よりよく形成し、さらにノンド−プであるμc −Si;H薄
膜を被覆積層し、ドレイン電極ならびにソース電極を形
成したことにより、ｎ+ 層化する処理工程ならびにその
設備を省略することができて工程の簡素化および安全性
の向上をもたらすとともに、ａーSi;H薄膜ならびにノン
ド−プであるμc −Si;H薄膜等の成膜条件を最適化し得
て、ＰやＢ成分など電気的に活性な不純物を意図的に添
加することなく、特に電導率が高いノンド−プであるμ
c −Si;H薄膜を安定して他の各膜層とバランスよく積層
被覆でき、その性能、例えば移動度μが1.2 〜1.5cm2／
Vs前後程度ならびにしきい値Vth が５V 程度以下、ない
しはそれらより優れるものとでき高移動度化とすること
ができる有用な非晶質シリコン薄膜トランジスタ及びそ
の製法となし得る。
【００３７】例えばLCD 、ことにカラーLCD でも高精細
化、高輝度化を、また最大の課題としてのTFT 部を小さ
くすることができる可能性を高めることとなり、各種ス
イッチング素子として、例えばアクティブマトリックス
型液晶ディスプレイに、また電荷移動型素子として、例
えばビデオカメラの受像用の固体撮像素子あるいはコピ
ー用のイメージセンサー等に優れた性能を発現する有用
な非晶質シリコン薄膜トランジスタとその製法を安価に
提供することができるものである。
化、高輝度化を、また最大の課題としてのTFT 部を小さ
くすることができる可能性を高めることとなり、各種ス
イッチング素子として、例えばアクティブマトリックス
型液晶ディスプレイに、また電荷移動型素子として、例
えばビデオカメラの受像用の固体撮像素子あるいはコピ
ー用のイメージセンサー等に優れた性能を発現する有用
な非晶質シリコン薄膜トランジスタとその製法を安価に
提供することができるものである。
【００３８】
【実施例】以下、実施例により本発明を具体的に説明す
る。ただし本発明は係る実施例に限定されるものではな
い。
る。ただし本発明は係る実施例に限定されるものではな
い。
【００３９】図１は、本発明の非晶質シリコン薄膜トラ
ンジスタの一実施例を示す部分拡大した側断面図であ
り、非晶質シリコン薄膜トランジスタ１は、基板２と、
該基板上にゲート電極５を形成し、また絶縁膜３を成膜
し、該絶縁膜上にａーSi;H薄膜６を成膜し、さらに該ａ
ーSi;H薄膜表面にノンド−プであるμc −Si;H薄膜４を
積層被覆し、ソース電極８およびドレイン電極７とを形
成して成る。
ンジスタの一実施例を示す部分拡大した側断面図であ
り、非晶質シリコン薄膜トランジスタ１は、基板２と、
該基板上にゲート電極５を形成し、また絶縁膜３を成膜
し、該絶縁膜上にａーSi;H薄膜６を成膜し、さらに該ａ
ーSi;H薄膜表面にノンド−プであるμc −Si;H薄膜４を
積層被覆し、ソース電極８およびドレイン電極７とを形
成して成る。
【００４０】図２は、絶縁膜にエッチング処理表層を施
した本発明の非晶質シリコン薄膜トランジスタの一実施
例を示す部分拡大した側断面図であり、非晶質シリコン
薄膜トランジスタ１’は、基板２と、該基板上にゲート
電極５を形成し、またSiO2絶縁膜３’を成膜し、該絶縁
膜にエッチング処理表層９を施し、該表層上にａ−Si;H
薄膜６を成膜し、さらに該表面上にノンド−プであるμ
c −Si;H薄膜４を積層被覆し、ソース電極８およびドレ
イン電極７とを形成して成る。
した本発明の非晶質シリコン薄膜トランジスタの一実施
例を示す部分拡大した側断面図であり、非晶質シリコン
薄膜トランジスタ１’は、基板２と、該基板上にゲート
電極５を形成し、またSiO2絶縁膜３’を成膜し、該絶縁
膜にエッチング処理表層９を施し、該表層上にａ−Si;H
薄膜６を成膜し、さらに該表面上にノンド−プであるμ
c −Si;H薄膜４を積層被覆し、ソース電極８およびドレ
イン電極７とを形成して成る。
【００４１】図３は、本発明の他の一実施例を示す部分
拡大した側断面図であり、非晶質シリコン薄膜トランジ
スタ１''は、基板２と、該基板上に形成したゲート電極
５と、該ゲート電極および該基板を被覆するSiO2絶縁膜
３' と、該絶縁膜のエッチング処理表層９と、該表層上
でゲート電極に対応し係わるような領域を被覆するａー
Si;H薄膜６と、該ａーSi;H薄膜表面を覆うように積層す
るノンド−プであるμc −Si;H薄膜４と、該μc ーSi;H
薄膜と前記ゲート絶縁膜表面を覆いかつ該μcーSi;H薄
膜上の前記ゲート電極に対応する頭上位置で対向するよ
うに設けたソース電極８およびドレイン電極７とから成
る。
拡大した側断面図であり、非晶質シリコン薄膜トランジ
スタ１''は、基板２と、該基板上に形成したゲート電極
５と、該ゲート電極および該基板を被覆するSiO2絶縁膜
３' と、該絶縁膜のエッチング処理表層９と、該表層上
でゲート電極に対応し係わるような領域を被覆するａー
Si;H薄膜６と、該ａーSi;H薄膜表面を覆うように積層す
るノンド−プであるμc −Si;H薄膜４と、該μc ーSi;H
薄膜と前記ゲート絶縁膜表面を覆いかつ該μcーSi;H薄
膜上の前記ゲート電極に対応する頭上位置で対向するよ
うに設けたソース電極８およびドレイン電極７とから成
る。
【００４２】実施例１ 先ず基板として大きさ約６cm2 程度のSiウエハーを用
い、約1000℃前後（通常800 ℃以上1200℃以下程度の範
囲）の高温酸化炉に上記Siウエハーを入れ、Siガスと高
純度酸素（O2）ガスを送り込み、ドライ酸化により熱酸
化膜であるSiO2膜を約150nm 程度の膜厚でなる図１の絶
縁膜３として基板上に形成した。
い、約1000℃前後（通常800 ℃以上1200℃以下程度の範
囲）の高温酸化炉に上記Siウエハーを入れ、Siガスと高
純度酸素（O2）ガスを送り込み、ドライ酸化により熱酸
化膜であるSiO2膜を約150nm 程度の膜厚でなる図１の絶
縁膜３として基板上に形成した。
【００４３】つぎに、RF-PECVD法により、該基板をベー
キング（焼き出し）温度を約400 ℃程度にし、かつター
ボポンプで真空排気し到達真空度を0.2 〜1.0 ｘ10-7To
rr程度にてクリーン化した後、成膜室内の成膜時の圧力
を約30mTorr 程度でかつRFパワーを20ｗで、成膜基板の
温度を約250 ℃にて、SiH4ガスを約５sccm程度流し、D.
C.バイアス電圧を約-30V程度掛け、成膜速度として0.6
〜0.7 Å／秒程度でもって成膜し、約250nm 程度の膜厚
でなる図１のａーSi；H 薄膜を成膜した。該薄膜は例え
ば、Nd＜1014〜1015cm-3のオーダーの欠陥密度であっ
た。
キング（焼き出し）温度を約400 ℃程度にし、かつター
ボポンプで真空排気し到達真空度を0.2 〜1.0 ｘ10-7To
rr程度にてクリーン化した後、成膜室内の成膜時の圧力
を約30mTorr 程度でかつRFパワーを20ｗで、成膜基板の
温度を約250 ℃にて、SiH4ガスを約５sccm程度流し、D.
C.バイアス電圧を約-30V程度掛け、成膜速度として0.6
〜0.7 Å／秒程度でもって成膜し、約250nm 程度の膜厚
でなる図１のａーSi；H 薄膜を成膜した。該薄膜は例え
ば、Nd＜1014〜1015cm-3のオーダーの欠陥密度であっ
た。
【００４４】続いて、RF-PECVD法により、成膜室内の成
膜時の圧力を約50mTorr 程度でかつRFパワーを10ｗで、
成膜基板の温度を約250 ℃にて、SiH4ガス：H2ガスを約
1:49sccm程度流し、D.C.バイアス電圧約-50V程度掛け、
成膜速度として約0.1 Å／秒程度でもって成膜し、約50
nm程度の膜厚でなる図１のノンド−プであるμc ーSi；
H 薄膜を成膜した。なお、得られた該ノンド−プのμc
ーSi；H 薄膜のSi結晶粒径は多結晶質とは異なり約20nm
程度と微細であった。
膜時の圧力を約50mTorr 程度でかつRFパワーを10ｗで、
成膜基板の温度を約250 ℃にて、SiH4ガス：H2ガスを約
1:49sccm程度流し、D.C.バイアス電圧約-50V程度掛け、
成膜速度として約0.1 Å／秒程度でもって成膜し、約50
nm程度の膜厚でなる図１のノンド−プであるμc ーSi；
H 薄膜を成膜した。なお、得られた該ノンド−プのμc
ーSi；H 薄膜のSi結晶粒径は多結晶質とは異なり約20nm
程度と微細であった。
【００４５】次に、冷却して取り出し、蒸着器に基板を
セットし、基板上にゲート電極として約150nm 程度のAl
の金属膜を、またノンド−プのμc ーSi；H 薄膜上にソ
ース電極ならびにドレイン電極として当該電極用ステン
レス製マスクを用い、約200nm 程度のAlの金属膜を蒸着
し形成し、図１に示すような非晶質シリコン薄膜トラン
ジスタ１を得た。
セットし、基板上にゲート電極として約150nm 程度のAl
の金属膜を、またノンド−プのμc ーSi；H 薄膜上にソ
ース電極ならびにドレイン電極として当該電極用ステン
レス製マスクを用い、約200nm 程度のAlの金属膜を蒸着
し形成し、図１に示すような非晶質シリコン薄膜トラン
ジスタ１を得た。
【００４６】得られた非晶質シリコン薄膜トランジスタ
１の複数について、半導体パラメータアナライザー（横
河ヒューレットパッカード社製）を用いて移動度μ（cm
2 ／Vs）を測定し、またさらにしきい値Vth (V) を求め
たところ、移動度μが約1.2〜1.5cm2／Vs程度であり、
またしきい値Vth が約3 〜5V程度であり、めざす所期の
性能を発揮する非晶質シリコン薄膜トランジスタを得る
ことができた。
１の複数について、半導体パラメータアナライザー（横
河ヒューレットパッカード社製）を用いて移動度μ（cm
2 ／Vs）を測定し、またさらにしきい値Vth (V) を求め
たところ、移動度μが約1.2〜1.5cm2／Vs程度であり、
またしきい値Vth が約3 〜5V程度であり、めざす所期の
性能を発揮する非晶質シリコン薄膜トランジスタを得る
ことができた。
【００４７】実施例２ 実施例１と同様にして、基板２上に約150nm 程度の膜厚
でなる図２の絶縁膜３’を形成した。
でなる図２の絶縁膜３’を形成した。
【００４８】次いで、まずHFの50％水溶液とNH4Fの40％
水溶液を約12／100 程度の割合で混合水溶液とし、上記
したSiO2からなる絶縁膜３’付き基板２を常温の該混合
水溶液中に約10秒程度浸漬することでエッチング処理を
当該SiO2からなる絶縁膜３’の表面に施し、素早く取り
出し、純水にて洗浄し、その後エタノールで脱水処理を
行った後、当該基板を乾燥し、エッチング処理を施した
SiO2からなる絶縁膜３’のエッチング処理表層９を約１
nm以上20nm以下程度の範囲内になるよう処理した。
水溶液を約12／100 程度の割合で混合水溶液とし、上記
したSiO2からなる絶縁膜３’付き基板２を常温の該混合
水溶液中に約10秒程度浸漬することでエッチング処理を
当該SiO2からなる絶縁膜３’の表面に施し、素早く取り
出し、純水にて洗浄し、その後エタノールで脱水処理を
行った後、当該基板を乾燥し、エッチング処理を施した
SiO2からなる絶縁膜３’のエッチング処理表層９を約１
nm以上20nm以下程度の範囲内になるよう処理した。
【００４９】続いて、実施例１と同様にして、約250nm
程度の膜厚のａーSi；H 薄膜を成形し、さらに約50nm程
度の膜厚のノンド−プであるμc ーSi;H薄膜を成膜した
後、基板上にゲート電極として約150nm 程度のAlの金属
膜を、また該ノンド−プのμc ーSi；H 薄膜上にソース
電極ならびにドレイン電極として当該電極用ステンレス
製マスクを用い、約200nm 程度のAlの金属膜を蒸着し形
成し、図２に示すような非晶質シリコン薄膜トランジス
タ１’を得た。
程度の膜厚のａーSi；H 薄膜を成形し、さらに約50nm程
度の膜厚のノンド−プであるμc ーSi;H薄膜を成膜した
後、基板上にゲート電極として約150nm 程度のAlの金属
膜を、また該ノンド−プのμc ーSi；H 薄膜上にソース
電極ならびにドレイン電極として当該電極用ステンレス
製マスクを用い、約200nm 程度のAlの金属膜を蒸着し形
成し、図２に示すような非晶質シリコン薄膜トランジス
タ１’を得た。
【００５０】得られた非晶質シリコン薄膜トランジスタ
１’の複数について、実施例１と同様にして移動度μ
（ cm2／Vs）を測定し、しきい値Vth を求めた結果、エ
ッチングによる界面のクリ−ン化（不純物等を取り除
く）等をすることができ、実施例１と同様な性能をより
バラツキが小さく安定性に優れて再現性よく得ることが
できた。
１’の複数について、実施例１と同様にして移動度μ
（ cm2／Vs）を測定し、しきい値Vth を求めた結果、エ
ッチングによる界面のクリ−ン化（不純物等を取り除
く）等をすることができ、実施例１と同様な性能をより
バラツキが小さく安定性に優れて再現性よく得ることが
できた。
【００５１】実施例３ 実施例２と同様にし、基板２と、該基板上に形成したゲ
ート電極５と、該ゲート電極および該基板を被覆するSi
O2絶縁膜３' と、該絶縁膜のエッチング処理表層９と、
該表層上でゲート電極に対応し係わるような領域を被覆
するａーSi;H薄膜６と、該ａーSi;H薄膜表面を覆うよう
に積層するノンド−プであるμc −Si;H薄膜４と、該ノ
ンド−プのμc ーSi;H薄膜と前記ゲート絶縁膜表面を覆
いかつ該ノンド−プのμc ーSi;H薄膜上の前記ゲート電
極に対応する頭上位置で対向するように設けたソース電
極８およびドレイン電極７とから成る非晶質シリコン薄
膜トランジスタ１''とした。
ート電極５と、該ゲート電極および該基板を被覆するSi
O2絶縁膜３' と、該絶縁膜のエッチング処理表層９と、
該表層上でゲート電極に対応し係わるような領域を被覆
するａーSi;H薄膜６と、該ａーSi;H薄膜表面を覆うよう
に積層するノンド−プであるμc −Si;H薄膜４と、該ノ
ンド−プのμc ーSi;H薄膜と前記ゲート絶縁膜表面を覆
いかつ該ノンド−プのμc ーSi;H薄膜上の前記ゲート電
極に対応する頭上位置で対向するように設けたソース電
極８およびドレイン電極７とから成る非晶質シリコン薄
膜トランジスタ１''とした。
【００５２】得られた非晶質シリコン薄膜トランジスタ
１''の複数について、実施例１と同様にして移動度μ
（ cm2／Vs）を測定し、しきい値Vth を求めた結果、上
記実施例２と同様に、めざす所期の性能を発揮する非晶
質シリコン薄膜トランジスタ１''を得ることができた。
１''の複数について、実施例１と同様にして移動度μ
（ cm2／Vs）を測定し、しきい値Vth を求めた結果、上
記実施例２と同様に、めざす所期の性能を発揮する非晶
質シリコン薄膜トランジスタ１''を得ることができた。
【００５３】なお、上記実施例では逆スタガ−型TFT の
場合について述べたが、本発明は該逆スタガ−型TFT の
みならずコプレ−ナ型などのTFT の場合についても適用
できること、ならびに本発明の要旨を逸脱しない範囲で
種々変形して実施できることは言うまでもない。
場合について述べたが、本発明は該逆スタガ−型TFT の
みならずコプレ−ナ型などのTFT の場合についても適用
できること、ならびに本発明の要旨を逸脱しない範囲で
種々変形して実施できることは言うまでもない。
【００５４】
【発明の効果】前述したように、本発明によれば、逆ス
タガー型TFT のような構成において、絶縁膜と、該絶縁
膜上にａーSi;H薄膜をよりよく形成し、さらにその表面
にノンド−プであるμc ーSi;H薄膜を成膜した後、ドレ
イン電極ならびにソース電極を形成したことにより、ｎ
+ 層がなくてもノンド−プであるμc ーSi;H薄膜が金属
薄膜とのオ−ミックコンタクトをよりよく高めることと
なって性能を高め、製造工程ならびにその設備を簡素化
できかつ安全性を高めることとなり、LCD 、ことにカラ
ーLCD でも高精細化、高輝度化を、またTFT 部を小さく
することができるようになし得ることとなり、各種スイ
ッチング素子として、例えばアクティブマトリックス型
液晶ディスプレイに、また電荷移動型素子として、例え
ばビデオカメラの受像用の固体撮像素子あるいはコピー
用のイメージセンサー等に優れた性能を発現する有用な
非晶質シリコン薄膜トランジスタとその製法を提供する
ものである。
タガー型TFT のような構成において、絶縁膜と、該絶縁
膜上にａーSi;H薄膜をよりよく形成し、さらにその表面
にノンド−プであるμc ーSi;H薄膜を成膜した後、ドレ
イン電極ならびにソース電極を形成したことにより、ｎ
+ 層がなくてもノンド−プであるμc ーSi;H薄膜が金属
薄膜とのオ−ミックコンタクトをよりよく高めることと
なって性能を高め、製造工程ならびにその設備を簡素化
できかつ安全性を高めることとなり、LCD 、ことにカラ
ーLCD でも高精細化、高輝度化を、またTFT 部を小さく
することができるようになし得ることとなり、各種スイ
ッチング素子として、例えばアクティブマトリックス型
液晶ディスプレイに、また電荷移動型素子として、例え
ばビデオカメラの受像用の固体撮像素子あるいはコピー
用のイメージセンサー等に優れた性能を発現する有用な
非晶質シリコン薄膜トランジスタとその製法を提供する
ものである。
【図１】本発明の非晶質シリコン薄膜トランジスタの一
実施例を示す部分拡大した側断面図である。
実施例を示す部分拡大した側断面図である。
【図２】絶縁膜にエッチング処理表層を備えた本発明の
一実施例を示す部分拡大した側断面図である。
一実施例を示す部分拡大した側断面図である。
【図３】本発明の他の一実施例を示す部分拡大した側断
面図である。
面図である。
【符号の説明】１ 非晶質シリコン薄膜トランジスタ１ ’非晶質シリコン薄膜トランジスタ１ ''非晶質シリコン薄膜トランジスタ ２ 基板 ３ 絶縁膜 ３' SiO2絶縁膜 ４ μc-Si:H膜 ５ ゲート電極 ６ ａーSi;H薄膜 ７ ドレイン電極 ８ ソース電極 ９ エッチング処理表層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 近藤 道雄 茨城県つくば市梅園１丁目１番４ 工業技 術院電子技術総合研究所内 (72)発明者 千田 好彦 三重県松阪市大口町1510 セントラル硝子 株式会社硝子研究所内
Claims (15)
- 【請求項１】 基板と、該基板上に形成したゲート電極
と、絶縁膜と、水素化非晶質シリコン膜と、ソース電極
およびドレイン電極とから成る非晶質シリコン薄膜トラ
ンジスタにおいて、当該ソ−ス電極およびドレイン電極
と水素化非晶質シリコン膜との間にノンド−プの微結晶
シリコン薄膜層を設けたことを特徴とする非晶質シリコ
ン薄膜トランジスタ。 - 【請求項２】 前記絶縁膜が、該絶縁膜表面を少なくと
もHFを含む混合水溶液を用いてエッチング処理を施した
エッチング処理表層薄膜を形成し備えた絶縁膜であるこ
とを特徴とする請求項１記載の非晶質シリコン薄膜トラ
ンジスタ。 - 【請求項３】 前記絶縁膜が、SiO2あるいはSiNxでなる
絶縁膜であることを特徴とする請求項１乃至２記載の非
晶質シリコン薄膜トランジスタ。 - 【請求項４】 基板と、該基板上に形成した導電性のゲ
ート電極と、該ゲート電極および該基板を被覆するSiO2
でなるゲート絶縁膜と、少なくともHFを含む混合水溶液
を用いてエッチング処理を施したSiO2でなるゲート絶縁
膜のエッチング処理表層薄膜と、該エッチング処理表層
面上でゲート電極に対応し係わるような領域を被覆する
水素化非晶質シリコン膜と、該水素化非晶質シリコン膜
と前記ゲート絶縁膜表面を覆いかつ該水素化非晶質シリ
コン膜上の前記ゲート電極に対応する頭上位置で対向す
るように設けたソース電極およびドレイン電極と、当該
ソ−ス電極およびドレイン電極と水素化非晶質シリコン
膜との間で該水素化非晶質シリコン膜上面を覆うように
設けたノンド−プの微結晶シリコン薄膜層とから成るこ
とを特徴とする請求項１乃至３記載の非晶質シリコン薄
膜トランジスタ。 - 【請求項５】 前記少なくともHFを含む混合水溶液が，
HFとNH4Fとからなる混合水溶液であることを特徴とする
請求項１乃至４記載の非結晶シリコン薄膜トランジス
タ。 - 【請求項６】 前記HFとNH4Fとからなる混合水溶液にお
けるHFとNH4Fの割合が，10／100 以上15／100 以下であ
ることを特徴とする請求項１乃至５記載の非晶質シリコ
ン薄膜トランジスタ。 - 【請求項７】 基板上にゲート電極を形成し、絶縁膜を
成膜し、水素化非晶質シリコン膜を成膜し、ソース電極
およびドレイン電極とを形成する非晶質シリコン薄膜ト
ランジスタの製法において、当該水素化非晶質シリコン
膜を成膜した後、シラン系ガスを希釈ガスで希釈したガ
ス希釈プラズマCVD 法によりノンド−プの微結晶シリコ
ン薄膜層を形成し、該ノンド−プ微結晶シリコン薄膜層
上にソ−ス電極およびドレイン電極を形成し配設したこ
とを特徴とする非晶質シリコン薄膜トランジスタの製
法。 - 【請求項８】 前記絶縁膜が、該絶縁膜を成膜した後、
該絶縁膜表面を少なくともHFを含む混合水溶液を用いて
エッチング処理を施したエッチング処理表層薄膜を形成
し備えた絶縁膜であるようにしたことを特徴とする請求
項７記載の非晶質シリコン薄膜トランジスタの製法。 - 【請求項９】 前記絶縁膜が、SiO2あるいはSiNxでなる
絶縁膜であることを特徴とする請求項７乃至８記載の非
晶質シリコン薄膜トランジスタの製法。 - 【請求項10】 基板上に導電性のゲート電極を形成し、
該ゲート電極および該基板を被覆するSiO2でなるゲート
絶縁膜を成膜し、次いで少なくともHFを含む混合水溶液
を用いてエッチング処理を施したSiO2でなるゲート絶縁
膜のエッチング処理表層薄膜を形成し、該エッチング処
理表層薄膜面上でゲート電極に対応し係わるような領域
を被覆する水素化非晶質シリコン膜を成膜した後、該水
素化非晶質シリコン膜上にシラン系ガスを希釈ガスで希
釈したガス希釈プラズマCVD 法によりノンド−プの微結
晶シリコン薄膜層を形成し、該ノンド−プの微結晶シリ
コン薄膜と水素化非晶質シリコン膜と前記ゲート絶縁膜
エッチング処理表層薄膜に係わる表面を覆いかつ該水素
化微結晶シリコン膜上の前記ゲート電極に対応する頭上
位置で対向するように設けたソース電極およびドレイン
電極を形成するようにしたことを特徴とする請求項７乃
至９記載の非晶質シリコン薄膜トランジスタの製法。 - 【請求項11】 前記少なくともHFを含む混合水溶液が，
HFとNH4Fとからなる混合水溶液であることを特徴とする
請求項７乃至10記載の非結晶シリコン薄膜トランジスタ
の製法。 - 【請求項12】 前記HFとNH4Fとからなる混合水溶液にお
けるHFとNH4Fの割合が，10／100 以上15／100 以下であ
ることを特徴とする請求項７乃至11記載の非晶質シリコ
ン薄膜トランジスタの製法。 - 【請求項13】 前記ガス希釈プラズマCVD 法におけるシ
ラン系ガスに対する希釈ガスの希釈量が14乃至70倍であ
ることを特徴とする請求項７乃至12記載の非晶質シリコ
ン薄膜トランジスタの製法。 - 【請求項14】 前記ガス希釈プラズマCVD 法がトライオ
−ド法であることを特徴とする請求項７乃至13記載の非
晶質シリコン薄膜トランジスタの製法。 - 【請求項15】 前記水素化非晶質シリコン膜を成膜する
際に、100 ℃以上340 ℃以下の基板温度内で成膜するこ
とを特徴とする請求項７乃至14記載の非晶質シリコン薄
膜トランジスタの製法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12609195A JP3416723B2 (ja) | 1995-05-25 | 1995-05-25 | 非晶質シリコン薄膜トランジスタ及びその製法 |
| US08/653,565 US5834796A (en) | 1995-05-25 | 1996-05-24 | Amorphous silicon thin film transistor and method of preparing same |
| EP96108339A EP0744776A3 (en) | 1995-05-25 | 1996-05-24 | Amorphous silicon thin film transistor and method preparing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12609195A JP3416723B2 (ja) | 1995-05-25 | 1995-05-25 | 非晶質シリコン薄膜トランジスタ及びその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08321615A true JPH08321615A (ja) | 1996-12-03 |
| JP3416723B2 JP3416723B2 (ja) | 2003-06-16 |
Family
ID=14926387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12609195A Expired - Lifetime JP3416723B2 (ja) | 1995-05-25 | 1995-05-25 | 非晶質シリコン薄膜トランジスタ及びその製法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5834796A (ja) |
| EP (1) | EP0744776A3 (ja) |
| JP (1) | JP3416723B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2907128B2 (ja) * | 1996-07-01 | 1999-06-21 | 日本電気株式会社 | 電界効果型トランジスタ及びその製造方法 |
| US6169013B1 (en) | 1997-03-07 | 2001-01-02 | Sharp Laboratories Of America, Inc. | Method of optimizing crystal grain size in polycrystalline silicon films |
| US6329270B1 (en) | 1997-03-07 | 2001-12-11 | Sharp Laboratories Of America, Inc. | Laser annealed microcrystalline film and method for same |
| JPH1154773A (ja) * | 1997-08-01 | 1999-02-26 | Canon Inc | 光起電力素子及びその製造方法 |
| US6395587B1 (en) | 2000-02-11 | 2002-05-28 | International Business Machines Corporation | Fully amorphized source/drain for leaky junctions |
| US6887514B2 (en) * | 2001-05-31 | 2005-05-03 | Dalsa Semiconductor Inc. | Method of depositing optical films |
| WO2003015174A2 (en) * | 2001-08-07 | 2003-02-20 | Jan Kuzmik | High electron mobility devices |
| TW583890B (en) * | 2002-05-17 | 2004-04-11 | Au Optronics Corp | Manufacturing method of active type organic electroluminescent display |
| ATE526433T1 (de) * | 2004-08-04 | 2011-10-15 | Oerlikon Solar Ag | Haftschicht für dünnschichttransistor |
| US8778448B2 (en) | 2011-07-21 | 2014-07-15 | International Business Machines Corporation | Method of stabilizing hydrogenated amorphous silicon and amorphous hydrogenated silicon alloys |
| US9741871B2 (en) | 2015-11-03 | 2017-08-22 | International Business Machines Corporation | Self-aligned heterojunction field effect transistor |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2118774B (en) * | 1982-02-25 | 1985-11-27 | Sharp Kk | Insulated gate thin film transistor |
| JPS59213169A (ja) * | 1983-05-19 | 1984-12-03 | Nec Corp | 薄膜トランジスタ |
| JPS615578A (ja) * | 1984-06-19 | 1986-01-11 | Nec Corp | 薄膜トランジスタ |
| JPS6159873A (ja) * | 1984-08-31 | 1986-03-27 | Matsushita Electric Ind Co Ltd | 薄膜電界効果トランジスタおよびその製造方法 |
| JPH0746728B2 (ja) * | 1984-09-07 | 1995-05-17 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| NL8801379A (nl) * | 1988-05-30 | 1989-12-18 | Imec Inter Uni Micro Electr | Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor. |
| JP2675587B2 (ja) * | 1988-08-09 | 1997-11-12 | シャープ株式会社 | マトリックス型液晶表示パネル |
| JPH0323679A (ja) * | 1989-06-21 | 1991-01-31 | Kyocera Corp | 光電変換素子 |
| JPH04103173A (ja) * | 1990-08-23 | 1992-04-06 | Seiko Epson Corp | 半導体装置の製造方法 |
| EP0473988A1 (en) * | 1990-08-29 | 1992-03-11 | International Business Machines Corporation | Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region |
| JPH05304171A (ja) * | 1992-04-27 | 1993-11-16 | Toshiba Corp | 薄膜トランジスタ |
| JPH0691256B2 (ja) * | 1992-08-07 | 1994-11-14 | シャープ株式会社 | 薄膜トランジスタ |
-
1995
- 1995-05-25 JP JP12609195A patent/JP3416723B2/ja not_active Expired - Lifetime
-
1996
- 1996-05-24 US US08/653,565 patent/US5834796A/en not_active Expired - Fee Related
- 1996-05-24 EP EP96108339A patent/EP0744776A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0744776A2 (en) | 1996-11-27 |
| JP3416723B2 (ja) | 2003-06-16 |
| EP0744776A3 (en) | 1997-11-26 |
| US5834796A (en) | 1998-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5308019B2 (ja) | 薄膜トランジスタ、及びその製造方法、並びに表示装置 | |
| TWI291235B (en) | Low temperature process for TFT fabrication | |
| US8299466B2 (en) | Thin film transistors having multiple doped silicon layers | |
| JP3416723B2 (ja) | 非晶質シリコン薄膜トランジスタ及びその製法 | |
| JP2551724B2 (ja) | 薄膜半導体装置およびその製造方法 | |
| JPH0563196A (ja) | 薄膜半導体装置及びその製造方法並び液晶表示装置 | |
| JP3440291B2 (ja) | 微結晶シリコン薄膜トランジスタ | |
| JP3429034B2 (ja) | 半導体膜の製造方法 | |
| WO2011135874A1 (ja) | 半導体装置およびその製造方法ならびに表示装置 | |
| JPH0897436A (ja) | 薄膜半導体素子とその製造方法 | |
| JPH0794749A (ja) | 薄膜トランジスタの製造方法 | |
| JP3606991B2 (ja) | 被膜作製方法 | |
| JPH08148690A (ja) | 薄膜トランジスタおよび半導体膜の製造方法 | |
| JP2751420B2 (ja) | 半導体装置の製造方法 | |
| JP3284230B2 (ja) | 非晶質シリコン薄膜トランジスタ及びその製法 | |
| JPH03293731A (ja) | 半導体装置の製造方法 | |
| JP2005051228A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPH0621459A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
| KR101201316B1 (ko) | 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법 | |
| KR100792315B1 (ko) | 미세결정 실리콘층의 형성방법 및 이를 이용한 박막트랜지스터의 제조방법 | |
| JP3016486B2 (ja) | 薄膜トランジスタ | |
| JPH03263323A (ja) | プラズマｃｖｄ窒化珪素膜の形成方法 | |
| JP2959015B2 (ja) | アモルファスシリコンデバイスのオーミックコンタクト電極 | |
| JPH09107104A (ja) | コプラナ型薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |