JPS59213169A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS59213169A JPS59213169A JP8800883A JP8800883A JPS59213169A JP S59213169 A JPS59213169 A JP S59213169A JP 8800883 A JP8800883 A JP 8800883A JP 8800883 A JP8800883 A JP 8800883A JP S59213169 A JPS59213169 A JP S59213169A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- amorphous
- oxygen
- thin film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 37
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000001301 oxygen Substances 0.000 claims abstract description 10
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 18
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- 239000001257 hydrogen Substances 0.000 claims 1
- 229910052739 hydrogen Inorganic materials 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 15
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
- H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は水素化された非晶′Ｕシリコン（以下非晶質シ
リコンと略す）を用いた薄膜トランジスタに関する。
リコンと略す）を用いた薄膜トランジスタに関する。
最近、パーソナルコンビーータや各種情報処理、機器を
小型化することが望まれているが、この中で、最も小型
化にしにくいもの０月つにディスプレイがあげられる。
小型化することが望まれているが、この中で、最も小型
化にしにくいもの０月つにディスプレイがあげられる。
現在ディスプレイの大部分はＣＲＴであるが、ＣＲＴは
電子線を電界等で制御して螢光体に照射し発光させるた
め、電子線を走査させる部分だけ、装置が厚くなり小型
化が困蝋である。このディスプレイを小西νにすること
を目的として液晶を用いた薄型の平面ディスプレイが注
目されている。この液晶ディスプレｉｌｆｌＬ４ＡＭが
付いた２枚のガラス板の間に１０ミクロン厚程度の液晶
をはさみ電界によって液晶の動きを制御するため薄いデ
ィスプレイが可能になる。しかし、液晶を動作させる場
合例えば電圧平均化法では単純なＸＹマｌ−ＩＪクス動
作は絵素数が増加した時コントラストが低下する等の問
題がめった。このコントラストの低下を解決する方法と
して薄膜トランジスタを用いたアクティブマトリクス動
作法がイｉｌｆ究されている。この薄膜トランジスタと
しては多結晶シリコンやテルル、非晶質シリコンを用い
たものがあるが、低温プロセスで低価格の基板を使える
、安定である、量産しや丁いという特徴を持つ非晶質シ
リコンが最もＴぐれている。
電子線を電界等で制御して螢光体に照射し発光させるた
め、電子線を走査させる部分だけ、装置が厚くなり小型
化が困蝋である。このディスプレイを小西νにすること
を目的として液晶を用いた薄型の平面ディスプレイが注
目されている。この液晶ディスプレｉｌｆｌＬ４ＡＭが
付いた２枚のガラス板の間に１０ミクロン厚程度の液晶
をはさみ電界によって液晶の動きを制御するため薄いデ
ィスプレイが可能になる。しかし、液晶を動作させる場
合例えば電圧平均化法では単純なＸＹマｌ−ＩＪクス動
作は絵素数が増加した時コントラストが低下する等の問
題がめった。このコントラストの低下を解決する方法と
して薄膜トランジスタを用いたアクティブマトリクス動
作法がイｉｌｆ究されている。この薄膜トランジスタと
しては多結晶シリコンやテルル、非晶質シリコンを用い
たものがあるが、低温プロセスで低価格の基板を使える
、安定である、量産しや丁いという特徴を持つ非晶質シ
リコンが最もＴぐれている。
この非晶質シ゛リコンを用いた薄膜トランジスタをこの
ような平面ディスプレイに応用する場合歩留り良くかつ
低価格な薄膜トランジスタアレイを形成するためには、
なるべく単純な、少ないプロセス数で形成する必要があ
る。
ような平面ディスプレイに応用する場合歩留り良くかつ
低価格な薄膜トランジスタアレイを形成するためには、
なるべく単純な、少ないプロセス数で形成する必要があ
る。
従来の薄膜トランジスタは第１図に示す様にゲート金属
が付いたガラス等の絶縁性基板上にプラズマＯＶＤ法を
用いて例えは窒化シリコン、ドープしない非晶質シリコ
ン層、りん等を０．１〜１％程ｔＷの濃度にドープした
♂非晶質シリコン層を形成シ、その後ソース、ドレイン
両金属電極を形成した後、最後にゲート金属上のｎ＋＋
晶質シリコンをエツチングして薄膜トランジスタ構造に
していた。この時ｎ＋非晶質シリコン層はソース、ドレ
イン電極のオーミ、り層として働く。このｎ４″非晶質
シリコン層をエツチングする時に例えはプラズマエツチ
ングを用いると、プラズマのダメージｌこよって得られ
た／１！ｌＥ膜トランジスタの特性基こはらつきが生じ
たり、エツチングむらにより同様に特性が不均一になり
、歩留り底下、コスト増加の一因となっていた。
が付いたガラス等の絶縁性基板上にプラズマＯＶＤ法を
用いて例えは窒化シリコン、ドープしない非晶質シリコ
ン層、りん等を０．１〜１％程ｔＷの濃度にドープした
♂非晶質シリコン層を形成シ、その後ソース、ドレイン
両金属電極を形成した後、最後にゲート金属上のｎ＋＋
晶質シリコンをエツチングして薄膜トランジスタ構造に
していた。この時ｎ＋非晶質シリコン層はソース、ドレ
イン電極のオーミ、り層として働く。このｎ４″非晶質
シリコン層をエツチングする時に例えはプラズマエツチ
ングを用いると、プラズマのダメージｌこよって得られ
た／１！ｌＥ膜トランジスタの特性基こはらつきが生じ
たり、エツチングむらにより同様に特性が不均一になり
、歩留り底下、コスト増加の一因となっていた。
そこでこのエツチング工程をなくす方法として、ｎ＋＋
晶質シリコン層の厚さを薄くする方法が考えられた。こ
の場合ソース、ドレイン゛げ極間にｎ＋非非晶質ラリコ
ン付いているため、例えはオフ抵抗を１０ Ω以上と
するためにはｎ＋層の厚さを数十人とする必要があった
。またｎ＋層とするために燐または砒素がドーパントと
して用いられていた。しかしこのようすｎ′″層は厚ぎ
の制御が困難であり、また不純物拡散が無視できす、得
られる薄膜トランジスタの特性のばらつきが大きく、歩
留りが低下したり、特性が劣化する等の問題があったＯ 本発明の目的はこのような歩留り低下の原因をなくし均
一な特性の薄膜トランジスタを提供することにある。
晶質シリコン層の厚さを薄くする方法が考えられた。こ
の場合ソース、ドレイン゛げ極間にｎ＋非非晶質ラリコ
ン付いているため、例えはオフ抵抗を１０ Ω以上と
するためにはｎ＋層の厚さを数十人とする必要があった
。またｎ＋層とするために燐または砒素がドーパントと
して用いられていた。しかしこのようすｎ′″層は厚ぎ
の制御が困難であり、また不純物拡散が無視できす、得
られる薄膜トランジスタの特性のばらつきが大きく、歩
留りが低下したり、特性が劣化する等の問題があったＯ 本発明の目的はこのような歩留り低下の原因をなくし均
一な特性の薄膜トランジスタを提供することにある。
本発明によれば基板上に設けられたゲート電極と、該ゲ
ート電極を覆うように設けられたゲート絶縁膜と、該ゲ
ート絶縁膜上に設けられた水素化非晶質シリコン膜と、
該水素化非晶質シリコン上に面抵抗１０〜】０ Ω／口
の窒素または酸素を含んだ非晶、寅シリコン膜が設けら
れてなり、該窒素または酸素を含んだ非晶質シリコン膜
上にソース電極およびドレイン電極が設すられているこ
とを特徴とする薄膜トランジスタが得られる。前記本発
明によれは、燐または砒素等のドーパントを使用する必
要がないため不純物の拡散の影響をな（することができ
、し力Ｓもソース、ドレイン間のエツチング工程をな（
することができるために歩留りを大幅に改善することが
できると共に特性の均一な＃膜トランジスタを得ること
ができる。
ート電極を覆うように設けられたゲート絶縁膜と、該ゲ
ート絶縁膜上に設けられた水素化非晶質シリコン膜と、
該水素化非晶質シリコン上に面抵抗１０〜】０ Ω／口
の窒素または酸素を含んだ非晶、寅シリコン膜が設けら
れてなり、該窒素または酸素を含んだ非晶質シリコン膜
上にソース電極およびドレイン電極が設すられているこ
とを特徴とする薄膜トランジスタが得られる。前記本発
明によれは、燐または砒素等のドーパントを使用する必
要がないため不純物の拡散の影響をな（することができ
、し力Ｓもソース、ドレイン間のエツチング工程をな（
することができるために歩留りを大幅に改善することが
できると共に特性の均一な＃膜トランジスタを得ること
ができる。
また本発明の簿膜トランジスタｌとおいてはｎ型非晶質
シリコン層を流れる電流によってトランジスタかＯＦＦ
（、ているときにもＯＦＦ電流が増加するが１０ ０
７口以上の面抵抗を有するドープされた非晶質シリコン
はディスプレイの動作に影響を与えない程度のＯＦＦ電
流の増加であり、また１０１３Ω／口 以下の面抵抗を
有する窒素又は酸素をドープした非晶質シリコンは電極
とのオーミック性が良好ζこなる。璧素又は酸素を用い
ているため危険性の少ないガスで工業的に安全であるこ
と、ｎ型非晶質シリコンの表面の安定性にすぐれ、てい
ること、不純物の拡散に対する阻止能力に丁ぐ第１てい
る等の利点がある。
シリコン層を流れる電流によってトランジスタかＯＦＦ
（、ているときにもＯＦＦ電流が増加するが１０ ０
７口以上の面抵抗を有するドープされた非晶質シリコン
はディスプレイの動作に影響を与えない程度のＯＦＦ電
流の増加であり、また１０１３Ω／口 以下の面抵抗を
有する窒素又は酸素をドープした非晶質シリコンは電極
とのオーミック性が良好ζこなる。璧素又は酸素を用い
ているため危険性の少ないガスで工業的に安全であるこ
と、ｎ型非晶質シリコンの表面の安定性にすぐれ、てい
ること、不純物の拡散に対する阻止能力に丁ぐ第１てい
る等の利点がある。
次に図面を参考にしながら本発明の実施例について説明
する。第２図は本発明の薄膜トランジスタの一実施例で
ある。ガラス基板１上にゲート金属であるクロム電極２
を１００ＯＡ幅３０μｍ１真空蒸着およびフォトリング
ラフィにより形成する。
する。第２図は本発明の薄膜トランジスタの一実施例で
ある。ガラス基板１上にゲート金属であるクロム電極２
を１００ＯＡ幅３０μｍ１真空蒸着およびフォトリング
ラフィにより形成する。
続いてシランガスとアンモニアガスの混合ガスのグロー
放電分解プラズマＯＶ ＩＪ法によって８ｉ３Ｎ４膜３
を３０００Ｘ 形成し、さらにシランガスのグロー放
電分解プラズマＯＶＤ法によりドープしない水素化非晶
質シリコン４を３００ＯＡ 形成し、続いてドーピン
グガスとして窒素ヲ２０％シラン中にドープしたガスを
グロー放電分解することにより、ドープしたｎ型非晶質
シリコン６を５０ＯＡ形成する。この時のグロー放電分
解の条件は、８ｉ３Ｎ４、非晶質シリコン、ｎ型非晶質
シリコンともに、基板温度２５０℃ガス圧０．３Ｔ、ｑ
；ｙ放電パｆ７−２０Ｗ（１３，５６ＭＨｚ ） Ｔあ
る。この時窒素のドーピングには窒素ガスの他ＮＨ，ガ
ス、酸素のドーピングにはＮｔＯｌｏｏ、ガス等も用い
ることができる。
放電分解プラズマＯＶ ＩＪ法によって８ｉ３Ｎ４膜３
を３０００Ｘ 形成し、さらにシランガスのグロー放
電分解プラズマＯＶＤ法によりドープしない水素化非晶
質シリコン４を３００ＯＡ 形成し、続いてドーピン
グガスとして窒素ヲ２０％シラン中にドープしたガスを
グロー放電分解することにより、ドープしたｎ型非晶質
シリコン６を５０ＯＡ形成する。この時のグロー放電分
解の条件は、８ｉ３Ｎ４、非晶質シリコン、ｎ型非晶質
シリコンともに、基板温度２５０℃ガス圧０．３Ｔ、ｑ
；ｙ放電パｆ７−２０Ｗ（１３，５６ＭＨｚ ） Ｔあ
る。この時窒素のドーピングには窒素ガスの他ＮＨ，ガ
ス、酸素のドーピングにはＮｔＯｌｏｏ、ガス等も用い
ることができる。
さらに、真空蒸着法、フォｌ−ＩＪソグラフィを用いて
、ソースドレイン電極７．８を形成し、トランジスタ構
造にする。ゲート長２０μｍ、ゲート幅８００μｍ で
ある。第１図の従来例と比較すると、ゲート電極上のド
ープした非晶質シリコン層をエツチングしていないこと
がわかり、構造的には単純化されていることがわかる。
、ソースドレイン電極７．８を形成し、トランジスタ構
造にする。ゲート長２０μｍ、ゲート幅８００μｍ で
ある。第１図の従来例と比較すると、ゲート電極上のド
ープした非晶質シリコン層をエツチングしていないこと
がわかり、構造的には単純化されていることがわかる。
また、このｎ型非晶質シリコン層はドープされない非晶
質シリコンを形成した後ガスを加えるだけで、簡単ｉこ
再現性良く形成できる。また、ここでは絶縁膜として５
ｉｌＮ４を用いているが、他の絶縁膜、例えばＳ ｉ
Ｏ，やＡ６０３等を用いても良い。第３図は本発明の一
例であるゲート長２０μｍゲート幅８ｏ。
質シリコンを形成した後ガスを加えるだけで、簡単ｉこ
再現性良く形成できる。また、ここでは絶縁膜として５
ｉｌＮ４を用いているが、他の絶縁膜、例えばＳ ｉ
Ｏ，やＡ６０３等を用いても良い。第３図は本発明の一
例であるゲート長２０μｍゲート幅８ｏ。
の薄膜トランジスタの特性（曲線１０）と、従来のトラ
ンジスタの特性（曲線９）とを比較した図である。同図
から明らかなようにゲーｉｔ圧がＩＯＶの時のＯＮ電流
は、従来のトランジスタにくらべて、２割大きく、プラ
ズマエツチング時のプラズマダメージによる影響が全く
ないことがわかる。
ンジスタの特性（曲線９）とを比較した図である。同図
から明らかなようにゲーｉｔ圧がＩＯＶの時のＯＮ電流
は、従来のトランジスタにくらべて、２割大きく、プラ
ズマエツチング時のプラズマダメージによる影響が全く
ないことがわかる。
また、１００個のトランジスタを検査した時のドレイン
電流のばらつきが従来の±５０％から±１０％に改善さ
れていることが明らかになった。才た、ゲート電圧がＯ
Ｖのときの０ＦＦｉ流が１０”Ａから５Ｘ１０”Ａに増
加しているが、この程度のＯＦＦ電流の増加はディスプ
レイの機能を全くそこなわないことが実験的に確かめら
れており本発明の効果は顕著である。
電流のばらつきが従来の±５０％から±１０％に改善さ
れていることが明らかになった。才た、ゲート電圧がＯ
Ｖのときの０ＦＦｉ流が１０”Ａから５Ｘ１０”Ａに増
加しているが、この程度のＯＦＦ電流の増加はディスプ
レイの機能を全くそこなわないことが実験的に確かめら
れており本発明の効果は顕著である。
第１図は、従来のトランジスタの断面図、第２図は本発
明の断面図である。図中、１はガラス基板、２はゲート
電極、３はゲート絶縁膜、４はドープされていない非晶
質シリコン、５はｎ型非晶質シリコン、６は窒素又は酸
素を含むｎ型非晶質シリコン、７はソース電極、８はド
レインを極をを示し、９は従来のトランジスタの特性、
１０は本特許＃コよるトランジスタの特性をそれぞれ示
す０牙、７ 口 計 ２ ロ オ ：３ 因 ヶ″−ト電及 （Ｖ）
明の断面図である。図中、１はガラス基板、２はゲート
電極、３はゲート絶縁膜、４はドープされていない非晶
質シリコン、５はｎ型非晶質シリコン、６は窒素又は酸
素を含むｎ型非晶質シリコン、７はソース電極、８はド
レインを極をを示し、９は従来のトランジスタの特性、
１０は本特許＃コよるトランジスタの特性をそれぞれ示
す０牙、７ 口 計 ２ ロ オ ：３ 因 ヶ″−ト電及 （Ｖ）
Claims (1)
- 基板上番こ設けられたゲート絶縁膜と、該ゲート電極を
桜うように設けられたゲート絶縁膜と、該ゲート絶り膜
上に設けられた水素化非晶質シリコン膜と、該水素水非
晶質シリコン上に面抵抗１０１０〜１０１３Ω／口の窒
素または酸素を含んだ非晶質シリコン膜が設けられてな
り、該窒素または酸素を含んだ非晶質ンリコン膜上にソ
ース電極およびドレイン’ｔ＋が設けられていることを
特徴とする薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8800883A JPS59213169A (ja) | 1983-05-19 | 1983-05-19 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8800883A JPS59213169A (ja) | 1983-05-19 | 1983-05-19 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59213169A true JPS59213169A (ja) | 1984-12-03 |
Family
ID=13930783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8800883A Pending JPS59213169A (ja) | 1983-05-19 | 1983-05-19 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59213169A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4963955A (en) * | 1985-04-11 | 1990-10-16 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus |
| EP0449539A2 (en) * | 1990-03-27 | 1991-10-02 | Kabushiki Kaisha Toshiba | Ohmic contact for thin film transistor |
| US5311040A (en) * | 1990-03-27 | 1994-05-10 | Kabushiki Kaisha Toshiba | Thin film transistor with nitrogen concentration gradient |
| FR2717946A1 (fr) * | 1994-03-22 | 1995-09-29 | Futaba Denshi Kogyo Kk | Elément résistif et procédé et appareil pour le fabriquer. |
| EP0744776A2 (en) * | 1995-05-25 | 1996-11-27 | Central Glass Company, Limited | Amorphous silicon thin film transistor and method preparing same |
| US7858982B2 (en) | 2004-09-24 | 2010-12-28 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| CN104157611A (zh) * | 2014-08-21 | 2014-11-19 | 深圳市华星光电技术有限公司 | 氧化物半导体tft基板的制作方法及其结构 |
-
1983
- 1983-05-19 JP JP8800883A patent/JPS59213169A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4963955A (en) * | 1985-04-11 | 1990-10-16 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus |
| EP0449539A2 (en) * | 1990-03-27 | 1991-10-02 | Kabushiki Kaisha Toshiba | Ohmic contact for thin film transistor |
| US5311040A (en) * | 1990-03-27 | 1994-05-10 | Kabushiki Kaisha Toshiba | Thin film transistor with nitrogen concentration gradient |
| FR2717946A1 (fr) * | 1994-03-22 | 1995-09-29 | Futaba Denshi Kogyo Kk | Elément résistif et procédé et appareil pour le fabriquer. |
| EP0744776A2 (en) * | 1995-05-25 | 1996-11-27 | Central Glass Company, Limited | Amorphous silicon thin film transistor and method preparing same |
| EP0744776A3 (en) * | 1995-05-25 | 1997-11-26 | Central Glass Company, Limited | Amorphous silicon thin film transistor and method preparing same |
| US7858982B2 (en) | 2004-09-24 | 2010-12-28 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| US8252639B2 (en) | 2004-09-24 | 2012-08-28 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| CN104157611A (zh) * | 2014-08-21 | 2014-11-19 | 深圳市华星光电技术有限公司 | 氧化物半导体tft基板的制作方法及其结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100741435B1 (ko) | 필름 형성 전구체를 제어함으로써 실리콘 질화물 필름의 특성 및 균일성을 제어하는 방법 및 실리콘 질화물을 포함하는 ｔｆｔ 소자 | |
| US4797108A (en) | Method of manufacturing amorphous silicon field effect transistors | |
| US6600524B1 (en) | Active matrix type liquid crystal display apparatus with silicon oxide at different portions | |
| US4502204A (en) | Method of manufacturing insulated gate thin film field effect transistors | |
| JP6806682B2 (ja) | 活性層、薄膜トランジスタ、アレイ基板及び表示装置、並びにそれらの製造方法 | |
| KR0154817B1 (ko) | 액정 표시 장치용 박막 트랜지스터 및 그 제조 방법 | |
| US6717178B2 (en) | Semiconductor devices fabricated using sputtered silicon targets | |
| JPH0562746B2 (ja) | ||
| JPS59213169A (ja) | 薄膜トランジスタ | |
| JPS60198865A (ja) | 薄膜トランジスタ | |
| JPS615579A (ja) | 薄膜トランジスタ | |
| JPS61248564A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10177968A (ja) | 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
| JPH0362972A (ja) | 薄膜トランジスタ | |
| JPS63172470A (ja) | 薄膜トランジスタ | |
| KR20020076934A (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| JPS61231767A (ja) | アクテイブマトリクス基板の製造方法 | |
| JPH0330296B2 (ja) | ||
| KR20020091313A (ko) | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 | |
| JPH03263323A (ja) | プラズマｃｖｄ窒化珪素膜の形成方法 | |
| KR100304551B1 (ko) | 박막트랜지스터제조방법 | |
| JPS61239670A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH08255915A (ja) | 液晶表示装置 | |
| JPH02150067A (ja) | 薄膜半導体装置 | |
| JP2962977B2 (ja) | 薄膜トランジスタの製造方法 |