JPH0562746B2 - - Google Patents
Info
- Publication number
- JPH0562746B2 JPH0562746B2 JP59178179A JP17817984A JPH0562746B2 JP H0562746 B2 JPH0562746 B2 JP H0562746B2 JP 59178179 A JP59178179 A JP 59178179A JP 17817984 A JP17817984 A JP 17817984A JP H0562746 B2 JPH0562746 B2 JP H0562746B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- amorphous silicon
- active element
- layer
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010410 layer Substances 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 43
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 28
- 239000011159 matrix material Substances 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 238000002425 crystallisation Methods 0.000 claims description 14
- 230000008025 crystallization Effects 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 8
- 239000004973 liquid crystal related substance Substances 0.000 claims description 6
- 239000000382 optic material Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 229910000077 silane Inorganic materials 0.000 claims description 4
- 238000005984 hydrogenation reaction Methods 0.000 claims description 3
- 238000010276 construction Methods 0.000 claims 1
- 238000000197 pyrolysis Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000007789 gas Substances 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000005979 thermal decomposition reaction Methods 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 210000000695 crystalline len Anatomy 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000010956 selective crystallization Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S359/00—Optical: systems and elements
- Y10S359/90—Methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置を制作する製造方法に関
し、特に平板型液晶スクリーンの２重制御システ
ムを可能にするものである。この平板型液晶スク
リーンにおいては各初期位置のアドレツシングは
非線形のシリコン素子により実現され、行及び列
の制御は薄い多結晶シリコン膜のトランジスタに
より行われる。このトランジスタは同じ基板上に
スクリーンの能動部分の周囲に同じ基材の上に少
なくとも２つの型の素子が使用される。特にアモ
ルフアスシリコンはシランの熱分解により得られ
る。能動部分の周囲の選択的な結晶化は温度勾配
を有する炉の中におけるアニーリングにより行わ
れる。
し、特に平板型液晶スクリーンの２重制御システ
ムを可能にするものである。この平板型液晶スク
リーンにおいては各初期位置のアドレツシングは
非線形のシリコン素子により実現され、行及び列
の制御は薄い多結晶シリコン膜のトランジスタに
より行われる。このトランジスタは同じ基板上に
スクリーンの能動部分の周囲に同じ基材の上に少
なくとも２つの型の素子が使用される。特にアモ
ルフアスシリコンはシランの熱分解により得られ
る。能動部分の周囲の選択的な結晶化は温度勾配
を有する炉の中におけるアニーリングにより行わ
れる。
マトリツクス・アクセス・デイスプレイ・スク
リーンのアドレツシングはいろいろな方法で実行
される。このアドレツシングはたとえばガラス基
板の上に薄い膜の形で成長されたトランジスタに
より行われる。トランジスタは電気光学的材料の
画素と並列に接続される。これらのトランジスタ
は広い面の特性のより良い均一性を可能にするた
めにアモルフアスシリコンで形成されていること
が望ましい。このアドレツシングの欠点は薄膜ト
ランジスタを構成しているいろいろな膜の特性を
最終的に制御することが困難であるということで
ある。このためこれらのトランジスタはアモルフ
アスシリコン、絶縁体等のいくつかの材料の膜に
より形成される。そして低い温度プロセスで良好
な絶縁体および異なつた膜間の良好な接続性を得
ることは困難である。これらの製造上の困難性は
形成されるトランジスタの数に応じて増加し、特
にトランジスタの数がスクリーンの画素の数と等
しくなつた時に特に大きい。
リーンのアドレツシングはいろいろな方法で実行
される。このアドレツシングはたとえばガラス基
板の上に薄い膜の形で成長されたトランジスタに
より行われる。トランジスタは電気光学的材料の
画素と並列に接続される。これらのトランジスタ
は広い面の特性のより良い均一性を可能にするた
めにアモルフアスシリコンで形成されていること
が望ましい。このアドレツシングの欠点は薄膜ト
ランジスタを構成しているいろいろな膜の特性を
最終的に制御することが困難であるということで
ある。このためこれらのトランジスタはアモルフ
アスシリコン、絶縁体等のいくつかの材料の膜に
より形成される。そして低い温度プロセスで良好
な絶縁体および異なつた膜間の良好な接続性を得
ることは困難である。これらの製造上の困難性は
形成されるトランジスタの数に応じて増加し、特
にトランジスタの数がスクリーンの画素の数と等
しくなつた時に特に大きい。
同様に、薄いアモルフアスシリコン膜トランジ
スタは、それらの低い許容直流電流のため、スク
リーンの外部の回路によつてマトリツクス制御を
行わなければならず、列及び行の電極の集積化さ
れた制御装置として充分なものではない。
スタは、それらの低い許容直流電流のため、スク
リーンの外部の回路によつてマトリツクス制御を
行わなければならず、列及び行の電極の集積化さ
れた制御装置として充分なものではない。
アモルフアスシリコンのレーザーアニーリング
により得られる多結晶シリコン上に形成される薄
膜トランジスタを基礎としたこの制御部の集積化
は課題であつた。この方法を基礎としてデイスプ
レイスクリーンを得ることが可能である。その画
素はアモルフアスシリコントランジスタにより制
御され列及び行は多結晶シリコントランジスタに
より行われる。しかしながらレーザーアニーリン
グにより得られるトランジスタは非常に良い性能
特性を有しているにもかかわらず、それらを多数
良い再現性のもとに製造することは困難であつ
た。従つて、すぐれた結晶化の一様性を得るため
に使用される熱的方法が必要である。また画素を
バリスタ型の非線形素子で制御することも知られ
ている。
により得られる多結晶シリコン上に形成される薄
膜トランジスタを基礎としたこの制御部の集積化
は課題であつた。この方法を基礎としてデイスプ
レイスクリーンを得ることが可能である。その画
素はアモルフアスシリコントランジスタにより制
御され列及び行は多結晶シリコントランジスタに
より行われる。しかしながらレーザーアニーリン
グにより得られるトランジスタは非常に良い性能
特性を有しているにもかかわらず、それらを多数
良い再現性のもとに製造することは困難であつ
た。従つて、すぐれた結晶化の一様性を得るため
に使用される熱的方法が必要である。また画素を
バリスタ型の非線形素子で制御することも知られ
ている。
これらの欠点を除去するために、本発明は二重
制御機能を基板内に集積したスクリーンの製造を
可能にする基板をシランを熱的分解により得られ
るアモルフアスシリコン材料を基礎にして提供す
る。この材料を基礎として非線形素子あるいはア
モルフアスシリコントランジスタは画素に続いて
製造され、薄膜トランジスタは、温度勾配炉中で
アモルフアスシリコンをアニールすることにより
得られる多結晶シリコン上でスクリーンの周囲部
に製作される。
制御機能を基板内に集積したスクリーンの製造を
可能にする基板をシランを熱的分解により得られ
るアモルフアスシリコン材料を基礎にして提供す
る。この材料を基礎として非線形素子あるいはア
モルフアスシリコントランジスタは画素に続いて
製造され、薄膜トランジスタは、温度勾配炉中で
アモルフアスシリコンをアニールすることにより
得られる多結晶シリコン上でスクリーンの周囲部
に製作される。
この発明は従つて電子制御される装置用の基板
の製造方法に関し、前記基板は能動アモルフアス
シリコン素子および能動多結晶シリコン素子を支
持する支持板から成り、その基板はアモルフアス
シリコンから構成される同じ基材より成り、そし
てプロセスは基材の所定領域の結晶化を炉の中で
行なう工程を含む。その炉の温度勾配は、結晶化
された領域が、アモルフアス状態に維持されたア
モルフアスシリコン製基材の残りの領域から急激
に変化するように、急崚である。
の製造方法に関し、前記基板は能動アモルフアス
シリコン素子および能動多結晶シリコン素子を支
持する支持板から成り、その基板はアモルフアス
シリコンから構成される同じ基材より成り、そし
てプロセスは基材の所定領域の結晶化を炉の中で
行なう工程を含む。その炉の温度勾配は、結晶化
された領域が、アモルフアス状態に維持されたア
モルフアスシリコン製基材の残りの領域から急激
に変化するように、急崚である。
また、この発明は透明層とスクリーンの画素に
関連する能動素子に結合された基材との間に挿入
された電気光学的材料層に結合されたマトリツク
ス・アクセス・デイスプレイ・スクリーンに関係
し、またそのデイスプレイスクリーンの行及び列
接続の制御のための能動素子にも関係する。その
基板は以下に記載される工程により得られる。
関連する能動素子に結合された基材との間に挿入
された電気光学的材料層に結合されたマトリツク
ス・アクセス・デイスプレイ・スクリーンに関係
し、またそのデイスプレイスクリーンの行及び列
接続の制御のための能動素子にも関係する。その
基板は以下に記載される工程により得られる。
マトリツクス・アクセス・デイスプレイ・スク
リーンはデイスプレイスクリーンの行及び列を表
わす２組の交差した電極層の間に設けられた液晶
層等の電子光学的物質により構成される。行及び
れつの交叉部分は画素又はスクリーン位置と定義
される。
リーンはデイスプレイスクリーンの行及び列を表
わす２組の交差した電極層の間に設けられた液晶
層等の電子光学的物質により構成される。行及び
れつの交叉部分は画素又はスクリーン位置と定義
される。
第１図はデスプレイスクリーンの画素を図示す
るものである。行１及び列２の交差部はコンデン
サーの形で図示される単位セル３によつて画素を
表わし、その絶縁部分５は電気光学的材料であ
る。単位セル３は非線形素子４と結合される。行
１及び列２の間に加えられる電位層は単位セル３
を制御し、非線形素子のしきい値電圧の機能とし
て制御しあるいは制御しない。
るものである。行１及び列２の交差部はコンデン
サーの形で図示される単位セル３によつて画素を
表わし、その絶縁部分５は電気光学的材料であ
る。単位セル３は非線形素子４と結合される。行
１及び列２の間に加えられる電位層は単位セル３
を制御し、非線形素子のしきい値電圧の機能とし
て制御しあるいは制御しない。
非線形素子は２つのダイオードD1及びD2の対
抗した直列接続により作られる。これらのダイオ
ードの配置については２つの可能な組合せがあ
り、第２図及び第３図の配線図により示される。
第４図は電位差VABがその端子、例えばＡとＢと
の間に印加された時の非線形素子を通過する電流
Ｉの経過を与える曲線６を有するグラフである。
曲線６は非常に非線形であることがわかる。高度
に非線形の逆特性を有するアモルフアス・シリコ
ン・シヨツトキ・ダイオードを用いることが有利
である。
抗した直列接続により作られる。これらのダイオ
ードの配置については２つの可能な組合せがあ
り、第２図及び第３図の配線図により示される。
第４図は電位差VABがその端子、例えばＡとＢと
の間に印加された時の非線形素子を通過する電流
Ｉの経過を与える曲線６を有するグラフである。
曲線６は非常に非線形であることがわかる。高度
に非線形の逆特性を有するアモルフアス・シリコ
ン・シヨツトキ・ダイオードを用いることが有利
である。
第５図はアモルフアス・シリコン・シヨツト
キ・ダイオードの構造を示す。典型的にはこの型
のダイオードは支持体１０の上にn+ドープした
第１のアモルフアスシリコン層１１、ドープしな
い第２のアモルフアスシリコン層１２及びその下
の層とシヨツトキダイオードを形成する金属から
構成される表面層１３を成長させることにより得
られる。従来は、金属は白金であるが、選択は同
等の特性を有するパラジウムや金などの金属にま
で拡大され得る。良い金属−半導体接触を保証す
るためには、金属層１３はプラチナ珪化物インタ
ーフエイスを形成するように処理を行うことがで
きる。
キ・ダイオードの構造を示す。典型的にはこの型
のダイオードは支持体１０の上にn+ドープした
第１のアモルフアスシリコン層１１、ドープしな
い第２のアモルフアスシリコン層１２及びその下
の層とシヨツトキダイオードを形成する金属から
構成される表面層１３を成長させることにより得
られる。従来は、金属は白金であるが、選択は同
等の特性を有するパラジウムや金などの金属にま
で拡大され得る。良い金属−半導体接触を保証す
るためには、金属層１３はプラチナ珪化物インタ
ーフエイスを形成するように処理を行うことがで
きる。
マトリツクス・アクセス・デイスプレイ・スク
リーンを製造する方法の説明が次に与えられる。
非限定的な例としてネマテイツク液晶スクリーン
とする。支持体は層の成長の際に達する典型的に
は約600℃の温度に対し互換性のあるいかなる材
料からも作られ得る。特に水晶多結晶、又は多結
晶シリコン、又は高温に耐え得るある種のガラス
などである。
リーンを製造する方法の説明が次に与えられる。
非限定的な例としてネマテイツク液晶スクリーン
とする。支持体は層の成長の際に達する典型的に
は約600℃の温度に対し互換性のあるいかなる材
料からも作られ得る。特に水晶多結晶、又は多結
晶シリコン、又は高温に耐え得るある種のガラス
などである。
３つの接続したアモルフアスシリコン層は、そ
れらはドープされていないもの、n+のドープが
されているもの及び支持体の上に形成されるドー
プされていないものである。成長の方法はガス相
法を使用することができ、大気圧力及び600℃下
におけるガス相法又は化学的気相成長法（CVD）
によることができる。それはシリコンの供給源と
なるシラン（SiH4）の熱的な分解より成る。使
用されるキヤリアガスは水素である。ｎ型のドー
ピングは薄められたフオスフインPH3を水素の中
に導くことにより行われる。
れらはドープされていないもの、n+のドープが
されているもの及び支持体の上に形成されるドー
プされていないものである。成長の方法はガス相
法を使用することができ、大気圧力及び600℃下
におけるガス相法又は化学的気相成長法（CVD）
によることができる。それはシリコンの供給源と
なるシラン（SiH4）の熱的な分解より成る。使
用されるキヤリアガスは水素である。ｎ型のドー
ピングは薄められたフオスフインPH3を水素の中
に導くことにより行われる。
成長法はよく知られているが、この成長を行う
ことのできる装置を簡単に説明することは意味が
あり、これらは第６図に説明される。第６図は縦
型反応室と次のような要素により構成される反応
装置を概略的に示すものである。
ことのできる装置を簡単に説明することは意味が
あり、これらは第６図に説明される。第６図は縦
型反応室と次のような要素により構成される反応
装置を概略的に示すものである。
すなわち、水晶ペデスタル（図示せず）の上に
置かれるシリコンカーバイトで被われた円形のブ
ラフアイトサセプタ２０は典型的にはＯないし
30rpmで回転することができる。ヘリカルチヨー
ク２１を有するコイルはサセプタ２０と平行な平
面に位置し、それと誘導的に結合され、そのチヨ
ークは400kHzで作動する高周波発振機25に25kw
の電力で接続される。水晶スカート部２２は反応
室をチヨークから絶縁する。
置かれるシリコンカーバイトで被われた円形のブ
ラフアイトサセプタ２０は典型的にはＯないし
30rpmで回転することができる。ヘリカルチヨー
ク２１を有するコイルはサセプタ２０と平行な平
面に位置し、それと誘導的に結合され、そのチヨ
ークは400kHzで作動する高周波発振機25に25kw
の電力で接続される。水晶スカート部２２は反応
室をチヨークから絶縁する。
水晶のベル型部材２３は水晶ベース２５の上に
置かれ、反応室の容積を定める組立体である。
置かれ、反応室の容積を定める組立体である。
注入装置２６は、サセプタの中央部に位置して
おり、反応室内に分解されるガスＧを導入するこ
とを可能にする。ガスはオリフイス２７を通じて
反応室の底から排出される。
おり、反応室内に分解されるガスＧを導入するこ
とを可能にする。ガスはオリフイス２７を通じて
反応室の底から排出される。
ガスの流量率はステンレス鋼のブロアバルブを
有するボール流量計チユーブの補助の下に従来の
方法で測定される。サセプタ２０の上には参照記
号２８により製造中の素子が示される。すなわち
少なくとも１つの支持体に結合され、１つ又はそ
れ以上の層を本発明のプロセスによつて成長され
る素子である。ベル型の部材２３は観察窓を有す
ることができ、赤外線測定装置を用いて素子２８
が達する温度を測定することができる。このよう
な構成は当業者にはよく知られている。注入され
るガスＧは典型的には約32リツトル／分の流量率
をもつ大気圧の水素と他のガスとの混合物から構
成されており、その特性は製造されるべき層に依
存する。層の成長率は約1.5μm／時間である。
有するボール流量計チユーブの補助の下に従来の
方法で測定される。サセプタ２０の上には参照記
号２８により製造中の素子が示される。すなわち
少なくとも１つの支持体に結合され、１つ又はそ
れ以上の層を本発明のプロセスによつて成長され
る素子である。ベル型の部材２３は観察窓を有す
ることができ、赤外線測定装置を用いて素子２８
が達する温度を測定することができる。このよう
な構成は当業者にはよく知られている。注入され
るガスＧは典型的には約32リツトル／分の流量率
をもつ大気圧の水素と他のガスとの混合物から構
成されており、その特性は製造されるべき層に依
存する。層の成長率は約1.5μm／時間である。
第７図は異なるシリコン層を有する基板の外観
図である。底面から上面へ矩形状の支持層３０が
３つのアモルフアスシリコン層、特にドープがさ
れていない層３１、n+にドープされた層及びド
ープされていないか非常に弱くドープされた層３
３により被われている。例えば、層３２のドーピ
ング率はPH3／SiH4＝10-3であり導電率は約0.1Ω-1cm- 1 である。成長した層の厚さは1000から数千オン
グストロームの間で変化し得る。
図である。底面から上面へ矩形状の支持層３０が
３つのアモルフアスシリコン層、特にドープがさ
れていない層３１、n+にドープされた層及びド
ープされていないか非常に弱くドープされた層３
３により被われている。例えば、層３２のドーピ
ング率はPH3／SiH4＝10-3であり導電率は約0.1Ω-1cm- 1 である。成長した層の厚さは1000から数千オン
グストロームの間で変化し得る。
異なる層は低圧の化学的気相成長すなわち
LPCVD法で成長される。この場合において成長
は約500mTorrの圧力で約565℃の温度で行われ
る。
LPCVD法で成長される。この場合において成長
は約500mTorrの圧力で約565℃の温度で行われ
る。
基板が多結晶シリコントランジスタを有するた
めに、本発明はすでに成長した層の周囲の領域で
の結晶化を与える。この結晶化は炉の中で行わ
れ、その温度勾配は急崚な形状をしており、基材
の残りの部分をアモルフアス状態に保つたままで
結晶化層を急激な過程で結晶化することを可能に
する。アニール時間及び温度は少なくともn+ド
ープされる第２の成長層まで結晶化がされるよう
に制御される。結晶化は結晶の成長に続き支持層
の結晶とシリコンの接触部における結晶の核化に
より組織的に発生する。約600℃の温度において
１ミクロンの厚さの層が、数時間の間に完全に結
晶化する。570℃又はそれ以下の温度においては
結晶化はこの時間では起こらない。これは核化の
高度の独立性及び温度による結晶化速度のためで
ある。このような温度において、リンの拡散係数
は低く、この処理はドープされていない層がドー
プされるという問題は生じさせない。
めに、本発明はすでに成長した層の周囲の領域で
の結晶化を与える。この結晶化は炉の中で行わ
れ、その温度勾配は急崚な形状をしており、基材
の残りの部分をアモルフアス状態に保つたままで
結晶化層を急激な過程で結晶化することを可能に
する。アニール時間及び温度は少なくともn+ド
ープされる第２の成長層まで結晶化がされるよう
に制御される。結晶化は結晶の成長に続き支持層
の結晶とシリコンの接触部における結晶の核化に
より組織的に発生する。約600℃の温度において
１ミクロンの厚さの層が、数時間の間に完全に結
晶化する。570℃又はそれ以下の温度においては
結晶化はこの時間では起こらない。これは核化の
高度の独立性及び温度による結晶化速度のためで
ある。このような温度において、リンの拡散係数
は低く、この処理はドープされていない層がドー
プされるという問題は生じさせない。
第８図は結晶化工程に続いたシリコン層を有す
る基板の外観図である。第７図と同じ参照記号は
同じものを表わしている。AA′軸より左側及び
BB′軸より右側に位置する部分において結晶化が
起こる。多結晶シリコン領域３４及び３５はハツ
チング線により示される。少なくとも最初の２つ
の層が結晶化により影響を受けていることがわか
る。
る基板の外観図である。第７図と同じ参照記号は
同じものを表わしている。AA′軸より左側及び
BB′軸より右側に位置する部分において結晶化が
起こる。多結晶シリコン領域３４及び３５はハツ
チング線により示される。少なくとも最初の２つ
の層が結晶化により影響を受けていることがわか
る。
第９図は結晶化工程の間に使用される温度勾配
炉の外観を示す断面図である。シリコン層に結合
される基板は軸６２を伴つた支持体６１上に置か
れた素子６０により示される。例えば水晶のエン
クロージヤ６３は素子６０を絶縁する。エンクロ
ージヤ６３は開口部６４，６５を有しており、又
加熱巻線６６，６７の２つのグループを支持す
る。コイル６７のグループは上述の軸AA′の左側
に位置しており、コイル６６のグループは軸
BB′の右側に位置している。開口部６４及び６５
はエンクロージヤ６３を真空又はアルゴン雰囲気
下で位置決めするのに用いられる。コイル６６及
び６７により発生させられる熱はこれらのコイル
の中心部に置かれた素子６０の結晶化領域のまわ
りに加熱をもらたす。コイルを素子６０から隔て
ている距離は温度が上昇された時にその温度部分
が急崚な形状となるのを助けるように調整され
る。軸AA′の左側、及び軸BB′の右側に位置する
領域の温度は結晶化を許すように維持される。し
かしながら軸AA′とBB′間のアモルフアス領域ま
で結晶化領域が急速に通過するようにその温度は
高すぎてはならない。このためその側面の２つに
沿つた結晶化領域を有する素子に帰着する。２つ
の他の側面に沿つて位置する領域を結晶化するこ
とは軸６２によつて素子を90°回転させることだ
けが必要である。
炉の外観を示す断面図である。シリコン層に結合
される基板は軸６２を伴つた支持体６１上に置か
れた素子６０により示される。例えば水晶のエン
クロージヤ６３は素子６０を絶縁する。エンクロ
ージヤ６３は開口部６４，６５を有しており、又
加熱巻線６６，６７の２つのグループを支持す
る。コイル６７のグループは上述の軸AA′の左側
に位置しており、コイル６６のグループは軸
BB′の右側に位置している。開口部６４及び６５
はエンクロージヤ６３を真空又はアルゴン雰囲気
下で位置決めするのに用いられる。コイル６６及
び６７により発生させられる熱はこれらのコイル
の中心部に置かれた素子６０の結晶化領域のまわ
りに加熱をもらたす。コイルを素子６０から隔て
ている距離は温度が上昇された時にその温度部分
が急崚な形状となるのを助けるように調整され
る。軸AA′の左側、及び軸BB′の右側に位置する
領域の温度は結晶化を許すように維持される。し
かしながら軸AA′とBB′間のアモルフアス領域ま
で結晶化領域が急速に通過するようにその温度は
高すぎてはならない。このためその側面の２つに
沿つた結晶化領域を有する素子に帰着する。２つ
の他の側面に沿つて位置する領域を結晶化するこ
とは軸６２によつて素子を90°回転させることだ
けが必要である。
600℃におけるCVDにより得られるアモルフア
スシリコンのサンプルは重要な破壊された結合濃
度を有している。破壊された結合に関連する電子
的状態は禁止帯において深く、このことは半絶縁
体物質を与える。原紙水素雰囲気中で熱処理を行
うことにより破壊された結合をシリコン水素結合
の形成によつて化学的に不動態化することが可能
である。この後の水素化処理はマイクロ波により
発生された水素プラズマ中で約400℃の温度で行
われる。
スシリコンのサンプルは重要な破壊された結合濃
度を有している。破壊された結合に関連する電子
的状態は禁止帯において深く、このことは半絶縁
体物質を与える。原紙水素雰囲気中で熱処理を行
うことにより破壊された結合をシリコン水素結合
の形成によつて化学的に不動態化することが可能
である。この後の水素化処理はマイクロ波により
発生された水素プラズマ中で約400℃の温度で行
われる。
第１０図は原紙水素を含む雰囲気中で素子の熱
処理を含む工程のこの段階の望ましい方法中で使
用される装置の断面図である。その中に処理すべ
き素子がおかれる円筒状の水晶体４０は分子状水
素を導入することを可能にする導入口４１と最初
に真空を作りだすのに使用されそして処理中は非
常に限定されたガスの対流を保証するのに使用さ
れている出口４２を有している。円筒体の軸上に
位置する中央空洞部４３はシール上の問題なしに
熱電対４４の助けをかりて素子の温度を測ること
を可能にする。マイクロ波発振器４７により励起
されるキヤビテイ共振器４５，４６は分子状水素
をイオン化により原子水素に変える。それぞれの
キヤビテイ共振器により吸収される典型的なパワ
ー量は50Wであり周波数は例えばフランスでの力
の規則により標準化された周波数によれば2.45G
Hzである。熱の形で表われる消費されないパワー
はキヤビテイ共振器を通る窒素の循環により除去
される。窒素源４８はパイプ４９によつてキヤビ
テイ共振器４５，４６中に置かれた導入口５０に
接続されている。キヤビテイ共振器上にあり、導
入口５０に対し直径上の反対側にある導入口５１
は窒素を外に逃す。
処理を含む工程のこの段階の望ましい方法中で使
用される装置の断面図である。その中に処理すべ
き素子がおかれる円筒状の水晶体４０は分子状水
素を導入することを可能にする導入口４１と最初
に真空を作りだすのに使用されそして処理中は非
常に限定されたガスの対流を保証するのに使用さ
れている出口４２を有している。円筒体の軸上に
位置する中央空洞部４３はシール上の問題なしに
熱電対４４の助けをかりて素子の温度を測ること
を可能にする。マイクロ波発振器４７により励起
されるキヤビテイ共振器４５，４６は分子状水素
をイオン化により原子水素に変える。それぞれの
キヤビテイ共振器により吸収される典型的なパワ
ー量は50Wであり周波数は例えばフランスでの力
の規則により標準化された周波数によれば2.45G
Hzである。熱の形で表われる消費されないパワー
はキヤビテイ共振器を通る窒素の循環により除去
される。窒素源４８はパイプ４９によつてキヤビ
テイ共振器４５，４６中に置かれた導入口５０に
接続されている。キヤビテイ共振器上にあり、導
入口５０に対し直径上の反対側にある導入口５１
は窒素を外に逃す。
約30回の接触しない旋回、すなわち、コイル５
２は水晶円筒体状に巻かれており、約５cmにわた
つて分布する。放射と対流によつてそのコイルは
素子５３の温度上昇を保証する。処理されるべき
素子５３はキヤビテイ共振器４５，４６内に位置
するイオン化領域の外にある。従つて基板で旋回
するガス混合物は基板にぶつかることによつてエ
ツチングを生じさせるようないかなるイオンや電
子を含んでいない。このタイプの装置の他の重要
な特徴によれば、キヤビテイ共振器４５ないし４
６により得られる２つの原子水素供給源は処理さ
れるべき基板の各側に位置している。このような
配置は基板に接触する原子水素のより一様な分布
をもたらす。
２は水晶円筒体状に巻かれており、約５cmにわた
つて分布する。放射と対流によつてそのコイルは
素子５３の温度上昇を保証する。処理されるべき
素子５３はキヤビテイ共振器４５，４６内に位置
するイオン化領域の外にある。従つて基板で旋回
するガス混合物は基板にぶつかることによつてエ
ツチングを生じさせるようないかなるイオンや電
子を含んでいない。このタイプの装置の他の重要
な特徴によれば、キヤビテイ共振器４５ないし４
６により得られる２つの原子水素供給源は処理さ
れるべき基板の各側に位置している。このような
配置は基板に接触する原子水素のより一様な分布
をもたらす。
この操作の終了時には操作の長さ及び温度に依
存した形状に従つた表面及び厚さ中に水素化され
た材料が得られる。
存した形状に従つた表面及び厚さ中に水素化され
た材料が得られる。
次の工程は素子の周辺領域のエツチングを含
み、これはこの領域でマトリツクススクリーン制
御トランジスタを生みだすために行われる。エツ
チングは化学的又はプラズマによつて行われる。
MOSFETタイプのトランジスタを形成するため
に従来のフオトリングラフイ方法によつてソース
及びドレインのオーミツクコンタクトを形成する
ためにn+層を使用することが可能である。エレ
クトロルミネツセント放電によつて低温で形成さ
れる酸化物（SiO2）又は窒化物（Si3N4）は完全
なトランジスタを可能にする。ソース及びドレイ
ン接触は酸化物又は窒化物の絶縁層をエツチング
し、アルミニウム蒸着形成を行うことにより製造
される。ゲートコンタクトも同様に方法により形
成される。
み、これはこの領域でマトリツクススクリーン制
御トランジスタを生みだすために行われる。エツ
チングは化学的又はプラズマによつて行われる。
MOSFETタイプのトランジスタを形成するため
に従来のフオトリングラフイ方法によつてソース
及びドレインのオーミツクコンタクトを形成する
ためにn+層を使用することが可能である。エレ
クトロルミネツセント放電によつて低温で形成さ
れる酸化物（SiO2）又は窒化物（Si3N4）は完全
なトランジスタを可能にする。ソース及びドレイ
ン接触は酸化物又は窒化物の絶縁層をエツチング
し、アルミニウム蒸着形成を行うことにより製造
される。ゲートコンタクトも同様に方法により形
成される。
第１１図はマトリツクス制御、特に２つのシヨ
ツトキダイオードを直列対向接続することのより
作られる非線形素子及び行及び列制御MOSFET
を有するデイスプレイレスクリーンのための基板
の部分的断面図である。支持体３０が軸AA′の片
側において３つのアモルフアスシリコン層３１，
３２，３３により被われていることも見ることが
できる。そしてこの層３２はn+ドープされてい
るが軸AA′の他の側ではドープされていない多結
晶シリコン層３１０とn+にドープされた多結晶
シリコン層３２０を有している。層３１０及び３
２０を被つている絶縁層は番号70で参照される。
コンタクト７１，７２，７３はそれぞれソース、
ゲート、ドレインのコンタクトである。白金のコ
ンタクトスタツド７４，７５はシヨツトキダイオ
ードを得るために層３３上に成長される。点線７
６は２つのダイオードが対抗する直列配置で構成
された非線形素子を表わす。このようにコンタク
トスタツド７４，７５は２つの非線形素子端子を
形成する。
ツトキダイオードを直列対向接続することのより
作られる非線形素子及び行及び列制御MOSFET
を有するデイスプレイレスクリーンのための基板
の部分的断面図である。支持体３０が軸AA′の片
側において３つのアモルフアスシリコン層３１，
３２，３３により被われていることも見ることが
できる。そしてこの層３２はn+ドープされてい
るが軸AA′の他の側ではドープされていない多結
晶シリコン層３１０とn+にドープされた多結晶
シリコン層３２０を有している。層３１０及び３
２０を被つている絶縁層は番号70で参照される。
コンタクト７１，７２，７３はそれぞれソース、
ゲート、ドレインのコンタクトである。白金のコ
ンタクトスタツド７４，７５はシヨツトキダイオ
ードを得るために層３３上に成長される。点線７
６は２つのダイオードが対抗する直列配置で構成
された非線形素子を表わす。このようにコンタク
トスタツド７４，７５は２つの非線形素子端子を
形成する。
第１２図はこの発明に基づいたマトリツクス・
アクセス・スクリーンの部分外観図であり、第１
３図は同じスクリーンを軸XX′に沿つて見た平面
図である。
アクセス・スクリーンの部分外観図であり、第１
３図は同じスクリーンを軸XX′に沿つて見た平面
図である。
第１２図においては、支持層及びこれを被い非
線形素子を集積するシリコン層から形成された基
板８０を見ることができる。この図は制御トラン
ジスタを有する基板の周辺領域を示してはいな
い。前に述べたようにコンタクトスタツド７４，
７５は非線形素子の電極を形成する。第２の層８
１は支持体８０の前面に10数ミクロンの距離で位
置し、図示されない成分により定義される。層８
１及び８２間のスペースは電子光学的材料例えば
ネマテイツク層を有する液晶により占められる。
例えば、層８１はマトリツクスシステムの行接続
を支持する。これらの接続は導電性があり、透明
な帯８３、例えばスズーインジウム酸化物の混合
物から作られたものにより構成される。非線形素
子７６は第１３図に示されるような方法で配置さ
れる。薄い導電性帯８４により構成される列接続
は同じ列の非線形素子にコンタクトスタツド７４
の重なりによつてアクセスすることが可能にな
る。非線形素子第２のコンタクトスタツド７５は
電極８５と接触している。各々の電極８５は約11
mm2の表面外形により撮像素子を構成する。行接続
８３は電極８５とほぼ同じ幅であり、後者に面し
ている。
線形素子を集積するシリコン層から形成された基
板８０を見ることができる。この図は制御トラン
ジスタを有する基板の周辺領域を示してはいな
い。前に述べたようにコンタクトスタツド７４，
７５は非線形素子の電極を形成する。第２の層８
１は支持体８０の前面に10数ミクロンの距離で位
置し、図示されない成分により定義される。層８
１及び８２間のスペースは電子光学的材料例えば
ネマテイツク層を有する液晶により占められる。
例えば、層８１はマトリツクスシステムの行接続
を支持する。これらの接続は導電性があり、透明
な帯８３、例えばスズーインジウム酸化物の混合
物から作られたものにより構成される。非線形素
子７６は第１３図に示されるような方法で配置さ
れる。薄い導電性帯８４により構成される列接続
は同じ列の非線形素子にコンタクトスタツド７４
の重なりによつてアクセスすることが可能にな
る。非線形素子第２のコンタクトスタツド７５は
電極８５と接触している。各々の電極８５は約11
mm2の表面外形により撮像素子を構成する。行接続
８３は電極８５とほぼ同じ幅であり、後者に面し
ている。
基板の周辺部に集積されたMOSトランジスタ
により画素に対して加えられる制御電圧は、第１
図に関連して記載されたような方法で、非線形素
子と液晶の単位セルが直列に接続された双極回路
に対し、連続的に加えられる。列接続８４の非常
に限定された長さのために接続８３と８４間に起
こり得る電子光学的効果は無視される。接続８４
も絶縁層で被われ得る。スクリーンの読みは反射
により起こるので層８１は導体８３と同じように
透明であることが必要である。電極８５は反射体
であり、例えばアルミニウムにより作られる。各
種の導電体８３，８４及び８５の形成は特に問題
を引き起こさない。スクリーンの周辺部のMOS
トランジスタ間の接続、及び一方における行とれ
つの接続及び他方におけるスクリーンの外部での
回路での接続は従来の接続方法により行われる。
により画素に対して加えられる制御電圧は、第１
図に関連して記載されたような方法で、非線形素
子と液晶の単位セルが直列に接続された双極回路
に対し、連続的に加えられる。列接続８４の非常
に限定された長さのために接続８３と８４間に起
こり得る電子光学的効果は無視される。接続８４
も絶縁層で被われ得る。スクリーンの読みは反射
により起こるので層８１は導体８３と同じように
透明であることが必要である。電極８５は反射体
であり、例えばアルミニウムにより作られる。各
種の導電体８３，８４及び８５の形成は特に問題
を引き起こさない。スクリーンの周辺部のMOS
トランジスタ間の接続、及び一方における行とれ
つの接続及び他方におけるスクリーンの外部での
回路での接続は従来の接続方法により行われる。
伝送においてスクリーンを使用するためには非
線形素子間に位置するアモルフアスシリコン層を
化学的エツチングにより除去することのみが必要
である。
線形素子間に位置するアモルフアスシリコン層を
化学的エツチングにより除去することのみが必要
である。
実施例においては能動制御素子に関して画素に
接続された能動素子は薄膜トランジスタであり得
る。それらは１つの周辺部が結晶されドーピング
されていないアモルフアスシリコン層から形成さ
れ得る。絶縁層により被覆されるドレイン及びソ
ースを形成するため、及びこれがゲートスタツド
に続いて最終的に行われるために、最終的にはト
ランジスタはシリコン層上にアルミニウムスタツ
ドを形成して作られる。
接続された能動素子は薄膜トランジスタであり得
る。それらは１つの周辺部が結晶されドーピング
されていないアモルフアスシリコン層から形成さ
れ得る。絶縁層により被覆されるドレイン及びソ
ースを形成するため、及びこれがゲートスタツド
に続いて最終的に行われるために、最終的にはト
ランジスタはシリコン層上にアルミニウムスタツ
ドを形成して作られる。
この発明は臨界的な重ね合せの問題を生ずるこ
となしに容易に得られるアモルフアスシリコンダ
イオードに基づく集積化されたアドレツシングの
利点とマトリツクスシリコンの制御に対する必要
な条件を与える多結晶の薄膜トランジスタに基づ
く集積化された制御の利点を併せ持つている。
となしに容易に得られるアモルフアスシリコンダ
イオードに基づく集積化されたアドレツシングの
利点とマトリツクスシリコンの制御に対する必要
な条件を与える多結晶の薄膜トランジスタに基づ
く集積化された制御の利点を併せ持つている。
この発明はデイスプレイスクリーンのための基
板の製造方法に限るものではない。例えば多結晶
シリコン素子の境界を形成するアモルフアスシリ
コン素子を有する基板を必要とする集積回路を製
造することにも用いられる。
板の製造方法に限るものではない。例えば多結晶
シリコン素子の境界を形成するアモルフアスシリ
コン素子を有する基板を必要とする集積回路を製
造することにも用いられる。
第１図はマトリツクス・アクセス・デイスプレ
イ・スクリーンの撮像素子の概念図、第２図及び
第３図はその回路図、第４図はその動作を説明す
るグラフ、第５図はシヨツトキダイオードの構成
を示す図、第６図はアモルフアスシリコンを可能
ならしめる装置を示す断面図、第７図及び第８図
はシリコン層を結合する基板の断面図、第９図は
温度勾配炉の構成を示す断面図、第１０図はポス
ト水素化装置の構成を示す断面図、第１１図はデ
イスプレイスクリーン用の基板の構成を示す一部
断面図、第１２図及び第１３図はマトリツクス・
アクセス・デイスプレイ・スクリーンの構成を示
す図である。 ３……単位セル、４……非線形素子、１０，３
０……支持体、１１，１２，１３，３１，３２，
３３……アモルフアスシリコン層、６２……軸、
６６，６７，５２……ヒータ、７４，７５……コ
ンタクトスタツド、７６……非線形素子、８０…
…基板、８２……電子光学的材料、８３，８４，
８５……導電層。
イ・スクリーンの撮像素子の概念図、第２図及び
第３図はその回路図、第４図はその動作を説明す
るグラフ、第５図はシヨツトキダイオードの構成
を示す図、第６図はアモルフアスシリコンを可能
ならしめる装置を示す断面図、第７図及び第８図
はシリコン層を結合する基板の断面図、第９図は
温度勾配炉の構成を示す断面図、第１０図はポス
ト水素化装置の構成を示す断面図、第１１図はデ
イスプレイスクリーン用の基板の構成を示す一部
断面図、第１２図及び第１３図はマトリツクス・
アクセス・デイスプレイ・スクリーンの構成を示
す図である。 ３……単位セル、４……非線形素子、１０，３
０……支持体、１１，１２，１３，３１，３２，
３３……アモルフアスシリコン層、６２……軸、
６６，６７，５２……ヒータ、７４，７５……コ
ンタクトスタツド、７６……非線形素子、８０…
…基板、８２……電子光学的材料、８３，８４，
８５……導電層。
Claims (1)
- 【特許請求の範囲】 １ 同一のアモルフアスシリコン製基材から形成
されたアモルフアスシリコン能動素子と多結晶シ
リコン能動素子とを有する支持板からなる、電子
的に制御される装置を形成するための基板の製造
方法であつて、 結晶化された領域がアモルフアス状態に維持さ
れた前記アモルフアスシリコン製基材の残りの領
域から急激に変化するように、急崚な温度勾配を
伴つて、炉内での前記アモルフアスシリコン製基
材の所定領域の結晶化を行う工程を含むことを特
徴とする基板の製造方法。 ２ 特許請求の範囲第１項に記載の方法におい
て、前記アモルフアスシリコン製基材がシランの
熱分解によつて成長される少なくとも１つのアモ
ルフアスシリコン層を含むことを特徴とする方
法。 ３ 特許請求の範囲第１項において、結晶化工程
が水素化の後処理工程に続いて行われることを特
徴とする方法。 ４ 特許請求の範囲第１項において、前記基板
は、その基板と透明層との間に挿入された電子光
学的な材料を有するようなマトリツクス・アクセ
ス・デイスプレイ・スクリーンの構成に使用さ
れ、そのスクリーンの行および列の交差接続によ
り定められる画素に分解することが可能であり、
その方法は、アモルフアスシリコン能動素子を画
素に接続させるような工程を有しており、多結晶
シリコン能動素子が交差接続の制御に使用され、
かつ、基板の周辺部に分布していることを特徴と
する方法。 ５ 透明層と基板との間に電子光学的な材料層を
挿入してなるマトリツクス・アクセス・デイスプ
レイ・スクリーンであつて、 前記基板が、 基板上に配設されたアモルフアスシリコン製基
材の所定領域のみを加熱することによつて得られ
た多結晶シリコン領域に形成された、デイスプレ
イマトリクスの行および列の接続の制御のための
マトリクス制御用能動素子と、 前記アモルフアスシリコン製基材のうち前記加
熱によつて前記多結晶シリコン領域とならなかつ
た領域に形成された、スクリーンの画素と接続さ
れた画素用能動素子と、 を備えたことを特徴とするマトリツクス・アクセ
ス・デイスプレイ、スクリーン。 ６ 特許請求の範囲第５項に記載のデイスプレイ
スクリーンにおいて、前記マトリクス制御用能動
素子および前記画素用能動素子が薄膜トランジス
タであるスクリーン。 ７ 特許請求の範囲第５項において、画素用能動
素子が直列対向接続されたシヨツトキーダイオー
ドにより構成された非線形素子であり、マトリク
ス制御用能動素子が薄膜トランジスタであるスク
リーン。 ８ 特許請求の範囲第７項において、電子光学的
な材料層が液晶であるスクリーン。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8313788 | 1983-08-26 | ||
| FR8313788A FR2551244B1 (fr) | 1983-08-26 | 1983-08-26 | Procede de fabrication d'un substrat pour dispositif a commande electrique et ecran de visualisation elabore a partir d'un tel substrat |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6070480A JPS6070480A (ja) | 1985-04-22 |
| JPH0562746B2 true JPH0562746B2 (ja) | 1993-09-09 |
Family
ID=9291837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59178179A Granted JPS6070480A (ja) | 1983-08-26 | 1984-08-27 | 電子制御される装置用基板の製造方法およびその基板から作られるデイスプレイスクリ−ン |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US4643527A (ja) |
| JP (1) | JPS6070480A (ja) |
| FR (1) | FR2551244B1 (ja) |
| GB (1) | GB2145560B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2579806B1 (fr) * | 1985-03-26 | 1987-05-07 | Morin Francois | Procede de fabrication d'un ecran d'affichage a cristaux liquides et a reseau de diodes |
| US5270252A (en) * | 1988-10-25 | 1993-12-14 | United States Of America As Represented By The Secretary Of The Navy | Method of forming platinum and platinum silicide schottky contacts on beta-silicon carbide |
| US6008078A (en) * | 1990-07-24 | 1999-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US5308779A (en) * | 1991-03-28 | 1994-05-03 | Honeywell Inc. | Method of making high mobility integrated drivers for active matrix displays |
| US6875628B1 (en) * | 1993-05-26 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method of the same |
| JP2975973B2 (ja) * | 1993-08-10 | 1999-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP2814049B2 (ja) * | 1993-08-27 | 1998-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| CN1095090C (zh) * | 1994-05-31 | 2002-11-27 | 株式会社半导体能源研究所 | 一种有源矩阵型液晶显示器 |
| US5817547A (en) * | 1995-02-27 | 1998-10-06 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating a metal oxide semiconductor field effect transistor having a multi-layered gate electrode |
| US6423585B1 (en) * | 1997-03-11 | 2002-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Heating treatment device, heating treatment method and fabrication method of semiconductor device |
| JP4095205B2 (ja) * | 1998-06-18 | 2008-06-04 | キヤノン株式会社 | 堆積膜形成方法 |
| JP2001097253A (ja) | 1999-09-29 | 2001-04-10 | Nippon Pop Rivets & Fasteners Ltd | スペアタイヤの留め構造 |
| US6743700B2 (en) * | 2001-06-01 | 2004-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor film, semiconductor device and method of their production |
| US7199027B2 (en) * | 2001-07-10 | 2007-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen |
| JP5072157B2 (ja) * | 2001-09-27 | 2012-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54152894A (en) * | 1978-05-23 | 1979-12-01 | Seiko Epson Corp | Liquid crystal display unit |
| JPS56165186A (en) * | 1980-05-24 | 1981-12-18 | Matsushita Electric Ind Co Ltd | Matrix display unit |
| JPS5727015A (en) * | 1980-07-25 | 1982-02-13 | Agency Of Ind Science & Technol | Manufacture of silicon thin film |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4103297A (en) * | 1976-12-20 | 1978-07-25 | Hughes Aircraft Company | Light-insensitive matrix addressed liquid crystal display system |
| JPS5713777A (en) * | 1980-06-30 | 1982-01-23 | Shunpei Yamazaki | Semiconductor device and manufacture thereof |
| US4459163A (en) * | 1981-03-11 | 1984-07-10 | Chronar Corporation | Amorphous semiconductor method |
| FR2518788A1 (fr) * | 1981-12-23 | 1983-06-24 | Thomson Csf | Dispositif a resistance dependant de la tension, son procede de fabrication et sa mise en oeuvre dans un ecran de visualisation a commande electrique |
-
1983
- 1983-08-26 FR FR8313788A patent/FR2551244B1/fr not_active Expired
-
1984
- 1984-08-13 GB GB08420531A patent/GB2145560B/en not_active Expired
- 1984-08-20 US US06/642,527 patent/US4643527A/en not_active Ceased
- 1984-08-27 JP JP59178179A patent/JPS6070480A/ja active Granted
-
1989
- 1989-02-16 US US07/311,710 patent/USRE33321E/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54152894A (en) * | 1978-05-23 | 1979-12-01 | Seiko Epson Corp | Liquid crystal display unit |
| JPS56165186A (en) * | 1980-05-24 | 1981-12-18 | Matsushita Electric Ind Co Ltd | Matrix display unit |
| JPS5727015A (en) * | 1980-07-25 | 1982-02-13 | Agency Of Ind Science & Technol | Manufacture of silicon thin film |
Also Published As
| Publication number | Publication date |
|---|---|
| US4643527A (en) | 1987-02-17 |
| GB2145560B (en) | 1987-07-08 |
| GB8420531D0 (en) | 1984-09-19 |
| USRE33321E (en) | 1990-09-04 |
| GB2145560A (en) | 1985-03-27 |
| JPS6070480A (ja) | 1985-04-22 |
| FR2551244B1 (fr) | 1985-10-11 |
| FR2551244A1 (fr) | 1985-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5766977A (en) | Method for producing semiconductor device | |
| US4502204A (en) | Method of manufacturing insulated gate thin film field effect transistors | |
| US5328861A (en) | Method for forming thin film transistor | |
| JPH0562746B2 (ja) | ||
| EP0157489A2 (en) | Amorphous silicon field-effect transistors, method for their manufacture and their use in liquid crystal display devices | |
| JPH0555570A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| KR100279217B1 (ko) | 반도체 장치 형성 방법, 결정성 반도체 막 형성 방법, 박막 트랜지스터 형성 방법 및 반도체 장치 제조 방법 | |
| KR100473997B1 (ko) | 박막 트랜지스터 제조방법 | |
| US6812072B2 (en) | Method for crystallizing amorphous film and method for fabricating LCD by using the same | |
| JPH08241997A (ja) | 薄膜トランジスタ | |
| US6033940A (en) | Anodization control for forming offset between semiconductor circuit elements | |
| US7011993B2 (en) | Transistor and method for manufacturing the same | |
| KR100466962B1 (ko) | 폴리실리콘 박막트랜지스터의 제조방법 | |
| JPS59213169A (ja) | 薄膜トランジスタ | |
| JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3130660B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH10223913A (ja) | 薄膜半導体装置の製造方法 | |
| JP3406386B2 (ja) | 枚葉式プラズマｃｖｄ装置 | |
| JP2719690B2 (ja) | ドーピング装置 | |
| US6733584B1 (en) | Method of forming crystalline silicon film | |
| KR100375390B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPH10223911A (ja) | 薄膜半導体装置 | |
| JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
| JP3618604B2 (ja) | 半導体装置作製方法 |