FR2551244A1 - Procede de fabrication d'un substrat pour dispositif a commande electrique et ecran de visualisation elabore a partir d'un tel substrat - Google Patents

Procede de fabrication d'un substrat pour dispositif a commande electrique et ecran de visualisation elabore a partir d'un tel substrat Download PDF

Info

Publication number
FR2551244A1
FR2551244A1 FR8313788A FR8313788A FR2551244A1 FR 2551244 A1 FR2551244 A1 FR 2551244A1 FR 8313788 A FR8313788 A FR 8313788A FR 8313788 A FR8313788 A FR 8313788A FR 2551244 A1 FR2551244 A1 FR 2551244A1
Authority
FR
France
Prior art keywords
substrate
elements
manufacturing
display screen
active elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8313788A
Other languages
English (en)
Other versions
FR2551244B1 (fr
Inventor
Jose Magarino
Nicolas Szydlo
Michel Hareng
Pierre Landouar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR8313788A priority Critical patent/FR2551244B1/fr
Priority to GB08420531A priority patent/GB2145560B/en
Priority to US06/642,527 priority patent/US4643527A/en
Priority to JP59178179A priority patent/JPS6070480A/ja
Publication of FR2551244A1 publication Critical patent/FR2551244A1/fr
Application granted granted Critical
Publication of FR2551244B1 publication Critical patent/FR2551244B1/fr
Priority to US07/311,710 priority patent/USRE33321E/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00—Optical: systems and elements
    • Y10S359/90—Methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

L'INVENTION SE RAPPORTE A UN PROCEDE DE FABRICATION D'UN SUBSTRAT POUR DISPOSITIF A COMMANDE ELECTRIQUE DU GENRE ECRAN DE VISUALISATION, CE SUBSTRAT INTEGRANT DES ELEMENTS NON-LINEAIRES ET LES ELEMENTS DE COMMANDE DES POINTS ELEMENTAIRES D'AFFICHAGE. L'INVENTION A POUR OBJET LA FABRICATION D'UN SUBSTRAT POSSEDANT DANS SA PARTIE ACTIVE DES ELEMENTS NON-LINEAIRES ASSOCIES A CHAQUE ELEMENT D'IMAGE ET REALISES EN SILICIUM AMORPHE, ET DANS SA PARTIE PERIPHERIQUE DES ELEMENTS DE COMMANDE EN SILICIUM POLYCRISTALLIN. LE SUBSTRAT COMPORTE A L'ORIGINE DES COUCHES DE SILICIUM AMORPHE 31, 32, 33, LA CRISTALLISATION PERIPHERIQUE ETANT OBTENUE PAR RECUIT DANS UN FOUR A GRADIENT DE TEMPERATURE. L'INVENTION S'APPLIQUE NOTAMMENT A LA FABRICATION D'ECRANS DE VISUALISATION A CRISTAL LIQUIDE ET A ACCES MATRICIEL.

Description

2-551244
PROCEDE DE FABRICATION D'UN SUBSTRAT POUR DISPOSITIF
A COMMANDE ELECTRIQUE ET ECRAN DE VISUALISATION ELABORE A PARTIR D'UN TEL SUBSTRAT
La présente invention se rapporte à un procédé de fabrication d'un substrat comprenant des dispositifs semiconducteurs et en particulier à ceux qui permettent un double système de commande dun écran plat à cristal liquide dans lequel l'adressage de chaque point élémentaire est réalisé par 5 des éléments non-linéaires en silicium amorphe et la commande des lignes et des colonnes par des transistors en couche mince en silicium polycristallin intégrés sur le même substrat autour de la partie active de l'écran Ces deux types de dispositifs sont élaborés sur le même matériau de base: du silicium amorphe obtenu par décomposition thermique du silane La cristallisation 10 sélective sur le pourtour de la partie active est faite par recuit dans un four
possédant un gradient de température.
L'adressage des écrans de visualisation à accès matriciel peut être réalisé de différentes manières On peut effectuer cet adressage par des transistors déposés en couche mince sur un substrat par exemple en verre, 15 chaque transistor étant associé en série avec un élément d'image en matériau électrooptique Ces transistors sont de préférence réalisés en silicium amorphe qui permet une meilleure homogénéité des caractéristiques sur de grandes surfaces L'inconvénient que présente cet adressage résulte de la difficulté de contrôler finement les propriétés des différentes couches 20 constituant les transistors en couche mince, encore appelés TFT ("Thin Film Transistor" dans la terminologie anglo- saxonne) En effet, ces transistors sont formes de plusieurs couches de matériaux tels que du silicium amorphe, de l'isolant, etc, et il est difficile de réaliser de bons isolants et de bons interfaces entre les différentes couches par des procédés à basse tempéra25 ture Ces difficultés de réalisation augmentent avec le nombre de transistors à implanter et notamment lorsque le nombre de transistors est égal au
nombre d'éléments d'image de l'écran.
Les transistors en couche mince en silicium amorphe ne donnent pas non plus satisfaction pour la commande intégrée des électrodes de ligne et 30 de colonne du fait de leur faible courant direct admissible Ceci impose une
commande matricielle par des circuits extérieurs à l'écran.
Une intégration de cette commande à partir de transistors en couche mince élaborés sur des couches polycristallines obtenues par recuit laser de silicium amorphe a fait l'objet d'essais Par cette méthode, il est possible dobtenir un écran de visualisation dont les éléments d'image sont comman5 dés par des transistors en silicium amorphe et les lignes et les colonnes par
des transistors en silicium polycristallin Cependant, si les transistors obtenus par recuit laser possèdent de très bonnes performances, il est difficile de les concevoir en grand nombre avec une bonne reproductibilité.
Il est donc nécessaire que la méthode thermique employée procure une 10 excellente uniformité de cristallisation.
Il est connu d'autre part de commander les éléments d'image par des
éléments non-linéaires du type varistance.
Afin de pallier ces inconvénients, l'invention propose un substrat qui permet la réalisation d'un écran dont la double fonction de commande est 15 entièrement intégrée à ce substrat, à partir d'un matériau de base en silicium amorphe obtenu par décomposition thermique du silane A partir de ce matériau de base, on réalisera: des éléments non-linéaires ou des transistors en silicium amorphe en série avec les éléments d'image; des transistors en couche mince élaborés à la périphérie de l'écran sur du silicium polycristallin obtenu par recuit du silicium amorphe dans un
four à gradient de température.
L'invention a donc pour objet un procédé de fabrication d'un substrat pour dispositif à commande électrique, ledit substrat étant composé d'un 25 support supportant des éléments actifs en silicium amorphe et des éléments actifs en silicium polycristallin élaborés à partir d'un même matériau de base constitué de silicium amorphe, caractérisé en ce que le procédé comprend une étape de cristallisation de zones prédéterminées dudit matériau de base effectuée dans un four dont le gradient de température possède 30 un profil abrupt qui permet le passage rapide desdites zones cristallisées au
reste du matériau de base maintenu à l'état amorphe.
L'invention a également pour objet un écran de visualisation à accès matriciel comprenant une couche de matériau électrooptique insérée entre une lame transparente et un substrat comprenant des éléments actifs associés aux éléments d'image de l'écran et des éléments actifs de commande des connexions de ligne et de colonne de la matrice de visualisation, caractérisé en ce que ledit substrat est obtenu selon le procédé de
fabrication énoncé ci-dessus.
L'invention sera mieux comprise et d'autres avantages apparaîtront au
moyen de la description qui va suivre et des figures annexées parmi
lesquelles: la figure 1 représente schématiquement un élément d'image d'un écran de visualisation à accès matriciel; les figures 2 et 3 sont des schémas électriques la figure 4 est un diagramme explicatif; la figure 5 illustre une structure de diode Schottky la figure 6 représente un appareil permettant de réaliser des dépÈts de silicium amorphe; les figures 7 et 8 sont des vues dun substrat comprenant des couches de silicium; la figure 9 représente un four à gradient de température; la figure 10 est une vue en coupe d'un appareil de posthydrogénation; la figure Il est une vue partielle en coupe dun substrat pour écran de visualisation; les figures 12 et 13 sont des vues d'un écran de visualisation à accès matriciel. Les écrans de visualisation à accès matriciel sont constitués d'un 25 matériau électrooptique tel qu'une couche de cristal liquide comprise entre deux jeux d'électrodes croisées figurant les lignes et les colonnes de la matrice de visualisation L'intersection d'une ligne et d'une colonne définit
un élément d'image de l'écran.
La figure 1 représente schématiquement un élément d'image d'un 30 écran de visualisation L'intersection d'une colonne 1 et d'une ligne 2 définit l'élément dimage représenté par la cellule élémentaire 3 symbolisé par un condensateur dont le diélectrique 5 serait le matériau électrooptique La cellule élémentaire 3 est associée à un élément non-linéaire 4 Une différence de potentiel appliquée entre la colonne 1 et la ligne 2 pourra ou 2551244 l non commander la cellule élémentaire 3 en fonction de la tension de seuil de
l'élément non-linéaire.
L'élément non-linéaire peut être réalisé par l'association en sérieopposition de deux diodes D 1 et D 2 Il existe deux dispositions possibles pour 5 ces diodes comme le montrent les schémas électriques des figures 2 et 3 La figure 4 est un diagramme dont la courbe 6 donne l'allure du courant I traversant l'élément non-linéaire en fonction de la différence de potentiel VAB appliquée à ses bornes, c'est-à-dire entre A et B On constate que la courbe 6 est fortement non linéaire Il est avantageux d'utiliser des diodes 10 Schottky en silicium amorphe qui présentent des caractéristiques inverses
fortement non-linéaires.
La figure 5 illustre une structure de diode Schottky en silicium amorphe Typiquement, ce type de diode est obtenu par dépôt sur un support 10 d'une première couche 11 en silicium amorphe à dopage de type n+, d'une 15 seconde couche 12 en silicium amorphe non dopé et d'une couche superficielle 13 constituée par un métal et qui forme avec la couche sousjacente la jonction Schottky De façon usuelle, le métal est du platine mais le choix peut se porter sur des métaux ayant des propriétés analogues tels que la palladium ou l'or Afin d'assurer un bon contact métal-semiconducteur, la 20 couche métallique 13 peut subir un traitement de manière à former une
interface en siliciure de platine.
On va maintenant décrire le procédé de réalisation d'un écran de visualisation à accès matriciel A titre d'exemple non limitatif, il s'agira d'un écran à cristal liquide nématique Le support peut être en tout matériau 25 compatible avec les températures atteintes lors du dépôt des couches qui sont typiquement de l'ordre de 600 C En particulier, il peut être en silicium cristallin ou polycristallin en quartz ou à base de certains verres
tenant les hautes températures.
Trois couches successives de silicium amorphe, respectivement non 30 dopée, dopée n+ et non dopée sont déposées sur le support La méthode de dépôt utilisée peut être une méthode en phase gazeuse sous pression atmosphérique à 600 C ou méthode CVD d'après la terminologie anglosaxonne (Chemical Vapor Deposition) Elle consiste en une décomposition 1244 thermique du silane Si H 4 qui est la source de silicium Le gaz vecteur utilisé est l'hydrogène Un dopage de type N est réalisé en introduisant de la
phosphine PH 3 diluée dans l'hydrogène.
Bien que la méthode de dépôt soit connue, il est utile de décrire 5 brièvement un appareil permettant ce dépôt La figure 6 représente un tel appareil Sur cette figure, est représenté schématiquement un réacteur comprenant une chambre de réaction verticale et composé des éléments suivants:
un suscepteur circulaire 20 en graphite recouvert de carbure de 10 silicium reposant sur un piédestal en quartz (non représenté sur la figure).
L'ensemble suscepteur piédestal est animé d'un mouvement de rotation, réglable typiquement entre O et 30 tours par minute; un bobinage comprenant une self spiralée 21, située dans un plan parallèle au suscepteur 20 et couplée inductivement à celui-ci La self est 15 reliée à un générateur haute-fréquence 25 fonctionnant à 400 k Hz et de k W de puissance; une jupe en quartz 22 isolant la self de la chambre de réaction
une cloche en quartz 23 posée sur un socle également en quartz 24.
L'ensemble délimite le volume de la chambre de réaction; un injecteur 26 situé au centre du suscepteur permet l'introduction des gaz G à décomposer dans la chambre à réaction, ces gaz étant évacués
par le bas du réacteur par les orifices 27.
Les débits gazeux sont mesurés de façon classique à l'aide de tubes débimètres à billes munis de robinets à soufflets en acier inoxydable Sur le 25 suscepteur 20 sont représentés, sous la référence 28, des dispositifs en cours de réalisation, c'est-à-dire des dispositfs comprenant au moins un support sur lequel vont être déposées une ou plusieurs couches selon le procédé de l'invention La cloche 23 peut comporter également des fenêtres de visée permettant le mesure de la température atteinte par les dispositifs 28 à 30 l'aide de dispositifs de mesure infrarouges Toutes ces dispositions sont bien connues de l'homme de métier Le gaz injecté G comprend de l'hydrogène à pression atmosphérique dont le débit typique est de l'ordre de 32 litres par minute et un mélange d'autres gaz dont la nature dépend de la couche à réaliser La vitesse de croissance des couches est de l'ordre de 1,5
micromètre à l'heure.
La figure 7 est une vue d'un substrat comprenant différentes couches de silicium On aperçoit, de bas en haut, une lame support 30, de forme carrée ou rectangulaire et qui est recouverte de trois couches de silicium amorphe: une couche 31 non dopée, une couche 32 dopée n+ et une couche 33 non dopée ou très faiblement dopée Le dopage de la couche 32 correspond PH 3 par exemple à un rapport Si H 3 = 10-3 ce qui représente une conductivité SI 4
de l'ordre de 0,1 -l cm- L'épaisseur des couches déposées peut varier de 10 1000 à quelques milliers d'angstrôms.
Les différentes couches peuvent également être déposées par une méthode en phase gazeuse à basse pression ou méthode LPCVD d'après la terminologie anglo-saxonne (Low Pressure Chemical Vapor Deposition) Dans ce cas, les dépôts sont effectués sous une pression d'environ 500 millitorrs et 15 pour une température de l'ordre de 565 C. Afin que le substrat puisse disposer de transistors en silicium polycristallin, l'invention prévoit de cristalliser la partie périphérique des couches déposées précédemment Cette cristallisation est effectuée dans un four dont le gradient de température possède un profil abrupt qui permet le 20 passage rapide de zones cristallisées au reste du matériau de base maintenu à l'état amorphe Le temps de recuit et la température sont contrôlés de façon à cristalliser au moins jusqu'à la deuxième couche déposée qui est dopée n+ La cristallisation se fait de façon systématique par nucléation des cristallites à l'interface lame-silicium, suivie par une croissance cristalline. 25 A une température d'environ 600 C, on cristallise entièrement une couche d'environ 1 micromètre d'épaisseur en quelques heures Pour une température inférieure ou égale à 570 C, la cristallisation n'est pas amorcée pendant cette période Ceci est dû aux fortes dépendances des vitesses de nucléation et de cristallisation avec la température Pour ces températures, 30 le coefficient de diffusion du phosphore est faible et il n'existe pas par ce
traitement de problème de dopage des couches non dopées.
La figure 8 est une vue du substrat avec ses couches de silicium après l'étape de cristallisation Sur cette figure, les mêmes références qu'à la figure 7 représentent les mêmes éléments La cristallisation a porté sur les
parties situées à gauche de l'axe A' et à droite de l'axe BB' Les zones de silicium polycristallin 34 et 35 sont représentées en traits hachurés On voit qu'au moins les deux premières couches ont été affectées par la cristallisation.
La figure 9 est une représentation en coupe du four à gradient de température utilisé pendant l'étape de cristallisation Le substrat comprenant ses couches de silicium est représenté par le dispositif 60 placé sur un support 61 solidaire d'un axe 62 Une enceinte 63, par exemple en quartz, isole le dispositif 60 L'enceinte 63 comprend des orifices 64 et 65 et 10 supporte deux groupes de spires chauffantes 66 et 67 Le groupe de spires 67 est placé à gauche de l'axe AA' précédemment défini; le groupe de spires 66 est lui placé à droite de l'axe BB' Les orifices 64 et 65 servent à placer l'enceinte 63 sous vide ou sous atmosphère d'argon Le chauffage induit par les spires 66 et 67 provoque la cristallisation des zones du dispositif 60 15 placées au centre de ces spires La distance séparant les spires du dispositif est ajustée de façon à favoriser un profil abrupt dans la répartition de la température à laquelle il est porté La température des zones situées à gauche de l'axe AA' et à droite de l'axe BB' est maintenue telle qu'elle permette la cristallisation Elle n'est cependant pas trop élevée de façon à 20 passer rapidement de zones cristallisées à une zone amorphe entre les axes AA' et BB' On obtient un dispositif qui possède des zones cristallisées le long de deux de ses côtés Pour cristalliser les zones situées le long des deux autres côtés, il suffit, par l'intermédiaire de l'axe 62, d'effectuer au
dispositif une rotation de 90 .
Les échantillons de silicium amorphe obtenus par dépôt CVD à 600 C ont une densité importante de liaisons brisées Les états électroniques correspondant à une liaison brisée sont profonds dans la bande interdite et donnent un matériel semi-isolant Par un traitement thermique dans un environnement d'hydrogène atomiques il est possible de passiver chimique30 ment les liaisons brisées par formation de liaisons Si-Ho Cette posthydrogénation est effectuée à une température d'environ 400 C dans un
plasma d'hydrogène généré par microondes.
La figure 10 est une vue en coupe d'un appareil utilisé préférentiellement pour cette phase du procédé consistant dans le traitement thermique du dispositif dans une atmosphère contenant de l'hydrogène atomique Un corps cylindrique en quartz 40 à l'intérieur duquel est placé le dispositif 53 à traiter comporte un orifice d'entrée 41 permettant d'introduire de l'hydrogène moléculaire et un orifice de sortie 42 utilisé en premier lieu pour 5 effectuer le vide et ensuite pour assurer une très faible circulation des gaz pendant le traitement Une cavité centrale 43, située dans l'axe du corps cylindrique, permet sans problème d'étanchéité, de mesurer la température du dispositif à l'aide d'un thermocouple 44 Des cavités résonnantes 45 et 46 excitées par un générateur à microondes 47 transforment par ionisation 10 l'hydrogène moléculaire en hydrogène atomique Une valeur typique de la puissance absorbée par chaque cavité résonnante est de 50 watts et la fréquence de travail, correspondant par exemple à une des fréquences normalisées par la réglementation en vigueur en France, est de 2,45 G Hz La puissance consommée non utilisée apparaissant sous forme calorifique est 15 évacuée par circulation d'azote à travers les cavités résonnantes; une source d'azote 48 est reliée par des conduits 49 à des orifices d'entrée 50 placés sur les cavités résonnantes 45 et 46; des orifices de sortie 51 situés sur les cavités résonnantes et diamétralement opposés aux orifices d'entrée
permettent à l'azote de s'échapper vers l'extérieur.
Une trentaine de spires chauffantes 52 non jointives sont bobinées sur
le cylindre de quartz et réparties sur une longueur d'environ 15 cm; elles assurent par rayonnement et convexion l'élévation de température du dispositif 53 Le dispositif 53 à traiter est situé en dehors des régions ionisées situées à l'intérieur des cavités 45 et 46; de ce fait, le mélange 25 gazeux circulant au voisinage du substrat ne contient pas d'ions ou d'électrons susceptibles d'engendrer une attaque par bombardement dudit substrat.
Selon une autre caractéristique importante de ce type d'appareil, deux sources d'hydrogène atomique obtenu par les cavités 45 et 46 sont disposées de part et d'autre du substrat en traitement; cette disposition rend plus 30 homogène la répartition de l'hydrogène atomique en contact avec le substrat. A la fin de cette opération, on obtient des matériaux post-hydrogénés en surface et en épaisseur suivant un profil qui dépend de la durée et de la
température de l'opération.
L'étape suivante consiste à attaquer les zones périphériques du dispositif de façon à créer dans ces endroits les transistors de commande de l'écran matriciel L'attaque peut être effectuée chimiquement ou par plasma Pour réaliser un transistor à effet de champ de type MOS, on peut 5 utiliser la couche n+ pour faire des contacts ohmiques source et drain par les techniques classiques de photolithograhie Un oxyde (Si 02) ou un nitrure (Si 3 N 4) déposé à basse température par décharge électroluminescente permet de compléter le transistor Les contacts de source et de drain sont réalisés par attaque de la couche isolante (oxyde ou nitrure) et dépôt par 10 évaporation d'aluminium Le contact de grille peut être déposé par la mêmrne méthode. La figure 11 est une vue partielle en coupe d'un substrat pour écran de visualisation comprenant deux éléments assurant la commande matricielle: un élément non-linéaire réalisé par la mise en série-opposition de deux 15 diodes Schottky et un transistor MOS de commande ligne ou colonne Sur cette figure, on reconnaît le support 30 recouvert d'un côté de l'axe AA' des trois couches de silicium amorphe 31, 32 et 33, la couche 32 étant dopée n+, et de l'autre côté de l'axe AA' par une couche 310 de silicium polycristallin non dopé et des zones 320 de silicium polycristallin dopées n+ La couche 20 disolant qui recouvre les couches 310 et 320 porte la référence 70 Les
contacts 71, 72 et 73 sont respectivement les contacts de source, de grille et de drain Des plots de platine 74 et 75 sont déposés sur la couche 33 afin d'obtenir des diodes Schottky Le trait pointillé 76 délimite un élément nonlinéaire constitué par la mise en série et en opposition de deux diodes Les 25 plots 74 et 75 constituent donc les deux bornes de l'élément non-linéaire.
Les figures 12 et 13 dont l'une une vue en coupe d'un écran à accès matriciel selon l'invention, l'autre une vue de dessus du même écran selon
l'axe XX'.
Sur la figure 12, on remarque un substrat 80 formé d'une lame support 30 et des couches de silicium qui la recouvrent et qui intègrent les éléments
non linéaires On n'a pas représenté sur cette figure les zones périphériques du substrat qui comprennent les transistors de commande Les plots 74 et 75 forment comme il est dit plus haut, les bornes des éléments non-linéaires.
Une seconde lame 81 est placée en vis-à-vis du support 80, à une distance d'une douzaine de micromètres définie par des cales d'épaisseur non représentées L'espace entre la lame 81 et le substrat 80 est occupé par un matériau électrooptique 82, par exemple un cristal liquide possédant une phase nématique La lame 81 supporte par exemple les connexions de ligne 5 du réseau matriciel Ces connexions sont constituées de bandes 83 conductrices et transparentes, par exemple en oxyde mixte d'étain et dindium Leséléments non-linéaires 76 sont disposés en colonnes comme le montre la figure 13 Des connexions de colonne constituées de fines bandes conductrices 84 permettent d'accéder aux éléments non-linéaires dune même 10 colonne par recouvrement des plots 74 Les seconds plots 75 des éléments non-linéaires sont en contact avec des électrodes 85 Chaque électrode 85 définit, par le contour de sa surface qui est de l'ordre de 1 mm 2, un élément d'image Les connexions de ligne 83 ont à peu près la même largeur que les
électrodes 85 et sont situées en vis-à-vis delles.
Une tension de commande délivrée à un élément dimage par l'intermédiaire des transistors MOS intégrés à la périphérie du substrat est donc appliquée au dipÈle série constitué par un élément non-linéaire et une cellule élémentaire de cristal liquide commrnre le rappelle la figure 1 On n'a pas tenu compte, du fait de la très faible largeur de la connexion de colonne 20 84, de l'effet électrooptique qui pourrait se produire entre les connexions 83
et 84 On peut d'ailleurs recouvrir les connexions 84 d'une couche isolante.
La lecture de lécran se faisant par réflexion, il est nécessaire que la lame 81 soit transparente ainsi que les conducteurs 83; les électrodes 85 sont réfléchissantes et sont par exemple réalisées en aluminium Les dépôts des 25 différents conducteurs 83, 84 et 85 ne posent pas de problème particulier.
Les liaisons entre les transistors MOS de la périphérie de l'écran et les connexions de ligne et de colonne dune part, les circuits extérieurs à l'écran
d'autre part, sont réalisées par une connectique classique.
Pour utiliser l'écran en transmission, il suffit d'éliminer par attaque 30 chimique les couches de silicium amorphe situées entre les éléments nonlinéaires.
Dans un autre exemple de réalisation, les éléments actifs associés aux éléments d'image pourront être des transistors en couche mince comme pour les éléments actifs de commande Les uns comme les autres peuvent être Il réalisés à partir d'une seule couche de silicium amorphe non dopée et cristallisée à la périphérie Un transistor sera réalisé par dépôt de plots d'aluminium sur la couche de silicium afin de former le drain et la source
recouverts d'une couche disolant et enfin d'un plot de grille.
La présente invention réunit les avantages d'un adressage intégré à base de diodes en silicium amorphe, d'une réalisation simple et sans problème de recouvrement critique, et d'une commande intégrée à base de transistors en couche mince polycristallins qui fournissent les conditions
nécessaires à la commande de l'écran matriciel.
L'invention n'est pas limitative à la réalisation d'un substrat pour écran de visualisation Elle peut par exemple être appliquée à l'élaboration de circuits intégrés nécessitant des substrats comprenant des éléments en
silicium amorphe cotoyant des éléments en silicium polycristallin.

Claims (7)

REVENDICATIONS
1 Procédé de fabrication d'un susbtrat pour dispositif à commande électrique, ledit substrat étant composé d'un support supportant des éléments actifs en silicium amorphe et des éléments actifs en silicium polycristallin élaborés à partir d'un même matériau de base constitué de 5 silicium amorphe, caractérisé en ce que le procédé comprend une étape de cristallisation de zones prédéterminées dudit matériau de base effectuée dans un four dont le -gradient de température possède un profil abrupt qui permet le passage rapide desdites zones cristallisées au reste du matériau de
base maintenu à l'état amorphe.
2 Procédé de fabrication selon la revendication 1, caractérisé en ce que le matériau de base comprend au moins une couche de silicium amorphe
déposée par une méthode de décomposition thermique du silane.
3 Procédé de fabrication selon l'une des revendications 1 ou 2,
caractérisé en ce que l'étape de cristallisation est suivie d'une étape de 15 post-hydrogénation.
4 Procédé de fabrication selon l'une quelconque des revendications I à
3, caractérisé en ce que ledit substrat étant destiné à entrer dans la composition d'un écran de visualisation à accès matriciel du type comprenant un matériau électrooptique ( 82) inséré entre le substrat ( 80) et une 20 lame transparente ( 81), ledit écran étant décomposable en éléments dimage
définis par l'intersection de connexions de ligne ( 83) et de colonne ( 84) de la matrice de visualisation, le procédé comprend une étape de délimitation des éléments actifs en silicium amorphe de façon à les associer aux éléments d'image, les éléments actifs en silicium polycristallin étant destinés à la 25 commande desdites connexions et étant répartis à la périphérie du substrat.
Ecran de visualisation à accès matriciel comprenant une couche de matériau électrooptique ( 82) insérée entre une lame transparente ( 81) et un substrat ( 80) comprenant des éléments actifs ( 76) associés aux éléments d'image de l'écran et des éléments actifs de commande des connexions de 30 ligne ( 83) et de colonne ( 84) de la matrice de visualisation, caractérisé en ce que ledit substrat est obtenu par un procédé de fabrication selon l'une
quelconque des revendications I à 4.
6 Ecran de visualisation selon la revendication 5, caractérisé en ce
que lesdits éléments actifs sont des transistors en couche mince.
7 Ecran de visualisation selon la revendication 5, caractérisé en ce que les éléments actifs associés aux éléments d'image sont des éléments 5 nonlinéaires constitués de deux diodes Schottky montées en série et en opposition et que les éléments actifs de commande sont des transistors en
couche mince.
8 Ecran de visualisation selon la revendication 7, caractérisé en ce que le matériau électrooptique est un cristal liquide.
FR8313788A 1983-08-26 1983-08-26 Procede de fabrication d'un substrat pour dispositif a commande electrique et ecran de visualisation elabore a partir d'un tel substrat Expired FR2551244B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR8313788A FR2551244B1 (fr) 1983-08-26 1983-08-26 Procede de fabrication d'un substrat pour dispositif a commande electrique et ecran de visualisation elabore a partir d'un tel substrat
GB08420531A GB2145560B (en) 1983-08-26 1984-08-13 Amorphous silicon and polycrystalline silicon substrate
US06/642,527 US4643527A (en) 1983-08-26 1984-08-20 Process for the production of a substrate for an electrically controlled device and display screen produced from such a substrate
JP59178179A JPS6070480A (ja) 1983-08-26 1984-08-27 電子制御される装置用基板の製造方法およびその基板から作られるデイスプレイスクリ−ン
US07/311,710 USRE33321E (en) 1983-08-26 1989-02-16 Process for the production of a substrate for an electrically controlled device and display screen produced from such a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8313788A FR2551244B1 (fr) 1983-08-26 1983-08-26 Procede de fabrication d'un substrat pour dispositif a commande electrique et ecran de visualisation elabore a partir d'un tel substrat

Publications (2)

Publication Number Publication Date
FR2551244A1 true FR2551244A1 (fr) 1985-03-01
FR2551244B1 FR2551244B1 (fr) 1985-10-11

Family

ID=9291837

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8313788A Expired FR2551244B1 (fr) 1983-08-26 1983-08-26 Procede de fabrication d'un substrat pour dispositif a commande electrique et ecran de visualisation elabore a partir d'un tel substrat

Country Status (4)

Country Link
US (2) US4643527A (fr)
JP (1) JPS6070480A (fr)
FR (1) FR2551244B1 (fr)
GB (1) GB2145560B (fr)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2579806B1 (fr) * 1985-03-26 1987-05-07 Morin Francois Procede de fabrication d'un ecran d'affichage a cristaux liquides et a reseau de diodes
US5270252A (en) * 1988-10-25 1993-12-14 United States Of America As Represented By The Secretary Of The Navy Method of forming platinum and platinum silicide schottky contacts on beta-silicon carbide
US6008078A (en) * 1990-07-24 1999-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US5308779A (en) * 1991-03-28 1994-05-03 Honeywell Inc. Method of making high mobility integrated drivers for active matrix displays
US6875628B1 (en) * 1993-05-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method of the same
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100284948B1 (ko) * 1994-05-31 2001-03-15 야마자끼 순페이 액티브 매트릭스형 액정표시장치
US5817547A (en) * 1995-02-27 1998-10-06 Hyundai Electronics Industries Co., Ltd. Method for fabricating a metal oxide semiconductor field effect transistor having a multi-layered gate electrode
US6423585B1 (en) * 1997-03-11 2002-07-23 Semiconductor Energy Laboratory Co., Ltd. Heating treatment device, heating treatment method and fabrication method of semiconductor device
JP4095205B2 (ja) * 1998-06-18 2008-06-04 キヤノン株式会社 堆積膜形成方法
JP2001097253A (ja) 1999-09-29 2001-04-10 Nippon Pop Rivets & Fasteners Ltd スペアタイヤの留め構造
US6743700B2 (en) * 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
US7199027B2 (en) * 2001-07-10 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen
JP5072157B2 (ja) * 2001-09-27 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2374714A1 (fr) * 1976-12-20 1978-07-13 Hughes Aircraft Co Dispositif d'affichage a cristaux liquides et a adressage matriciel
FR2518788A1 (fr) * 1981-12-23 1983-06-24 Thomson Csf Dispositif a resistance dependant de la tension, son procede de fabrication et sa mise en oeuvre dans un ecran de visualisation a commande electrique

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54152894A (en) * 1978-05-23 1979-12-01 Seiko Epson Corp Liquid crystal display unit
JPS5713777A (en) * 1980-06-30 1982-01-23 Shunpei Yamazaki Semiconductor device and manufacture thereof
JPS56165186A (en) * 1980-05-24 1981-12-18 Matsushita Electric Ind Co Ltd Matrix display unit
JPS5727015A (en) * 1980-07-25 1982-02-13 Agency Of Ind Science & Technol Manufacture of silicon thin film
US4459163A (en) * 1981-03-11 1984-07-10 Chronar Corporation Amorphous semiconductor method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2374714A1 (fr) * 1976-12-20 1978-07-13 Hughes Aircraft Co Dispositif d'affichage a cristaux liquides et a adressage matriciel
FR2518788A1 (fr) * 1981-12-23 1983-06-24 Thomson Csf Dispositif a resistance dependant de la tension, son procede de fabrication et sa mise en oeuvre dans un ecran de visualisation a commande electrique

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
APPLIED PHYSICS LETTERS, vol. 40, no. 11, juin 1982, NEW YORK (US), *
EAI-ELECTRONIQUE ET APPLICATIONS INDUSTRIELLES; no. 254, 1er juin 1978, PARIS (FR), *
JOURNAL OF APPLIED PHYSICS, vol. 54, no. 5, mai 1983, NEW YORK (US), *
REVUE DE PHYSIQUE APPLIQUEE, vol. 17, no. 12, décembre 1982, ORSAY (FR), *

Also Published As

Publication number Publication date
GB2145560A (en) 1985-03-27
US4643527A (en) 1987-02-17
FR2551244B1 (fr) 1985-10-11
GB2145560B (en) 1987-07-08
USRE33321E (en) 1990-09-04
JPS6070480A (ja) 1985-04-22
JPH0562746B2 (fr) 1993-09-09
GB8420531D0 (en) 1984-09-19

Similar Documents

Publication Publication Date Title
FR2551244A1 (fr) Procede de fabrication d'un substrat pour dispositif a commande electrique et ecran de visualisation elabore a partir d'un tel substrat
US5242530A (en) Pulsed gas plasma-enhanced chemical vapor deposition of silicon
US5180690A (en) Method of forming a layer of doped crystalline semiconductor alloy material
US5319479A (en) Deposited multi-layer device with a plastic substrate having an inorganic thin film layer
FR2698210A1 (fr) Procédé de fabrication de transistors à film mince.
GB2311299A (en) Inductively coupled plasma chemical vapour deposition; lined dielectric shield
US5900646A (en) Method of preventing deterioration of film quality of transparent conductive film a semiconductor device
CA1167951A (fr) Methode de fabrication de transducteurs photoelectriques
US5387542A (en) Polycrystalline silicon thin film and low temperature fabrication method thereof
EP0122822B1 (fr) Procédé de fabrication d'un dispositif semi-conducteur du type comprenant au moins une couche de silicium déposée sur un substrat isolant
US4446168A (en) Method of forming amorphous silicon
US5443030A (en) Crystallizing method of ferroelectric film
JP3054862B2 (ja) ダイヤモンド状炭素膜を含むゲート絶縁膜とこれを用いた薄膜トランジスタ及びゲート絶縁膜の形成方法並びにこれらの製造方法
FR2518788A1 (fr) Dispositif a resistance dependant de la tension, son procede de fabrication et sa mise en oeuvre dans un ecran de visualisation a commande electrique
EP0946783B1 (fr) Dispositifs semi-conducteurs et leur procede de fabrication
KR100480367B1 (ko) 비정질막을결정화하는방법
US4546009A (en) High-mobility amorphous silicon displaying non-dispersive transport properties
FR2566583A1 (fr) Procede de fabrication d'au moins un transistor a effet de champ en couche mince, et transistor obtenu par ce procede
KR100469503B1 (ko) 비정질막을결정화하는방법
JPH0282578A (ja) 薄膜トランジスタの製造方法
FR2518807A1 (fr) Procede de realisation d'une diode en silicium amorphe, equipement pour la mise en oeuvre d'un tel procede et application a un dispositif d'affichage a cristal liquide
JPS58123772A (ja) 半導体素子
JPS58192375A (ja) 薄膜トランジスタの製造方法
JPH05259458A (ja) 半導体装置の製法
Yahya Density of gap states in hydrogenated amorphous silicon

Legal Events

Date Code Title Description
ST Notification of lapse