JPS6070480A - 電子制御される装置用基板の製造方法およびその基板から作られるデイスプレイスクリ−ン - Google Patents
電子制御される装置用基板の製造方法およびその基板から作られるデイスプレイスクリ−ンInfo
- Publication number
- JPS6070480A JPS6070480A JP59178179A JP17817984A JPS6070480A JP S6070480 A JPS6070480 A JP S6070480A JP 59178179 A JP59178179 A JP 59178179A JP 17817984 A JP17817984 A JP 17817984A JP S6070480 A JPS6070480 A JP S6070480A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- screen
- display screen
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S359/00—Optical: systems and elements
- Y10S359/90—Methods
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置を製ｆｔ ′？ｌる製造方法に関
し、特に平板型液晶スクリーンの２市制御シスラ−ムを
可能にするしのＣある。この平板型液晶スクリーンにお
いては各初期位置のアドレッシング（よ非線形のシリコ
ン索子により実現され、ｉｊ及び列の制ｒＪｌ＋は薄い
多結晶シリコンｌｌ１１の１・・ランジスタ（−Ｊ、す
１ｊわれる。Ｃのトランジスタ（、目Ｉ−１じ１１↓根
１−にスクリーンの能動部分の周囲に同じ基祠の１に少
なくとｂ２つの型の素子が使用される１、特にア［シフ
１スシリ１１ンはシランの熱分解にＪ、す１！）られる
。能動部分の周囲の選択的な結晶化はＷ、、ｊ １＋４
勾配をイｊＪる炉の中にｄ３りるアーーリング【こＪす
Ｊ ？−Ｊわれる。
し、特に平板型液晶スクリーンの２市制御シスラ−ムを
可能にするしのＣある。この平板型液晶スクリーンにお
いては各初期位置のアドレッシング（よ非線形のシリコ
ン索子により実現され、ｉｊ及び列の制ｒＪｌ＋は薄い
多結晶シリコンｌｌ１１の１・・ランジスタ（−Ｊ、す
１ｊわれる。Ｃのトランジスタ（、目Ｉ−１じ１１↓根
１−にスクリーンの能動部分の周囲に同じ基祠の１に少
なくとｂ２つの型の素子が使用される１、特にア［シフ
１スシリ１１ンはシランの熱分解にＪ、す１！）られる
。能動部分の周囲の選択的な結晶化はＷ、、ｊ １＋４
勾配をイｊＪる炉の中にｄ３りるアーーリング【こＪす
Ｊ ？−Ｊわれる。
マトリックス・アクレス・−ノ゛イスルイ・スクリーン
のアト“レッシング（まいろいろな／Ｊ２人（実１１さ
れる。この〕７ドレツシングはたとえば刀うス罎、！板
の上に薄い膜の形（１成長された１−ランジスタにより
行われる。１ヘランジスタｔｉｔ電気光学的祠石の１１
ｉｉ像素子と並列に接続される。これらのトランジスタ
は広い面の特ｆＩのより良い均−ｔ７Ｉを１１能にりる
Ｉこめにアｔルフフ７スシリコンひ形成されＣいること
が望ましい。このアドレッシングの欠点は薄膜トランジ
スタを構成しているいろいろな膜の特性を最終的に制御
部ることが困難（゛あるということである。このためこ
れらのトランジスタはアモルファスシリ二１ン、絶縁体
等のいくつかの月利の膜により形成される。そし−Ｃ低
い温度ブ［■セスで良好な絶縁体および責ｔ【つ、ｌこ
股間の良好な接続性を得ることは困難である。これらの
製造上の困ＩＪ１］性）よ形成されるＩ〜ランジスタの
数に応じて増加し、特にトランジスタの数がスクリーン
の躍像素了の数と等しくなった時に特に大ぎい。
のアト“レッシング（まいろいろな／Ｊ２人（実１１さ
れる。この〕７ドレツシングはたとえば刀うス罎、！板
の上に薄い膜の形（１成長された１−ランジスタにより
行われる。１ヘランジスタｔｉｔ電気光学的祠石の１１
ｉｉ像素子と並列に接続される。これらのトランジスタ
は広い面の特ｆＩのより良い均−ｔ７Ｉを１１能にりる
Ｉこめにアｔルフフ７スシリコンひ形成されＣいること
が望ましい。このアドレッシングの欠点は薄膜トランジ
スタを構成しているいろいろな膜の特性を最終的に制御
部ることが困難（゛あるということである。このためこ
れらのトランジスタはアモルファスシリ二１ン、絶縁体
等のいくつかの月利の膜により形成される。そし−Ｃ低
い温度ブ［■セスで良好な絶縁体および責ｔ【つ、ｌこ
股間の良好な接続性を得ることは困難である。これらの
製造上の困ＩＪ１］性）よ形成されるＩ〜ランジスタの
数に応じて増加し、特にトランジスタの数がスクリーン
の躍像素了の数と等しくなった時に特に大ぎい。
同様に、薄いアモルファスシリコン膜１〜ランジスタは
、ぞれらの低い１１容直流電流のため、スクリーンの外
部の回路によってマトリックス制御を行わなりればなら
ず、列及び行の電極の集積化された制＠装置として充分
なものではない。
、ぞれらの低い１１容直流電流のため、スクリーンの外
部の回路によってマトリックス制御を行わなりればなら
ず、列及び行の電極の集積化された制＠装置として充分
なものではない。
アモルファスシリ二１ンのレーリ゛−アニーリングによ
り得られる多結晶シリニ］ン土に形成される薄膜１〜ラ
ンジスタを基礎どし／ｊこの制御部の集積化は課題であ
った。この方法を基礎としてディスプレイスクリーンを
ｊｇるこ１．どが可能である。ぞの撮像素子はアモルフ
ァスシリニ１ントＸランジスタにより制御され列及び行
は多結晶シリ丁１ン１〜ランジスタにより行われる。し
かしながらシー１１−ツノ−リングにより得られるトラ
ンジスタは：ｌｌ常に良い性能特性を右しくいるにもか
かわらず、ぞれらを多数良い再現性の°ｂとに製造りる
ことし１困ｆＩＩ （゛あった。従って、りぐれた結晶
化の−・様性を１１７６１こめ（Ｊ使用される熱的方法
が必要Ｃ゛ある。まｌご１煽外索了をバリスタをの非線
形索ｒ（゛制御・Ｊることｂ知られ（いる。
り得られる多結晶シリニ］ン土に形成される薄膜１〜ラ
ンジスタを基礎どし／ｊこの制御部の集積化は課題であ
った。この方法を基礎としてディスプレイスクリーンを
ｊｇるこ１．どが可能である。ぞの撮像素子はアモルフ
ァスシリニ１ントＸランジスタにより制御され列及び行
は多結晶シリ丁１ン１〜ランジスタにより行われる。し
かしながらシー１１−ツノ−リングにより得られるトラ
ンジスタは：ｌｌ常に良い性能特性を右しくいるにもか
かわらず、ぞれらを多数良い再現性の°ｂとに製造りる
ことし１困ｆＩＩ （゛あった。従って、りぐれた結晶
化の−・様性を１１７６１こめ（Ｊ使用される熱的方法
が必要Ｃ゛ある。まｌご１煽外索了をバリスタをの非線
形索ｒ（゛制御・Ｊることｂ知られ（いる。
これらの欠Ｉｊαを除去覆るために、木弁明は一８中制
御機能を１１本板内に集積したスクリーンの製造を可能
にりる基板をシランを熱的分解にＪ、すｉｊＩら１１る
アモルフフ・スラ月利１ン祠料を先日ｉ１Ｎにし′Ｃ１
聞０１．りる。この拐料を基１υとしく非線形素ｒある
いはノＪ七ルノ１スシリコン１−ランジスタ【３１Ｆ１
日粂索丁にわ゛。
御機能を１１本板内に集積したスクリーンの製造を可能
にりる基板をシランを熱的分解にＪ、すｉｊＩら１１る
アモルフフ・スラ月利１ン祠料を先日ｉ１Ｎにし′Ｃ１
聞０１．りる。この拐料を基１υとしく非線形素ｒある
いはノＪ七ルノ１スシリコン１−ランジスタ【３１Ｆ１
日粂索丁にわ゛。
いて製造され、ハ９膜トランジスタは、ｆｎＡ瓜勾配か
中でアモルノ１スシリ」ンをアニールするごどにより得
られる多結晶シリコン上でスクリーンの周囲部に製作さ
れる。
中でアモルノ１スシリ」ンをアニールするごどにより得
られる多結晶シリコン上でスクリーンの周囲部に製作さ
れる。
この発明は従って電子制御される装侃用の基板の製造方
法に関し、前記基板は能動アモルファスシリコン素子お
よび能動多結晶シリコン素子を支持する妻持板から成り
、その基板はアモルフフ・スシリコン、から構成される
同じ基材より成り、そしくブ１」［スは基材の所定領域
の結晶化を炉の中で行なう工程を含む。その炉の温度勾
配はアモルファス状態に保たれる残りの基祠領域に対し
て前記結晶化領域の急激な変化を許容りるよう４ｒ急峻
な形状を有している。
法に関し、前記基板は能動アモルファスシリコン素子お
よび能動多結晶シリコン素子を支持する妻持板から成り
、その基板はアモルフフ・スシリコン、から構成される
同じ基材より成り、そしくブ１」［スは基材の所定領域
の結晶化を炉の中で行なう工程を含む。その炉の温度勾
配はアモルファス状態に保たれる残りの基祠領域に対し
て前記結晶化領域の急激な変化を許容りるよう４ｒ急峻
な形状を有している。
また、この発明は透明層とスクリーンの搬像索子に関連
りる能動素子に結合され／ｊ ｊｉｂ祠どの間に挿入さ
れた電気光学的材料層に結合された７１−リツクス・ア
クヒス・ディスプレイ・スクリーンに関係し、またその
ディスプレイスクリーンの行及σ列接続の制御のための
能動素子にム関係する。
りる能動素子に結合され／ｊ ｊｉｂ祠どの間に挿入さ
れた電気光学的材料層に結合された７１−リツクス・ア
クヒス・ディスプレイ・スクリーンに関係し、またその
ディスプレイスクリーンの行及σ列接続の制御のための
能動素子にム関係する。
その基板は以下に記載される工程にＪ：り得られる。
マトリックス・アクレス・ディスブレン・スクリーンは
デ゛イスプレイスクリーンのｉｊ及び列ヲ表ね１２組の
交差した電極層の間に設りられ）こ液晶層等の電子光学
的物質にＪ、り構成される。行及びれつの交差部分は撮
ＩＫ＋素子又はスクリーン位置と定義される。
デ゛イスプレイスクリーンのｉｊ及び列ヲ表ね１２組の
交差した電極層の間に設りられ）こ液晶層等の電子光学
的物質にＪ、り構成される。行及びれつの交差部分は撮
ＩＫ＋素子又はスクリーン位置と定義される。
第１図はディスプレイスクリーンの搬像索子を図示りる
ムのである。行１及び列２の交差部は−Ｉンデンリーの
形で図示される中１１“ルル３にＪ、つで韻＠素子を表
わし、イの絶縁部分５は電気光学的祠ｆｉｌでｃｌりる
。１甲４ｉ１ ｔニル３はノＬ Ｆｉｉ形毒了４と結合
される。行１及び列２の間に加えられる電位ｈ１７は中
位レル３を制υ１１シ、ジ１、線形素子のしさいｌ１ｌ
Ｉ電）１の１幾能どしく制御しあるいｔ、Ｌ制御しない
。
ムのである。行１及び列２の交差部は−Ｉンデンリーの
形で図示される中１１“ルル３にＪ、つで韻＠素子を表
わし、イの絶縁部分５は電気光学的祠ｆｉｌでｃｌりる
。１甲４ｉ１ ｔニル３はノＬ Ｆｉｉ形毒了４と結合
される。行１及び列２の間に加えられる電位ｈ１７は中
位レル３を制υ１１シ、ジ１、線形素子のしさいｌ１ｌ
Ｉ電）１の１幾能どしく制御しあるいｔ、Ｌ制御しない
。
ノー線形素子は２つのタイオード１） 及び１）２の対
抗した白列１と続にＪ、り作Ｃうれる。１これらの夕？
Ｊ−１−の配置百については２つの１１能な相合けがあ
り、第２図及び第３図の配線図にＪ、リボされる１゜第
４図は電位差ｖＡＢがイの端子、例えばΔと１３との間
に印加された１１）の非線形素子を通過りる電流Ｉの経
過を与える曲線６を右するグラノて・ある、。
抗した白列１と続にＪ、り作Ｃうれる。１これらの夕？
Ｊ−１−の配置百については２つの１１能な相合けがあ
り、第２図及び第３図の配線図にＪ、リボされる１゜第
４図は電位差ｖＡＢがイの端子、例えばΔと１３との間
に印加された１１）の非線形素子を通過りる電流Ｉの経
過を与える曲線６を右するグラノて・ある、。
曲ＦＮ６は非常に非線形であることがわかる。高度に非
線形の逆特性を有するアモルファス・シリコン・ショッ
ト−１−・ダイオードを用いることが右利である。
線形の逆特性を有するアモルファス・シリコン・ショッ
ト−１−・ダイオードを用いることが右利である。
第５図はツアーシル°ノアス・シリコン・ショツ１〜キ
・ダイオードの構造を承り。典型的にはこの型のダイオ
−１司よ支持ｊ木１ｏの上に４．・ ドープし・Ｉ３第
１のアモルファスシリコン層１１、ドープしない第２の
アモルファスシリコン層１２及びその下の層とショク１
〜キダイＡ−ドを形成りる金属から構成される表面層１
３を成長させることにＪ、す１′′７られる。従来は、
金属は白金であるが、選択は同等の特性を右Ｊるパラジ
ウムや金などの金属によ（゛拡大され得る。良い金属−
半導体接触を保証り゛るためには、金属ＩＡ１３はゾラ
チ１珪化物インクーソ」イスを形成づるにうに処理を行
うことができる。
・ダイオードの構造を承り。典型的にはこの型のダイオ
−１司よ支持ｊ木１ｏの上に４．・ ドープし・Ｉ３第
１のアモルファスシリコン層１１、ドープしない第２の
アモルファスシリコン層１２及びその下の層とショク１
〜キダイＡ−ドを形成りる金属から構成される表面層１
３を成長させることにＪ、す１′′７られる。従来は、
金属は白金であるが、選択は同等の特性を右Ｊるパラジ
ウムや金などの金属によ（゛拡大され得る。良い金属−
半導体接触を保証り゛るためには、金属ＩＡ１３はゾラ
チ１珪化物インクーソ」イスを形成づるにうに処理を行
うことができる。
マトリックス・アクレス・ディスプレイ・スクリーンを
”Ａ ３Ｗ−りる方法の説明が次にりえられる。
”Ａ ３Ｗ−りる方法の説明が次にりえられる。
非限定的な例としてネマデイツク液晶スクリーンとり′
る。支持体は層の成長の際に達りるす１！型的には約６
００℃の温度に対しＴｉ換ｆ１のあるいかなる材料から
も作られ得る。特に水晶多結晶、又は多結晶シリコン、
又は高温に耐え一４Ｈ７るある種のガラスなどである。
る。支持体は層の成長の際に達りるす１！型的には約６
００℃の温度に対しＴｉ換ｆ１のあるいかなる材料から
も作られ得る。特に水晶多結晶、又は多結晶シリコン、
又は高温に耐え一４Ｈ７るある種のガラスなどである。
３つの接続したアーしルファスシリニ１ン層は、でれら
はドープされ（いないもの、「）１のドー１がされ【い
るしの及び支持体の十に形成されるドープされていない
ｂのである。、成長の／ｊ法はガス相法を使用づ−るこ
とが′ｃさ、大気１１−力及び６００ ”（’：十にＡ
′３りる刀ス相法又（，１化学的気相成員法（ＣＶＤ）
によることができる。ぞれはシリ−１ンの供給源どなる
シラン（ＳｉＬＩ、＋）の熱的な分解、」、り成る。使
用されるＶＩ？リノ！ガスは水素ｔ”ある。１１ Ｉｌ
、すのドーピングは薄められたノＡスフィンｌ）ｌ＋３
（−水素の中に導くことにより行わｔしる、。
はドープされ（いないもの、「）１のドー１がされ【い
るしの及び支持体の十に形成されるドープされていない
ｂのである。、成長の／ｊ法はガス相法を使用づ−るこ
とが′ｃさ、大気１１−力及び６００ ”（’：十にＡ
′３りる刀ス相法又（，１化学的気相成員法（ＣＶＤ）
によることができる。ぞれはシリ−１ンの供給源どなる
シラン（ＳｉＬＩ、＋）の熱的な分解、」、り成る。使
用されるＶＩ？リノ！ガスは水素ｔ”ある。１１ Ｉｌ
、すのドーピングは薄められたノＡスフィンｌ）ｌ＋３
（−水素の中に導くことにより行わｔしる、。
成長法はＪ：り知ら’Ｉｔ、−Ｃいるが、この成長を行
−）ことの（ぎる装置を簡単に説明りること（よふ味が
あり、これらは第６図に説明される。１１６図は縦型反
応室と次のような要素にＪ、り構成される反応装置を概
略的に示づものぐある。
−）ことの（ぎる装置を簡単に説明りること（よふ味が
あり、これらは第６図に説明される。１１６図は縦型反
応室と次のような要素にＪ、り構成される反応装置を概
略的に示づものぐある。
すなわち、水晶ペデスタル（図示口ず）の上に置かれる
シリコンカーバイ］−で被われた円形のグラフフィト９
ゼブタ２０は典型的には０ないし３０ ｒｐｗｌで回転
することがぐぎる。へりカルチヨーク２１を有する：１
イル、はｌＪ′廿ブタ２ｏと平行な平面に位冒し、それ
とｍ ２Ｊ的に結合され、そのヂョークは４００ ｋ
ｌ−ｌ ｚで作動する高周波発振機２５に２５ｋｗの電
力で１８続される１、水晶メカ−１〜部２２は反応室を
ヂョークから絶縁りる。
シリコンカーバイ］−で被われた円形のグラフフィト９
ゼブタ２０は典型的には０ないし３０ ｒｐｗｌで回転
することがぐぎる。へりカルチヨーク２１を有する：１
イル、はｌＪ′廿ブタ２ｏと平行な平面に位冒し、それ
とｍ ２Ｊ的に結合され、そのヂョークは４００ ｋ
ｌ−ｌ ｚで作動する高周波発振機２５に２５ｋｗの電
力で１８続される１、水晶メカ−１〜部２２は反応室を
ヂョークから絶縁りる。
水晶のベル型部月２３は水／ｉｉＩ＋ベース２５の上に
置かれ、反応室の容積を定める組立体である。
置かれ、反応室の容積を定める組立体である。
注入装置２６は、υレブタψ中央部に位置してＪ５す、
反応♀内に分解されるガスＧ（！−導入することを可能
に覆る。ガスはＡ゛リフｒス２フ通じて反応室の底から
（〕［出される。
反応♀内に分解されるガスＧ（！−導入することを可能
に覆る。ガスはＡ゛リフｒス２フ通じて反応室の底から
（〕［出される。
ガスの流量率はステンレス鋼のブロアバルブを＠−５す
るボール流量計デー１−１の補助の下に従来の方法で測
定される。ザセブタ２ｏの」ニにｔよ参照記号２８によ
り製造中の素子が示される。Ｊなゎち少なくと−ｂ１つ
の支持体に結合され、１つ又はそれ以上の層を本発明の
プロレスにＪ、つ゛（成長される素子である。ベル型の
部材２３は観察窓をｈりることができ、赤外線測定装置
を用いて素′ｆ−２８が達する温度を測定りることがで
きる。このＪ：うな構成（Ｊ当業者にはに＜知られ−（
いる１、注入されるガスＧは典型的には約３２リッ１−
ル／分の流量率を５つ人気１１−の水素と他の刀メとの
混合物から構成されてＪ３す、その特↑／ｌは製造され
るべい層に依存りる。層の成長率は約１ 、５ ｌ１ｍ
／［１ＨｉｉｌＴ’ｒｌｊる。
るボール流量計デー１−１の補助の下に従来の方法で測
定される。ザセブタ２ｏの」ニにｔよ参照記号２８によ
り製造中の素子が示される。Ｊなゎち少なくと−ｂ１つ
の支持体に結合され、１つ又はそれ以上の層を本発明の
プロレスにＪ、つ゛（成長される素子である。ベル型の
部材２３は観察窓をｈりることができ、赤外線測定装置
を用いて素′ｆ−２８が達する温度を測定りることがで
きる。このＪ：うな構成（Ｊ当業者にはに＜知られ−（
いる１、注入されるガスＧは典型的には約３２リッ１−
ル／分の流量率を５つ人気１１−の水素と他の刀メとの
混合物から構成されてＪ３す、その特↑／ｌは製造され
るべい層に依存りる。層の成長率は約１ 、５ ｌ１ｍ
／［１ＨｉｉｌＴ’ｒｌｊる。
第７図は異なるシリニ１ン層を右りる基板の外観図゛（
ある。底面から上面へ矩形状の支持Ｆｊ ３０か３つの
アモルファスシリコン層、特にドープがされ−（いない
層３１、「）′にドープされに別技ａドープされ（いな
いか非常に弱くドープされ！ζ層３３により被われ−Ｃ
いる。例えは、層３２のドー１０００から数千オンゲス
トＤ−ムの間で変化し得る。
ある。底面から上面へ矩形状の支持Ｆｊ ３０か３つの
アモルファスシリコン層、特にドープがされ−（いない
層３１、「）′にドープされに別技ａドープされ（いな
いか非常に弱くドープされ！ζ層３３により被われ−Ｃ
いる。例えは、層３２のドー１０００から数千オンゲス
トＤ−ムの間で変化し得る。
異４″Ｃる層は低圧の化学的気相成長１なわらＬＰＣＶ
Ｄ法で成長される。この場合において成長は約５００
ｙｍｒｏｒｒの圧力で約５６５℃の温度で行われる。
Ｄ法で成長される。この場合において成長は約５００
ｙｍｒｏｒｒの圧力で約５６５℃の温度で行われる。
基板が多結晶シリコン１〜ランジスタを右゛するために
、本発明はりでに成長した層の周囲の領域ひの結晶化を
与える。この結晶化１炉の中で行われ、イの温度勾配置
、１急峻な形状をしてＪ３す、Ｊ３祠の残りの部分をア
モルファス状態に保ったままで結晶化層を急激な過程′
Ｃ結晶化づ−ることを可能にり−る。７アニール１１．
Ｙ聞及び記庶は少なくとｂ「）１ドープされる第２の成
長層まで結晶化がされるＪ、うに制御される１、結晶化
は結晶の成長に続き支持層の結晶とシリコ１ンの接触部
におりる結晶の核化により組構的に介生り゛る。約６０
０℃の渇１μにＪ３いＣ１ミク日ンの厚さの層が、数時
間の間に完全に結晶化層る。５７０℃又はそれ以下の温
度におい−Ｃは結晶化はこの時間では起こらない。これ
は核化の高度の独立性及び￥ｉＡ度による結晶化速度の
ためである。このよう４【温度にＬ１３い゛（、リンの
１１八改係数ｔま低く、この処理はドープされてい／、
Ｔい層がドー１されるどいつ問題は生じさせイｆい。
、本発明はりでに成長した層の周囲の領域ひの結晶化を
与える。この結晶化１炉の中で行われ、イの温度勾配置
、１急峻な形状をしてＪ３す、Ｊ３祠の残りの部分をア
モルファス状態に保ったままで結晶化層を急激な過程′
Ｃ結晶化づ−ることを可能にり−る。７アニール１１．
Ｙ聞及び記庶は少なくとｂ「）１ドープされる第２の成
長層まで結晶化がされるＪ、うに制御される１、結晶化
は結晶の成長に続き支持層の結晶とシリコ１ンの接触部
におりる結晶の核化により組構的に介生り゛る。約６０
０℃の渇１μにＪ３いＣ１ミク日ンの厚さの層が、数時
間の間に完全に結晶化層る。５７０℃又はそれ以下の温
度におい−Ｃは結晶化はこの時間では起こらない。これ
は核化の高度の独立性及び￥ｉＡ度による結晶化速度の
ためである。このよう４【温度にＬ１３い゛（、リンの
１１八改係数ｔま低く、この処理はドープされてい／、
Ｔい層がドー１されるどいつ問題は生じさせイｆい。
第８図は結晶化工程１こ続いたシリ二１ン層をｈりる基
板の外観図である。第・７図ど同じ参照記号（，１同じ
ものを表わしＣいる。ΔΔ′軸Ｊ、リフ１側及びｆ３
［３’輔Ｊ、り右側に位置りる部分においＣ結晶化が起
こる。多結晶シリコン領域３４及び３５（まハッｆング
線により示される。少イｊくとしｌｄ初の２つの層が結
晶化にＪ：り影響を受（ノー（いることがわかる。
板の外観図である。第・７図ど同じ参照記号（，１同じ
ものを表わしＣいる。ΔΔ′軸Ｊ、リフ１側及びｆ３
［３’輔Ｊ、り右側に位置りる部分においＣ結晶化が起
こる。多結晶シリコン領域３４及び３５（まハッｆング
線により示される。少イｊくとしｌｄ初の２つの層が結
晶化にＪ：り影響を受（ノー（いることがわかる。
第９図は結晶化Ｉ稈のＩＦ！Ｊに使用される渇用勾配炉
の外観を示り断面図Ｃある。シリ１ンｈＭに結合されル
１．を板ＬＬ ’ｈｌｌ ６２ ヲ（”ｌ’ −） タ
支持１４６１ ｊ−ＩＪ置／）１れた素子６０により示
される１１例えば水晶の１−ンク］」−ジ亀・６３は素
子６０を絶紅りる。Ｉンク１１−ジト６３は聞１」部６
４，６５を右しζおり、■加熱巻線６６．６７の２つの
グループを吏Ｊｉ′Ｊ？Ｊる。
の外観を示り断面図Ｃある。シリ１ンｈＭに結合されル
１．を板ＬＬ ’ｈｌｌ ６２ ヲ（”ｌ’ −） タ
支持１４６１ ｊ−ＩＪ置／）１れた素子６０により示
される１１例えば水晶の１−ンク］」−ジ亀・６３は素
子６０を絶紅りる。Ｉンク１１−ジト６３は聞１」部６
４，６５を右しζおり、■加熱巻線６６．６７の２つの
グループを吏Ｊｉ′Ｊ？Ｊる。
」イル６７のグループは上述の軸Ａ△′の左側に位置し
ており、コイル６６のグループは軸ＢＢ’の右側に位置
している。開［１部６４及び６５はエンクロージ１７６
３を真空又はアルゴン雰囲気下で位置決めりるのに用い
られる。コイル６６及び６７により発生さけられる熱は
こ・れらの」イルの中心部に首かれた素子６ｏの結晶化
領域のまわりに加熱をわらたり。コイルを素子６ｏがら
隔てＣいる距離は温度がＴＲされた助にその温度部分が
急峻な形状どなるのを助りるＪ、うに調整される。
ており、コイル６６のグループは軸ＢＢ’の右側に位置
している。開［１部６４及び６５はエンクロージ１７６
３を真空又はアルゴン雰囲気下で位置決めりるのに用い
られる。コイル６６及び６７により発生さけられる熱は
こ・れらの」イルの中心部に首かれた素子６ｏの結晶化
領域のまわりに加熱をわらたり。コイルを素子６ｏがら
隔てＣいる距離は温度がＴＲされた助にその温度部分が
急峻な形状どなるのを助りるＪ、うに調整される。
軸△Ａ′の左側、及び軸Ｂ［３′ の右側に位置する領
域の温度は結晶化をＪｌづＪ、うに維持される。しかし
ながら軸Δ△′と８１３′間のアーしルノアス領域まで
結晶化領域が急速に通過りるＪ、うにくの温度は高ずぎ
てはならない。このｌ、：めぞの側面の２つに沿った結
晶化領域を右りる素子に！１５）るづ−る。
域の温度は結晶化をＪｌづＪ、うに維持される。しかし
ながら軸Δ△′と８１３′間のアーしルノアス領域まで
結晶化領域が急速に通過りるＪ、うにくの温度は高ずぎ
てはならない。このｌ、：めぞの側面の２つに沿った結
晶化領域を右りる素子に！１５）るづ−る。
２つの他の側面に冶−）’ｃ位回りる領域を結晶化する
こと番よ軸６２にに′って素子を９０’回転さぜること
だりが必要である。
こと番よ軸６２にに′って素子を９０’回転さぜること
だりが必要である。
６００℃ニＪ３ Ｃｌ ルＣＶ Ｉ） Ｉｃ Ｊ、すｅ
ｆ ’３ ｔｔ ルア’ −Ｅ ／Ｌ／ノアスシリ」ン
のリンプルは重要４に破壊された結合濃疫を右している
。破壊された結合に関連覆る電子的状態は禁止帯にＪ３
い（深く、このことは１′絶縁体物質を与える。原子水
素雰囲気中で熱処理を行うことにＪζり破壊された結合
をシリ−１）水素結合の形成によって化学的に不動態化
りること、が可能である。この後の水素化処理ｔまンイ
クＵ波ににり発生された水素プラズマ中で約４００ ”
Ｃの渇瓜で行われる。
ｆ ’３ ｔｔ ルア’ −Ｅ ／Ｌ／ノアスシリ」ン
のリンプルは重要４に破壊された結合濃疫を右している
。破壊された結合に関連覆る電子的状態は禁止帯にＪ３
い（深く、このことは１′絶縁体物質を与える。原子水
素雰囲気中で熱処理を行うことにＪζり破壊された結合
をシリ−１）水素結合の形成によって化学的に不動態化
りること、が可能である。この後の水素化処理ｔまンイ
クＵ波ににり発生された水素プラズマ中で約４００ ”
Ｃの渇瓜で行われる。
第１０図は原子水素を含む雰囲気中て素子の熱処理を含
む■稈のこの段階の望ましいｈ法中Ｃ使用される′ＪＡ
胃の断面図である。その中に処理りへ込索ｒ〜がＪｌか
れる円筒状の水晶体４０は分子状水素を導入覆ることを
可能にりる導入Ｌｌ ４ ’Ｉと最初に真空を作り出り
のに使用されぞしく処１１１！中はＪｌ常に限定された
ガスの対流を保Ｒ１Ｉするのに使用されＣいる出ｆｉ
４２をイＪし−（いる、１円筒体の輔１に位置Ｊる中央
空洞部４３はシール」の問題／、１しに熱電対４／Ｉの
助りをかり（−素子σ） ｒｉ＋２庶を測ることを可能
にりる。マイクＤ波発振器４７にＪ、り励起されるキＩ
７ビテイ共振器４Ｆｒ、／ＩＣＮＪ分子状水免をイオン
化にＪ：り原子水素に変える。それぞれのキャビディ共
振器にＪ、り吸収される典型的なパワー ｆｆＩ Ｃ；
Ｌ ５０ Ｗであり周波数【よ例えばフランスＣの力の
規則により標準化された周波数にＪ、れば２．４．５０
Ｈ７である。熱の形で表われる消費されないパワーはキ
ャビディ共振器を通る窒素の循環ににり除却される。窒
素源４８はパイプ４９によってキ１？ビティ共振器／１
５．／１６中に置かれた導入１」５０に接続されている
。１！・ヒライ共振器上にあり、導入口５０に対し直径
上の反対側に（１うる尋人Ｄ ５１ ＬＬ窒素を外に逃
り。
む■稈のこの段階の望ましいｈ法中Ｃ使用される′ＪＡ
胃の断面図である。その中に処理りへ込索ｒ〜がＪｌか
れる円筒状の水晶体４０は分子状水素を導入覆ることを
可能にりる導入Ｌｌ ４ ’Ｉと最初に真空を作り出り
のに使用されぞしく処１１１！中はＪｌ常に限定された
ガスの対流を保Ｒ１Ｉするのに使用されＣいる出ｆｉ
４２をイＪし−（いる、１円筒体の輔１に位置Ｊる中央
空洞部４３はシール」の問題／、１しに熱電対４／Ｉの
助りをかり（−素子σ） ｒｉ＋２庶を測ることを可能
にりる。マイクＤ波発振器４７にＪ、り励起されるキＩ
７ビテイ共振器４Ｆｒ、／ＩＣＮＪ分子状水免をイオン
化にＪ：り原子水素に変える。それぞれのキャビディ共
振器にＪ、り吸収される典型的なパワー ｆｆＩ Ｃ；
Ｌ ５０ Ｗであり周波数【よ例えばフランスＣの力の
規則により標準化された周波数にＪ、れば２．４．５０
Ｈ７である。熱の形で表われる消費されないパワーはキ
ャビディ共振器を通る窒素の循環ににり除却される。窒
素源４８はパイプ４９によってキ１？ビティ共振器／１
５．／１６中に置かれた導入１」５０に接続されている
。１！・ヒライ共振器上にあり、導入口５０に対し直径
上の反対側に（１うる尋人Ｄ ５１ ＬＬ窒素を外に逃
り。
約３０回の接触し’７′にい旋回、すなわら、］コイル
２は水晶円筒体状に巻かれてＪ３す、約５ ｃｍにねた
っＣ分布覆る。放射ど対流にＪ、ってイの一１イル【３
１索子５３の渇庶上デ？を保証りる。処理されるべき素
子５ご３は二Ｌ： ｒｒビｊイＪＬ振器／１５．／１６
内に位Ｆ？ ”ｌるイＡン化領域の外にある。従ってＪ
ｌ板で旋回りるガス況合物（よ基板にぶつがることにＪ
：っＣ１゛ツヂングを生じざぜるようないがなるイΔン
や電子を含んでいない。このタイプの装置の他の重要な
特徴にＪ、れば、キャビディ共振器４５４ｒいし４６に
より冑られる２′つの原子水素供給源は処理されるべき
基板の各側に位置している。このにうな配置は基板に接
触りる原子水素のより 様な分布をもたらｔＪ 。
２は水晶円筒体状に巻かれてＪ３す、約５ ｃｍにねた
っＣ分布覆る。放射ど対流にＪ、ってイの一１イル【３
１索子５３の渇庶上デ？を保証りる。処理されるべき素
子５ご３は二Ｌ： ｒｒビｊイＪＬ振器／１５．／１６
内に位Ｆ？ ”ｌるイＡン化領域の外にある。従ってＪ
ｌ板で旋回りるガス況合物（よ基板にぶつがることにＪ
：っＣ１゛ツヂングを生じざぜるようないがなるイΔン
や電子を含んでいない。このタイプの装置の他の重要な
特徴にＪ、れば、キャビディ共振器４５４ｒいし４６に
より冑られる２′つの原子水素供給源は処理されるべき
基板の各側に位置している。このにうな配置は基板に接
触りる原子水素のより 様な分布をもたらｔＪ 。
この操作の終了時には操作の長さ及び温石に依存した形
状に従った表面及び１４さ中に水、）へ化された月利が
１ｑられる。
状に従った表面及び１４さ中に水、）へ化された月利が
１ｑられる。
次の二、に程は素子の周辺領域の−１−ツブングを含み
、これ（，１この領域Ｃマ］−リックススクリーン制鶴
１１１〜ランジスタを（１み！とりために行ね（ｌる。
、これ（，１この領域Ｃマ］−リックススクリーン制鶴
１１１〜ランジスタを（１み！とりために行ね（ｌる。
−１ツブングは化学的又はプラズマに１Ｊ、・）’（’
ｆｊわれる。。
ｆｊわれる。。
ＭＯ８ｒＬｌ”タイプの１〜ランジスクを形成りるＩ（
めに従来のノーＡトリソグラノｒ方法に土−）（ソース
及びドレインのＡ−ミツクー１ンタクＩ・４形成りるｌ
こめに「１′層を使用りることか１す能Ｃ・ある。土し
クｌ−１］ルミネッレント／ｌ’ｌ宙にＪ、−）（低温
で形成される酸化物（ＳｉＯ２）又１ま窒化物（Ｓｉ
３Ｎ４）は完全な１〜ランジスタを１す能（Ｊりる３、
ソース及びドレイン接触は酸化物又は窒化物の絶縁層を
エツチングし、アルミニウム蒸着形成を行うことににり
製造される。グー１〜］ンタク１〜も同様の方法により
形成される。
めに従来のノーＡトリソグラノｒ方法に土−）（ソース
及びドレインのＡ−ミツクー１ンタクＩ・４形成りるｌ
こめに「１′層を使用りることか１す能Ｃ・ある。土し
クｌ−１］ルミネッレント／ｌ’ｌ宙にＪ、−）（低温
で形成される酸化物（ＳｉＯ２）又１ま窒化物（Ｓｉ
３Ｎ４）は完全な１〜ランジスタを１す能（Ｊりる３、
ソース及びドレイン接触は酸化物又は窒化物の絶縁層を
エツチングし、アルミニウム蒸着形成を行うことににり
製造される。グー１〜］ンタク１〜も同様の方法により
形成される。
第１１図はントリックス制御、特に２つのショットキダ
イＡ−ドを直列対向接続することににり作られる非線形
素子及び行及び列制御ＭＱＳＦＥ王を有Ｊるディスプレ
イスクリーンのｌＣめの基板の部分的断面図である。支
持体３０が軸ΔＡ′の片側において３つのアモルフｊ・
スシリ］ン層３１゜３２．３３により被われていること
し見ることができる。そしてこの層３２は「１４ ドー
プされているか軸ＡΔ′の他の側ではドーグされていな
い多結晶シリニＩン層３ ’Ｉ Ｏと １ にドープさ
れた多結晶９９１１２層３２０を右し−（いる。層３１
０及び３２０を被っている絶縁層は番号７０で参照され
る。二ｉンタク１へ７１．７２．７３はで−れぞれソー
ス、ゲート、トレーインの：Ｉンタク］−である。白金
の：コンタクトスタツド７／１，７５Ｃ；ｔ：ショッ１
−１ダイＡ−ドを得るために層３３上に成長される。点
Ｉ２７６は２つのダイオードが対抗する直列配買で構成
された非線形素子を表ね号１．このＪ、うに二１ンタク
１−スタッド７４．７５は２つのジＬ ｌｆ＋Ｉ′Ｒ３
累了端子を形成Ｊる。
イＡ−ドを直列対向接続することににり作られる非線形
素子及び行及び列制御ＭＱＳＦＥ王を有Ｊるディスプレ
イスクリーンのｌＣめの基板の部分的断面図である。支
持体３０が軸ΔＡ′の片側において３つのアモルフｊ・
スシリ］ン層３１゜３２．３３により被われていること
し見ることができる。そしてこの層３２は「１４ ドー
プされているか軸ＡΔ′の他の側ではドーグされていな
い多結晶シリニＩン層３ ’Ｉ Ｏと １ にドープさ
れた多結晶９９１１２層３２０を右し−（いる。層３１
０及び３２０を被っている絶縁層は番号７０で参照され
る。二ｉンタク１へ７１．７２．７３はで−れぞれソー
ス、ゲート、トレーインの：Ｉンタク］−である。白金
の：コンタクトスタツド７／１，７５Ｃ；ｔ：ショッ１
−１ダイＡ−ドを得るために層３３上に成長される。点
Ｉ２７６は２つのダイオードが対抗する直列配買で構成
された非線形素子を表ね号１．このＪ、うに二１ンタク
１−スタッド７４．７５は２つのジＬ ｌｆ＋Ｉ′Ｒ３
累了端子を形成Ｊる。
第１２図はこの発明に塁づい！、：マトリックス・アク
セス・スクリーンの部分外？ｉ１図Ｃあり、り）１３図
は同じスクリーンを幀ＸＸ′に沿つ（見／、１一平面図
である。
セス・スクリーンの部分外？ｉ１図Ｃあり、り）１３図
は同じスクリーンを幀ＸＸ′に沿つ（見／、１一平面図
である。
第１２図においては、支持層及びこれを被いＪ１線形素
了を集積りるシリ」ン層から形成されたｊ、を板２３０
を見ることがＣ′きる。この図は制御Ｉ・ノンジスタを
イｊりる基板の周辺領域を示しく（まいない、。
了を集積りるシリ」ン層から形成されたｊ、を板２３０
を見ることがＣ′きる。この図は制御Ｉ・ノンジスタを
イｊりる基板の周辺領域を示しく（まいない、。
前に述べｌこＪ：うに二１ンタク１〜スタット７４．７
５は非線形素子の電極を形成りる。第２のＩｉ′Ｉ′ｉ
８１４．１支本１体８０の前面ｔこ１０数ミク１１ンの
Ｖ１弓イｌ （：’ ｂ’／置し、図示８れない成分に
Ｊ、り定義される１１層８１及び８２間のスペースは電
子光学的々Ａｔ１例えばネ、？）イック層をイ１りる８
に品により占めら４しる１、１列えば、層８１は７１〜
リツクスシスｊムのｆｊ接続を支持Ｊる。これらの接続
１よ）９電性があり、透明４本帯８３、例えばスズ−イ
ンジウム酸化物の混合物から作られ１〔ものにより構成
される。非線形素子７６は第１３図に示されるような方
法で配買される。辞い導電１！帯８４にＪ、り構成され
る列接続は同じ列の非線形素子にコンタク１〜スタツド
７４の重なりによっＣアクセスＪることが可能になる。
５は非線形素子の電極を形成りる。第２のＩｉ′Ｉ′ｉ
８１４．１支本１体８０の前面ｔこ１０数ミク１１ンの
Ｖ１弓イｌ （：’ ｂ’／置し、図示８れない成分に
Ｊ、り定義される１１層８１及び８２間のスペースは電
子光学的々Ａｔ１例えばネ、？）イック層をイ１りる８
に品により占めら４しる１、１列えば、層８１は７１〜
リツクスシスｊムのｆｊ接続を支持Ｊる。これらの接続
１よ）９電性があり、透明４本帯８３、例えばスズ−イ
ンジウム酸化物の混合物から作られ１〔ものにより構成
される。非線形素子７６は第１３図に示されるような方
法で配買される。辞い導電１！帯８４にＪ、り構成され
る列接続は同じ列の非線形素子にコンタク１〜スタツド
７４の重なりによっＣアクセスＪることが可能になる。
非線形晃了第２の」ンタク１−スタッド７ Ｅｌは電極
８５と接触している。各々の電極８５は約１１胴２の表
面外形にＪ、り銀像素子を構成Ｊる。行接続８３ ｔ、
Ｌ ’ｌｉ極８極上５；１ば同じ幅Ｃ′あり、後右に而
している。
８５と接触している。各々の電極８５は約１１胴２の表
面外形にＪ、り銀像素子を構成Ｊる。行接続８３ ｔ、
Ｌ ’ｌｉ極８極上５；１ば同じ幅Ｃ′あり、後右に而
している。
基板の周辺部に集積されたＭＯＳ ｌ〜′７ンジスタに
Ｊ、り撮像索子に対し゛（加えられる制９１１電ＩＦは
、第１図に関連して記載され７ｊ Ｊ、うな方法で、〕
１線形素子と液晶の単位レルがｄ：１列に接続された双
（〜回路に対し、連続的に加えられる。＋ｌＪ接続８４
の非１；（に限定された長さのｌＣめに接続８３ど８４
間に起こり得る電子光学的効果は無視される。接続８４
ら絶縁層ぐ被われ１ワる。スクリーンの読みμ廃用にＪ
ζり起こるのｃ層８１は導体８３ど同じＪ：うに透明で
あることが必要である。電極８５−は反射体であり、例
えばアルミニウムにＪ、り作１うれる。各種の導電体８
３．８４及び８５の形成は特に問題を引ぎ起こさない。
Ｊ、り撮像索子に対し゛（加えられる制９１１電ＩＦは
、第１図に関連して記載され７ｊ Ｊ、うな方法で、〕
１線形素子と液晶の単位レルがｄ：１列に接続された双
（〜回路に対し、連続的に加えられる。＋ｌＪ接続８４
の非１；（に限定された長さのｌＣめに接続８３ど８４
間に起こり得る電子光学的効果は無視される。接続８４
ら絶縁層ぐ被われ１ワる。スクリーンの読みμ廃用にＪ
ζり起こるのｃ層８１は導体８３ど同じＪ：うに透明で
あることが必要である。電極８５−は反射体であり、例
えばアルミニウムにＪ、り作１うれる。各種の導電体８
３．８４及び８５の形成は特に問題を引ぎ起こさない。
スクリーンの周辺部のＭＯＳ ｌ〜ランジスタ間の接続
、及び−ｈにｄ３Ｌ〕る行とれつの接続及、び他方にお
（）るスクリーンの外部での回路での接続は従来の接続
り法にｊ、すｉｊＪつれる。
、及び−ｈにｄ３Ｌ〕る行とれつの接続及、び他方にお
（）るスクリーンの外部での回路での接続は従来の接続
り法にｊ、すｉｊＪつれる。
伝送にＪ３いてスクリーンを使用りるためにはノ１線形
索子問に回向りるノｌ上ルノｊ・スラリー１ン１１７１
を化ｑ゛的ｔツチングにより除去り′ることのみが必要
ひある。。
索子問に回向りるノｌ上ルノｊ・スラリー１ン１１７１
を化ｑ゛的ｔツチングにより除去り′ることのみが必要
ひある。。
実／ｌｈ例にＪ３いては能動制御素子に関しく泥像素工
に関）ＩＥりる能動索′ｒｃよ薄膜１〜ランシスタてあ
り青る。それらは１つの周辺部が１結晶されドーピング
され（いない）ｉＵ：ルノフ・スシリ」ン層から形成さ
れｔノる。絶縁層によりＷＭＶＲされるドレイン及０ソ
ースを形成りるため、及びこれがゲートスタッドに続い
て最終的に行われるために、最終的には１〜ランジスタ
はシリニ」ン層十にシ′ルミーウムスタッドを形成して
作られる。
に関）ＩＥりる能動索′ｒｃよ薄膜１〜ランシスタてあ
り青る。それらは１つの周辺部が１結晶されドーピング
され（いない）ｉＵ：ルノフ・スシリ」ン層から形成さ
れｔノる。絶縁層によりＷＭＶＲされるドレイン及０ソ
ースを形成りるため、及びこれがゲートスタッドに続い
て最終的に行われるために、最終的には１〜ランジスタ
はシリニ」ン層十にシ′ルミーウムスタッドを形成して
作られる。
この発明は臨界的な重ね含ぜの問題を生ずることなしに
容易に得られるア七ルノ７スシリコンダイオードに基づ
く集積化されたアドレッシングの利点とマ］・リックス
シリコンの制御に対重る必要な条件を与える多結晶の薄
膜トランジスタに基づく集積化された制御の利点をｖｌ
せ持っている。
容易に得られるア七ルノ７スシリコンダイオードに基づ
く集積化されたアドレッシングの利点とマ］・リックス
シリコンの制御に対重る必要な条件を与える多結晶の薄
膜トランジスタに基づく集積化された制御の利点をｖｌ
せ持っている。
この発明はディスプレイスクリーンのための基板の！Ｊ
Ｉ！Ｉ造方法に限るもので【よない。例えば多結晶シリ
コン素子の境界を形成りるアモルファスシリコン素子を
右りる基板を必要どりる集ｈ１目１１１路を製造覆るこ
とにも用いられる。
Ｉ！Ｉ造方法に限るもので【よない。例えば多結晶シリ
コン素子の境界を形成りるアモルファスシリコン素子を
右りる基板を必要どりる集ｈ１目１１１路を製造覆るこ
とにも用いられる。
第１図はマトリックス・アクセス・ディスプレイ・スク
リーンの銀像素子のｌｌｌｔａ図、第２図及び第３図は
その回路図、第４図はイの動作を説明りるグラノ、第５
図（，１シ三］ット−１−ダイオードの１１４成を承り
図、第６図はアモルノｊ・スシリニ１ンをｉｉＪ能なら
しめる装買を示す断面図、第７図及び第８図はシリコン
層を結合重る基板の断面図、第９図は温度勾配炉の構成
を示づ゛断面図、第１０図はボスト水素化装置の構成を
示−り断面図、第１１図【まディスプレイスクリーン用
の基板の構成を示づ一部断面図、第１２図及び第１３図
は７１〜リツクス・アクセス・ディスプレイ・スクリー
ンの（１へ成をｈ、リー図である。 ３・・・中位Ｕル、４・・・非線形素子、１０．３０・
・・受持体、１１，１２，１３，３１，３２．３３・・
・ｊノシルフｊｌスシリニＩン層、６２・・・’１ｉｌ
ｌ 、、 ６６ 、６７ 。 ５２・・・ヒータ、７４．７５・・・−」ンタク１−ス
タッド。 ７Ｇ・・・非線形素子、８０・・・基板、８２・・・電
Ｔ光学的！Ａ斜、８３ 、８ ’Ｉ 、 ８ Ｅ）・・
・導電層、１出願人代理人 猪 股 ？１１１ く ｂ二 Ｕ） Ｏ ＼ −ｍ［＝］［］二］ 第１頁の続き ０発 明 者 ビニール、ランドウア フランス国９１
］Ｓル、ルクレール ：０、パレゾー、アブニュ、デュ、ゼネラ、９２
リーンの銀像素子のｌｌｌｔａ図、第２図及び第３図は
その回路図、第４図はイの動作を説明りるグラノ、第５
図（，１シ三］ット−１−ダイオードの１１４成を承り
図、第６図はアモルノｊ・スシリニ１ンをｉｉＪ能なら
しめる装買を示す断面図、第７図及び第８図はシリコン
層を結合重る基板の断面図、第９図は温度勾配炉の構成
を示づ゛断面図、第１０図はボスト水素化装置の構成を
示−り断面図、第１１図【まディスプレイスクリーン用
の基板の構成を示づ一部断面図、第１２図及び第１３図
は７１〜リツクス・アクセス・ディスプレイ・スクリー
ンの（１へ成をｈ、リー図である。 ３・・・中位Ｕル、４・・・非線形素子、１０．３０・
・・受持体、１１，１２，１３，３１，３２．３３・・
・ｊノシルフｊｌスシリニＩン層、６２・・・’１ｉｌ
ｌ 、、 ６６ 、６７ 。 ５２・・・ヒータ、７４．７５・・・−」ンタク１−ス
タッド。 ７Ｇ・・・非線形素子、８０・・・基板、８２・・・電
Ｔ光学的！Ａ斜、８３ 、８ ’Ｉ 、 ８ Ｅ）・・
・導電層、１出願人代理人 猪 股 ？１１１ く ｂ二 Ｕ） Ｏ ＼ −ｍ［＝］［］二］ 第１頁の続き ０発 明 者 ビニール、ランドウア フランス国９１
］Ｓル、ルクレール ：０、パレゾー、アブニュ、デュ、ゼネラ、９２
Claims (1)
- 【特許請求の範囲】 １、 電子的に制御される装置のための基板の製造方法
であっ−Ｃ，（の基板は＃、ｌＩＪ的なアモルファスシ
リコン素子Ｊ３ Ｊ：び能動的な多結晶シリ］ン素子を
支持する支持板から形成され、かつアモルファスシリ−
ｌンにＪ：り構成される同じ４Ｊ祠から構成されＵ Ｊ
５す、その方法は基Ｈの所定の領域の結晶化が炉の中−
Ｃ行われ、その湿麿勾配が前記結晶化領域のだミ速なゆ
化を許容し、阜Ｈの残りの部分をアモルファスシリコン
状態に保つようＩｅ賞＠峻な形状をしでいることを特徴
とづる基板の製造方法。 ２、特許請求の範囲第１項に記載の方法において、基材
がシランの熱分解によって成長される少なくとも１つの
アモルファスシリ」ン層を含むことを特徴とづ−る方法
。 ３、 特許請求の範囲第１項におい（、結晶化工程が水
素化後処理工程に続い−Ｃ行われることを特徴どＪる方
法。 ４ 、ＩｊＷｒＫｔ’ｊｌｔ１７）ｆｌＵｌｌＦｌ １
ｍ＜：Ｊ−Ｊ３イＣ、基板Ｃ；Ｌ、その基板と透１！
ＩＩ層との間に仲人されＩＣ電子光学的な月利をイｊ？
Ｉるような７１−リツクス・ノ７りしス・ディスプレイ
・スクリーンの構成に使用さｔし、そのスクリーンのｔ
ｉ Ｊ３ Ｊ、び９＋１の交差接続に、Ｊ、り定Ｖ］ら
れる１最（象素子に分解りることかｉｉｆ （Ｉｔ：
（あり、（の１５法は、能動的なア°しルノｉ・スラリ
ー１ン素了４踊（象索了に結合さける。Ｊ、うな二１−
稈を右しく、１３す、〔ｉヒ初的４１多結晶シリ−１ン
素子が接続の制御）１１に使用され、かつ、基板の周辺
部（ご分子ｌｉ Ｌ／ （いることを特徴どりる／ｊ法
。 ５、 スクリーンの１ｌｉ５ｔ！ｉＡ末子に関連した能
動素子と１イスゾレイントリツクスのｉ’ｊ’ ６３
Ｊ、ひ列σ）接続の制御に対する能ｉＩ！ＩＪ累了を右
りる！１を板、おＪ、ひ透明層の間に電子光学的な拐料
層を導入しＩこントリックス・アクセス・ディスプレイ
・スクリーンにＪ３いて、前記基板が特許請求の範囲Ｍ
１項の記載されＩζ方法にしたがって冑られるものであ
る７１−リックス・アクセス・ディスプレ、イ・スクリ
ーン。 ６、 特許請求の範囲第５項に記載のディスプレイスク
リーンにＪ３いて、能ｅ素工が’ＡＩ Ｉｌｕ ｌ−ラ
ンジスタであるスクリーン。 ・・７． 特許請求の範囲第５項においで、撮像素子に
関連Ｊる能１ＦＪｌ素子が、直列対向接続されたショッ
トキダイオードにより構成される非線形素子であり、能
動制御２１Ｉ素子は薄膜トランジスタであるスクリーン
、１ ８、 特許請求の範囲第７項において電子光学的Ｉ料が
、液晶であるスクリーン。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8313788 | 1983-08-26 | ||
| FR8313788A FR2551244B1 (fr) | 1983-08-26 | 1983-08-26 | Procede de fabrication d'un substrat pour dispositif a commande electrique et ecran de visualisation elabore a partir d'un tel substrat |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6070480A true JPS6070480A (ja) | 1985-04-22 |
| JPH0562746B2 JPH0562746B2 (ja) | 1993-09-09 |
Family
ID=9291837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59178179A Granted JPS6070480A (ja) | 1983-08-26 | 1984-08-27 | 電子制御される装置用基板の製造方法およびその基板から作られるデイスプレイスクリ−ン |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US4643527A (ja) |
| JP (1) | JPS6070480A (ja) |
| FR (1) | FR2551244B1 (ja) |
| GB (1) | GB2145560B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6250524B1 (en) | 1999-09-29 | 2001-06-26 | Emhart Inc. | Spare-tire fastening structure |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2579806B1 (fr) * | 1985-03-26 | 1987-05-07 | Morin Francois | Procede de fabrication d'un ecran d'affichage a cristaux liquides et a reseau de diodes |
| US5270252A (en) * | 1988-10-25 | 1993-12-14 | United States Of America As Represented By The Secretary Of The Navy | Method of forming platinum and platinum silicide schottky contacts on beta-silicon carbide |
| US6008078A (en) * | 1990-07-24 | 1999-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US5308779A (en) * | 1991-03-28 | 1994-05-03 | Honeywell Inc. | Method of making high mobility integrated drivers for active matrix displays |
| US6875628B1 (en) * | 1993-05-26 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method of the same |
| JP2975973B2 (ja) * | 1993-08-10 | 1999-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP2814049B2 (ja) | 1993-08-27 | 1998-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| KR100284948B1 (ko) * | 1994-05-31 | 2001-03-15 | 야마자끼 순페이 | 액티브 매트릭스형 액정표시장치 |
| CN1081832C (zh) * | 1995-02-27 | 2002-03-27 | 现代电子产业株式会社 | 制造金属氧化物半导体场效应晶体管的方法 |
| US6423585B1 (en) * | 1997-03-11 | 2002-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Heating treatment device, heating treatment method and fabrication method of semiconductor device |
| JP4095205B2 (ja) * | 1998-06-18 | 2008-06-04 | キヤノン株式会社 | 堆積膜形成方法 |
| US6743700B2 (en) * | 2001-06-01 | 2004-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor film, semiconductor device and method of their production |
| US7199027B2 (en) * | 2001-07-10 | 2007-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen |
| JP5072157B2 (ja) * | 2001-09-27 | 2012-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54152894A (en) * | 1978-05-23 | 1979-12-01 | Seiko Epson Corp | Liquid crystal display unit |
| JPS56165186A (en) * | 1980-05-24 | 1981-12-18 | Matsushita Electric Ind Co Ltd | Matrix display unit |
| JPS5727015A (en) * | 1980-07-25 | 1982-02-13 | Agency Of Ind Science & Technol | Manufacture of silicon thin film |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4103297A (en) * | 1976-12-20 | 1978-07-25 | Hughes Aircraft Company | Light-insensitive matrix addressed liquid crystal display system |
| JPS5713777A (en) * | 1980-06-30 | 1982-01-23 | Shunpei Yamazaki | Semiconductor device and manufacture thereof |
| US4459163A (en) * | 1981-03-11 | 1984-07-10 | Chronar Corporation | Amorphous semiconductor method |
| FR2518788A1 (fr) * | 1981-12-23 | 1983-06-24 | Thomson Csf | Dispositif a resistance dependant de la tension, son procede de fabrication et sa mise en oeuvre dans un ecran de visualisation a commande electrique |
-
1983
- 1983-08-26 FR FR8313788A patent/FR2551244B1/fr not_active Expired
-
1984
- 1984-08-13 GB GB08420531A patent/GB2145560B/en not_active Expired
- 1984-08-20 US US06/642,527 patent/US4643527A/en not_active Ceased
- 1984-08-27 JP JP59178179A patent/JPS6070480A/ja active Granted
-
1989
- 1989-02-16 US US07/311,710 patent/USRE33321E/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54152894A (en) * | 1978-05-23 | 1979-12-01 | Seiko Epson Corp | Liquid crystal display unit |
| JPS56165186A (en) * | 1980-05-24 | 1981-12-18 | Matsushita Electric Ind Co Ltd | Matrix display unit |
| JPS5727015A (en) * | 1980-07-25 | 1982-02-13 | Agency Of Ind Science & Technol | Manufacture of silicon thin film |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6250524B1 (en) | 1999-09-29 | 2001-06-26 | Emhart Inc. | Spare-tire fastening structure |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2145560A (en) | 1985-03-27 |
| FR2551244B1 (fr) | 1985-10-11 |
| US4643527A (en) | 1987-02-17 |
| GB2145560B (en) | 1987-07-08 |
| GB8420531D0 (en) | 1984-09-19 |
| JPH0562746B2 (ja) | 1993-09-09 |
| USRE33321E (en) | 1990-09-04 |
| FR2551244A1 (fr) | 1985-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6070480A (ja) | 電子制御される装置用基板の製造方法およびその基板から作られるデイスプレイスクリ−ン | |
| TW399227B (en) | Method of manufacturing a crystalline semiconductor | |
| JPH1197667A (ja) | 超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子 | |
| US3372063A (en) | Method for manufacturing at least one electrically isolated region of a semiconductive material | |
| JP3432601B2 (ja) | 成膜方法 | |
| JP3320180B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6158879A (ja) | シリコン薄膜結晶の製造方法 | |
| JPH0443642A (ja) | ゲート絶縁膜の形成方法 | |
| JP3510973B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2638868B2 (ja) | 半導体装置の製造方法 | |
| JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS61216331A (ja) | 乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法 | |
| JP2687393B2 (ja) | 半導体装置の製造方法 | |
| JP2821117B2 (ja) | 半導体装置の製造方法 | |
| JP3130660B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2687394B2 (ja) | 半導体装置の製造方法 | |
| JP3018408B2 (ja) | 半導体装置の製造方法 | |
| JPH0616560B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0752714B2 (ja) | 半導体装置の製造方法 | |
| JPH10223911A (ja) | 薄膜半導体装置 | |
| JPS61264720A (ja) | 多結晶シリコンの製造方法 | |
| JPH0330296B2 (ja) | ||
| JP3055555B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPS58106855A (ja) | 半導体装置の製造方法 |