JP2001135824A - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法

Info

Publication number
JP2001135824A
JP2001135824A JP31612999A JP31612999A JP2001135824A JP 2001135824 A JP2001135824 A JP 2001135824A JP 31612999 A JP31612999 A JP 31612999A JP 31612999 A JP31612999 A JP 31612999A JP 2001135824 A JP2001135824 A JP 2001135824A
Authority
JP
Japan
Prior art keywords
film
forming
layer
gate electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31612999A
Other languages
English (en)
Other versions
JP4562835B2 (ja
JP2001135824A5 (ja
Inventor
Mitsunori Sakama
光範 坂間
Noriko Ishimaru
典子 石丸
Takeomi Asami
勇臣 浅見
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP31612999A priority Critical patent/JP4562835B2/ja
Priority to US09/703,593 priority patent/US6521912B1/en
Publication of JP2001135824A publication Critical patent/JP2001135824A/ja
Priority to US10/337,724 priority patent/US6919282B2/en
Priority to US11/181,788 priority patent/US7166899B2/en
Priority to US11/544,593 priority patent/US7372114B2/en
Publication of JP2001135824A5 publication Critical patent/JP2001135824A5/ja
Application granted granted Critical
Publication of JP4562835B2 publication Critical patent/JP4562835B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/105—Materials and properties semiconductor single crystal Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 ＴＦＴに代表される絶縁ゲート型トランジス
タに適したゲート絶縁膜、及びその作製方法を提供し、
そのようなゲート絶縁膜を用いＴＦＴのＶthやＳ値など
の特性の安定性及び信頼性を確保することを目的とす
る。 【解決手段】 上記問題点を解決するために本発明は、
プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、Ｈ2を用いて酸化
窒化シリコン膜を作製し、この膜をＴＦＴのゲート絶縁
膜に適用する。酸化窒化シリコン膜の特性は主にＮ2Ｏ
とＨ2の流量を変化させて制御する。Ｈ2の流量の増加に
より膜中の水素濃度と窒素濃度を上記範囲内において増
加させることができる。また、Ｎ2Ｏの流量の増加によ
り膜中の水素濃度と窒素濃度が減少し酸素濃度を高くす
ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタを
形成するのに必要な絶縁膜材料およびその作製方法に関
する。本発明の好適な利用分野として、画素部と駆動回
路を同一の基板に設けたアクティブマトリクス型の液晶
表示装置やエレクトロルミネッセンス（ＥＬ：Electro
Luminescence）表示装置に代表される電気光学装置、及
びそのような電気光学装置を搭載した電子機器がある。
尚、本明細書において半導体装置とは半導体特性を利用
することで機能しうる装置全般を指し、薄膜トランジス
タを用いて形成されるアクティブマトリクス型の液晶表
示装置に代表される電気光学装置、およびそのような電
気光学装置を部品として搭載した電子機器を範疇とす
る。
【０００２】
【従来の技術】ガラスなどの透光性を有する絶縁基板上
に非晶質半導体膜を形成し、レーザーアニール法や熱ア
ニール法などで結晶化させた結晶質半導体膜を活性層と
する薄膜トランジスタ（以下、ＴＦＴと記す）が開発さ
れている。ＴＦＴを作製するために使用される基板は、
代表的にはバリウムホウケイ酸ガラスやアルミノホウケ
イ酸ガラスなどのガラス基板である。このようなガラス
基板は石英基板と比べ耐熱性は劣るものの市販価格が低
く、また大面積基板を容易に製造できる利点を有してい
る。
【０００３】ゲート電極の配置から見るとＴＦＴの構造
はトップゲート型とボトムゲート型に分類できる。トッ
プゲート型はガラスなどの基板上に活性層を形成し、そ
の上にゲート絶縁膜、ゲート電極の順に形成している。
基板と活性層の間には下地膜を設ける場合が多い。一
方、ボトムゲート型は同様な基板上にまずゲート電極を
設け、その上にゲート絶縁膜、活性層の順に形成してい
る。さらに活性層上には保護絶縁膜或いは層間絶縁膜を
形成している。
【０００４】いずれにしてもＴＦＴのゲート絶縁膜は酸
化シリコン膜、窒化シリコン膜、または酸化窒化シリコ
ン膜などで形成している。このような材料が用いられる
理由は、活性層を形成する非晶質シリコン膜または結晶
質シリコン膜に対して良好な界面を形成するためであ
り、そのためにシリコンを主成分の一つとする絶縁膜で
形成することが適していると理解されているためであ
る。
【０００５】上記ゲート絶縁膜は通常プラズマＣＶＤ法
や減圧ＣＶＤ法で形成している。プラズマＣＶＤ法は原
料ガスをグロー放電分解し、プラズマ化することにより
ラジカル（ここでは化学的活性種を意味する）を形成
し、基板上に堆積させて膜を形成する技術であり、通常
４００℃以下の低温で膜の堆積を可能としている。しか
し、プラズマ中にはイオン種も存在するのでシース領域
における電界によって加速されたイオン種による下地へ
のダメージを上手く抑制する必要がある。一方、減圧Ｃ
ＶＤ法は原料ガスを熱分解して基板上に膜を堆積する方
法であり、プラズマＣＶＤ法のようにイオン種による基
板へのダメージはないものの、堆積速度が原料ガスの供
給量と反応温度で律速されてしまい、都合上ＴＦＴの製
造工程に適用できない場合もある。
【０００６】
【発明が解決しようとする課題】ゲート絶縁膜は界面準
位密度と膜中の欠陥準位密度（バルク欠陥密度）を十分
低減する必要がある。さらに内部応力やその熱処理によ
る変化量も考慮する必要がある。良質なゲート絶縁膜を
形成するためには、膜の堆積過程で界面および膜中に欠
陥を導入しないことや、形成した膜の欠陥準位密度が小
さくなる組成とすることが重要である。そのために分解
効率が高い原料ガスを用いる手段が考えられている。例
えば、ＴＥＯＳ（オルトケイ酸テトラエチル：Tetraeth
yl Orthosilicate、化学式：Si(OC2H5)4）と酸素
（Ｏ2）の混合ガスによりプラズマＣＶＤ法で作製され
た酸化シリコン膜は良質な絶縁膜を形成できる方法の一
つである。この酸化シリコン膜を用いてＭＯＳ構造を作
製し、ＢＴ（バイアス・熱）試験を行うとフラットバン
ド電圧（以下、Ｖfbと略して記す）の変動を実用に耐え
得る程度に低減できることが知られている。
【０００７】しかし、ＴＥＯＳをグロー放電分解する過
程で水分（Ｈ2Ｏ）が生成されやすくこれが容易に膜中
に取り込まれるため、上記のような良質な膜とするため
には成膜後に４００〜６００℃で熱アニールを施す必要
がある。ＴＦＴの製造工程において、このような高温の
アニール工程を組み込むことは、製造コストの増加要因
となり好ましくない。
【０００８】一方、プラズマＣＶＤ法でＳｉＨ4、Ｎ
Ｈ3、Ｎ2などから作製される窒化シリコン膜は緻密で硬
い膜を得ることができるが、欠陥準位密度や内部応力が
大きいので活性層と界面を形成すると歪みを与え、ＴＦ
Ｔの特性に対してしきい値電圧（以下、Ｖthと記す）の
シフトやサブスレッショルド定数（以下、Ｓ値と略して
記す）を大きくする悪影響がある。
【０００９】ＳｉＨ4とＮ2Ｏとの混合ガスを用いたプラ
ズマＣＶＤ法による酸化窒化シリコン膜は、膜中に数〜
数十atomic％の窒素が含有させることにより密度の高い
膜を形成することができる。しかし、作製条件によって
はＳｉ−Ｎ結合による欠陥準位が形成され、ＢＴ試験で
Ｖfbの値が大きく変動してしまう。或いはＢＴ試験で安
定であっても熱安定性に欠け、３００〜５５０℃の熱処
理でＶfbが変動してしまう。このような特性の変動は酸
化窒化シリコン膜の組成の変化に起因するものであると
推測することができる。
【００１０】一方、プラズマＣＶＤ法でＳｉＨ4、Ｎ
2Ｏ、Ｈ2の混合ガスから酸化窒化シリコン膜を作製する
技術が知られている。例えば、「"Structural and opti
cal properties of amorphous silicon oxynitride", J
iun-lin Yeh and Si-ChenLee,Journal of Applied Phys
ics vol.79, No.2, pp656-663,1996」において開示され
ている文献では、プラズマＣＶＤ法で分解温度を２５０
℃とし、水素（Ｈ2）対ＳｉＨ4＋Ｎ2Ｏの混合比を０．
９対１．０で一定として、ＳｉＨ4とＮ2Ｏの混合比をＸ
ｇ＝［Ｎ2Ｏ］／（［ＳｉＨ4］＋［Ｎ2Ｏ］）で表し、
そのＸｇの値を０．０５〜０．９７５まで変化させて作
製された酸化窒化水素化シリコン膜について述べられて
いる。しかしながら、ここで作製された酸化窒化水素化
シリコン膜には、ＨＳｉ−Ｏ3結合やＨ2Ｓｉ−Ｏ2結合
の存在がフーリエ変換赤外分光法（ＦＴ−ＩＲ）により
明瞭にその存在が観測されている。このような結合は熱
的安定性に劣るばかりか、配位数の変動によりその結合
が存在する周辺に欠陥準位密度を形成してしまうことが
推測される。そのような場合、酸化窒化シリコン膜であ
っても、その組成或いは不純物元素までを含めた成分ま
で詳細に吟味しないと、容易にはＴＦＴの特性に重大な
影響を与えるゲート絶縁膜に使用することはできない。
【００１１】本発明は上記問題点を解決するための技術
であり、ＴＦＴに代表される絶縁ゲート型トランジスタ
に適したゲート絶縁膜、及びその作製方法を提供するこ
とを目的とする。また、本発明はそのようなゲート絶縁
膜を用いＴＦＴのＶthやＳ値などの特性の安定性及び信
頼性を確保することを目的とする。
【００１２】
【課題を解決するための手段】上記問題点を解決するた
めに本発明は、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、Ｈ
2を用いて酸化窒化シリコン膜を作製し、この膜をＴＦ
Ｔのゲート絶縁膜に適用する。作製される酸化窒化シリ
コン膜の特性は、主にＮ2ＯとＨ2の流量を変化させて制
御する。Ｈ2の流量の増加により膜中の水素濃度と窒素
濃度を上記範囲内において増加させることができる。ま
た、Ｎ2Ｏの流量の増加により膜中の水素濃度と窒素濃
度が減少し酸素濃度を高くすることができる。一方、Ｈ
2とＮ2Ｏのガス流量比のみを変化させてもシリコンの濃
度は殆ど変化しない。
【００１３】具体的には、ＳｉＨ4、Ｎ2Ｏ、Ｈ2の流量
比がＸh＝０．５〜５（Ｘh＝Ｈ2／ＳｉＨ4＋Ｎ2Ｏ）、
Ｘg＝０．９４〜０．９７（Ｘg＝Ｎ2Ｏ／ＳｉＨ4＋Ｎ2
Ｏ）の範囲で形成する酸化窒化シリコン膜と、Ｘh＝０
（Ｘh＝Ｈ2／ＳｉＨ4＋Ｎ2Ｏ）、Ｘg＝０．９７〜０．
９９（Ｘg＝Ｎ2Ｏ／ＳｉＨ4＋Ｎ2Ｏ）の範囲で形成する
酸化窒化シリコン膜とを形成し、それらの酸化窒化シリ
コン膜を使い分ける。
【００１４】プラズマＣＶＤ法で酸化窒化シリコン膜を
作製する時に、ＳｉＨ4とＮ2Ｏの混合ガスにＨ2を添加
することで、ＳｉＨ4から分解して生成されたラジカル
が気相中（反応空間中）でポリマー化をするのを防ぎ、
パーティクルの生成を無くすことができる。また、膜の
成長表面において、水素ラジカルによる表面吸着水素の
引き抜き反応により過剰な水素が膜中へ取り込まれるの
を防止することができる。このような作用は膜堆積時の
基板温度と密接な相関があり、基板温度を３００〜４５
０℃、好ましくは４００℃にすることによりその作用を
得ることができる。その結果、欠陥密度の少ない緻密な
膜を形成することを可能とし、膜中に含まれる微量の水
素は格子歪みを緩和する作用として有効に働く。水素を
分解して水素ラジカルの発生密度を高めるには、グロー
放電を発生させるための高周波電源周波数１３．５６〜
１２０MHz、好ましくは２７〜６０MHzの範囲とし、放電
電力密度０．１〜１W/cm2とする。
【００１５】上記の作製条件を採用することにより、本
発明に適用される酸化窒化シリコン膜の組成は、窒素濃
度が０．５atomic％以上１０atomic％未満、水素濃度が
０．５atomic％以上５atomic％未満、酸素濃度が５０at
omic％以上７０atomic％未満となるようにする。
【００１６】本発明の特徴は、酸化窒化シリコン膜でＴ
ＦＴのゲート絶縁膜を形成する場合において、少なくと
も、ゲート絶縁膜の活性層側とゲート電極側とでその組
成を異ならせ、相対的に前者の方が膜中窒素濃度及び水
素濃度が高く酸素濃度が低くなるようにする。
【００１７】例えば、ゲート絶縁膜の活性層と接する第
1層目を窒素濃度７〜１０atomic％、水素濃度が２〜３a
tomic％、酸素濃度が５２〜５５atomic％の酸化窒化シ
リコン膜で形成し、ゲート電極に接する第2層目を窒素
濃度１〜２atomic％、水素濃度０．５〜２atomic％、酸
素濃度が６２〜６５atomic％の酸化窒化シリコン膜で形
成し、階段状の濃度勾配を設ける。或いは、上記のよう
に第1層目と第2層目との明確な区別を無くし、組成を連
続的に変化させても良い。
【００１８】このような構成のゲート絶縁膜は、トップ
ゲート型のＴＦＴであってもボトムゲート型（或いは逆
スタガ型）のＴＦＴであっても適用することができる。
【００１９】本発明の酸化窒化シリコン膜はプラズマＣ
ＶＤ法でＳｉＨ4、Ｎ2Ｏ、Ｈ2を原料ガスとして作製さ
れるものである。ここでは、その酸化窒化シリコン膜を
用いてＭＯＳ構造の試料を作製したときに得られる容量
―電圧特性（以下、Ｃ−Ｖ特性と略して記す）を示す。
【００２０】酸化窒化シリコン膜の作製にはプラズマ装
置の構成は容量結合型の平行平板方式のものを用いる。
その他にも誘導結合型の方式や電子サイクロトロン共鳴
など磁場のエネルギーを援用したプラズマＣＶＤ装置を
用いても良い。酸化窒化シリコン膜はＳｉＨ4、Ｎ2Ｏガ
スを用い、さらにＨ2を添加して組成を変化させること
ができる。プラズマ形成時の圧力は１０〜１３３Pa（好
ましくは２０〜４０Pa）、高周波電力密度０．２〜１W/
cm2（好ましくは０．３〜０．５W/cm2）、基板温度２０
０〜４５０℃（好ましくは３００〜４００℃）、高周波
電源の発振周波数は１０〜１２０MHz（好ましくは２７
〜６０MHz）で形成する。
【００２１】表１には3種類の作製条件が記載されてい
る。条件＃２１０はＳｉＨ4とＮ2Ｏから作製する酸化窒
化シリコン膜の作製条件である。一方、＃２１１と＃２
１２はＳｉＨ4とＮ2ＯにＨ2を添加したときの作製条件
であり、添加するＨ2流量を変化させたものである。本
明細書ではＳｉＨ4とＮ2Ｏから作製する酸化窒化シリコ
ン膜を酸化窒化シリコン膜（Ａ）と表記し、ＳｉＨ4と
Ｎ2ＯにＨ2から作製する酸化窒化シリコン膜を酸化窒化
シリコン膜（Ｂ）と表記する。酸化窒化シリコン膜
（Ａ）はＳｉＨ4、Ｎ2Ｏ、Ｈ2の流量比がＸh＝０（Ｘh
＝Ｈ2／ＳｉＨ4＋Ｎ2Ｏ）、Ｘg＝０．９７〜０．９９
（Ｘg＝Ｎ2Ｏ／ＳｉＨ4＋Ｎ2Ｏ）の範囲で形成し、酸化
窒化シリコン膜（Ｂ）はＳｉＨ4、Ｎ2Ｏ、Ｈ2の流量比
がＸh＝０．５〜５（Ｘh＝Ｈ2／ＳｉＨ4＋Ｎ2Ｏ）、Ｘg
＝０．９４〜０．９７（Ｘg＝Ｎ2Ｏ／ＳｉＨ4＋Ｎ2Ｏ）
の範囲で形成する。
【００２２】また、表１には酸化窒化シリコン膜の成膜
前に実施する前処理条件について記載されている。この
前処理は必須なものではないが、酸化窒化シリコン膜特
性の再現性やＴＦＴに応用した場合におけるその特性の
再現性を高めるために有用である。
【００２３】
【表１】
【００２４】表1を参照すると前処理条件は水素を２０
０SCCM導入し、圧力２０Pa、高周波電力０．２W/cm2で
プラズマを生成して2分間処理する。また、水素を１０
０SCCMと酸素を１００SCCM導入して同様にプラズマを生
成して処理しても良い。また、表には記載しないがＮ2
Ｏと水素を導入して圧力１０〜７０Pa、高周波電力密度
０．１〜０．５W/cm2で数分間処理しても良い。このよ
うな前処理のとき基板温度は３００〜４５０℃、好まし
くは４００℃とすれば良い。前処理の効果は基板上の被
堆積表面をクリーニングする作用や、被堆積表面に水素
を吸着させ一時的に不活性化させることで、その後堆積
される酸化窒化水素化シリコン膜の界面特性を安定化さ
せる作用がある。また、酸素やＮ2Ｏを同時に導入する
ことにより被堆積表面の最表面およびその近傍を酸化さ
せ、界面準位密度を低減させるなどの好ましい作用があ
る。
【００２５】具体的には、酸化窒化水素化シリコン膜
（Ｂ）の成膜条件は、＃２１１の条件でＳｉＨ4を５SCC
M、Ｎ2Ｏを１２０SCCM、水素を５００SCCM、反応圧力２
０Pa、高周波電力密度０．４W/cm2とし、基板温度４０
０℃で作製した。高周波電源周波数は１０〜１２０MH
z、好ましくは２７〜６０MHzが適用され得るが、ここで
は６０MHzとした。また、＃２１２の条件では、＃２１
１の条件に対して水素の流量を１２５SCCMとして作製し
た。それぞれのガスの流量は、その絶対値を限定するも
のではなく流量比に意味を持っている。Ｘｈ＝［Ｈ2］
／（［ＳｉＨ4］＋［Ｎ2Ｏ］）とすると、Ｘｈは０．１
〜７の範囲とすれば良い。また、前述のように、Ｘｇ＝
［Ｎ2Ｏ］／（［ＳｉＨ4］＋［Ｎ2Ｏ］）とすると、Ｘ
ｇは０．９０〜０．９９６の範囲とすれば良い。また、
酸化窒化シリコン膜（Ａ）の成膜条件は＃２１０の条件
である。
【００２６】このような条件で作製した酸化窒化シリコ
ン膜の代表的な特性を表２に示す。表２には、ラザフォ
ード・バックスキャッタリング・スペクトロメトリー
（Rutherford Backscattering Spectrometry：以下、Ｒ
ＢＳと省略して記す。使用装置システム；３Ｓ−Ｒ１
０、加速器；ＮＥＣ３ＳＤＨ pelletron エンドステ
ーション；ＣＥ＆Ａ ＲＢＳ−４００）から求めた水素
（Ｈ）、窒素（Ｎ）、酸素（Ｏ）、シリコン（Ｓｉ）の
組成と密度、及び内部応力（測定器：Ionic System社製
のModel-30114）の初期値と熱アニールによる内部応力
の値を示す。内部応力の表記で（＋）の記号は引張り応
力（膜を内側にして変形する応力）を表し、（―）の記
号は圧縮応力（膜を外側にして変形する応力）を表す。
【００２７】
【表２】
【００２８】表２の結果では、成膜時にＨ2を添加する
ことで膜中に含まれる水素の濃度が増加している。これ
に伴い酸素や窒素の含有量も変化している。酸化窒化シ
リコン膜（Ａ）ではＳｉに対するＯの比が１．９（許容
範囲として１．７〜２）であり、Ｓｉに対するＮの比が
０．０４（許容範囲として０．０２〜０．０６）であ
る。これに対し酸化窒化シリコン膜（Ｂ）の組成は、成
膜時に添加するＨ2の流量で変化するものの、Ｓｉに対
するＯの比が１．６（許容範囲として１．４〜１．８）
程度であり、Ｓｉに対するＮの比が０．１４〜０．１８
（許容範囲として０．０５〜０．５）であり、Ｓｉに対
してＯの割合が低下し、窒素の割合が増加している。
【００２９】窒素含有量の増加は膜の密度の増加と対応
しており、酸化窒化シリコン膜（Ａ）の６．５atoms/cm
3から、酸化窒化シリコン膜（Ｂ）では７．１atoms/cm3
に増加し緻密化している。このような密度の変化はフッ
化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ
化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液
（ステラケミファ社製、商品名ＬＡＬ５００）の２０℃
におけるエッチング速度で比較すると、表１に記載した
ように酸化窒化シリコン膜（Ａ）で１２０nm/minである
のに対し、酸化窒化シリコン膜（Ｂ）では６３〜１０５
nm/minとなっており、膜が緻密化していることと対応し
ている。
【００３０】さらに、内部応力で比較すると、酸化窒化
シリコン膜（Ａ）は−４．２６×１０8Paの圧縮応力で
あるものが熱処理（５００℃、１時間＋５５０℃、４時
間：結晶化の工程における処理条件と同等なもの）でが
−７．２９×１０6Paに大きく変化する。一方、酸化窒
化シリコン膜（Ｂ）は２．３１×１０8Paの引張り応力
であり熱処理を施しても殆ど変化しない。熱処理により
内部応力が変化する現象は膜の構造変化や組成変化と関
連付けて考慮することができ、酸化窒化シリコン膜
（Ａ）の熱的安定性が劣ることを示している。
【００３１】表１の条件を基にして作製した酸化窒化シ
リコン膜の特性を、ＭＯＳ構造の試料を作製してＣ−Ｖ
（容量対電圧）特性とそのＢＴ（バイアス・熱）試験に
よるＶfbの変動について調べた。Ｃ−Ｖ特性においては
Ｖfbが０ＶとなりＢＴ試験においてもその変動がないこ
とが最も望ましく、この値が０Ｖからずれることは界面
や絶縁膜中に欠陥準位密度が多いことを意味する。試料
は単結晶シリコン基板（CZ−N型、＜１００＞、抵抗率
３〜７Ωｃｍ）の上に表１に示す条件で酸化窒化シリコ
ン膜を１００〜１５０nmの厚さに形成した。電極はアル
ミニウム（Ａｌ）をスパッタ法で４００nmの厚さに形成
し、電極面積は７８．５ｍｍ2とした。また、単結晶シ
リコン基板の裏面にも同じ厚さでＡｌ電極を形成し、水
素雰囲気中において３５０℃で３０分熱処理を施しシン
タリングを行った。ＢＴ試験は酸化窒化シリコン膜上の
電極に±１．７ＭＶの電圧を印加して、１５０℃で1時
間放置した。本明細書では便宜上、負の電圧を印加する
場合をーＢＴ試験、正の電圧を印加した場合を＋ＢＴ試
験と表す。
【００３２】最初に酸化窒化シリコン膜（Ａ）と（Ｂ）
のそれぞれのＣ−Ｖ特性を評価した。試料は、上記単結
晶シリコン基板上に１３０nmの酸化窒化シリコン膜
（Ａ）または（Ｂ）を表１の作製条件で成膜したもので
ある。測定は試料作製後の初期値と、―ＢＴ試験及び＋
ＢＴ試験後と、その後さらに熱処理（５００℃１時間＋
５５０℃４時間）を加えた後のＣ−Ｖ特性を測定した。
表３はその結果であり、Ｖfbの値について示す。尚、表
３に記載した試料の作製条件は表１に対応したものであ
る。Ｃ−Ｖ特性の測定には横川ヒューレット・パッカー
ド社製のＹＨＰ−４１９２Ａを用いた。
【００３３】
【表３】
【００３４】試料＃２１０は酸化窒化シリコン膜（Ａ）
であり、Ｖfbの初期値は−１．６Vであるのに対しＢＴ
試験により−３．３Ｖまで変動している。しかし上記条
件の熱処理では殆ど変化していない。試料＃２１１、＃
２１２のＶfbはＢＴ試験では殆ど変化しないのに対し、
熱処理でプラス方向に変動している。また、Ｖfbの初期
値を比較すると酸化窒化シリコン膜（Ｂ）である試料＃
２１２が一番０Ｖに近く適している。
【００３５】表３の結果より、Ｖfbの初期値から半導体
との界面の形成には酸化窒化シリコン膜（Ｂ）の＃２１
２が適していると判断できる。この試料の熱処理による
Ｖfbの変化は膜中からの水素放出などが原因と考えら
れ、熱的安定性を考慮すると酸化窒化シリコン膜（Ａ）
が適していると見ることができる。
【００３６】次に、酸化窒化シリコン膜（Ａ）と酸化窒
化シリコン膜（Ｂ）の２層構造とし、半導体表面側から
積層順を変えた試料を作製して評価した。具体的には、
単結晶シリコン基板＼酸化窒化シリコン膜（Ａ）＼酸化
窒化シリコン膜（Ｂ）の構造を有するものをサンプルＡ
と分類し、単結晶シリコン基板＼酸化窒化シリコン膜
（Ｂ）＼酸化窒化シリコン膜（Ａ）としたものをサンプ
ルＢと分類して、それぞれ膜厚を異ならせたサンプルを
作製した。尚、酸化窒化シリコン膜（Ｂ）は＃２１２の
条件を採用した。表４に評価した試料構造とその結果を
示し、図２７は同試料のＶfbの値を示すグラフである。
尚、サンプルＡに付した末番は積層した膜厚の違いを区
別するためであり、サンプルＢも同様である。
【００３７】
【表４】
【００３８】表４と図２７の結果から、Ｖfbの値はサン
プルＡでー０．４〜―０．９Ｖであるのに対し、サンプ
ルＢでは０〜０．３Ｖとなり良好な値を示している。ま
た、ＢＴ試験後（酸化窒化シリコン膜上の電極にー１．
７ＭＶの電圧を印加した後）では、前者が−０．８〜―
１．６Ｖであるのに対し、後者はー０．１〜―０．３Ｖ
であり変動幅が小さく安定性が高いことが示された。
【００３９】このように、表４に示す構造の試料のＣ−
Ｖ特性には明確な差が認められ、Ｖfbの初期値およびＢ
Ｔ試験後の変動値の両者を小さくできる構造があること
を示している。即ち、単結晶シリコン基板上に酸化窒化
シリコン膜（Ｂ）を最初に体積し、その後酸化窒化シリ
コン膜（Ａ）を積層させる構造が良いことを示してい
る。
【００４０】以上のように、酸化窒化シリコン膜の特性
について代表的な例を示した。勿論、本発明に適用し得
る絶縁膜としての酸化窒化シリコン膜は表１〜４及び図
２４で示したものに限定されるものではない。酸化窒化
シリコン膜（Ａ）の組成は、ＴＦＴに代表される半導体
装置に適したゲート絶縁膜として適した絶縁膜の組成
は、窒素濃度１〜２atomic％、水素濃度０．５〜２atom
ic％、酸素濃度６２〜６５atomic％とする。酸化窒化シ
リコン膜（Ａ）の組成は、窒素濃度７〜１０atomic％、
水素濃度２〜３atomic％、酸素濃度５２〜５５atomic％
とする。さらに、酸化窒化シリコン膜（Ａ）の密度は６
×１０22以上７×１０22atoms/cm3未満とし、酸化窒化
シリコン膜（Ｂ）の密度は７×１０22以上８×１０22at
oms/cm3未満とする。上述のフッ化水素アンモニウム
（ＮＨ4ＨＦ2）をとフッ化アンモニウム（ＮＨ4Ｆ）を
含む混合溶液によるエッチング速度は、酸化窒化シリコ
ン膜（Ａ）で１１０〜１３０nm/minとし、酸化窒化シリ
コン膜（Ｂ）で６０〜１１０nm/minとする。
【００４１】
【発明の実施の形態】酸化窒化シリコン膜（Ａ）と酸化
窒化シリコン膜（Ｂ）をＴＦＴのゲート絶縁膜に適用す
る例を示す。図１（Ａ）はトップゲート型のＴＦＴの構
成について示したものである。基板１００１上に下地膜
（または、ブロッキング層ともいう）１００２が形成さ
れ、その上に島状半導体層１００３が形成されている。
島状半導体層は非晶質半導体、結晶質半導体いずれの材
料であっても良い。ゲート絶縁膜１００４は島状半導体
層１００３の上面及び端面に接して形成されている。
【００４２】ゲート絶縁膜１００４は、膜厚方向に対し
て酸化窒化シリコン膜（Ａ）から酸化窒化シリコン膜
（Ａ）から酸化窒化シリコン膜（Ｂ）に連続的または階
段状に組成が変化する構成とする。図１（Ｂ）、（Ｃ）
は酸化窒化シリコン膜の水素と窒素の組成を示すグラフ
である。上記構成の一例として、図１（Ｂ）に示すよう
に酸化窒化シリコン膜（Ｂ）を島状半導体層に接して形
成し、その上に酸化窒化シリコン膜（Ａ）を形成する。
または、図１（Ｃ）に示すように島状半導体層側から酸
化窒化シリコン膜（Ｂ）から酸化窒化シリコン膜（Ａ）
に連続的に組成を変化させても良い。
【００４３】酸化窒化シリコン膜（Ａ）と酸化窒化シリ
コン膜（Ｂ）を積層または連続的に組成を変化させるこ
とで、ＴＦＴの特性を安定化させることができる。具体
的にはＶthのシフトを防ぎ、熱的安定性及びバイアスス
トレスによる変動を防ぐことができる。
【００４４】図２は酸化窒化シリコン膜（Ａ）と（Ｂ）
を形成して、本発明の構成を得るのに適した装置の一例
を示している。図１（Ａ）に示すプラズマＣＶＤ装置
は、ロード／アンロード室９０１、搬送室９０２、成膜
室９０３を備えた装置である。各部屋は仕切弁９０４、
９０５で分離されている。各部屋には真空ポンプなどを
備えた減圧手段９０９ａ〜９０９ｃがそれぞれ接続して
いる。ロード／アンロード室９０１には基板９０７と該
基板を保持するカセット９０６があり、搬送室９０２に
設けた搬送手段９０８により反応室９０３へ移送され
る。反応室９０３にはプラズマ発生手段９０９、基板加
熱手段９１０、ガス供給手段９１１が備えられ、この部
屋でグロー放電プラズマを利用した膜の形成が行われ
る。ガス供給手段９１１はＳｉＨ4、Ｎ2Ｏ、Ｈ2、Ｏ2な
どのガスが流量を制御して供給できるようになってい
る。
【００４５】反応室は１室のみの構成であるが、酸化窒
化シリコン膜（Ａ）と（Ｂ）はＳｉＨ4、Ｎ2Ｏ、Ｈ2の
供給量や、高周波電力、反応圧力の制御できるので同じ
反応室で連続して形成することができる。むしろ、基板
のサイズが大型化した場合には設置する床面積を小さく
することが可能となり省スペース化に寄与する。
【００４６】図２（Ｂ）に示す装置の構成は、ロード室
９２０、アンロード室９２１、共通室９２２があり、共
通室９２２の中に反応室９２３〜９２５が設けられた構
成である。ロード室９２０、アンロード室９２１はそれ
ぞれ基板９３６、９３８とそれを保持するカセット９３
５、９３７が備えられ、仕切弁９２６、９２７で共通室
と分離されている。ロード室９２０から搬送手段９３３
により搬出された基板は反応室９２３〜９２５のいずれ
の部屋にもセットすることが可能である。
【００４７】反応室９２３〜９２５にはプラズマ発生手
段９４０、基板加熱手段９４１、ガス供給手段９３９が
備えられ、この部屋でグロー放電プラズマを利用した膜
の形成が行われる。それぞれの反応室には仕切弁９３０
ａ〜９３２ａ、９３０ｂ〜９３２ｂが設けられ、真空ポ
ンプなどを備えた減圧手段９４２により個別に圧力が制
御できる。従って、成膜条件をそれぞれ個別に制御して
膜の堆積をすることが可能である。または、それぞれの
反応室で同時に、或いは並列して膜を形成することも可
能であり生産性の向上を図ることもできる。
【００４８】酸化窒化シリコン膜（Ａ）と（Ｂ）はＳｉ
Ｈ4、Ｎ2Ｏ、Ｈ2の供給量や、高周波電力、反応圧力の
制御できるので同じ反応室で連続して形成することがで
き、上記膜の２層構造としても良いし、ガスの供給量を
成膜時間と共に変化させて組成を連続的に変化させても
良い。いずれにしても、図２（Ｂ）の装置の構成は生産
性の向上に寄与する。
【００４９】[実施例１]本実施例では、ＣＭＯＳ回路を
形成するのに必要なｎチャネル型ＴＦＴとｐチャネル型
ＴＦＴを同一基板上に作製する方法を図１と図２を用い
て説明する。
【００５０】図３（Ａ）において、基板１０１にはコー
ニング社の#７０５９ガラスや#１７３７ガラス基などに
代表されるバリウムホウケイ酸ガラスやアルミノホウケ
イ酸ガラスなどを用いる。これらのガラス基板には微量
ではあるがナトリウムなどのアルカリ金属元素が含まれ
ている。また、上記ガラス基板は熱処理時の温度により
数ｐｐｍ〜数十ｐｐｍ程度収縮するので、ガラス歪み点
よりも１０〜２０℃程度低い温度であらかじめ熱処理し
ておくと良い。基板１０１のＴＦＴを形成する表面に
は、基板１０１から前記アルカリ金属元素やその他の不
純物の汚染を防ぐために下地膜１０２を形成する。下地
膜１０２は、ＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製する酸化
窒化シリコン膜（Ｃ）１０２ａと、ＳｉＨ4、Ｎ2Ｏから
作製する酸化窒化シリコン膜（Ａ）１０２ｂで形成す
る。酸化窒化シリコン膜（Ｃ）１０２ａは１０〜１００
nm（好ましくは２０〜６０nm）の厚さで形成し、酸化窒
化シリコン膜（Ａ）１０２ｂは１０〜２００nm（好まし
くは２０〜１００nm）の厚さで形成する。
【００５１】これらの膜は平行平板型のプラズマＣＶＤ
法を用いて形成する。１０２ａはＳｉＨ4、Ｎ2Ｏ、ＮＨ
3から作製される絶縁膜であり、この膜を酸化窒化シリ
コン膜（Ｃ）とする。例えば、ＳｉＨ4を１０SCCM、Ｎ
Ｈ3を１００SCCM、Ｎ2Ｏを２０SCCMとして反応室に導入
し、基板温度３２５℃、反応圧力４０Pa、放電電力密度
０．４１W/cm2、放電周波数６０MHzとして形成する。一
方、酸化窒化シリコン膜（Ａ）１０２ｂは、ＳｉＨ4を
５SCCM、Ｎ2Ｏを１２０SCCM、Ｈ2を１２５SCCMとして反
応室に導入し、基板温度４００℃、反応圧力２０Pa、放
電電力密度０．４１W/cm2、放電周波数６０MHzとして形
成する。これらの膜は、基板温度を変化させることで、
反応ガスの切り替えのみで連続して形成することもでき
る。
【００５２】ここで作製した酸化窒化シリコン膜（Ｃ）
１０２ａは、密度が９．２８×１０ 22/cm3であり、フッ
化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ
化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液
（ステラケミファ社製、商品名ＬＡＬ５００）の２０℃
におけるエッチング速度が６３nm/minと遅く、緻密で硬
い膜である。このような膜を下地膜に用いると、この上
に形成する半導体層にガラス基板からのアルカリ金属元
素が拡散するのを防ぐのに有効である。
【００５３】次に、２５〜８０ｎｍ（好ましくは３０〜
６０ｎｍ）の厚さで非晶質構造を有する半導体層１０３
ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法
で形成する。本実施形態では、プラズマＣＶＤ法で非晶
質シリコン膜を５５ｎｍの厚さに形成する。非晶質構造
を有する半導体膜としては、非晶質半導体膜や微結晶半
導体膜があり、非晶質シリコンゲルマニウム膜などの非
晶質構造を有する化合物半導体膜を適用しても良い。ま
た、下地膜１０２と非晶質半導体層１０３ａとは両者を
連続形成しても良い。例えば、前述のように酸化窒化シ
リコン膜（Ｃ）１０２ａと酸化窒化シリコン膜（Ａ）１
０２ｂをプラズマＣＶＤ法で連続して成膜後、反応ガス
をＳｉＨ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4
のみに切り替えれば、一旦大気雰囲気に晒すことなく連
続形成できる。その結果、酸化窒化シリコン膜（Ａ）１
０２ｂの表面の汚染を防ぐことが可能となり、作製する
ＴＦＴの特性バラツキやしきい値電圧の変動を低減させ
ることができる。
【００５４】そして、図３（Ｂ）に示すように非晶質半
導体層１０３ａの結晶化の工程を行う。その方法とし
て、レーザーアニール法や熱アニール法（固相成長
法）、またはラピットサーマルアニール法（ＲＴＡ法）
などを適用すれば良い。ＲＴＡ法では、赤外線ランプ、
ハロゲンランプ、メタルハライドランプ、キセノンラン
プなどを光源に用いる。或いは特開平７−１３０６５２
号公報で開示された技術に従って、触媒元素を用いる結
晶化法で結晶質半導体層１０３ｂを形成することもでき
る。結晶化の工程ではまず、非晶質半導体層が含有する
水素を放出させておくことが肝要であり、４００〜５０
０℃で１時間程度の熱処理を行い含有する水素量を５at
om％以下にしてから結晶化させることが望ましい。
【００５５】結晶化をレーザーアニール法にて行う場合
には、パルス発振型または連続発光型のエキシマレーザ
ーやＹＡＧレーザー、またはアルゴンレーザーをその光
源とする。レーザー光は光学系により集光して利用する
が、例えば線状に加工してレーザーアニールを行う。レ
ーザーアニール条件は実施者が適宣選択するものである
が、その一例としてレーザーパルス発振周波数３０Ｈｚ
とし、レーザーエネルギー密度を１００〜５００mJ/cm2
(代表的には３００〜４００mJ/cm2)とする。そして線状
ビームを基板全面に渡って照射し、この時の線状ビーム
の重ね合わせ率（オーバーラップ率）を８０〜９８％と
して行う。このようにして結晶質半導体層を形成するこ
とができる。
【００５６】熱アニール法による場合にはファーネスア
ニール炉を用い、窒素雰囲気中で６００〜６６０℃程度
の温度でアニールを行う。いずれにしても非晶質半導体
層を結晶化させると原子の再配列が起こり緻密化するの
で、作製される結晶質半導体層の厚さは当初の非晶質半
導体層の厚さ（本実施例では５５ｎｍ）よりも１〜１５
％程度減少する。
【００５７】こうして、結晶質半導体層１０３ｂを形成
したら、所定のレジストマスクを形成し、ライエッチン
グによって結晶質半導体層を島状に分割して島状半導体
層１０４、１０５を形成する。半導体層のドライエッチ
ングにはＣＦ4とＯ2の混合ガスを用いる。
【００５８】その後、プラズマＣＶＤ法や減圧ＣＶＤ
法、またはスパッタ法により５０〜１００ｎｍの厚さの
酸化シリコン膜によるマスク層１０６を形成する。例え
ば、プラズマＣＶＤ法による場合ＴＥＯＳとＯ2とを混
合し、反応圧力４０Pa、基板温度３００〜４００℃と
し、高周波（１３．５６MHz）電力密度０．５〜０．８W
/cm2で放電させ、１００〜１５０nm代表的には１３０nm
の厚さに形成する。
【００５９】そして、図３（Ｄ）に示すように、ｎチャ
ネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付
与する不純物元素を島状半導体層１０５に選択的にドー
ピングする工程を行う。半導体に対してｎ型を付与する
不純物元素には、リン（Ｐ）、砒素（Ａｓ）、アンチモ
ン（Ｓｂ）など周期律表第１５族の元素が知られてい
る。フォトレジストマスク１０８を形成し、ここではリ
ン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用い
たイオンドープ法を適用する。形成される不純物領域１
０９におけるリン（Ｐ）濃度は２×１０16〜５×１０19
atoms／cm3の範囲とする。本明細書中では、不純物領域
１０９に含まれるｎ型を付与する不純物元素の濃度を
（ｎ-）と表す。
【００６０】次に、マスク層１０６を純水で希釈したフ
ッ酸などのエッチング液により除去する。そして、島状
半導体層１０５にドーピングした不純物元素を活性化さ
せる工程を行う。活性化は窒素雰囲気中で５００〜６０
０℃で１〜４時間の熱アニールや、レーザーアニールな
どの方法により行うことができる。また、両方の方法を
併用して行っても良い。本実施例では、レーザー活性化
の方法を用い、ＫｒＦエキシマレーザー光（波長２４８
ｎｍ）を用い、線状ビームを形成して、発振周波数５〜
５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2
として線状ビームのオーバーラップ割合を８０〜９８％
として走査して、島状半導体層が形成された基板全面を
処理する。尚、レーザー光の照射条件には何ら限定され
る事項はなく、実施者が適宣決定すれば良い。
【００６１】そして、図３（Ｅ）に示すようにゲート絶
縁膜１１０を形成する。ＴＦＴのＶth変動を防ぎ、バイ
アスストレスおよび熱に対する安定性を高めるために、
表４または図２７の結果を参酌して、表１に記載された
作製条件を基に、島状半導体層側との界面を酸化窒化シ
リコン膜（Ｂ）で形成し、その組成から酸化窒化シリコ
ン膜（Ａ）の組成へ連続的に組成が変化するようにＳｉ
Ｈ4、Ｎ2Ｏ、Ｈ2のガス流量をマスフローコントローラ
ーで制御する。図３（Ｅ）では組成が丁度中間の値を示
すところを点線で示す。その部分は膜厚の中央部であっ
ても良いし、半導体層寄り或いはゲート電極寄りであっ
ても良い。具体的には、最初ＳｉＨ4を５SCCM、Ｎ2Ｏを
１２０SCCM、Ｈ2を１２５SCCM流し、Ｘｈ＝１でＸｇ＝
０．９６とし、２０Paに圧力を制御して２７MHzで０．
４mW/cm2の高周波電力を投入して成膜を開始し、その後
成膜速度を考慮して随時Ｎ2Ｏ流量を成膜終了時に５０
０SCCMとなるように増加させ、Ｈ2流量を０SCCMとし
て、Ｘｈ＝０でＸｇ＝０．９９となるように減少させる
制御を行う。ＳｉＨ4の流量は５SCCMから４SCCMへの制
御なので、図３（Ｅ）で示す点線のところで切り替え
た。このようにして１２０nmの厚さでゲート絶縁膜を形
成した。勿論、ゲート絶縁膜の厚さはこれに限定される
ものではなく、５０〜２００nm（好ましくは、８０〜１
５０nm）の厚さで形成し、前述のように酸化窒化シリコ
ン膜（Ａ）と（Ｂ）を積層する構造としても良い。尚、
ここで示す成膜条件は一例であり、表２で示した組成が
得られるならば成膜条件に何ら限定される事項はない。
【００６２】ゲート絶縁膜の成膜前に行うプラズマクリ
ーニング処理は効果的である。また、プラズマクリーニ
ング処理は、水素を２００SCCM導入し、圧力２０Pa、高
周波電力０．２W/cm2でプラズマを生成して2分間処理す
る。或いは、Ｈ2を１００SCCMと酸素を１００SCCM導入
して、圧力４０Paで同様にプラズマ処理しても良い。基
板温度は３００〜４５０℃、好ましくは４００℃とす
る。この段階で、島状半導体層１０４、１０５ｂの表面
をプラズマクリーニング処理することで、吸着している
ボロンやリン、その他の有機物などの汚染物質を取り除
くことができる。
【００６３】次に、ゲート絶縁膜１１０上にゲート電極
を形成するために導電層を成膜する。この導電層は単層
で形成しても良いが、必要に応じて二層あるいは三層と
いった積層構造とすることもできる。本実施例では、導
電性の窒化物金属膜から成る導電層（Ａ）１１１と金属
膜から成る導電層（Ｂ）１１２とを積層させる構造とす
る。導電層（Ｂ）１１２はタンタル（Ｔａ）、チタン
（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）か
ら選ばれた元素、または前記元素を主成分とする合金
か、前記元素を組み合わせた合金膜（代表的にはＭｏ−
Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電
層（Ａ）１１１は窒化タンタル（ＴａＮ）、窒化タング
ステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブ
デン（ＭｏＮ）などで形成する。また、導電層（Ａ）１
１１はタングステンシリサイド、チタンシリサイド、モ
リブデンシリサイドを適用しても良い。導電層（Ｂ）１
１２は低抵抗化を図るために含有する不純物濃度を低減
させると良く、特に酸素濃度に関しては３０ｐｐｍ以下
とすると良かった。例えば、タングステン（Ｗ）は酸素
濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の
比抵抗値を実現することができる。
【００６４】導電層（Ａ）１１１は１０〜５０ｎｍ（好
ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１１２は
２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）
とすれば良い。本実施例では、導電層（Ａ）１１１に３
０ｎｍの厚さのＴａＮ膜を、導電層（Ｂ）１１２には３
５０ｎｍのＴａ膜を用い、いずれもスパッタ法で形成す
る。ＴａＮ膜はＴａをターゲットとしてスパッタガスに
Ａｒと窒素との混合ガスを用いて成膜する。Ｔａはスパ
ッタガスにＡｒを用いる。また、これらのスパッタガス
中に適量のＸｅやＫｒを加えておくと、膜の内部応力を
緩和して膜の剥離を防止することができる。α相のＴａ
膜の抵抗率は２０μΩcm程度でありゲート電極に使用す
るのに適しているが、β相のＴａ膜の抵抗率は１８０μ
Ωcm程度でありゲート電極とすすには不向きである。Ｔ
ａＮ膜はα相に近い結晶構造を持つので、この上にＴａ
膜を形成すればα相のＴａ膜が容易に得ることができ
る。尚、図示しないが、導電層（Ａ）１１１の下に２〜
２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン
膜を形成しておくことは有効である。これにより、その
上に形成される導電膜の密着性向上と酸化防止を図ると
同時に、導電層（Ａ）または導電層（Ｂ）が微量に含有
するアルカリ金属元素がゲート絶縁膜１１０に拡散する
のを防ぐことができる。いずれにしても、導電層（Ｂ）
は抵抗率を１０〜５００μΩcmの範囲ですることが好ま
しい。
【００６５】次に、図３（Ｆ）に示すようにフォトレジ
ストマスク１１３を形成し、導電層（Ａ）１１１と導電
層（Ｂ）１１２とを一括でエッチングしてゲート電極１
１４、１１５を形成する。ＴａやＷなどの耐熱性導電性
材料を高速でかつ精度良くエッチングして、さらに端部
をテーパー形状とするためには、高密度プラズマを用い
たドライエッチング法が適している。高密度プラズマを
得る手法にはマイクロ波や誘導結合プラズマ（Inductiv
ely Coupled Plasma：ＩＣＰ）を用いたエッチング装置
がある。特に、ＩＣＰエッチング装置はプラズマの制御
が容易であり、処理基板の大面積化にも対応できる。ド
ライエッチング法によりＣＦ4とＯ2の混合ガス、または
ＣＦ4とＣｌ2を用いて１〜２０Paの反応圧力で行う。
【００６６】ゲート電極１１４、１１５は、導電層
（Ａ）から成る１１４ａ、１１５ａと、導電層（Ｂ）か
ら成る１１４ｂ、１１５ｂとが一体として形成されてい
る。この時、ｎチャネル型ＴＦＴのゲート電極１１５は
不純物領域１０９の一部と、ゲート絶縁膜１１０を介し
て重なるように形成する。また、ゲート電極は導電層
（Ｂ）のみで形成することも可能である。
【００６７】次に、図４（Ａ）に示すように、レジスト
マスク１１６を形成し、ｎ型を付与する不純物元素を島
状半導体層１０４、１０５にドーピングする。ｎ型を付
与する不純物元素は同様にリン（Ｐ）を用い、イオンド
ープ法などイオン化した不純物元素を電界で加速して注
入する方法で１×１０20〜１×１０21atoms／cm3の濃度
に添加する。このようにして、不純物領域１１７、１１
８を形成する。
【００６８】次いで、図４（Ｂ）に示すように、レジス
トマスク１１９を形成し、ｐチャネル型ＴＦＴのソース
領域およびドレイン領域とする不純物領域１２０を形成
する。ここでは、ゲート電極１１４をマスクとしてｐ型
を付与する不純物元素を添加し、自己整合的に不純物領
域を形成する。不純物領域１２０はジボラン（Ｂ2Ｈ6）
を用い、前述のリン（Ｐ）のドーピングと同じ方法で行
う。そして不純物領域１２０のボロン（Ｂ）濃度は３×
１０20〜３×１０21atoms／cm3となるようにする。本明
細書中では、ここで形成された不純物領域１２０に含ま
れるｐ型を付与する不純物元素の濃度を（ｐ+）と表
す。不純物領域１２０の一部には既にリン（Ｐ）が添加
さているが、この濃度と比較して不純物領域１２０に添
加されるボロン（Ｂ）濃度はその１．５〜３倍程度なの
でｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を
与えることはない。
【００６９】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する工程を熱
アニール法で行う。この工程はファーネスアニール炉を
用いれば良い。その他に、レーザーアニール法、または
ラピッドサーマルアニール法（ＲＴＡ法）で行うことが
できる。アニール処理は酸素濃度が１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７０
０℃、代表的には５００〜６００℃で行うものであり、
本実施例では５５０℃で４時間の熱処理を行った。ま
た、アニール処理の前に、５０〜２００nmの厚さの保護
絶縁層１２１を酸化窒化シリコン膜や酸化シリコン膜な
どで形成することで、ゲート電極形成材料の酸化を防止
することができる。
【００７０】活性化の工程の後、さらに、３〜１００％
の水素を含む雰囲気中で、３００〜５００℃で１〜１２
時間の熱処理を行い、島状半導体層を水素化する工程を
行う。この工程は熱的に励起された水素により半導体層
のダングリングボンドを終端する工程である。水素化の
他の手段として、プラズマ水素化（プラズマにより励起
された水素を用いる）を行っても良い。
【００７１】その後、保護絶縁層上に酸化窒化シリコン
膜（Ｂ）を成膜して層間絶縁層１２２を形成する。本実
施例では酸化窒化シリコン膜（Ｂ）をＳｉＨ4を５SCC
M、Ｎ2Ｏを１２０SCCM、Ｈ2を５００SCCM導入して反応
圧力４０Pa、基板温度４００℃とし、放電電力密度を
０．４W/cm2として、５００〜１５００nm（好ましくは
６００〜８００nm）の厚さで形成する。
【００７２】そして、層間絶縁層１２２および保護絶縁
層１２１にソース領域またはドレイン領域に達するコン
タクトホールを形成し、ソース線１２３、１２６と、ド
レイン線１２４、１２５を形成する。図示していない
が、本実施例ではこの配線を、Ｔｉ膜を１００ｎｍ、Ｔ
ｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍ
をスパッタ法で連続して形成した３層構造の積層膜とし
て形成する。
【００７３】次に、パッシベーション膜１２７として、
窒化シリコン膜または酸化窒化シリコン膜を５０〜５０
０ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成
する。この状態で水素化処理を行うとＴＦＴの特性向上
に対して好ましい結果が得られる。例えば、３〜１００
％の水素を含む雰囲気中で、３００〜５００℃で１〜１
２時間の熱処理を行うと良い。パッシベーション膜１７
５を緻密な窒化シリコン膜で形成し、このような温度で
熱処理を行うと、層間絶縁層１２２を形成する酸化窒化
水素化シリコン膜の含有水素が放出され、上層側は緻密
な窒化シリコン膜でキャップされることになり水素の拡
散が阻止されるので、放出される水素は下層側に優先的
に拡散し、島状半導体層１０４、１０５の水素化を酸化
窒化水素化シリコン膜から放出される水素で行うことが
できる。同様に、下地膜に用いた酸化窒化水素化シリコ
ン膜からも水素が放出されるので、島状半導体層１０
４、１０５は上層側および下層側の両側より水素化され
る。また、この水素化処理はプラズマ水素化法を用いて
も同様の効果が得ることができる。
【００７４】こうして基板１０１上に、ｎチャネル型Ｔ
ＦＴ１３４とｐチャネル型ＴＦＴ１３３とを完成させる
ことができる。ｐチャネル型ＴＦＴ１３３には、島状半
導体層１０４にチャネル形成領域１２８、ソース領域１
２９、ドレイン領域１３０を有している。ｎチャネル型
ＴＦＴ１３４には、島状半導体層１０５にチャネル形成
領域１３１、ゲート電極１１５とオーバーラップするＬ
ＤＤ領域１３２（以降、このようなＬＤＤ領域をＬovと
記す）、ソース領域１３３、ドレイン領域１３４を有し
ている。ゲート電極１１５とオーバーラップするＬＤＤ
領域はドレイン側のみに設けホットキャリア効果による
ＴＦＴの劣化を防ぐ構造とする。このＬov領域のチャネ
ル長方向の長さは、チャネル長３〜８μmに対して、
０．５〜３．０μm（好ましくは１．０〜１．５μm）と
した。図４ではそれぞれのＴＦＴをシングルゲート構造
としたが、ダブルゲート構造でも良いし、複数のゲート
電極を設けたマルチゲート構造としても差し支えない。
このようにして作製されたＴＦＴにおいて、ｎチャネル
型ＴＦＴでＳ値を０．１０〜０．３０V/dec、Ｖｔｈを
０．５〜２．５Ｖの範囲に、ｐチャネル型ＴＦＴでＳ値
を０．１０〜０．３０V/dec、Ｖｔｈを−０．５〜−
２．５Ｖにすることができる。
【００７５】［実施例２］図５〜図７を用いて本実施例
を説明する。基板６０１としてガラス基板（例えばコー
ニング社の＃１７３７基板）を用いる。最初に、基板６
０１上にゲート電極６０２を形成する。ここでは、スパ
ッタ法を用いて、タンタル（Ｔａ）膜を２００ｎｍの厚
さに形成した。また、ゲート電極６０２を、窒化タンタ
ル（ＴａＮ）膜（膜厚５０ｎｍ）とＴａ膜（膜厚２５０
ｎｍ）の2層構造としても良い。Ｔａ膜はスパッタ法で
Ａｒガスを用い、Ｔａをターゲットとして形成するが、
ＡｒガスにＸｅガスを加えた混合ガスでスパッタすると
内部応力の絶対値を２×108Pa以下にすることができる
（図５（Ａ））。
【００７６】そして、ゲート絶縁膜６０３を形成する。
ゲート絶縁膜６０３は、ゲート電極側から酸化窒化シリ
コン膜（Ａ）と酸化窒化シリコン膜（Ｂ）の積層構造と
する。成膜条件は表１に記載の条件に従うものとし、酸
化窒化シリコン膜（Ａ）を＃２１０の条件で、酸化窒化
シリコン膜（Ｂ）を＃２１２の条件で成膜する。図５
（Ｂ）ではゲート絶縁膜６０３aが酸化窒化シリコン膜
（Ａ）であり２５nmの厚さに形成し、ゲート絶縁膜６０
３ｂが酸化窒化シリコン膜（Ｂ）であり１２５nmの厚さ
に形成する。これらの膜はＳｉＨ4、Ｎ2Ｏ、Ｈ2のガス
流量の切り替えのみで容易に積層することが可能であ
り、図２で示したプラズマＣＶＤ装置で形成することが
できる。
【００７７】さらに、酸化窒化シリコン膜を形成した同
じ反応室で非晶質半導体層６０４を連続形成することも
できる。非晶質半導体層６０４もプラズマＣＶＤ法でＳ
ｉＨ 4やＨ2などを用いて形成される膜であり、反応ガス
の切り替えのみで良い。非晶質半導体層６０４の厚さを
２０〜１００ｎｍ、好ましくは４０〜７５ｎｍの厚さに
形成する。このように連続的にゲート絶縁膜から非晶質
半導体層を形成することで、空気中に晒すことにより発
生する界面の汚染（有機物汚染やＢ、Ｐなどの汚染）を
防ぐことができ、作製するＴＦＴの特性バラツキを低減
させることができる。（図５（Ｂ））。
【００７８】そして、ファーネスアニール炉を用い、４
５０〜５５０℃で1時間の熱処理を行って非晶質半導体
層６０４から水素を放出させ、残存する水素量を５atom
ic％以下とする。その後、レーザーアニール法や熱アニ
ール法を用いれば良い。レーザーアニール法では、例え
ばＫｒＦエキシマレーザー光（波長２４８nm）を用い、
線状ビームを形成して、発振パルス周波数３０Ｈｚ、レ
ーザーエネルギー密度１００〜５００mJ/cm2、線状ビー
ムのオーバーラップ率を９６％として非晶質半導体層の
結晶化を行う（図５（Ｃ））。
【００７９】こうして形成された結晶質半導体層６０５
に密接してチャネル保護膜とする酸化窒化シリコン膜６
０６を形成する。この酸化窒化シリコン膜は表１に記載
した＃２１１、＃２１２のいずれの条件でも良く、膜厚
を２００ｎｍとして形成する。この酸化窒化シリコン膜
６０６の成膜の前にプラズマＣＶＤ装置の反応室内で表
１に記載したプラズマクリーニング処理を行い、結晶質
半導体層６０５の表面を処理するとＴＦＴ特性のＶthの
バラツキを減らすことができる。その後、裏面からの露
光を用いたパターニング法により、ゲート電極をマスク
として自己整合的に酸化窒化シリコン膜６０６上にレジ
ストマスク６０７を形成する。レジストマスク６０７は
図示したように光の回り込みによって、わずかにゲート
電極の幅より小さくなった（図５（Ｄ））。
【００８０】このレジストマスク６０７を用いて酸化窒
化シリコン膜６０６をエッチングして、チャネル保護膜
６０８を形成した後、レジストマスク６０７を除去す
る。この工程により、チャネル保護膜６０８と接する領
域以外の結晶質半導体層６０５の表面を露呈させる。こ
のチャネル保護膜６０８は、後の不純物添加の工程でチ
ャネル領域に不純物が添加されることを防ぐ役目を果す
と共に、結晶質半導体層の界面準位密度を低減する効果
がある（図５（Ｅ））。
【００８１】次いで、フォトマスクを用いたパターニン
グによって、ｎチャネル型ＴＦＴの一部とｐチャネル型
ＴＦＴの領域を覆うレジストマスク６０９を形成し、結
晶質半導体層６０５の表面が露呈している領域にｎ型を
付与する不純物元素をドーピングする工程を行いｎ+領
域６１０ａを形成する。ここではイオンドープ法でフォ
スフィン（ＰＨ3）を用い、ドーズ量５×１０14atoms/
ｃｍ2、加速電圧１０ｋＶとしてリン（Ｐ）を添加し
た。また、上記レジストマスク６０９のパターンは実施
者が適宣設定することによりｎ+領域の幅が決定され、
所望の幅を有するｎ-型領域、およびチャネル形成領域
を形成することを可能としている（図６（Ａ））。
【００８２】レジストマスク６０９を除去した後、保護
絶縁膜６１１ａを形成する。この膜も表１に記載した＃
２１１または＃２１２の条件による酸化窒化シリコン膜
で５０nmの厚さに形成する（図６（Ｂ））。
【００８３】次いで、保護絶縁膜６１１ａが表面に設け
られた結晶質半導体層にｎ型を付与する不純物元素をド
ーピングする工程を行い、ｎ-型領域６１２を形成す
る。但し、保護絶縁膜６１１ａを介してその下の結晶質
半導体層に不純物を添加するため保護絶縁膜６１１ａの
厚さを考慮に入れ適宣条件を設定する必要がある。ここ
では、ドーズ量３×１０13atoms/ｃｍ2、加速電圧６０
ｋＶとして行うと良い。このｎ-領域６１２はＬＤＤ領
域として機能する（図６（Ｃ））。
【００８４】次いで、ｎチャネル型ＴＦＴを覆うレジス
トマスク６１４を形成し、ｐチャネル型ＴＦＴが形成さ
れる領域にｐ型を付与する不純物元素をドーピングする
工程を行う。ここでは、イオンドープ法でジボラン（Ｂ
2Ｈ6）を用い、ボロン（Ｂ）を添加する。ドーズ量は４
×１０15atoms/ｃｍ2、加速電圧３０ｋＶとしてｐ+領域
を形成する（図６（Ｄ））。そして、レーザーアニール
または熱アニールによる不純物元素の活性化の工程を行
う（図６（Ｅ））。その後、チャネル保護膜６０８と保
護絶縁膜６１１ａをそのまま残し、公知のパターニング
技術により結晶性半導体層を所望の形状にエッチングす
る（図７（Ａ））。
【００８５】以上の工程を経て、ｎチャネル型ＴＦＴの
ソース領域６１５、ドレイン領域６１６、ＬＤＤ領域６
１７、６１８、チャネル形成領域６１９が形成され、ｐ
チャネル型ＴＦＴのソース領域６２１、ドレイン領域６
２２、チャネル形成領域６２０が形成される。次いで、
ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを覆って
第１の層間絶縁膜６２３を形成する。第１の層間絶縁膜
６２３は表１に記載した＃２１１または＃２１２の条件
で作製される酸化窒化シリコン膜を用い、１００〜５０
０ｎｍの厚さに形成する（図７（Ｂ））。そして、第２
の層間絶縁膜６２４を表１に記載した＃２１０の条件で
作製される酸化窒化シリコン膜で同様に１００〜５００
ｎｍの厚さに形成する（図７（Ｃ））。
【００８６】この状態で１回目の水素化の工程を行な
う。この工程は、例えば３〜１００％の水素雰囲気中で
３００〜５５０℃、好ましくは３５０〜５００℃の熱処
理を１〜１２時間行なえば良い。または、プラズマ化さ
れた水素を含む雰囲気中で同様の温度で１０〜６０分の
処理を行なっても良い。この熱処理により第１の層間絶
縁膜に含まれる水素や、上記熱処理雰囲気によって気相
中から第２の層間絶縁膜に供給された水素は拡散し、そ
の一部は半導体層にも達するので、結晶質半導体層の水
素化を効果的に行うことができる。
【００８７】第１の層間絶縁膜６２３と第２の層間絶縁
膜６２４はその後、所定のレジストマスクを形成して、
エッチング処理によりそれぞれのＴＦＴのソース領域
と、ドレイン領域に達するコンタクトホールが形成す
る。そして、ソース線６２５、６２７とドレイン線６２
６を形成する。図示していないが、本実施例ではこの配
線をＴｉ膜を１００ｎｍ、Ｔｉを含むＡｌ膜３００ｎ
ｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した
３層構造の電極として用いている（図７（Ｄ））。
【００８８】さらに、パッシベーション膜６２８をプラ
ズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から形成される
窒酸化シリコン膜、またはＳｉＨ4、Ｎ2、ＮＨ3から作
製される窒化シリコン膜で形成する。この時、膜の形成
に先立ってＮ2Ｏ、Ｎ2、ＮＨ3等を導入してプラズマ水
素化処理を実施すると、プラズマ化されることにより気
相中で生成された水素が第２の層間絶縁膜中に供給さ
れ、基板を２００〜５００℃に加熱しておけば、水素を
第１の層間絶縁膜やさらにその下層側にも拡散させるこ
とが可能であり、２回目の水素化の工程とすることがで
きる。パッシベーション膜の作製条件は特に限定される
ものではないが、緻密な膜とすることが望ましい。最後
に３回目の水素化の工程を水素または窒素を含む雰囲気
中で３００〜５５０℃の加熱処理を１〜１２時間の加熱
処理により行うことにより行なう。このとき水素は、パ
ッシベーション膜６２８から第２の層間絶縁膜６２４
へ、第２の層間絶縁膜６２４から第１の層間絶縁膜６２
３へ、そして第１の層間絶縁膜６２３から結晶質半導体
層へと水素が拡散して結晶質半導体層の水素化を効果的
に実現させることができる。水素は膜中から気相中へも
放出されるが、パッシベーション膜を緻密な膜で形成し
ておけばある程度それを防止できたし、雰囲気中に水素
を供給しておけばそれを補うこともできる。
【００８９】以上の工程により、ｐチャネル型ＴＦＴと
ｎチャネル型ＴＦＴを同一基板上に逆スタガ型の構造で
形成することができる。そして、逆スタガ型のＴＦＴに
おいても、ゲート絶縁膜６０３ｂに本発明の酸化窒化シ
リコン膜を適用することによりＶthシフトの少ないＴＦ
Ｔを得ることができる。例えば、ｎチャネル型ＴＦＴで
は、Ｓ値を０．１０〜０．３０V/dec、Ｖｔｈを０．５
〜２．５Ｖの範囲内にすることができる。また、ｐチャ
ネル型ＴＦＴでは、Ｓ値を０．１０〜０．３０V/dec、
Ｖｔｈを−０．５Ｖ〜−２．５Ｖの範囲内とすることが
できる。
【００９０】このような特性は、本発明の酸化窒化シリ
コン膜（Ａ）と（Ｂ）を積層または連続的に組成を変化
させたゲート絶縁膜と、本実施例で示した水素化処理の
工程の相乗効果によるものとみることもでき、実施形態
１で検討したように半導体層と積層して熱的に安定な酸
化窒化シリコン膜（Ａ）と（Ｂ）を組み合わせることに
より得られるものである。
【００９１】[実施例３]本実施例は画素部の画素ＴＦＴ
および保持容量と、画素部の周辺に設けられる駆動回路
のＴＦＴを同時に作製する方法について工程に従って詳
細に説明する。
【００９２】図８（Ａ）において、基板８０１にはコー
ニング社の＃７０５９ガラスや＃１７３７ガラスなどに
代表されるバリウムホウケイ酸ガラスやアルミノホウケ
イ酸ガラスなどのガラス基板の他に、ポリエチレンテレ
フタレート（ＰＥＴ）、ポリエチレンナフタレート（Ｐ
ＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など光学的
異方性を有しないプラスチック基板を用いることができ
る。ガラス基板を用いる場合には、ガラス歪み点よりも
１０〜２０℃程度低い温度であらかじめ熱処理しておい
ても良い。そして、基板８０１のＴＦＴを形成する表面
に、基板８０１からの不純物拡散を防ぐために、酸化シ
リコン膜、窒化シリコン膜または酸化窒化シリコン膜な
どの絶縁膜から成る下地膜８０２を形成する。例えば、
プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製さ
れる酸化窒化シリコン膜（Ｃ）８０２ａを１０〜２００
nm（好ましくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2
Ｏから作製される酸化窒化シリコン膜（Ａ）８０２ｂを
５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚
さに積層形成する。ここでは下地膜８０２を２層構造と
して示したが、前記絶縁膜の単層膜または２層以上積層
させて形成しても良い。
【００９３】次に、２５〜８０ｎｍ（好ましくは３０〜
６０ｎｍ）の厚さで非晶質構造を有する半導体層８０３
ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法
で形成する。例えば、プラズマＣＶＤ法で非晶質シリコ
ン膜を５５ｎｍの厚さに形成する。非晶質構造を有する
半導体膜には、非晶質半導体層や微結晶半導体膜があ
り、非晶質シリコンゲルマニウム膜などの非晶質構造を
有する化合物半導体膜を適用しても良い。また、図２に
示すような装置を用いて、同一の反応室で下地膜８０２
と非晶質半導体層８０３ａとは両者を連続形成すること
も可能である。例えば、前述のように酸化窒化シリコン
膜（Ｃ）８０２ａと酸化窒化シリコン膜８０２ｂをプラ
ズマＣＶＤ法で連続して成膜後、反応ガスをＳｉＨ4、
Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り
替えれば、一旦大気雰囲気に晒すことなく連続形成でき
る。その結果、酸化窒化水素化シリコン膜１０２ｂの表
面の汚染を防ぐことが可能となり、作製するＴＦＴの特
性バラツキやしきい値電圧の変動を低減させることがで
きる。
【００９４】そして、結晶化の工程を行い非晶質半導体
層８０３ａから結晶質半導体層８０３ｂを作製する。そ
の方法としてレーザーアニール法や熱アニール法（固相
成長法）、またはラピットサーマルアニール法（ＲＴＡ
法）を適用することができる。前述のようなガラス基板
や耐熱性の劣るプラスチック基板を用いる場合には、特
にレーザーアニール法を適用することが好ましい。ＲＴ
Ａ法では、赤外線ランプ、ハロゲンランプ、メタルハラ
イドランプ、キセノンランプなどを光源に用いる。或い
は特開平７−１３０６５２号公報で開示された技術に従
って、触媒元素を用いる結晶化法で結晶質半導体層１０
３ｂを形成することもできる。結晶化の工程ではまず、
非晶質半導体層が含有する水素を放出させておくことが
好ましく、４００〜５００℃で１時間程度の熱処理を行
い含有する水素量を５atom％以下にしてから結晶化させ
ると膜表面の荒れを防ぐことができるので良い。
【００９５】また、プラズマＣＶＤ法で非晶質シリコン
膜の形成工程において、反応ガスにＳｉＨ4とアルゴン
（Ａｒ）を用い、成膜時の基板温度を４００〜４５０℃
として形成すると、非晶質シリコン膜の含有水素濃度を
５atomic%以下にすることもできる。このような場合に
おいて水素を放出させるための熱処理は不要となる。
【００９６】結晶化をレーザーアニール法にて行う場合
には、パルス発振型または連続発光型のエキシマレーザ
ーやアルゴンレーザーをその光源とする。パルス発振型
のエキシマレーザーを用いる場合には、レーザー光を線
状に加工してレーザーアニールを行う。レーザーアニー
ル条件は実施者が適宣選択するものであるが、例えば、
レーザーパルス発振周波数３０Ｈｚとし、レーザーエネ
ルギー密度を１００〜５００mJ/cm2(代表的には３００
〜４００mJ/cm2)とする。そして線状ビームを基板全面
に渡って照射し、この時の線状ビームの重ね合わせ率
（オーバーラップ率）を８０〜９８％として行う。この
ようにして図８（Ｂ）に示すように結晶質半導体層８０
３ｂを得ることができる。
【００９７】そして、結晶質半導体層８０３ｂ上に第１
のフォトマスク（ＰＭ１）を用い、フォトリソグラフィ
ーの技術を用いてレジストパターンを形成し、ドライエ
ッチングによって結晶質半導体層を島状に分割し、図８
（Ｃ）に示すように島状半導体層８０４〜８０８を形成
する。結晶質シリコン膜のドライエッチングにはＣＦ 4
とＯ2の混合ガスを用いる。
【００９８】このような島状半導体層に対し、ＴＦＴの
Ｖthを制御する目的でｐ型を付与する不純物元素を１×
１０16〜５×１０17atoms／cm3程度の濃度で島状半導体
層の全面に添加しても良い。半導体に対してｐ型を付与
する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａ
ｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が
知られている。その方法として、イオン注入法やイオン
ドープ法（或いはイオンシャワードーピング法）を用い
ることができるが、大面積基板を処理するにはイオンド
ープ法が適している。イオンドープ法ではジボラン（Ｂ
2Ｈ6）をソースガスとして用いホウ素（Ｂ）を添加す
る。このような不純物元素の注入は必ずしも必要でなく
省略しても差し支えないが、特にｎチャネル型ＴＦＴの
しきい値電圧を所定の範囲内に収めるために好適に用い
る手法である。また、この場合にもゲート絶縁膜の成膜
前に行うプラズマクリーニング処理は効果的であり表１
に記載した条件に従い行うと良い。
【００９９】そして、図８（Ｃ）に示すようにゲート絶
縁膜８０９を形成する。ＴＦＴのＶthシフトを防ぎ、バ
イアスストレスおよび熱に対する安定性を高めるため
に、表１に記載された作製条件を基に、島状半導体層側
から酸化窒化シリコン膜（Ｂ）の組成から酸化窒化シリ
コン膜（Ａ）の組成へ連続的に組成が変化するようにＳ
ｉＨ4、Ｎ2Ｏ、Ｈ2のガス流量をマスフローコントロー
ラーで制御して形成する。図８（Ｃ）において、組成が
丁度中間の値を示すところを点線で示す。その部分は膜
厚の中央部であっても良いし、半導体層側寄り或いはゲ
ート電極側寄りであっても良い。このゲート絶縁膜の作
製条件は実施例１と同様なものとする。
【０１００】そして、図８（Ｄ）に示すように、ゲート
絶縁膜８０９上にゲート電極を形成するための耐熱性導
電層を形成する。耐熱性導電層は単層で形成しても良い
が、必要に応じて二層あるいは三層といった複数の層か
ら成る積層構造としても良い。本実施例では、導電層
（Ａ）８１０をＷ膜で形成し、その上に導電層（Ｂ）８
１１をＷＮ膜を積層させる構造とする。導電層（Ｂ）
は、或いはタングステンシリサイドで形成しても良い。
Ｗ膜は耐熱性が高いのでゲート電極として好適に用いる
ことができるが、表面が酸化して高抵抗化するとその上
層に形成する配線とのコンタクト抵抗が高くなってしま
う。その為に導電層（Ｂ）８１１を積層させ、比較的安
定なＷＮ膜やタングステンシリサイドで形成して防止す
る。
【０１０１】導電層（Ａ）１１０は２００〜４００ｎｍ
（好ましくは２５０〜３５０ｎｍ）とし、導電層（Ｂ）
１１１は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）
とする。Ｗをゲート電極として形成する場合には、Ｗを
ターゲットとしたスパッタ法で、Ａｒを導入して導電層
（Ａ）８１０をＷ膜で例えば２５０nmの厚さに形成す
る。ＷＮ膜はＡｒと窒素を導入して５０nmの厚さに形成
する。その他の方法として、Ｗ膜は６フッ化タングステ
ン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもでき
る。いずれにしても低抵抗化を図る必要があり、Ｗ膜の
抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜
は結晶粒を大きくすることで抵抗率を下げることができ
るが、Ｗ膜中に酸素などの不純物元素が多い場合には結
晶化が阻害され高抵抗化する。このことより、スパッタ
法による場合、純度９９．９９９９％のＷターゲットを
用い、さらに成膜時に気相中からの不純物の混入がない
ように十分配慮してＷ膜を形成することにより、抵抗率
９〜２０μΩｃｍを実現することができる。
【０１０２】次に、第２のフォトマスク（ＰＭ２）を用
い、フォトリソグラフィーの技術を使用してレジストマ
スク８１２〜８１７を形成し、導電層（Ａ）８１０と導
電層（Ｂ）８１１とを一括でエッチングしてゲート電極
８１８〜８２２と容量配線８２３を形成する。ゲート電
極８１８〜８２２と容量配線８２３は、導電層（Ａ）か
ら成る８１８ａ〜８２２ａと、導電層（Ｂ）から成る８
１８ｂ〜８２２ｂとが一体として形成されている（図９
（Ａ））。
【０１０３】このとき少なくともゲート電極８１８〜８
２２の端部にテーパー部が形成されるようにエッチング
する。このエッチング加工はＩＣＰエッチング装置によ
り行う。具体的なエッチング条件として、エッチングガ
スにＣＦ4とＣｌ2の混合ガスを用いその流量をそれぞれ
３０SCCMとして、放電電力３．２W/cm2(13.56MHz)、バ
イアス電力２２４mW/cm2(13.56MHz)、圧力１．０Ｐａで
エッチングを行った。このようなエッチング条件によっ
て、ゲート電極８１８〜８２２の端部において、該端部
から内側にむかって徐々に厚さが増加するテーパー部が
形成され、その角度は５〜３５°、好ましくは１０〜２
５°とする。テーパー部の角度は、図１１でθとして示
す部分の角度である。この角度は、後にＬＤＤ領域を形
成する低濃度ｎ型不純物領域の濃度勾配に大きく影響す
る。尚、テーパー部の角度θは、テーパー部の長さ（Ｗ
Ｇ）とテーパー部の厚さ（ＨＧ）を用いてＴａｎ（θ）
＝ＨＧ／ＷＧで表される。
【０１０４】また、残渣を残すことなくエッチングする
ためには、１０〜２０％程度の割合でエッチング時間を
増しするオーバーエッチングを施すものとする。しか
し、この時に下地とのエッチングの選択比に注意する必
要がある。例えば、Ｗ膜に対する酸化窒化シリコン膜
（ゲート絶縁膜８０９）の選択比は２〜４（代表的には
３）であるので、このようなオーバーエッチング処理に
より、酸化窒化シリコン膜が露出した面は２０〜５０nm
程度エッチングされて実質的に薄くなり、新たな形状の
ゲート絶縁膜８３０が形成される。
【０１０５】そして、画素ＴＦＴおよび駆動回路のｎチ
ャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を
付与する不純物元素をドーピングする。ゲート電極の形
成に用いたレジストマスク８１２〜８１７をそのまま残
し、端部にテーパー部を有するゲート電極８１８〜８２
２をマスクとして自己整合的にｎ型を付与する不純物元
素をイオンドープ法で添加する。ここでは、ｎ型を付与
する不純物元素をゲート電極の端部におけるテーパー部
の端部側とゲート絶縁膜とを通して、その下に位置する
半導体層に達するようにドーピングする。そのためにド
ーズ量を１×１０13〜５×１０14atoms／cm2とし、加速
電圧を８０〜１６０ｋｅＶとして行う。ｎ型を付与する
不純物元素として１５族に属する元素、典型的にはリン
（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン
（Ｐ）を用いた。このようなイオンドープ法により半導
体層のリン（Ｐ）濃度は１×１０16〜１×１０19atoms
／cm3の濃度範囲で添加する。このようにして、図９
（Ｂ）に示すように島状半導体層に低濃度ｎ型不純物領
域８２４〜８２９を形成する。
【０１０６】低濃度ｎ型不純物領域８２４〜８２８にお
いて、少なくともゲート電極８１８〜８２２に重なった
部分に含まれるリン（Ｐ）の濃度勾配は、ゲート電極８
１８〜８２２のテーパー部の膜厚変化を反映する。即
ち、低濃度ｎ型不純物領域８２４〜８２８へ添加される
リン（Ｐ）の濃度は、ゲート電極に重なる領域におい
て、ゲート電極の端部に向かって徐々に濃度が高くな
る。これはテーパー部の膜厚の差によって、半導体層に
達するリン（Ｐ）の濃度が変化するためである。尚、図
９（Ｂ）では低濃度ｎ型不純物領域８２４〜８２９の端
部を斜めに図示しているが、これはリン（Ｐ）が添加さ
れた領域を直接的に示しているのではなく、上述のよう
にリンの濃度変化がゲート電極８１８〜８２２のテーパ
ー部の形状に沿って変化していることを表している。
【０１０７】次に、ｎチャネル型ＴＦＴにおいて、ソー
ス領域またはドレイン領域として機能する高濃度ｎ型不
純物領域の形成を行う。レジストのマスク８１２〜８１
７を残し、今度はゲート電極８１８〜８２２がリン
（Ｐ）を遮蔽するマスクとなるように、イオンドープ法
において１０〜３０ｋｅＶの低加速電圧の条件で添加す
る。このようにして高濃度ｎ型不純物領域８３１〜８３
６を形成する。この領域におけるゲート絶縁膜８３０
は、前述のようにゲート電極の加工のおいてオーバーエ
ッチングが施されたため、当初の膜厚である１２０nmか
ら薄くなり、７０〜１００nmとなっている。そのためこ
のような低加速電圧の条件でも良好にリン（P）を添加
することができる。そして、この領域のリン（Ｐ）の濃
度は１×１０20〜１×１０21atoms／cm3の濃度範囲とな
るようにする（図９（Ｃ））。
【０１０８】そして、ｐチャネル型ＴＦＴを形成する島
状半導体層８０４、８０６にソース領域およびドレイン
領域とする高濃度ｐ型不純物領域８４０、８４１を形成
する。ここでは、ゲート電極８１８、８２０をマスクと
してｐ型を付与する不純物元素を添加し、自己整合的に
高濃度ｐ型不純物領域を形成する。このとき、ｎチャネ
ル型ＴＦＴを形成する島状半導体層８０５、８０７、８
０８は、第３のフォトマスク（ＰＭ３）を用いてレジス
トマスク８３７〜８３９を形成し全面を被覆しておく。
ここで形成される不純物領域８４０、８４１はジボラン
（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。そし
て、ゲート電極と重ならない高濃度ｐ型不純物領域８４
０ａ、８４１ａのボロン（Ｂ）濃度は、３×１０20〜３
×１０21atoms／cm3となるようにする。また、ゲート電
極と重なる不純物領域８４０ｂ、８４１ｂは、ゲート絶
縁膜とゲート電極のテーパー部を介して不純物元素が添
加されるので、実質的に低濃度ｐ型不純物領域として形
成され、少なくとも１．５×１０19atoms／cm3以上の濃
度とする。この高濃度ｐ型不純物領域８４０ａ、８４１
ａおよび低濃度ｐ型不純物領域８４０ｂ、８４１ｂに
は、前工程においてリン（Ｐ）が添加されていて、高濃
度ｐ型不純物領域８４０ａ、８４１ａには１×１０20〜
１×１０21atoms／cm3の濃度で、低濃度ｐ型不純物領域
８４０ｂ、８４１ｂには１×１０16〜１×１０19atoms
／cm3の濃度で含有しているが、この工程で添加するボ
ロン（Ｂ）の濃度をリン（Ｐ）濃度の１．５から３倍と
なるようにすることにより、ｐチャネル型ＴＦＴのソー
ス領域およびドレイン領域として機能するために何ら問
題はな生じない（図９（Ｄ））。
【０１０９】その後、図１０（Ａ）に示すように、ゲー
ト電極およびゲート絶縁膜上から第１の層間絶縁膜８４
２を形成する。第１の層間絶縁膜は酸化シリコン膜、酸
化窒化シリコン膜、窒化シリコン膜、またはこれらを組
み合わせた積層膜で形成すれば良い。いずれにしても第
１の層間絶縁膜８４２は無機絶縁物材料から形成する。
第１の層間絶縁膜８４２の膜厚は１００〜２００ｎｍと
する。ここで、酸化シリコン膜を用いる場合には、プラ
ズマＣＶＤ法でＴＥＯＳとＯ2とを混合し、反応圧力４
０Pa、基板温度３００〜４００℃とし、高周波（１３．
５６MHz）電力密度０．５〜０．８W/cm2で放電させて形
成することができる。また、酸化窒化シリコン膜を用い
る場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ
3から作製される酸化窒化シリコン膜、またはＳｉＨ4、
Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば
良い。この場合の作製条件は反応圧力２０〜２００Pa、
基板温度３００〜４００℃とし、高周波（６０MHz）電
力密度０．１〜１．０W/cm2で形成することができる。
また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水
素化シリコン膜を適用しても良い。窒化シリコン膜も同
様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製するこ
とが可能である。
【０１１０】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜
７００℃、代表的には５００〜６００℃で行うものであ
り、本実施例では５５０℃で４時間の熱処理を行った。
また、基板８０１に耐熱温度が低いプラスチック基板を
用いる場合にはレーザーアニール法を適用することが好
ましい（図１０（Ｂ））。
【０１１１】活性化の工程に続いて、雰囲気ガスを変化
させ、３〜１００％の水素を含む雰囲気中で、３００〜
４５０℃で１〜１２時間の熱処理を行い、島状半導体層
を水素化する工程を行う。この工程は熱的に励起された
水素により島状半導体層にある１０16〜１０18/cm3のダ
ングリングボンドを終端する工程である。水素化の他の
手段として、プラズマ水素化（プラズマにより励起され
た水素を用いる）を行っても良い。いずれにしても、島
状半導体層８０４〜８０８中の欠陥密度を１０ 16/cm3以
下とすることが望ましく、そのために水素を０．０１〜
０．１atomic％程度付与すれば良い。
【０１１２】活性化および水素化の工程が終了したら、
有機絶縁物材料からなる第２の層間絶縁膜８４３を１．
０〜２．０μｍの平均厚を有して形成する。有機樹脂材
料としては、ポリイミド、アクリル、ポリアミド、ポリ
イミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用
することができる。例えば、基板に塗布後、熱重合する
タイプのポリイミドを用いる場合には、クリーンオーブ
ンで３００℃で焼成して形成する。また、アクリルを用
いる場合には、２液性のものを用い、主材と硬化剤を混
合した後、スピナーを用いて基板全面に塗布した後、ホ
ットプレートで８０℃で６０秒の予備加熱を行い、さら
にクリーンオーブンで２５０℃で６０分焼成して形成す
ることができる。
【０１１３】このように、第２の層間絶縁膜を有機絶縁
物材料で形成することにより、表面を良好に平坦化させ
ることができる。また、有機樹脂材料は一般に誘電率が
低いので、寄生容量を低減するできる。しかし、吸湿性
があり保護膜としては適さないので、本実施例のよう
に、第１の層間絶縁膜８４２として形成した酸化シリコ
ン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み
合わせて用いると良い。
【０１１４】その後、第４のフォトマスク（ＰＭ４）を
用い、所定のパターンのレジストマスクを形成し、それ
ぞれの島状半導体層に形成されたソース領域またはドレ
イン領域に達するコンタクトホールを形成する。コンタ
クトホールの形成はドライエッチング法により行う。こ
の場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガス
を用い有機樹脂材料から成る第２の層間絶縁膜８４３を
まずエッチングし、その後、続いてエッチングガスをＣ
Ｆ4、Ｏ2として第１の層間絶縁膜８４２をエッチングす
る。さらに、島状半導体層との選択比を高めるために、
エッチングガスをＣＨＦ3に切り替えてゲート絶縁膜８
３０をエッチングすることにより、良好にコンタクトホ
ールを形成することができる。
【０１１５】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、第５のフォトマスク（ＰＭ５）によ
りレジストマスクパターンを形成し、エッチングによっ
てソース線８４４〜８４８とドレイン線８４９〜８５２
を形成する。ここで、８５３は画素電極として機能する
ものである。８５４は隣の画素に帰属する画素電極を表
している。図示していないが、本実施例ではこの配線
を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導
体層のソースまたはドレイン領域を形成する半導体膜と
コンタクトを形成し、そのＴｉ膜上に重ねてアルミニウ
ム（Ａｌ）を３００〜４００nmの厚さで形成（図１０
（Ｃ）において８４４ａ〜８５４ａで示す）し、さらに
その上に透明導電膜を８０〜１２０nmの厚さで形成（図
１０（Ｃ）において８４４ｂ〜８５４ｂで示す）した。
透明導電膜には酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3
―ＺｎＯ）、酸化亜鉛（ＺｎＯ）も適した材料であり、
さらに可視光の透過率や導電率を高めるためにガリウム
（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを好
適に用いることができる。
【０１１６】こうして５枚のフォトマスク（ＰＭ５）に
より、同一の基板上に、駆動回路のＴＦＴと画素部の画
素ＴＦＴとを有した基板を完成させることができる。駆
動回路には第１のｐチャネル型ＴＦＴ（Ａ）２００ａ、
第１のｎチャネル型ＴＦＴ（Ａ）２０１ａ、第２のｐチ
ャネル型ＴＦＴ（Ａ）２０２ａ、第２のｎチャネル型Ｔ
ＦＴ（Ａ）２０３ａ、画素部には画素ＴＦＴ２０４、保
持容量２０５が形成されている。本明細書では便宜上こ
のような基板をアクティブマトリクス基板と呼ぶ。
【０１１７】駆動回路の第１のｐチャネル型ＴＦＴ
（Ａ）２００ａには、島状半導体層８０４にチャネル形
成領域２０６、ゲート電極と重なるＬＤＤ領域２０７、
高濃度ｐ型不純物領域から成るソース領域２０８、ドレ
イン領域２０９を有した構造となっている。第１のｎチ
ャネル型ＴＦＴ（Ａ）２０１ａには、島状半導体層８０
５にチャネル形成領域２１０、低濃度ｎ型不純物領域で
形成されゲート電極８１９と重なるＬＤＤ領域２１１、
高濃度ｎ型不純物領域で形成するソース領域２１２、ド
レイン領域２１３を有している。チャネル長３〜７μｍ
に対して、ゲート電極１１９と重なるＬＤＤ領域をＬov
としてそのチャネル長方向の長さは０．１〜１．５μ
ｍ、好ましくは０．３〜０．８μｍとする。このＬovの
長さはゲート電極８１９の厚さとテーパー部の角度θ
（図１１で定義する角度）から制御する。
【０１１８】このＬＤＤ領域について図１１を用いて説
明する。図１１に示すのは、図１０（Ｃ）の第１のｎチ
ャネル型ＴＦＴ（Ａ）２０１ａの部分拡大図である。Ｌ
ＤＤ領域２１１はテーパー部２６１の下に形成される。
このとき、ＬＤＤ領域におけるリン（Ｐ）の濃度分布は
２３２の曲線で示されるようにチャネル形成領域２１１
から遠ざかるにつれて増加する。この増加の割合は、イ
オンドープにおける加速電圧やドーズ量などの条件、テ
ーパー部２６１の角度θやゲート電極８１９の厚さによ
って異なってくる。このように、ゲート電極の端部をテ
ーパー形状として、そのテーパー部を通して不純物元素
を添加することにより、テーパー部の下に存在する半導
体層中に、徐々に前記不純物元素の濃度が変化するよう
な不純物領域を形成することができる。本発明はこのよ
うな不純物領域を積極的に活用する。ｎチャネル型ＴＦ
ＴにおいてこのようなＬＤＤ領域を形成することによ
り、ドレイン領域近傍に発生する高電界を緩和して、ホ
ットキャリアの発生を防ぎ、ＴＦＴの劣化を防止するこ
とができる。
【０１１９】駆動回路の第２のｐチャネル型ＴＦＴ
（Ａ）２０２ａは同様に、島状半導体層８０６にチャネ
ル形成領域２１４、ゲート電極８２０と重なるＬＤＤ領
域２１５、高濃度ｐ型不純物領域で形成されるソース領
域２１６、ドレイン領域２１７を有した構造となってい
る。第２のｎチャネル型ＴＦＴ（Ａ）２０３ａには、島
状半導体層８０７にチャネル形成領域２１８、ゲート電
極８２１と重なるＬＤＤ領域２１９、高濃度ｎ型不純物
領域で形成するソース領域２２０、ドレイン領域２２１
を有している。ＬＤＤ領域２１９は、ＬＤＤ領域２１１
と同じ構成とする。画素ＴＦＴ２０４には、島状半導体
層８０８にチャネル形成領域２２２ａ、２２２ｂ、低濃
度ｎ型不純物領域で形成するＬＤＤ領域２２３ａ、２２
３ｂ、高濃度ｎ型不純物領域で形成するソースまたはド
レイン領域２２５〜２２７を有している。ＬＤＤ領域２
２３ａ、２２３ｂは、ＬＤＤ領域２１１と同じ構成とす
る。さらに、容量配線８２３と、ゲート絶縁膜と、画素
ＴＦＴ２０４のドレイン領域２２７に接続する半導体層
２２８、２２９とから保持容量２０５が形成されてい
る。図１０（Ｃ）では、駆動回路のｎチャネル型ＴＦＴ
およびｐチャネル型ＴＦＴを一対のソース・ドレイン間
に一つのゲート電極を設けたシングルゲートの構造と
し、画素ＴＦＴをダブルゲート構造としたが、これらの
ＴＦＴはいずれもシングルゲート構造としても良いし、
複数のゲート電極を一対のソース・ドレイン間に設けた
マルチゲート構造としても差し支えない。
【０１２０】図１２は画素部のほぼ一画素分を示す上面
図である。図中に示すＡ−Ａ'断面が図１０（Ｃ）に示
す画素部の断面図に対応している。画素ＴＦＴ２０４
は、ゲート電極８２２は図示されていないゲート絶縁膜
を介してその下の島状半導体層８０８と交差し、さらに
複数の島状半導体層に跨って延在してゲート配線を兼ね
るている。図示はしていないが、島状半導体層には、図
１０（Ｃ）で説明したソース領域、ドレイン領域、ＬＤ
Ｄ領域が形成されている。また、２３０はソース配線８
４８とソース領域２２５とのコンタクト部、２３１はド
レイン配線８５３とドレイン領域２２７とのコンタクト
部である。保持容量２０５は、画素ＴＦＴ２０４のドレ
イン領域２２７から延在する半導体層２２８、２２９と
ゲート絶縁膜を介して容量配線８２３が重なる領域で形
成されている。この構成におて半導体層２２８には、価
電子制御を目的とした不純物元素は添加されていない。
【０１２１】以上の様な構成は、画素ＴＦＴおよび駆動
回路が要求する仕様に応じて各回路を構成するＴＦＴの
構造を最適化し、半導体装置の動作性能と信頼性を向上
させることを可能としている。さらにゲート電極を耐熱
性を有する導電性材料で形成することによりＬＤＤ領域
やソース領域およびドレイン領域の活性化を容易として
いる。
【０１２２】さらに、ゲート電極にゲート絶縁膜を介し
て重なるＬＤＤ領域を形成する際に、導電型を制御する
目的で添加した不純物元素に濃度勾配を持たせてＬＤＤ
領域を形成することで、特にドレイン領域近傍における
電界緩和効果が高まることが期待できる。
【０１２３】アクティブマトリクス型の液晶表示装置の
場合、第１のｐチャネル型ＴＦＴ（Ａ）２００ａと第１
のｎチャネル型ＴＦＴ（Ａ）２０１ａは高速動作を重視
するシフトレジスタ回路、バッファ回路、レベルシフタ
回路などを形成するのに用いる。図１０（Ｃ）ではこれ
らの回路をロジック回路部として表している。第１のｎ
チャネル型ＴＦＴ（Ａ）２０１ａのＬＤＤ領域２１１は
ホットキャリア対策を重視した構造となっている。さら
に、耐圧を高め動作を安定化させるために一対のソース
・ドレイン間に２つのゲート電極を設けたダブルゲート
構造としても良い。第１のｐチャネル型ＴＦＴ（Ｂ）２
００ｂには、島状半導体層にチャネル形成領域２３６
ａ、２３６ｂ、低濃度ｐ型不純物領域から成りゲート電
極８１８と重なるＬＤＤ領域２３７ａ、２３７ｂ、高濃
度ｐ型不純物領域から成るソース領域２３８とドレイン
領域２３９、２４０を有した構造となっている。第１の
ｎチャネル型ＴＦＴ（Ｂ）２０１ｂには、島状半導体層
にチャネル形成領域２４１ａ、２４１ｂ、低濃度ｎ型不
純物領域で形成されゲート電極８１９と重なるＬＤＤ領
域２４２ａ、２４２ｂ、高濃度ｎ型不純物領域で形成す
るソース領域２４３とドレイン領域２４４、２４５を有
している。チャネル長はいづれも３〜７μｍとして、ゲ
ート電極と重なるＬＤＤ領域をＬovとしてそのチャネル
長方向の長さは０．１〜１．５μｍ、好ましくは０．３
〜０．８μｍとする。
【０１２４】また、アナログスイッチで構成するサンプ
リング回路には、同様な構成とした第２のｐチャネル型
ＴＦＴ（Ａ）２０２ａと第２のｎチャネル型ＴＦＴ
（Ａ）２０３ａを適用することができる。サンプリング
回路はホットキャリア対策と低オフ電流動作が重視され
るので、一対のソース・ドレイン間に３つのゲート電極
を設けたトリプルゲート構造としてオフ電流が低減され
るようにすると良い。第２のｐチャネル型ＴＦＴ（Ｂ）
２０２ｂには、島状半導体層にチャネル形成領域２４６
ａ、２４６ｂ、２４６ｃ、低濃度ｐ型不純物領域から成
りゲート電極８２０と重なるＬＤＤ領域２４７ａ、２４
７ｂ、２４７ｃ、高濃度ｐ型不純物領域から成るソース
領域２４９とドレイン領域２５０〜２５２を有した構造
となっている。第２のｎチャネル型ＴＦＴ（Ｂ）２０３
ｂには、島状半導体層にチャネル形成領域２５３ａ、２
５３ｂ、低濃度ｎ型不純物領域で形成されゲート電極８
２１と重なるＬＤＤ領域２５４ａ、２５４ｂ、高濃度ｎ
型不純物領域で形成するソース領域２５５とドレイン領
域２５６、２５７を有している。
【０１２５】このように、ＴＦＴのゲート電極の構成を
シングルゲート構造とするか、複数のゲート電極を一対
のソース・ドレイン間に設けたマルチゲート構造とする
かは、回路の特性に応じて実施者が適宣選択すれば良
い。そして、本実施例で完成したアクティブマトリクス
基板を用いることで反射型の液晶表示装置を作製するこ
とができる。
【０１２６】[実施例４]本実施例では、実施例３と異な
る工程でアクティブマトリクス基板を作製する例につい
て図２８と図２９を用いて説明する。まず、実施例３と
同様にして図８（Ｄ）で説明する工程までを行う。ゲー
ト電極を形成するための導電層は耐熱性導電性材料から
成る一層で形成しても良く、例えば、導電層（Ａ）８１
０をＷ膜で３００ｎｍの厚さに形成する。
【０１２７】そして、図２８（Ａ）に示すようにレジス
トマスク８６０ａ〜８６０ｆを形成し、上記の導電層
（Ａ）８１０に対して第１のエッチング処理を行う。エ
ッチング処理はＩＣＰエッチング装置により行う。具体
的なエッチング条件として、エッチングガスにＣＦ4と
Ｃｌ2の混合ガスを用いその流量をそれぞれ３０SCCMと
して、放電電力３．２W/cm2(13.56MHz)、バイアス電力
２２４mW/cm2(13.56MHz)、圧力１．０Ｐａでエッチング
を行う。こうして形成されたゲート電極８６１〜８６５
と容量配線８６６の端部にはテーパー部が形成される。
該端部から内側にむかって徐々に厚さが増加するテーパ
ー部が形成され、その角度は５〜３５°、好ましくは１
５〜３０°とする。この角度は、後にＬＤＤ領域を形成
する低濃度ｎ型不純物領域の濃度勾配に大きく影響す
る。
【０１２８】その後、ｎチャネル型ＴＦＴにおいて、ソ
ース領域またはドレイン領域として機能する高濃度ｎ型
不純物領域の形成を行う。レジストマスクはそのまま残
し、イオンドープ法で高濃度ｎ型不純物領域８６７、８
６９、８７１、８７３、８７５を形成する。この領域の
不純物濃度は、１×１０19〜１×１０21atoms/cm3とな
るようにする。この時テーパー部が形成されたゲート電
極の端部と重なる領域にも前記高濃度ｎ型不純物領域よ
りも低い濃度で不純物領域８６８、８７０、８７２、８
７４、８７６が形成される。この不純物領域のリン濃度
はゲート電極の厚さとテーパー角に依存する。
【０１２９】次に、第２のエッチング処理を行う。エッ
チング処理は同様にＩＣＰエッチング装置により行い、
エッチングガスにＣＦ4とＣｌ2の混合ガスを用いその流
量をそれぞれ３０SCCMとして、放電電力３．２W/cm2(1
3.56MHz)、バイアス電力４５mW/cm2(13.56MHz)、圧力
１．０Ｐａでエッチングを行う。この条件で形成された
ゲート電極８７７〜８８１と容量配線８８２の端部には
テーパー部が形成される。該端部から内側にむかって徐
々に厚さが増加するテーパー部が形成され、その角度は
４０〜７５°、好ましくは４５〜６０°とする。
【０１３０】そして、前の工程よりドーズ量を下げ高加
速電圧の条件でｎ型を付与する不純物元素をドーピング
する工程を行う。例えば、加速電圧を７０〜１２０ｋｅ
Ｖとし、１×１０13/cm2のドーズ量で行い、ゲート電極
８７７〜８８１と重なる領域の不純物濃度を１×１０16
〜１×１０18atoms/cm3となるようにする。このように
して、不純物領域８８３〜８８４を各島状半導体層に形
成する（図２８（Ｂ））。
【０１３１】そして、ｎチャネル型ＴＦＴを形成する島
状半導体層を覆うレジストマスク８８７、〜８８９を形
成し、ｐチャネル型ＴＦＴを形成する島状半導体層にソ
ース領域およびドレイン領域とする高濃度ｐ型不純物領
域８９０、８９１を形成する。ここで形成する不純物領
域８９０、８９１はジボラン（Ｂ2Ｈ6）を用いたイオン
ドープ法で形成する。ゲート電極と重ならないｐ型不純
物領域のボロン（Ｂ）濃度は、３×１０20〜３×１０21
atoms／cm3となるようにし、ゲート電極と重なる不純物
領域は、ゲート絶縁膜とゲート電極のテーパー部を介し
て不純物元素が添加され、少なくとも１．５×１０19at
oms／cm3以上の濃度となるようにする（図２８
（Ｃ））。
【０１３２】その後、図２９（Ａ）に示すように、ゲー
ト電極およびゲート絶縁膜上から第１の層間絶縁膜８９
２を実施例３と同様に形成する。そして、それぞれの濃
度で添加されたｎ型またはｐ型を付与する不純物元素を
活性化する工程を行う。また、活性化の工程に続いて、
雰囲気ガスを変化させ水素化の工程を行い島状半導体層
にある１０16〜１０18/cm3のダングリングボンドを終端
させる工程を付加すると良い。
【０１３３】活性化および水素化の工程が終了したら、
有機絶縁物材料からなる第２の層間絶縁膜３４３を１．
０〜２．０μｍの平均厚を有して形成する。例えば、基
板に塗布後、熱重合するタイプのポリイミドを用いる場
合には、クリーンオーブンで３００℃で焼成して形成す
る。その後、所定のパターンのレジストマスクを形成
し、それぞれの島状半導体層に形成されたソース領域ま
たはドレイン領域に達するコンタクトホールを形成し、
エッチングによってソース線３４４〜３４８とドレイン
線３４９〜３５２を形成する。ここで、３５３は画素電
極として機能するものである。３５４は隣の画素に帰属
する画素電極を表している。図示していないが、本実施
例ではこの配線を、Ｔｉ膜を５０〜１５０nmの厚さで形
成し、島状半導体層のソースまたはドレイン領域を形成
する半導体膜とコンタクトを形成し、そのＴｉ膜上に重
ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで
形成し、さらにその上に透明導電膜を８０〜１２０nmの
厚さで形成した。
【０１３４】こうして実施例３と同様に、同一の基板上
に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した
基板を完成させることができる。駆動回路には第１のｐ
チャネル型ＴＦＴ（Ａ）３００、第１のｎチャネル型Ｔ
ＦＴ（Ａ）３０１、第２のｐチャネル型ＴＦＴ（Ａ）３
０２、第２のｎチャネル型ＴＦＴ（Ａ）３０３、画素部
には画素ＴＦＴ３０４、保持容量３０５が形成されてい
る。
【０１３５】駆動回路の第１のｐチャネル型ＴＦＴ
（Ａ）３００には、島状半導体層にチャネル形成領域３
０６、ゲート電極と重なるＬＤＤ領域３０７、高濃度ｐ
型不純物領域から成るソース領域３０８、ドレイン領域
３０９を有した構造となっている。第１のｎチャネル型
ＴＦＴ（Ａ）３０１には、島状半導体層にチャネル形成
領域３１０、低濃度ｎ型不純物領域で形成されゲート電
極３１９と重なるＬＤＤ領域３１１、高濃度ｎ型不純物
領域で形成するソース領域３１２、ドレイン領域３１３
を有している。チャネル長３〜７μｍに対して、ゲート
電極と重なるＬＤＤ領域をＬovとしてそのチャネル長方
向の長さは０．１〜１．５μｍ、好ましくは０．３〜
０．８μｍとする。このＬovの長さはゲート電極３１９
の厚さとテーパー部の角度から制御する。
【０１３６】駆動回路の第２のｐチャネル型ＴＦＴ
（Ａ）３０２は同様に、島状半導体層にチャネル形成領
域３１４、ゲート電極重なるＬＤＤ領域３１５、高濃度
ｐ型不純物領域で形成されるソース領域３１６、ドレイ
ン領域３１７を有した構造となっている。第２のｎチャ
ネル型ＴＦＴ（Ａ）３０３ａには、島状半導体層にチャ
ネル形成領域３１８、ゲート電極と重なるＬＤＤ領域３
１９、高濃度ｎ型不純物領域で形成するソース領域３２
０、ドレイン領域３２１を有している。ＬＤＤ領域３１
９は、ＬＤＤ領域３１１と同じ構成とする。画素ＴＦＴ
３０４には、島状半導体層にチャネル形成領域３２２
ａ、３２２ｂ、低濃度ｎ型不純物領域で形成するＬＤＤ
領域３２３ａ、３２３ｂ、高濃度ｎ型不純物領域で形成
するソースまたはドレイン領域３２５〜３２７を有して
いる。ＬＤＤ領域３２３ａ、３２３ｂは、ＬＤＤ領域３
１１と同じ構成とする。さらに、容量配線８８２と、ゲ
ート絶縁膜と、画素ＴＦＴ３０４のドレイン領域３２７
に接続する半導体層３２８、３２９とから保持容量３０
５が形成されている。
【０１３７】このようにして作製されたｎチャネル型Ｔ
ＦＴのＬＤＤ領域は、チャネル形成領域からソース領域
またはドレイン領域にかけてｎ型を付与する不純物濃度
が次第に高くなるものとなり、ドレイン近傍に発生する
高電界領域を効果的に緩和して、ホットキャリア効果に
よるＴＦＴの劣化を防止することができる。
【０１３８】［実施例５］実施例３で作製したアクティ
ブマトリクス基板はそのまま反射型の液晶表示装置に適
用することができる。一方、透過型の液晶表示装置とす
る場合には画素部の各画素に設ける画素電極を透明電極
で形成すれば良い。本実施例では透過型の液晶表示装置
に対応するアクティブマトリクス基板の作製方法につい
て図１３を用いて説明する。
【０１３９】アクティブマトリクス基板は実施例１と同
様に作製する。図１３（Ａ）では、ソース配線とドレイ
ン配線は導電性の金属膜をスパッタ法や真空蒸着法で形
成する。ドレイン配線２５６を例としてこの構成を図１
３（Ｂ）で詳細に説明すると、Ｔｉ膜２５６ａを５０〜
１５０nmの厚さで形成し、島状半導体層のソースまたは
ドレイン領域を形成する半導体膜とコンタクトを形成す
る。そのＴｉ膜２５６ａ上に重ねてアルミニウム（Ａ
ｌ）膜２５６ｂを３００〜４００nmの厚さで形成し、さ
らにＴｉ膜２５６ｃまたは窒化チタン（ＴｉＮ）膜を１
００〜２００nmの厚さで形成して３層構造とする。その
後、透明導電膜を全面に形成し、フォトマスクを用いた
パターニング処理およびエッチング処理により画素電極
２５７を形成する。画素電極２５７は、有機樹脂材料か
ら成る第２の層間絶縁膜上に形成され、画素ＴＦＴ２０
４のドレイン配線２５６と重なる部分を設け電気的な接
続を形成している。
【０１４０】図１３（Ｃ）では最初に第２の層間絶縁膜
１４３上に透明導電膜を形成し、パターニング処理およ
びエッチング処理をして画素電極２５８を形成した後、
ドレイン配線２５９を画素電極２５８と重なる部分を設
けて形成した例である。ドレイン配線２５９は、図１３
（Ｄ）で示すようにＴｉ膜２５９ａを５０〜１５０nmの
厚さで形成し、島状半導体層のソースまたはドレイン領
域を形成する半導体膜とコンタクトを形成し、そのＴｉ
膜２５９ａ上に重ねてＡｌ膜２５９ｂを３００〜４００
nmの厚さで形成して設ける。この構成にすると、画素電
極２５８はドレイン配線２５９を形成するＴｉ膜２５９
ａのみと接触することになる。その結果、透明導電膜材
料とＡｌとが直接接し反応するのを確実に防止できる。
【０１４１】透明導電膜の材料は、酸化インジウム（Ｉ
ｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―Ｓ
ｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを
用いて形成して用いることができる。このような材料の
エッチング処理は塩酸系の溶液により行う。しかし、特
にＩＴＯのエッチングは残渣が発生しやすいので、エッ
チング加工性を改善するために酸化インジウム酸化亜鉛
合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジ
ウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して
熱安定性にも優れているので、図９（Ａ）、（Ｂ）の構
成においてドレイン配線２５６の端面で、Ａｌ膜２５６
ｂが画素電極２５７と接触して腐蝕反応をすることを防
止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料で
あり、さらに可視光の透過率や導電率を高めるためにガ
リウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）な
どを用いることができる。
【０１４２】実施例３では反射型の液晶表示装置を作製
できるアクティブマトリクス基板を５枚のフォトマスク
により作製したが、さらに１枚のフォトマスクの追加
（合計６枚）で、透過型の液晶表示装置に対応したアク
ティブマトリクス基板を完成させることができる。本実
施例では、実施例１と同様な工程として説明したが、こ
のような構成は実施例２で示すアクティブマトリクス基
板に適用することができる。
【０１４３】［実施例６］本実施例では、実施例３で示
したアクティブマトリクス基板のＴＦＴの活性層を形成
する結晶質半導体層の他の作製方法について示す。結晶
質半導体層は非晶質半導体層を熱アニール法やレーザー
アニール法、またはＲＴＡ法などで結晶化させて形成す
るが、その他に特開平７−１３０６５２号公報で開示さ
れている触媒元素を用いる結晶化法を適用することもで
きる。その場合の例を図１４を用いて説明する。
【０１４４】図１４（Ａ）で示すように、実施例１と同
様にして、ガラス基板１１０１上に下地膜１１０２ａ、
１１０２ｂ、非晶質構造を有する半導体層１１０３を２
５〜８０nmの厚さで形成する。非晶質半導体層は非晶質
シリコン（ａ−Ｓｉ）膜、非晶質シリコン・ゲルマニウ
ム（ａ−ＳｉＧｅ）膜、非晶質炭化シリコン（ａ−Ｓｉ
Ｃ）膜，非晶質シリコン・スズ（ａ−ＳｉＳｎ）膜など
が適用できる。これらの非晶質半導体層は水素を０．１
〜４０atomic%程度含有するようにして形成すると良
い。例えば、非晶質シリコン膜を５５nmの厚さで形成す
る。そして、重量換算で１０ｐｐｍの触媒元素を含む水
溶液をスピナーで基板を回転させて塗布するスピンコー
ト法で触媒元素を含有する層１１０４を形成する。触媒
元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄
（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐ
ｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、
金（Ａｕ）などである。この触媒元素を含有する層１１
０４は、スピンコート法の他に印刷法やスプレー法、バ
ーコーター法、或いはスパッタ法や真空蒸着法によって
上記触媒元素の層を１〜５nmの厚さに形成しても良い。
【０１４５】そして、図１４（Ｂ）に示す結晶化の工程
では、まず４００〜５００℃で１時間程度の熱処理を行
い、非晶質シリコン膜の含有水素量を５atom％以下にす
る。非晶質シリコン膜の含有水素量が成膜後において最
初からこの値である場合にはこの熱処理は必ずしも必要
でない。そして、ファーネスアニール炉を用い、窒素雰
囲気中で５５０〜６００℃で１〜８時間の熱アニールを
行う。以上の工程により結晶質シリコン膜から成る結晶
質半導体層１１０５を得ることができる（図１４
（Ｃ））。しかし、この熱アニールによって作製された
結晶質半導体層１１０５は、光学顕微鏡観察により巨視
的に観察すると局所的に非晶質領域が残存していること
が観察されることがあり、このような場合、同様にラマ
ン分光法では４８０ｃｍ-1にブロードなピークを持つ非
晶質成分が観測される。そのため、熱アニールの後に実
施例１で説明したレーザーアニール法で結晶質半導体層
１１０５を処理してその結晶性を高めることは有効な手
段として適用できる。
【０１４６】図１１で作製された結晶質半導体層１１０
５から島状半導体層を作製すれば、実施例３と同様にし
てアクティブマトリクス基板を完成させることができ
る。また、実施例１で示したＣＭＯＳ構造を形成するこ
ともできる。しかし、結晶化の工程においてシリコンの
結晶化を助長する触媒元素を使用した場合、島状半導体
層中には微量（１×１０17〜１×１０19atoms/cm3程
度）の触媒元素が残留する。勿論、そのような状態でも
ＴＦＴを完成させることが可能であるが、残留する触媒
元素を少なくともチャネル形成領域から除去する方がよ
り好ましい。この触媒元素を除去する手段の一つにリン
（Ｐ）によるゲッタリング作用を利用する手段がある。
【０１４７】この目的におけるリン（Ｐ）によるゲッタ
リング処理は、図１０（Ｂ）で説明した活性化工程で同
時に行うことができる。この様子を図１５で説明する。
ゲッタリングに必要なリン（Ｐ）の濃度は高濃度ｎ型不
純物領域の不純物濃度と同程度でよく、活性化工程の熱
アニールにより、ｎチャネル型ＴＦＴおよびｐチャネル
型ＴＦＴのチャネル形成領域から触媒元素をその濃度で
リン（Ｐ）を含有する不純物領域へ偏析させることがで
きる（図１５で示す矢印の方向）。その結果その不純物
領域には１×１０17〜１×１０19atoms/cm3程度の触媒
元素が偏析する。このようにして作製したＴＦＴはオフ
電流値が下がり、結晶性が良いことから高い電界効果移
動度が得られ、良好な特性を達成することができる。
【０１４８】［実施例７］本実施例では実施例３で作製
したアクティブマトリクス基板から、アクティブマトリ
クス型液晶表示装置を作製する工程を説明する。まず、
図１６（Ａ）に示すように、図１０（Ｃ）の状態のアク
ティブマトリクス基板に柱状スペーサから成るスペーサ
を形成する。スペーサは数μｍの粒子を散布して設ける
方法でも良いが、ここでは基板全面に樹脂膜を形成した
後これをパターニングして形成する方法を採用した。こ
のようなスペーサの材料に限定はないが、例えば、ＪＳ
Ｒ社製のＮＮ７００を用い、スピナーで塗布した後、露
光と現像処理によって所定のパターンに形成する。さら
にクリーンオーブンなどで１５０〜２００℃で加熱して
硬化させる。このようにして作製されるスペーサは露光
と現像処理の条件によって形状を異ならせることができ
るが、好ましくは、図１６で示すように、スペーサの形
状は柱状で頂部が平坦な形状となるようにすると、対向
側の基板を合わせたときに液晶表示パネルとしての機械
的な強度を確保することができる。形状は円錐状、角錐
状など特別の限定はないが、例えば円錐状としたときに
具体的には、高さＨを１．２〜５μｍとし、平均半径Ｌ
１を５〜７μｍ、平均半径Ｌ１と底部の半径Ｌ２との比
を１対１．５とする。このとき側面のテーパー角は±１
５°以下とする。
【０１４９】スペーサの配置は任意に決定すれば良い
が、好ましくは、図１６（Ａ）で示すように、画素部に
おいてはドレイン配線８５３（画素電極）のコンタクト
部２３１と重ねてその部分を覆うように柱状スペーサ４
０６を形成すると良い。コンタクト部２３１は平坦性が
損なわれこの部分では液晶がうまく配向しなくなるの
で、このようにしてコンタクト部２３１にスペーサ用の
樹脂を充填する形で柱状スペーサ４０６を形成すること
でディスクリネーションなどを防止することができる。
また、駆動回路のＴＦＴ上にもスペーサ４０５ａ〜４０
５ｅを形成しておく。このスペーサは駆動回路部の全面
に渡って形成しても良いし、図１６で示すようにソース
線およびドレイン線を覆うようにして設けて配向膜形成
後のラビング処理における静電破壊を防ぐ構造としても
良い。
【０１５０】その後、配向膜４０７を形成する。通常液
晶表示素子の配向膜にはポリイミド樹脂を用る。配向膜
を形成した後、ラビング処理を施して液晶分子がある一
定のプレチルト角を持って配向するようにした。画素部
に設けた柱状スペーサ４０６の端部からラビング方向に
対してラビングされない領域が２μｍ以下となるように
した。また、ラビング処理では静電気の発生がしばしば
問題となるが、駆動回路のＴＦＴ上に形成したスペーサ
４０５ａ〜４０５ｅにより静電気からＴＦＴを保護する
効果を得ることができる。また図では説明しないが、配
向膜４０７を先に形成してから、スペーサ４０６、４０
５ａ〜４０５ｅを形成した構成としても良い。
【０１５１】対向側の対向基板４０１には、遮光膜４０
２、透明導電膜４０３および配向膜４０４を形成する。
遮光膜４０２はＴｉ膜、Ｃｒ膜、Ａｌ膜などを１５０〜
３００nmの厚さで形成する。そして、画素部と駆動回路
が形成されたアクティブマトリクス基板と対向基板とを
シール剤４０８で貼り合わせる。シール剤４０８にはフ
ィラー（図示せず）が混入されていて、このフィラーと
スペーサ４０６、４０５ａ〜４０５ｅによって均一な間
隔を持って２枚の基板が貼り合わせられる。その後、両
基板の間に液晶材料４０９を注入する。液晶材料には公
知の液晶材料を用いれば良い。例えば、ＴＮ液晶の他
に、電場に対して透過率が連続的に変化する電気光学応
答性を示す、無しきい値反強誘電性混合液晶を用いるこ
ともできる。この無しきい値反強誘電性混合液晶には、
Ｖ字型の電気光学応答特性を示すものもある。このよう
にして図１６（Ｂ）に示すアクティブマトリクス型液晶
表示装置が完成する。
【０１５２】図１７はこのようなアクティブマトリクス
基板の上面図を示し、画素部および駆動回路部とスペー
サおよびシール剤の位置関係を示す上面図である。実施
例３で述べたガラス基板８０１上に画素部５０４の周辺
に駆動回路として走査信号駆動回路５０５と画像信号駆
動回路５０６が設けられている。さらに、その他ＣＰＵ
やメモリなどの信号処理回路５０７も付加されていても
良い。そして、これらの駆動回路は接続配線５０３によ
って外部入出力端子５０２と接続されている。画素部５
０４では走査信号駆動回路５０５から延在するゲート線
群５０８と画像信号駆動回路５０６から延在するソース
線群５０９がマトリクス状に交差して画素を形成し、各
画素にはそれぞれ画素ＴＦＴ２０４と保持容量２０５が
設けられている。
【０１５３】図１６において画素部において設けた柱状
スペーサ４０６は、すべての画素に対して設けても良い
が、図１７で示すようにマトリクス状に配列した画素の
数個から数十個おきに設けても良い。即ち、画素部を構
成する画素の全数に対するスペーサの数の割合は２０〜
１００％とすることが可能である。また、駆動回路部に
設けるスペーサ４０５ａ〜４０５ｅはその全面を覆うよ
うに設けても良いし各ＴＦＴのソースおよびドレイン配
線の位置にあわせて設けても良い。図１７では駆動回路
部に設けるスペーサの配置を５１０〜５１２で示す。そ
して、図１７で示すシール剤５１９は、基板８０１上の
画素部５０４および走査信号駆動回路５０５、画像信号
駆動回路５０６、その他の信号処理回路５０７の外側で
あって、外部入出力端子５０２よりも内側に形成する。
【０１５４】このようなアクティブマトリクス型液晶表
示装置の構成を図１８の斜視図を用いて説明する。図１
８においてアクティブマトリクス基板は、ガラス基板８
０１上に形成された、画素部５０４と、走査信号駆動回
路５０５と、画像信号駆動回路５０６とその他の信号処
理回路５０７とで構成される。画素部５０４には画素Ｔ
ＦＴ２０４と保持容量２０５が設けられ、画素部の周辺
に設けられる駆動回路はＣＭＯＳ回路を基本として構成
されている。走査信号駆動回路５０５と画像信号駆動回
路５０６からは、それぞれゲート線８２２とソース線８
４８が画素部５０４に延在し、画素ＴＦＴ２０４に接続
している。また、フレキシブルプリント配線板（Flexib
le Printed Circuit：ＦＰＣ）５１３が外部入力端子５
０２に接続していて画像信号などを入力するのに用い
る。ＦＰＣ５１３は補強樹脂５１４によって強固に接着
されている。そして接続配線５０３でそれぞれの駆動回
路に接続している。また、対向基板４０１には図示して
いない、遮光膜や透明電極が設けられている。
【０１５５】このような構成の液晶表示装置は、実施例
３〜５で示すアクティブマトリクス基板の構成を用いて
形成することができる。実施例３または実施例４で示す
アクティブマトリクス基板を用いれば反射型の液晶表示
装置が得られ、実施例５で示すアクティブマトリクス基
板を用いると透過型の液晶表示装置を得ることができ
る。
【０１５６】［実施例８］本実施例では、実施例３また
は実施例４のアクティブマトリクス基板を用いてエレク
トロルミネッセンス（ＥＬ：Electro Luminescence）材
料を用いた自発光型の表示パネル（以下、ＥＬ表示装置
と記す）を作製する例について説明する。図１９（Ａ）
は本発明を用いたＥＬ表示パネルの上面図である。図１
９（Ａ）において、１０は基板、１１は画素部、１２は
ソース側駆動回路、１３はゲート側駆動回路であり、そ
れぞれの駆動回路は配線１４〜１６を経てＦＰＣ１７に
至り、外部機器へと接続される。
【０１５７】図１９（Ｂ）は図１９（Ａ）のＡ−Ａ'断
面を表す図であり、このとき少なくとも画素部上、好ま
しくは駆動回路及び画素部上に対向板８０を設ける。対
向板８０はシール材１９でＴＦＴとＥＬ層が形成されて
いるアクティブマトリクス基板と貼り合わされている。
シール剤１９にはフィラー（図示せず）が混入されてい
て、このフィラーによりほぼ均一な間隔を持って２枚の
基板が貼り合わせられている。さらに、シール材１９の
外側とＦＰＣ１７の上面及び周辺は封止剤８１で密封す
る構造とする。封止剤８１はシリコーン樹脂、エポキシ
樹脂、フェノール樹脂、ブチルゴムなどの材料を用い
る。
【０１５８】このように、シール剤１９によりアクティ
ブマトリクス基板１０と対向基板８０とが貼り合わされ
ると、その間には空間が形成される。その空間には充填
剤８３が充填される。この充填剤８３は対向板８０を接
着する効果も合わせ持つ。充填剤８３はＰＶＣ（ポリビ
ニルクロライド）、エポキシ樹脂、シリコーン樹脂、Ｐ
ＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビ
ニルアセテート）などを用いることができる。また、Ｅ
Ｌ層は水分をはじめ湿気に弱く劣化しやすいので、この
充填剤８３の内部に酸化バリウムなどの乾燥剤を混入さ
せておくと吸湿効果を保持できるので望ましい。
【０１５９】また、ＥＬ層上に窒化シリコン膜や酸化窒
化シリコン膜などで形成するパッシベーション膜８２を
形成し、充填剤８３に含まれるアルカリ元素などによる
腐蝕を防ぐ構造としていある。
【０１６０】対向板８０にはガラス板、アルミニウム
板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Pl
astics）板、ＰＶＦ（ポリビニルフルオライド）フィル
ム、マイラーフィルム（デュポン社の商品名）、ポリエ
ステルフィルム、アクリルフィルムまたはアクリル板な
どを用いることができる。また、数十μｍのアルミニウ
ム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構造
のシートを用い、耐湿性を高めることもできる。このよ
うにして、ＥＬ素子は密閉された状態となり外気から遮
断されている。
【０１６１】また、図２０（Ｂ）において基板１０、下
地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチ
ャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣ
ＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ
２３（但し、ここではＥＬ素子への電流を制御するＴＦ
Ｔだけ図示している。）が形成されている。これらのＴ
ＦＴはＶthシフトやバイアスストレスによる特性低下を
防ぎ、動作特性を安定化させるために実施例３で示すＴ
ＦＴと同じものを用いる。即ち、酸化窒化シリコン膜
（Ａ）と（Ｂ）をゲート電極に用いた構造とする。ま
た、ＴＦＴは実施例１で記載したＴＦＴでも良く、或い
は実施例２で記載した逆スタガ型のＴＦＴを適用するこ
ともできる。
【０１６２】例えば、駆動回路用ＴＦＴ２２とし、図１
０（Ｃ）に示すｐチャネル型ＴＦＴ２００ａ、２０２ａ
とｎチャネル型ＴＦＴ２０１ａ、２０３ａを用いれば良
い。また、画素部用ＴＦＴ２３には図１０（Ｃ）に示す
ｎチャネル型ＴＦＴ２０４またはそれと同様な構造を有
するｐチャネル型ＴＦＴを用いれば良い。
【０１６３】図１０（Ｃ）の状態のアクティブマトリク
ス基板からＥＬ表示装置を作製するには、ソース線、ド
レイン線上に樹脂材料でなる層間絶縁膜（平坦化膜）２
６を形成し、その上に画素部用ＴＦＴ２３のドレインと
電気的に接続する透明導電膜でなる画素電極２７を形成
する。透明導電膜としては、酸化インジウムと酸化スズ
との化合物（ＩＴＯと呼ばれる）または酸化インジウム
と酸化亜鉛との化合物を用いることができる。そして、
画素電極２７を形成したら、絶縁膜２８を形成し、画素
電極２７上に開口部を形成する。
【０１６４】次に、ＥＬ層２９を形成する。ＥＬ層２９
は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、
電子輸送層または電子注入層）を自由に組み合わせて積
層構造または単層構造とすれば良い。どのような構造と
するかは公知の技術を用いれば良い。また、ＥＬ材料に
は低分子系材料と高分子系（ポリマー系）材料がある。
低分子系材料を用いる場合は蒸着法を用いるが、高分子
系材料を用いる場合には、スピンコート法、印刷法また
はインクジェット法等の簡易な方法を用いることが可能
である。
【０１６５】ＥＬ層はシャドーマスクを用いて蒸着法、
またはインクジェット法、ディスペンサー法などで形成
する。いずれにしても、画素毎に波長の異なる発光が可
能な発光層（赤色発光層、緑色発光層及び青色発光層）
を形成することで、カラー表示が可能となる。その他に
も、色変換層（ＣＣＭ）とカラーフィルターを組み合わ
せた方式、白色発光層とカラーフィルターを組み合わせ
た方式があるがいずれの方法を用いても良い。勿論、単
色発光のＥＬ表示装置とすることもできる。
【０１６６】ＥＬ層２９を形成したら、その上に陰極３
０を形成する。陰極３０とＥＬ層２９の界面に存在する
水分や酸素は極力排除しておくことが望ましい。従っ
て、真空中でＥＬ層２９と陰極３０を連続して形成する
か、ＥＬ層２９を不活性雰囲気で形成し、大気解放しな
いで真空中で陰極３０を形成するといった工夫が必要で
ある。本実施例ではマルチチャンバー方式（クラスター
ツール方式）の成膜装置を用いることで上述のような成
膜を可能とする。
【０１６７】なお、本実施例では陰極３０として、Ｌｉ
Ｆ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積
層構造を用いる。具体的にはＥＬ層２９上に蒸着法で１
ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上
に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公
知の陰極材料であるＭｇＡｇ電極を用いても良い。そし
て陰極３０は３１で示される領域において配線１６に接
続される。配線１６は陰極３０に所定の電圧を与えるた
めの電源供給線であり、異方性導電性ペースト材料３２
を介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさ
らに樹脂層８０が形成され、この部分の接着強度を高め
ている。
【０１６８】３１に示された領域において陰極３０と配
線１６とを電気的に接続するために、層間絶縁膜２６及
び絶縁膜２８にコンタクトホールを形成する必要があ
る。これらは層間絶縁膜２６のエッチング時（画素電極
用コンタクトホールの形成時）や絶縁膜２８のエッチン
グ時（ＥＬ層形成前の開口部の形成時）に形成しておけ
ば良い。また、絶縁膜２８をエッチングする際に、層間
絶縁膜２６まで一括でエッチングしても良い。この場
合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれ
ば、コンタクトホールの形状を良好なものとすることが
できる。
【０１６９】また、配線１６はシーリル１９と基板１０
との間を隙間（但し封止剤８１で塞がれている。）を通
ってＦＰＣ１７に電気的に接続される。なお、ここでは
配線１６について説明したが、他の配線１４、１５も同
様にしてシーリング材１８の下を通ってＦＰＣ１７に電
気的に接続される。
【０１７０】ここで画素部のさらに詳細な断面構造を図
２０に、上面構造を図２１（Ａ）に、回路図を図２１
（Ｂ）に示す。図２０及び図２１（Ａ）は共通の符号を
用いるので互いに参照すれば良い。
【０１７１】図２０（Ａ）において、基板２４０１上に
設けられたスイッチング用ＴＦＴ２４０２は本発明（例
えば、実施例１の図１０で示したＴＦＴ）の画素ＴＦＴ
２０４と同じ構造で形成される。ダブルゲート構造とす
ることで実質的に二つのＴＦＴが直列された構造とな
り、オフ電流値を低減することができるという利点があ
る。なお、本実施例ではダブルゲート構造としている
が、シングルゲート構造でも構わないし、トリプルゲー
ト構造やそれ以上のゲート本数を持つマルチゲート構造
でも良い。
【０１７２】また、電流制御用ＴＦＴ２４０３は本願発
明の図１０で示すｎチャネル型ＴＦＴ２０１ａを用いて
形成する。このとき、スイッチング用ＴＦＴ２４０２の
ドレイン線３５は配線３６によって電流制御用ＴＦＴの
ゲート電極３７に電気的に接続されている。また、３８
で示される配線は、スイッチング用ＴＦＴ２４０２のゲ
ート電極３９a、３９bを電気的に接続するゲート配線で
ある。
【０１７３】このとき、電流制御用ＴＦＴ２４０３が本
願発明の構造であることは非常に重要な意味を持つ。電
流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するた
めの素子であるため、多くの電流が流れ、熱による劣化
やホットキャリアによる劣化の危険性が高い素子でもあ
る。そのため、電流制御用ＴＦＴのドレイン側に、ゲー
ト絶縁膜を介してゲート電極（厳密にはゲート電極とし
て機能するサイドウォール）に重なるようにＬＤＤ領域
を設ける本願発明の構造は極めて有効である。
【０１７４】また、本実施例では電流制御用ＴＦＴ２４
０３をシングルゲート構造で図示しているが、複数のＴ
ＦＴを直列につなげたマルチゲート構造としても良い。
さらに、複数のＴＦＴを並列につなげて実質的にチャネ
ル形成領域を複数に分割し、熱の放射を高い効率で行え
るようにした構造としても良い。このような構造は熱に
よる劣化対策として有効である。
【０１７５】また、図２１（Ａ）に示すように、電流制
御用ＴＦＴ２４０３のゲート電極３７となる配線は２４
０４で示される領域で、電流制御用ＴＦＴ２４０３のド
レイン配線４０と絶縁膜を介して重なる。このとき、２
４０４で示される領域ではコンデンサが形成される。こ
のコンデンサ２４０４は電流制御用ＴＦＴ２４０３のゲ
ートにかかる電圧を保持するためのコンデンサとして機
能する。なお、ドレイン配線４０は電流供給線（電源
線）２５０１に接続され、常に一定の電圧が加えられて
いる。
【０１７６】スイッチング用ＴＦＴ２４０２及び電流制
御用ＴＦＴ２４０３の上には第１パッシベーション膜４
１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２
が形成される。平坦化膜４２を用いてＴＦＴによる段差
を平坦化することは非常に重要である。後に形成される
ＥＬ層は非常に薄いため、段差が存在することによって
発光不良を起こす場合がある。従って、ＥＬ層をできる
だけ平坦面に形成しうるように画素電極を形成する前に
平坦化しておくことが望ましい。
【０１７７】また、４３は反射性の高い導電膜でなる画
素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２
４０３のドレインに電気的に接続される。画素電極４３
としてはアルミニウム合金膜、銅合金膜または銀合金膜
など低抵抗な導電膜またはそれらの積層膜を用いること
が好ましい。勿論、他の導電膜との積層構造としても良
い。
【０１７８】また、絶縁膜（好ましくは樹脂）で形成さ
れたバンク４４a、４４bにより形成された溝（画素に相
当する）の中に発光層４４が形成される。なお、ここで
は一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、
Ｂ（青）の各色に対応した発光層を作り分けても良い。
発光層とする有機ＥＬ材料としてはπ共役ポリマー系材
料を用いる。代表的なポリマー系材料としては、ポリパ
ラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバ
ゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられ
る。 なお、ＰＰＶ系有機ＥＬ材料としては様々な型の
ものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,
E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for L
ight Emitting Diodes”,Euro Display,Proceedings,19
99,p.33-37」や特開平１０−９２５７６号公報に記載さ
れたような材料を用いれば良い。
【０１７９】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０ｎ
ｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０１８０】但し、以上の例は発光層として用いること
のできる有機ＥＬ材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせてＥＬ層（発光及びそのための
キャリアの移動を行わせるための層）を形成すれば良
い。例えば、本実施例ではポリマー系材料を発光層とし
て用いる例を示したが、低分子系有機ＥＬ材料を用いて
も良い。また、電荷輸送層や電荷注入層として炭化珪素
等の無機材料を用いることも可能である。これらの有機
ＥＬ材料や無機材料は公知の材料を用いることができ
る。
【０１８１】本実施例では発光層４５の上にＰＥＤＯＴ
（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）で
なる正孔注入層４６を設けた積層構造のＥＬ層としてい
る。そして、正孔注入層４６の上には透明導電膜でなる
陽極４７が設けられる。本実施例の場合、発光層４５で
生成された光は上面側に向かって（ＴＦＴの上方に向か
って）放射されるため、陽極は透光性でなければならな
い。透明導電膜としては酸化インジウムと酸化スズとの
化合物や酸化インジウムと酸化亜鉛との化合物を用いる
ことができるが、耐熱性の低い発光層や正孔注入層を形
成した後で形成するため、可能な限り低温で成膜できる
ものが好ましい。
【０１８２】陽極４７まで形成された時点でＥＬ素子２
４０５が完成する。なお、ここでいうＥＬ素子２４０５
は、画素電極（陰極）４３、発光層４５、正孔注入層４
６及び陽極４７で形成されたコンデンサを指す。図２２
（Ａ）に示すように画素電極４３は画素の面積にほぼ一
致するため、画素全体がＥＬ素子として機能する。従っ
て、発光の利用効率が非常に高く、明るい画像表示が可
能となる。
【０１８３】ところで、本実施例では、陽極４７の上に
さらに第２パッシベーション膜４８を設けている。第２
パッシベーション膜４８としては窒化珪素膜または窒化
酸化珪素膜が好ましい。この目的は、外部とＥＬ素子と
を遮断することであり、有機ＥＬ材料の酸化による劣化
を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味
との両方を併せ持つ。これによりＥＬ表示装置の信頼性
が高められる。
【０１８４】以上のように本願発明のＥＬ表示パネルは
図２１のような構造の画素からなる画素部を有し、オフ
電流値の十分に低いスイッチング用ＴＦＴと、ホットキ
ャリア注入に強い電流制御用ＴＦＴとを有する。従っ
て、高い信頼性を有し、且つ、良好な画像表示が可能な
ＥＬ表示パネルが得られる。
【０１８５】図２０（Ｂ）はＥＬ層の構造を反転させた
例を示す。電流制御用ＴＦＴ２６０１は図１０（Ｃ）の
ｐチャネル型ＴＦＴ２００ａを用いて形成される。作製
プロセスは実施例３を参照すれば良い。本実施例では、
画素電極（陽極）５０として透明導電膜を用いる。具体
的には酸化インジウムと酸化亜鉛との化合物でなる導電
膜を用いる。勿論、酸化インジウムと酸化スズとの化合
物でなる導電膜を用いても良い。
【０１８６】そして、絶縁膜でなるバンク５１a、５１b
が形成された後、溶液塗布によりポリビニルカルバゾー
ルでなる発光層５２が形成される。その上にはカリウム
アセチルアセトネート（ａｃａｃＫと表記される）でな
る電子注入層５３、アルミニウム合金でなる陰極５４が
形成される。この場合、陰極５４がパッシベーション膜
としても機能する。こうしてＥＬ素子２６０２が形成さ
れる。本実施例の場合、発光層５３で発生した光は、矢
印で示されるようにＴＦＴが形成された基板の方に向か
って放射される。本実施例のような構造とする場合、電
流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成す
ることが好ましい。
【０１８７】尚、本実施例の構成は、実施例１〜４のＴ
ＦＴの構成を自由に組み合わせて実施することが可能で
ある。また、実施例１１の電子機器の表示部として本実
施例のＥＬ表示パネルを用いることは有効である。
【０１８８】［実施例９］本実施例では、図２１（Ｂ）
に示した回路図とは異なる構造の画素とした場合の例に
ついて図２２に示す。なお、本実施例において、２７０
１はスイッチング用ＴＦＴ２７０２のソース配線、２７
０３はスイッチング用ＴＦＴ２７０２のゲート配線、２
７０４は電流制御用ＴＦＴ、２７０５はコンデンサ、２
７０６、２７０８は電流供給線、２７０７はＥＬ素子と
する。
【０１８９】図２２（Ａ）は、二つの画素間で電流供給
線２７０６を共通とした場合の例である。即ち、二つの
画素が電流供給線２７０６を中心に線対称となるように
形成されている点に特徴がある。この場合、電源供給線
の本数を減らすことができるため、画素部をさらに高精
細化することができる。
【０１９０】また、図２２（Ｂ）は、電流供給線２７０
８をゲート配線２７０３と平行に設けた場合の例であ
る。なお、図２２（Ｂ）では電流供給線２７０８とゲー
ト配線２７０３とが重ならないように設けた構造となっ
ているが、両者が異なる層に形成される配線であれば、
絶縁膜を介して重なるように設けることもできる。この
場合、電源供給線２７０８とゲート配線２７０３とで専
有面積を共有させることができるため、画素部をさらに
高精細化することができる。
【０１９１】また、図２２（Ｃ）は、図２２（Ｂ）の構
造と同様に電流供給線２７０８をゲート配線２７０３と
平行に設け、さらに、二つの画素を電流供給線２７０８
を中心に線対称となるように形成する点に特徴がある。
また、電流供給線２７０８をゲート配線２７０３のいず
れか一方と重なるように設けることも有効である。この
場合、電源供給線の本数を減らすことができるため、画
素部をさらに高精細化することができる。図２２
（Ａ）、図２２（Ｂ）では電流制御用ＴＦＴ２４０３の
ゲートにかかる電圧を保持するためにコンデンサ２４０
４を設ける構造としているが、コンデンサ２４０４を省
略することも可能である。
【０１９２】電流制御用ＴＦＴ２４０３として図２０
（Ａ）に示すような本願発明のｎチャネル型ＴＦＴを用
いているため、ゲート絶縁膜を介してゲート電極（と重
なるように設けられたＬＤＤ領域を有している。この重
なり合った領域には一般的にゲート容量と呼ばれる寄生
容量が形成されるが、本実施例ではこの寄生容量をコン
デンサ２４０４の代わりとして積極的に用いる点に特徴
がある。この寄生容量のキャパシタンスは上記ゲート電
極とＬＤＤ領域とが重なり合った面積で変化するため、
その重なり合った領域に含まれるＬＤＤ領域の長さによ
って決まる。また、図２２（Ａ）、（Ｂ）、（Ｃ）の構
造においても同様にコンデンサ２７０５を省略すること
は可能である。
【０１９３】尚、本実施例の構成は、実施例１〜４のＴ
ＦＴの構成を自由に組み合わせて実施することが可能で
ある。また、実施例１１の電子機器の表示部として本実
施例のＥＬ表示パネルを用いることは有効である。
【０１９４】［実施例１０］実施例７で示したの液晶表
示装置にはネマチック液晶以外にも様々な液晶を用いる
ことが可能である。例えば、1998, SID, "Characterist
ics and Driving Scheme of Polymer-Stabilized Monos
table FLCD Exhibiting Fast Response Timeand High C
ontrast Ratio with Gray-Scale Capability" by H. Fu
rue et al.や、1997, SID DIGEST, 841, "A Full-Color
Thresholdless AntiferroelectricLCD Exhibiting Wid
e Viewing Angle with Fast Response Time" by T. Yos
hida et al.や、1996, J. Mater. Chem. 6(4), 671-67
3, "Thresholdless antiferroelectricity in liquid c
rystals and its application to displays" by S. Inu
i et al.や、米国特許第5594569 号に開示された液晶を
用いることが可能である。
【０１９５】等方相−コレステリック相−カイラルスメ
クティックＣ相転移系列を示す強誘電性液晶（ＦＬＣ）
を用い、ＤＣ電圧を印加しながらコレステリック相−カ
イラルスメクティックＣ相転移をさせ、かつコーンエッ
ジをほぼラビング方向に一致させた単安定ＦＬＣの電気
光学特性を図２５に示す。図２５に示すような強誘電性
液晶による表示モードは「Ｈａｌｆ−Ｖ字スイッチング
モード」と呼ばれている。図２５に示すグラフの縦軸は
透過率（任意単位）、横軸は印加電圧である。「Ｈａｌ
ｆ−Ｖ字スイッチングモード」については、寺田らの”
Ｈａｌｆ−Ｖ字スイッチングモードＦＬＣＤ”、第４６
回応用物理学関係連合講演会講演予稿集、１９９９年３
月、第１３１６頁、および吉原らの”強誘電性液晶によ
る時分割フルカラーＬＣＤ”、液晶第３巻第３号第１９
０頁に詳しい。
【０１９６】図２３に示されるように、このような強誘
電性混合液晶を用いると、低電圧駆動かつ階調表示が可
能となることがわかる。本発明の液晶表示装置には、こ
のような電気光学特性を示す強誘電性液晶も用いること
ができる。
【０１９７】また、ある温度域において反強誘電相を示
す液晶を反強誘電性液晶（ＡＦＬＣ）という。反強誘電
性液晶を有する混合液晶には、電場に対して透過率が連
続的に変化する電気光学応答特性を示す、無しきい値反
強誘電性混合液晶と呼ばれるものがある。この無しきい
値反強誘電性混合液晶は、いわゆるＶ字型の電気光学応
答特性を示すものがあり、その駆動電圧が約±２．５Ｖ
程度（セル厚約１μｍ〜２μｍ）のものも見出されてい
る。
【０１９８】また、一般に、無しきい値反強誘電性混合
液晶は自発分極が大きく、液晶自体の誘電率が高い。こ
のため、無しきい値反強誘電性混合液晶を液晶表示装置
に用いる場合には、画素に比較的大きな保持容量が必要
となってくる。よって、自発分極が小さな無しきい値反
強誘電性混合液晶を用いるのが好ましい。
【０１９９】なお、このような無しきい値反強誘電性混
合液晶を本発明の液晶表示装置に用いることによって低
電圧駆動が実現されるので、低消費電力化が実現され
る。
【０２００】［実施例１１］本実施例では、本発明のＴ
ＦＴ回路によるアクティブマトリクス型液晶表示装置を
組み込んだ半導体装置について図２４、図２５、図２６
で説明する。
【０２０１】このような半導体装置には、携帯情報端末
（電子手帳、モバイルコンピュータ、携帯電話等）、ビ
デオカメラ、スチルカメラ、パーソナルコンピュータ、
テレビ等が挙げられる。それらの一例を図２４と図２５
に示す。
【０２０２】図２４（Ａ）は携帯電話であり、本体９０
０１、音声出力部９００２、音声入力部９００３、表示
装置９００４、操作スイッチ９００５、アンテナ９００
６から構成されている。本願発明は音声出力部９００
２、音声入力部９００３、及びアクティブマトリクス基
板を備えた表示装置９００４に適用することができる。
【０２０３】図２４（Ｂ）はビデオカメラであり、本体
９１０１、表示装置９１０２、音声入力部９１０３、操
作スイッチ９１０４、バッテリー９１０５、受像部９１
０６から成っている。本願発明は音声入力部９１０３、
及びアクティブマトリクス基板を備えた表示装置９１０
２、受像部９１０６に適用することができる。
【０２０４】図２４（Ｃ）はモバイルコンピュータ或い
は携帯型情報端末であり、本体９２０１、カメラ部９２
０２、受像部９２０３、操作スイッチ９２０４、表示装
置９２０５で構成されている。本願発明は受像部９２０
３、及びアクティブマトリクス基板を備えた表示装置９
２０５に適用することができる。
【０２０５】図２４（Ｄ）はヘッドマウントディスプレ
イであり、本体９３０１、表示装置９３０２、アーム部
９３０３で構成される。本願発明は表示装置９３０２に
適用することができる。また、表示されていないが、そ
の他の信号制御用回路に使用することもできる。
【０２０６】図２４（Ｅ）はリア型プロジェクターであ
り、本体９４０１、光源９４０２、表示装置９４０３、
偏光ビームスプリッタ９４０４、リフレクター９４０
５、９４０６、スクリーン９４０７で構成される。本発
明は表示装置９４０３に適用することができる。
【０２０７】図２４（Ｆ）は携帯書籍であり、本体９５
０１、表示装置９５０２、９５０３、記憶媒体９５０
４、操作スイッチ９５０５、アンテナ９５０６から構成
されており、ミニディスク（ＭＤ）やＤＶＤに記憶され
たデータや、アンテナで受信したデータを表示するもの
である。表示装置９５０２、９５０３は直視型の表示装
置であり、本発明はこの適用することができる。
【０２０８】図２５（Ａ）はパーソナルコンピュータで
あり、本体９６０１、画像入力部９６０２、表示装置９
６０３、キーボード９６０４で構成される。
【０２０９】図２５（Ｂ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体９７０１、表示装置９７０２、スピーカ部９７
０３、記録媒体９７０４、操作スイッチ９７０５で構成
される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉ
ｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等
を用い、音楽鑑賞や映画鑑賞やゲームやインターネット
を行うことができる。
【０２１０】図２５（Ｃ）はデジタルカメラであり、本
体９８０１、表示装置９８０２、接眼部９８０３、操作
スイッチ９８０４、受像部（図示しない）で構成され
る。
【０２１１】図２６（Ａ）はフロント型プロジェクター
であり、表示装置３６０１、スクリーン３６０２で構成
される。本発明は表示装置やその他の信号制御回路に適
用することができる。
【０２１２】図２６（Ｂ）はリア型プロジェクターであ
り、本体３７０１、表示装置３７０２、ミラー３７０
３、スクリーン３７０４で構成される。本発明は表示装
置やその他の信号制御回路に適用することができる。
【０２１３】なお、図２６（Ｃ）は、図２６（Ａ）及び
図２６（Ｂ）中における表示装置３６０１、３７０２の
構造の一例を示した図である。表示装置３６０１、３７
０２は、光源光学系３８０１、ミラー３８０２、３８０
４〜３８０６、ダイクロイックミラー３８０３、プリズ
ム３８０７、液晶表示装置３８０８、位相差板３８０
９、投射光学系３８１０で構成される。投射光学系３８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図２６（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。
【０２１４】また、図２６（Ｄ）は、図２６（Ｃ）中に
おける光源光学系３８０１の構造の一例を示した図であ
る。本実施例では、光源光学系３８０１は、リフレクタ
ー３８１１、光源３８１２、レンズアレイ３８１３、３
８１４、偏光変換素子３８１５、集光レンズ３８１６で
構成される。なお、図２６（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。
【０２１５】また、本発明はその他にも、イメージセン
サやＥＬ型表示素子に適用することも可能である。この
ように、本願発明の適用範囲はきわめて広く、あらゆる
分野の電子機器に適用することが可能である。
【０２１６】
【発明の効果】作製条件および組成の異なる酸化窒化シ
リコン膜（Ａ）と酸化窒化シリコン膜（Ｂ）とを積層さ
せる、または酸化窒化シリコン膜（Ａ）の組成から酸化
窒化シリコン膜（Ｂ）の組成に連続的に変化させる絶縁
膜でＴＦＴのゲート絶縁膜を形成することにより熱的安
定性を高め、バイアスストレスによる劣化を防ぐことが
できる。
【図面の簡単な説明】
【図１】 本発明のゲート絶縁膜の構成を説明する図。
【図２】 本発明に適用するプラズマＣＶＤ装置の構成
の一例を説明する図。
【図３】 トップゲート型のＴＦＴの作製工程を説明す
る図。
【図４】 トップゲート型のＴＦＴの作製工程を説明す
る図。
【図５】 逆スタガ型のＴＦＴの作製工程を説明する
図。
【図６】 逆スタガ型のＴＦＴの作製工程を説明する
図。
【図７】 逆スタガ型のＴＦＴの作製工程を説明する
図。
【図８】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。
【図９】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。
【図１０】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程
を示す断面図。
【図１１】 ｎチャネル型ＴＦＴのＬＤＤ領域の構造を
説明する図。
【図１２】 画素ＴＦＴの構成を説明する断面図。
【図１３】 画素部の構造を説明する上面図。
【図１４】 結晶質半導体層の作製工程を示す断面図。
【図１５】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程
を示す断面図。
【図１６】 アクティブマトリクス型液晶表示装置の作
製工程を示す断面図。
【図１７】 液晶表示装置の入出力端子、配線、回路配
置、スペーサ、シール剤の配置を説明する上面図。
【図１８】 液晶表示装置の構造を示す斜視図。
【図１９】 ＥＬ表示装置の構造を示す上面図及び断面
図。
【図２０】 ＥＬ表示装置の画素部の断面図。
【図２１】 ＥＬ表示装置の画素部の上面図と回路図。
【図２２】 ＥＬ表示装置の画素部の回路図の例。
【図２３】 反強誘電性混合液晶の光透過率特性の一例
を示す図。
【図２４】 半導体装置の一例を示す図。
【図２５】 半導体装置の一例を示す図。
【図２６】 投影型液晶表示装置の構成を示す図。
【図２７】 酸化窒化シリコン膜（A）と（Ｂ）の積層
条件の違いによるＶfbの変動を示すグラフ。
【図２８】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程
を示す断面図。
【図２９】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程
を示す断面図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山崎 舜平 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Ｆターム(参考） 5F058 BB04 BB07 BC11 BD01 BD15 BF07 BF23 BF29 BF30 BF37 BF39 BJ10 5F110 AA01 AA03 AA06 AA08 AA13 AA19 AA22 BB02 BB04 CC02 CC08 DD02 DD07 DD15 DD17 DD24 EE01 EE04 EE05 EE06 EE15 EE23 EE28 EE44 FF04 GG01 GG02 GG13 GG14 GG25 GG28 GG43 GG45 HJ01 HJ04 HJ12 HJ23 HL03 HL04 HL12 HL23 HM15 NN03 NN12 NN22 NN23 NN24 NN27 NN35 NN72 PP01 PP02 PP03 PP04 PP35 QQ01 QQ09 QQ12 QQ19 QQ24 QQ25 QQ28

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】半導体層と、ゲート電極と、前記半導体層
    と前記ゲート電極との間のゲート絶縁膜とが設けられ、 前記ゲート絶縁膜は、少なくとも前記半導体層と接する
    第１の層と前記ゲート電極と接する第２の層とを有し、 前記第１の層は、水素濃度が１．５〜５atomic％で、窒
    素濃度が２〜１５atomic％で、酸素濃度が５０〜６０at
    omic％の酸化窒化シリコン膜であり、 前記第２の層は、水素濃度が０．１〜２atomic％で、窒
    素濃度が０．１〜２atomic％で、酸素濃度が６０〜６５
    atomic％の酸化窒化シリコン膜であることを特徴とする
    半導体装置。
  2. 【請求項２】半導体層と、ゲート電極と、前記半導体層
    と前記ゲート電極との間のゲート絶縁膜とが設けられ、 前記ゲート絶縁膜は、前記半導体層と接する領域から前
    記ゲート電極と接する領域にかけて連続的に組成が変化
    し、 前記半導体層と接する領域は、水素濃度が１．５〜５at
    omic％で、窒素濃度が２〜１５atomic％で、酸素濃度が
    ５０〜６０atomic％の酸化窒化シリコン膜であり、 前記ゲート電極と接する領域は、水素濃度が０．１〜２
    atomic％で、窒素濃度が０．１〜２atomic％で、酸素濃
    度が６０〜６５atomic％の酸化窒化シリコン膜であるこ
    とを特徴とする半導体装置。
  3. 【請求項３】半導体層と、ゲート電極と、前記半導体層
    と前記ゲート電極との間のゲート絶縁膜とが設けられ、 前記ゲート絶縁膜は、少なくとも前記半導体層と接する
    第１の層と前記ゲート電極と接する第２の層とを有し、 前記第１の層は、シリコンに対する酸素の組成比が１．
    ４〜１．８で、シリコンに対する窒素の組成比が０．０
    ５〜０．５の酸化窒化シリコン膜であり、、 前記第２の層は、シリコンに対する酸素の組成比が１．
    ７〜２で、シリコンに対する窒素の組成比が０．００２
    〜０．０６の酸化窒化シリコン膜であることを特徴とす
    る半導体装置。
  4. 【請求項４】半導体層と、ゲート電極と、前記半導体層
    と前記ゲート電極との間のゲート絶縁膜とが設けられ、 前記ゲート絶縁膜は、前記半導体層と接する領域から前
    記ゲート電極と接する領域にかけて連続的に組成が変化
    し、 前記半導体層と接する領域は、シリコンに対する酸素の
    組成比が１．４〜１．８で、シリコンに対する窒素の組
    成比が０．０５〜０．５の酸化窒化シリコン膜であり、 前記ゲート電極と接する領域は、シリコンに対する酸素
    の組成比が１．７〜２で、シリコンに対する窒素の組成
    比が０．００２〜０．０６の酸化窒化シリコン膜である
    ことを特徴とする半導体装置。
  5. 【請求項５】半導体層とゲート絶縁膜とゲート電極とを
    有する薄膜トランジスタを設けた半導体装置において、 前記ゲート絶縁膜は、少なくとも前記半導体層と接する
    第１の層と前記ゲート電極と接する第２の層とを有し、 前記第１の層は、水素濃度が１．５〜５atomic％で、窒
    素濃度が２〜１５atomic％で、酸素濃度が５０〜６０at
    omic％の酸化窒化シリコン膜であり、 前記第２の層は、水素濃度が０．１〜２atomic％で、窒
    素濃度が０．１〜２atomic％で、酸素濃度が６０〜６５
    atomic％の酸化窒化シリコン膜であることを特徴とする
    半導体装置。
  6. 【請求項６】半導体層とゲート絶縁膜とゲート電極とを
    有する薄膜トランジスタを設けた半導体装置において、 前記ゲート絶縁膜は、前記半導体層と接する領域から前
    記ゲート電極と接する領域にかけて連続的に組成が変化
    し、 前記半導体層と接する領域は、水素濃度が１．５〜５at
    omic％で、窒素濃度が２〜１５atomic％で、酸素濃度が
    ５０〜６０atomic％の酸化窒化シリコン膜であり、 前記ゲート電極と接する領域は、水素濃度が０．１〜２
    atomic％で、窒素濃度が０．１〜２atomic％で、酸素濃
    度が６０〜６５atomic％の酸化窒化シリコン膜であるこ
    とを特徴とする半導体装置。
  7. 【請求項７】半導体層とゲート絶縁膜とゲート電極とを
    有する薄膜トランジスタを設けた半導体装置において、 前記ゲート絶縁膜は、少なくとも前記半導体層と接する
    第１の層と前記ゲート電極と接する第２の層とを有し、 前記第１の層は、シリコンに対する酸素の組成比が１．
    ４〜１．８で、シリコンに対する窒素の組成比が０．０
    ５〜０．５の酸化窒化シリコン膜であり、 前記第２の層は、シリコンに対する酸素の組成比が１．
    ７〜２で、シリコンに対する窒素の組成比が０．００２
    〜０．０６の酸化窒化シリコン膜であることを特徴とす
    る半導体装置。
  8. 【請求項８】半導体層とゲート絶縁膜とゲート電極とを
    有する薄膜トランジスタを設けた半導体装置において、 前記ゲート絶縁膜は、前記半導体層と接する領域から前
    記ゲート電極と接する領域にかけて連続的に組成が変化
    し、 前記半導体層と接する領域は、シリコンに対する酸素の
    組成比が１．４〜１．８で、シリコンに対する窒素の組
    成比が０．０５〜０．５の酸化窒化シリコン膜であり、 前記ゲート電極と接する領域は、シリコンに対する酸素
    の組成比が１．７〜２で、シリコンに対する窒素の組成
    比が０．００２〜０．０６の酸化窒化シリコン膜である
    ことを特徴とする半導体装置。
  9. 【請求項９】請求項１乃至請求項８のいずれか一項にお
    いて、前記半導体層は非晶質構造を有することを特徴と
    する半導体装置。
  10. 【請求項１０】請求項１乃至請求項８のいずれか一項に
    おいて、前記半導体層は結晶構造を有することを特徴と
    する半導体装置。
  11. 【請求項１１】請求項１乃至請求項１０のいずれか一項
    において、前記半導体装置は、携帯電話、ビデオカメ
    ラ、携帯型情報端末、ゴーグル型ディスプレイ、プロジ
    ェクター、電子書籍、パーソナルコンピュータ、ＤＶＤ
    プレーヤー、デジタルカメラから選ばれた一つであるこ
    とを特徴とする半導体装置。
  12. 【請求項１２】半導体層を形成する工程と、ゲート電極
    を形成する工程と、前記半導体層と前記ゲート電極との
    間のゲート絶縁膜を形成する工程とを有し、 前記ゲート絶縁膜を形成する工程は、少なくとも前記半
    導体層を界面を形成する第１の層を形成する工程と前記
    ゲート電極と界面を形成する第２の層を形成する工程と
    を有し、 前記第１の層を形成する工程は、ＳｉＨ4、Ｎ2Ｏ、Ｈ2
    から酸化窒化シリコン膜を形成し、 前記第２の層を形成する工程は、ＳｉＨ4、Ｎ2Ｏから酸
    化窒化シリコン膜を形成することを特徴とする半導体装
    置の作製方法。
  13. 【請求項１３】半導体層を形成する工程と、ゲート電極
    を形成する工程と、前記半導体層と前記ゲート電極との
    間のゲート絶縁膜を形成する工程とを有し、 前記ゲート絶縁膜を形成する工程は、前記半導体層と接
    する領域から前記ゲート電極と接する領域にかけて、Ｈ
    2流量を減少させ、Ｎ2Ｏ流量を増加させて酸化窒化シリ
    コン膜を形成することを特徴とする半導体装置の作製方
    法。
  14. 【請求項１４】半導体層を形成する工程と、ゲート電極
    を形成する工程と、前記半導体層と前記ゲート電極との
    間のゲート絶縁膜を形成する工程とを有し、 前記ゲート絶縁膜を形成する工程は、少なくとも前記半
    導体層を界面を形成する第１の層を形成する工程と前記
    ゲート電極と界面を形成する第２の層を形成する工程と
    を有し、 前記第１の層を形成する工程は、ＳｉＨ4、Ｎ2Ｏ、Ｈ2
    の流量比がＸh＝０．５〜５（Ｘh＝Ｈ2／ＳｉＨ4＋Ｎ2
    Ｏ）、Ｘg＝０．９４〜０．９７（Ｘg＝Ｎ2Ｏ／ＳｉＨ4
    ＋Ｎ2Ｏ）の範囲で酸化窒化シリコン膜を形成し、 前記第２の層を形成する工程は、ＳｉＨ4、Ｎ2Ｏ、Ｈ2
    の流量比がＸh＝０（Ｘh＝Ｈ2／ＳｉＨ4＋Ｎ2Ｏ）、Ｘg
    ＝０．９７〜０．９９（Ｘg＝Ｎ2Ｏ／ＳｉＨ4＋Ｎ2Ｏ）
    の範囲で酸化窒化シリコン膜を形成することを特徴とす
    る半導体装置の作製方法。
  15. 【請求項１５】半導体層を形成する工程と、ゲート電極
    を形成する工程と、前記半導体層と前記ゲート電極との
    間のゲート絶縁膜を形成する工程とを有し、 前記ゲート絶縁膜を形成する工程は、前記半導体層と接
    する領域から前記ゲート電極と接する領域にかけて、Ｓ
    ｉＨ4、Ｎ2Ｏ、Ｈ2のガス流量比がＸh＝０．５〜５（Ｘ
    h＝Ｈ2／ＳｉＨ4＋Ｎ2Ｏ）、Ｘg＝０．９４〜０．９７
    （Ｘg＝Ｎ2Ｏ／ＳｉＨ4＋Ｎ2Ｏ）の範囲から、Ｘh＝０
    （Ｘh＝Ｈ2／ＳｉＨ4＋Ｎ2Ｏ）、Ｘg＝０．９７〜０．
    ９９（Ｘg＝Ｎ2Ｏ／ＳｉＨ4＋Ｎ2Ｏ）の範囲に変化させ
    て酸化窒化シリコン膜を形成することを特徴とする半導
    体装置の作製方法。
  16. 【請求項１６】半導体層とゲート絶縁膜とゲート電極と
    を有する薄膜トランジスタを設けた半導体装置の作製方
    法において、 前記ゲート絶縁膜を形成する工程は、少なくとも前記半
    導体層を界面を形成する第１の層を形成する工程と前記
    ゲート電極と界面を形成する第２の層を形成する工程と
    を有し、 前記第１の層を形成する工程は、ＳｉＨ4、Ｎ2Ｏ、Ｈ2
    から酸化窒化シリコン膜を形成し、 前記第２の層を形成する工程は、ＳｉＨ4、Ｎ2Ｏから酸
    化窒化シリコン膜を形成することを特徴とする半導体装
    置の作製方法。
  17. 【請求項１７】半導体層とゲート絶縁膜とゲート電極と
    を有する薄膜トランジスタを設けた半導体装置の作製方
    法において、 前記ゲート絶縁膜を形成する工程は、前記半導体層と接
    する領域から前記ゲート電極と接する領域にかけて、Ｈ
    2流量を減少させ、Ｎ2Ｏ流量を増加させて酸化窒化シリ
    コン膜を形成することを特徴とする半導体装置の作製方
    法。
  18. 【請求項１８】半導体層とゲート絶縁膜とゲート電極と
    を有する薄膜トランジスタを設けた半導体装置の作製方
    法において、 前記ゲート絶縁膜を形成する工程は、少なくとも前記半
    導体層を界面を形成する第１の層を形成する工程と前記
    ゲート電極と界面を形成する第２の層を形成する工程と
    を有し、 前記第１の層を形成する工程は、ＳｉＨ4、Ｎ2Ｏ、Ｈ2
    の流量比がＸh＝０．５〜５（Ｘh＝Ｈ2／ＳｉＨ4＋Ｎ2
    Ｏ）、Ｘg＝０．９４〜０．９７（Ｘg＝Ｎ2Ｏ／ＳｉＨ4
    ＋Ｎ2Ｏ）の範囲で酸化窒化シリコン膜を形成し、 前記第２の層を形成する工程は、ＳｉＨ4、Ｎ2Ｏ、Ｈ2
    の流量比がＸh＝０（Ｘh＝Ｈ2／ＳｉＨ4＋Ｎ2Ｏ）、Ｘg
    ＝０．９７〜０．９９（Ｘg＝Ｎ2Ｏ／ＳｉＨ4＋Ｎ2Ｏ）
    の範囲で酸化窒化シリコン膜を形成することを特徴とす
    る半導体装置の作製方法。
  19. 【請求項１９】半導体層とゲート絶縁膜とゲート電極と
    を有する薄膜トランジスタを設けた半導体装置の作製方
    法において、 前記ゲート絶縁膜を形成する工程は、前記半導体層と接
    する領域から前記ゲート電極と接する領域にかけて、Ｓ
    ｉＨ4、Ｎ2Ｏ、Ｈ2のガス流量比がＸh＝０．５〜５（Ｘ
    h＝Ｈ2／ＳｉＨ4＋Ｎ2Ｏ）、Ｘg＝０．９４〜０．９７
    （Ｘg＝Ｎ2Ｏ／ＳｉＨ4＋Ｎ2Ｏ）の範囲から、Ｘh＝０
    （Ｘh＝Ｈ2／ＳｉＨ4＋Ｎ2Ｏ）、Ｘg＝０．９７〜０．
    ９９（Ｘg＝Ｎ2Ｏ／ＳｉＨ4＋Ｎ2Ｏ）の範囲に変化させ
    て酸化窒化シリコン膜を形成することを特徴とする半導
    体装置の作製方法。
  20. 【請求項２０】請求項１２または請求項１４または請求
    項１６または請求項１８、のいずれか一項において、前
    記ゲート絶縁膜の第1の層と第2の層とを形成する工程
    は、プラズマＣＶＤ装置の同一の反応室で行われること
    を特徴とする半導体装置の作製方法。
  21. 【請求項２１】請求項１２乃至請求項２０のいずれか一
    項において、前記半導体装置の作製方法は、携帯電話、
    ビデオカメラ、携帯型情報端末、ゴーグル型ディスプレ
    イ、プロジェクター、電子書籍、パーソナルコンピュー
    タ、ＤＶＤプレーヤー、デジタルカメラから選ばれた一
    つであることを特徴とする半導体装置の作製方法。
JP31612999A 1999-11-05 1999-11-05 半導体装置の作製方法 Expired - Fee Related JP4562835B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP31612999A JP4562835B2 (ja) 1999-11-05 1999-11-05 半導体装置の作製方法
US09/703,593 US6521912B1 (en) 1999-11-05 2000-11-02 Semiconductor device
US10/337,724 US6919282B2 (en) 1999-11-05 2003-01-08 Method of fabricating a semiconductor device
US11/181,788 US7166899B2 (en) 1999-11-05 2005-07-15 Semiconductor device, and method of fabricating the same
US11/544,593 US7372114B2 (en) 1999-11-05 2006-10-10 Semiconductor device, and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31612999A JP4562835B2 (ja) 1999-11-05 1999-11-05 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2001135824A true JP2001135824A (ja) 2001-05-18
JP2001135824A5 JP2001135824A5 (ja) 2006-12-21
JP4562835B2 JP4562835B2 (ja) 2010-10-13

Family

ID=18073584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31612999A Expired - Fee Related JP4562835B2 (ja) 1999-11-05 1999-11-05 半導体装置の作製方法

Country Status (2)

Country Link
US (4) US6521912B1 (ja)
JP (1) JP4562835B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6940124B2 (en) 1999-04-30 2005-09-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7084032B2 (en) * 2002-01-31 2006-08-01 Stmicroelectronics S.R.L. Manufacturing process of an interpoly dielectric structure for non-volatile semiconductor integrated memories
JP2006245045A (ja) * 2005-02-28 2006-09-14 Fuji Photo Film Co Ltd 光電変換膜積層型固体撮像素子とその製造方法
JP2007110071A (ja) * 2005-09-16 2007-04-26 Denso Corp 半導体装置の製造方法及び半導体装置
WO2007091301A1 (ja) * 2006-02-07 2007-08-16 Fujitsu Limited 半導体装置とその製造方法
US7465677B2 (en) 2005-04-28 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7608490B2 (en) 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7785947B2 (en) 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
US7838347B2 (en) 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP2011527121A (ja) * 2008-07-02 2011-10-20 アプライド マテリアルズ インコーポレイテッド 金属酸窒化物ｔｆｔ用キャッピング層
WO2012060379A1 (ja) * 2010-11-04 2012-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2012119691A (ja) * 2004-04-23 2012-06-21 Ulvac Japan Ltd 薄膜トランジスタの製造方法
US8318554B2 (en) 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
US8343816B2 (en) 2005-04-25 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
JP2013239759A (ja) * 2002-05-17 2013-11-28 Semiconductor Energy Lab Co Ltd 半導体装置

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881062B (zh) * 1995-10-03 2013-11-20 精工爱普生株式会社 有源矩阵基板的制造方法和薄膜元件的制造方法
US6573195B1 (en) * 1999-01-26 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere
CN1217417C (zh) * 1999-12-10 2005-08-31 株式会社半导体能源研究所 半导体器件及其制造方法
JP3659103B2 (ja) * 1999-12-28 2005-06-15 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動回路および駆動方法、電子機器
JP3436248B2 (ja) * 2000-11-09 2003-08-11 日本電気株式会社 液晶表示装置及びその製造方法並びにｃｆ基板
US6831299B2 (en) * 2000-11-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100962054B1 (ko) * 2000-12-05 2010-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
US6809023B2 (en) * 2001-04-06 2004-10-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device having uniform crystal grains in a crystalline semiconductor film
JP2003221257A (ja) * 2002-01-31 2003-08-05 Nippon Sheet Glass Co Ltd 透明薄膜の成形方法およびそれを備える透明基体
JP4165172B2 (ja) * 2002-02-27 2008-10-15 セイコーエプソン株式会社 電気光学装置及び電子機器
US7358198B2 (en) * 2002-03-08 2008-04-15 Kabushiki Kaisha Toshiba Semiconductor device and method for fabricating same
JP2004071696A (ja) * 2002-08-02 2004-03-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100872494B1 (ko) * 2002-12-31 2008-12-05 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
US7071519B2 (en) * 2003-01-08 2006-07-04 Texas Instruments Incorporated Control of high-k gate dielectric film composition profile for property optimization
JP2004296963A (ja) * 2003-03-28 2004-10-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP4823478B2 (ja) * 2003-09-19 2011-11-24 株式会社半導体エネルギー研究所 発光装置の作製方法
US7520790B2 (en) 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
TWI220240B (en) * 2003-09-30 2004-08-11 Au Optronics Corp Full-color organic electroluminescent device (OLED) display and method of fabricating the same
CN100499035C (zh) * 2003-10-03 2009-06-10 株式会社半导体能源研究所 半导体器件的制造方法
EP1524685B1 (en) * 2003-10-17 2013-01-23 Imec Method for processing a semiconductor device comprising an silicon-oxy-nitride dielectric layer
US20050101160A1 (en) * 2003-11-12 2005-05-12 Diwakar Garg Silicon thin film transistors and solar cells on plastic substrates
KR100546394B1 (ko) * 2003-11-14 2006-01-26 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR100626372B1 (ko) * 2004-04-09 2006-09-20 삼성전자주식회사 전계 효과 트랜지스터를 갖는 반도체 소자 및 그 제조 방법
US7745293B2 (en) * 2004-06-14 2010-06-29 Semiconductor Energy Laboratory Co., Ltd Method for manufacturing a thin film transistor including forming impurity regions by diagonal doping
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US20060113586A1 (en) * 2004-11-29 2006-06-01 Macronix International Co., Ltd. Charge trapping dielectric structure for non-volatile memory
TWI259534B (en) * 2005-05-20 2006-08-01 Ind Tech Res Inst Method for fabricating semiconductor device
US8129290B2 (en) * 2005-05-26 2012-03-06 Applied Materials, Inc. Method to increase tensile stress of silicon nitride films using a post PECVD deposition UV cure
US7566655B2 (en) * 2005-05-26 2009-07-28 Applied Materials, Inc. Integration process for fabricating stressed transistor structure
US8138104B2 (en) * 2005-05-26 2012-03-20 Applied Materials, Inc. Method to increase silicon nitride tensile stress using nitrogen plasma in-situ treatment and ex-situ UV cure
US7732342B2 (en) * 2005-05-26 2010-06-08 Applied Materials, Inc. Method to increase the compressive stress of PECVD silicon nitride films
US7638372B2 (en) * 2005-06-22 2009-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2007011061A1 (en) 2005-07-22 2007-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5243046B2 (ja) * 2006-01-25 2013-07-24 シャープ株式会社 半導体装置の製造方法、及び、半導体装置
US7410593B2 (en) * 2006-02-22 2008-08-12 Macronix International Co., Ltd. Plasma etching methods using nitrogen memory species for sustaining glow discharge
JP4675813B2 (ja) * 2006-03-31 2011-04-27 Ｏｋｉセミコンダクタ株式会社 半導体記憶装置およびその製造方法
US20070254112A1 (en) * 2006-04-26 2007-11-01 Applied Materials, Inc. Apparatus and method for high utilization of process chambers of a cluster system through staggered plasma cleaning
US7692223B2 (en) * 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
US20070252233A1 (en) * 2006-04-28 2007-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US7910420B1 (en) * 2006-07-13 2011-03-22 National Semiconductor Corporation System and method for improving CMOS compatible non volatile memory retention reliability
JP2008108891A (ja) * 2006-10-25 2008-05-08 Toshiba Corp 半導体装置の製造方法
JP2008166529A (ja) * 2006-12-28 2008-07-17 Spansion Llc 半導体装置の製造方法
US7935607B2 (en) * 2007-04-09 2011-05-03 Freescale Semiconductor, Inc. Integrated passive device with a high resistivity substrate and method for forming the same
US7645662B2 (en) * 2007-05-03 2010-01-12 Dsm Solutions, Inc. Transistor providing different threshold voltages and method of fabrication thereof
US8809203B2 (en) * 2007-06-05 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using a microwave plasma CVD apparatus
US7776718B2 (en) * 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
KR100884977B1 (ko) * 2007-10-18 2009-02-23 주식회사 동부하이텍 씨모스 이미지 센서 및 그의 제조 방법
DE102008004308A1 (de) * 2008-01-15 2009-07-16 Biotronik Crm Patent Ag Durchführung für eine Batterie, Verfahren zur Herstellung derselben und Batterie
KR101651224B1 (ko) * 2008-06-04 2016-09-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI637444B (zh) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
EP2178133B1 (en) 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
TWI381534B (zh) * 2009-03-24 2013-01-01 Au Optronics Corp 光學感測器與其製作方法以及具有光學感測器之顯示面板
US8669644B2 (en) * 2009-10-07 2014-03-11 Texas Instruments Incorporated Hydrogen passivation of integrated circuits
KR101117728B1 (ko) * 2009-12-16 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
US8324661B2 (en) * 2009-12-23 2012-12-04 Intel Corporation Quantum well transistors with remote counter doping
US9490179B2 (en) * 2010-05-21 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device
US8766361B2 (en) 2010-12-16 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US8388793B1 (en) * 2011-08-29 2013-03-05 Visera Technologies Company Limited Method for fabricating camera module
JP5740270B2 (ja) 2011-09-27 2015-06-24 株式会社東芝 薄膜トランジスタ、その製造方法、および表示装置
CN103094276B (zh) * 2011-10-27 2016-03-02 元太科技工业股份有限公司 薄膜晶体管基板及其制造方法
JP2014225626A (ja) * 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
US20140117511A1 (en) 2012-10-30 2014-05-01 Infineon Technologies Ag Passivation Layer and Method of Making a Passivation Layer
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9711600B2 (en) * 2013-09-09 2017-07-18 Hitachi, Ltd. Semiconductor device and method of manufacturing the same, power conversion device, three-phase motor system, automobile, and railway vehicle
US9985139B2 (en) 2014-11-12 2018-05-29 Qualcomm Incorporated Hydrogenated p-channel metal oxide semiconductor thin film transistors
US9685542B2 (en) 2014-12-30 2017-06-20 Qualcomm Incorporated Atomic layer deposition of P-type oxide semiconductor thin films
KR102435391B1 (ko) 2015-09-25 2022-08-23 삼성디스플레이 주식회사 표시 장치
CN107195665B (zh) * 2017-06-23 2019-12-03 京东方科技集团股份有限公司 一种阵列基板、其制作方法、显示面板及显示装置
WO2019049632A1 (ja) * 2017-09-05 2019-03-14 株式会社アルバック 半導体装置の製造方法、および、半導体装置
US12113115B2 (en) * 2021-02-09 2024-10-08 Taiwan Semiconductor Manufacturing Company Limited Thin film transistor including a compositionally-graded gate dielectric and methods for forming the same
JP2022130162A (ja) * 2021-02-25 2022-09-06 株式会社デンソー 窒化物半導体装置とその製造方法
CN113437164B (zh) * 2021-06-15 2023-02-17 南京理工大学泰州科技学院 光导型全硅基日盲紫外探测器及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162001A (ja) * 1993-12-03 1995-06-23 Asahi Glass Co Ltd 薄膜トランジスタおよびその製造方法
JPH088439A (ja) * 1994-06-23 1996-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765935A (en) * 1971-08-10 1973-10-16 Bell Telephone Labor Inc Radiation resistant coatings for semiconductor devices
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
JPH04369271A (ja) 1991-06-17 1992-12-22 Casio Comput Co Ltd 薄膜トランジスタ
JP2731056B2 (ja) 1991-10-09 1998-03-25 シャープ株式会社 薄膜トランジスタの製造方法
US5274602A (en) * 1991-10-22 1993-12-28 Florida Atlantic University Large capacity solid-state memory
JP2650543B2 (ja) * 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
US5407870A (en) * 1993-06-07 1995-04-18 Motorola Inc. Process for fabricating a semiconductor device having a high reliability dielectric material
US5594569A (en) * 1993-07-22 1997-01-14 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal electro-optical apparatus and method of manufacturing the same
JPH07142743A (ja) * 1993-09-22 1995-06-02 Sharp Corp 薄膜トランジスタの製造方法
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3468848B2 (ja) 1994-06-09 2003-11-17 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法、並びに液晶表示装置およびその作製方法
US6867432B1 (en) * 1994-06-09 2005-03-15 Semiconductor Energy Lab Semiconductor device having SiOxNy gate insulating film
JPH0855848A (ja) 1994-08-11 1996-02-27 Semiconductor Energy Lab Co Ltd 酸化珪素膜の加熱処理方法
US5970384A (en) * 1994-08-11 1999-10-19 Semiconductor Energy Laboratory Co., Ltd. Methods of heat treating silicon oxide films by irradiating ultra-violet light
JP3565910B2 (ja) 1994-08-11 2004-09-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3565911B2 (ja) 1994-08-11 2004-09-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5640067A (en) * 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
JP3606991B2 (ja) 1996-02-20 2005-01-05 株式会社半導体エネルギー研究所 被膜作製方法
JP3645377B2 (ja) 1996-10-24 2005-05-11 株式会社半導体エネルギー研究所 集積回路の作製方法
JP3597331B2 (ja) 1996-10-24 2004-12-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5969397A (en) * 1996-11-26 1999-10-19 Texas Instruments Incorporated Low defect density composite dielectric
JP3032801B2 (ja) 1997-03-03 2000-04-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6380611B1 (en) * 1998-09-03 2002-04-30 Micron Technology, Inc. Treatment for film surface to reduce photo footing
US6524895B2 (en) * 1998-12-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6573195B1 (en) * 1999-01-26 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere
US6291363B1 (en) * 1999-03-01 2001-09-18 Micron Technology, Inc. Surface treatment of DARC films to reduce defects in subsequent cap layers
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6531713B1 (en) 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
US6399988B1 (en) * 1999-03-26 2002-06-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having lightly doped regions
EP1049167A3 (en) * 1999-04-30 2007-10-24 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6461899B1 (en) * 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
CN1263159C (zh) * 1999-06-02 2006-07-05 株式会社半导体能源研究所 半导体器件及其制造方法
DE19939523B4 (de) * 1999-08-20 2004-02-26 Robert Bosch Gmbh Ventil zum Steuern von Flüssigkeiten
US6348420B1 (en) * 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
JP4493779B2 (ja) * 2000-01-31 2010-06-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162001A (ja) * 1993-12-03 1995-06-23 Asahi Glass Co Ltd 薄膜トランジスタおよびその製造方法
JPH088439A (ja) * 1994-06-23 1996-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8610182B2 (en) 1999-03-23 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7064388B2 (en) 1999-03-23 2006-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9196632B2 (en) 1999-03-23 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9806096B2 (en) 1999-03-23 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7821071B2 (en) 1999-03-23 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7504343B2 (en) 1999-03-23 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8154059B2 (en) 1999-03-23 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6940124B2 (en) 1999-04-30 2005-09-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7855416B2 (en) 1999-04-30 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7084032B2 (en) * 2002-01-31 2006-08-01 Stmicroelectronics S.R.L. Manufacturing process of an interpoly dielectric structure for non-volatile semiconductor integrated memories
JP2013239759A (ja) * 2002-05-17 2013-11-28 Semiconductor Energy Lab Co Ltd 半導体装置
US9847355B2 (en) 2002-05-17 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Silicon nitride film, and semiconductor device
JP2012119691A (ja) * 2004-04-23 2012-06-21 Ulvac Japan Ltd 薄膜トランジスタの製造方法
JP2006245045A (ja) * 2005-02-28 2006-09-14 Fuji Photo Film Co Ltd 光電変換膜積層型固体撮像素子とその製造方法
US8785259B2 (en) 2005-04-25 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
US8343816B2 (en) 2005-04-25 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
US8318554B2 (en) 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
US7785947B2 (en) 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
US7718547B2 (en) 2005-04-28 2010-05-18 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
US7465677B2 (en) 2005-04-28 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7608490B2 (en) 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8674366B2 (en) 2005-08-12 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
US7838347B2 (en) 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP2007110071A (ja) * 2005-09-16 2007-04-26 Denso Corp 半導体装置の製造方法及び半導体装置
US8399361B2 (en) 2006-02-07 2013-03-19 Fujitsu Limited Semiconductor device and method of manufacturing the same
US8163653B2 (en) 2006-02-07 2012-04-24 Fujitsu Limited Semiconductor device and method of manufacturing the same
US7960763B2 (en) 2006-02-07 2011-06-14 Fujitsu Limited Semiconductor device and method of manufacturing the same
US8227838B2 (en) 2006-02-07 2012-07-24 Fujitsu Limited Semiconductor device and method of manufacturing the same
WO2007091301A1 (ja) * 2006-02-07 2007-08-16 Fujitsu Limited 半導体装置とその製造方法
JP2011527121A (ja) * 2008-07-02 2011-10-20 アプライド マテリアルズ インコーポレイテッド 金属酸窒化物ｔｆｔ用キャッピング層
US8809132B2 (en) 2008-07-02 2014-08-19 Applied Materials, Inc. Capping layers for metal oxynitride TFTs
JP5562431B2 (ja) * 2010-11-04 2014-07-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US9136114B2 (en) 2010-11-04 2015-09-15 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing method, computer-readable medium with program for executing a substrate processing method, and substrate processing apparatus
KR101464209B1 (ko) * 2010-11-04 2014-11-21 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 컴퓨터 판독 가능한 기록 매체
WO2012060379A1 (ja) * 2010-11-04 2012-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置

Also Published As

Publication number Publication date
US20050263835A1 (en) 2005-12-01
JP4562835B2 (ja) 2010-10-13
US20040007748A1 (en) 2004-01-15
US7372114B2 (en) 2008-05-13
US6919282B2 (en) 2005-07-19
US20070029626A1 (en) 2007-02-08
US7166899B2 (en) 2007-01-23
US6521912B1 (en) 2003-02-18

Similar Documents

Publication Publication Date Title
JP4562835B2 (ja) 半導体装置の作製方法
US8957424B2 (en) Electroluminescence display device
US7429751B2 (en) Method of manufacturing a semiconductor device
KR100794154B1 (ko) 반도체 장치의 제작방법
US6936844B1 (en) Semiconductor device having a gate wiring comprising laminated wirings
US6380558B1 (en) Semiconductor device and method of fabricating the same
JP4531175B2 (ja) 半導体装置の作製方法
JP4493779B2 (ja) 半導体装置およびその作製方法
JP2000312007A (ja) 半導体装置およびその作製方法
JP4641582B2 (ja) 半導体装置の作製方法
JP2000340798A (ja) 電気光学装置及びその作製方法
JP2001210832A (ja) 半導体装置及びその作製方法
JP2007235145A (ja) 半導体装置
JP2001196590A (ja) 半導体装置の作製方法
JP2001053286A (ja) 半導体膜およびその作製方法
JP2000332257A (ja) 半導体装置の作製方法
JP4583654B2 (ja) 半導体装置の作製方法
JP4712155B2 (ja) 半導体装置の作製方法
JP5159005B2 (ja) 半導体装置の作製方法
JP2001196599A (ja) 半導体装置及びその作製方法
JP4302357B2 (ja) 半導体装置の作製方法
JP2000332256A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061103

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061103

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100728

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees