KR20020076859A - 폴리실리콘 박막트랜지스터와 이를 포함하는 어레이기판제조방법 - Google Patents
폴리실리콘 박막트랜지스터와 이를 포함하는 어레이기판제조방법 Download PDFInfo
- Publication number
- KR20020076859A KR20020076859A KR1020010017023A KR20010017023A KR20020076859A KR 20020076859 A KR20020076859 A KR 20020076859A KR 1020010017023 A KR1020010017023 A KR 1020010017023A KR 20010017023 A KR20010017023 A KR 20010017023A KR 20020076859 A KR20020076859 A KR 20020076859A
- Authority
- KR
- South Korea
- Prior art keywords
- source
- layer
- drain
- insulating film
- region
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000000034 method Methods 0.000 claims abstract description 82
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 41
- 229920005591 polysilicon Polymers 0.000 claims abstract description 41
- 239000010409 thin film Substances 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 238000002161 passivation Methods 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 57
- 238000005530 etching Methods 0.000 claims description 36
- 238000001312 dry etching Methods 0.000 claims description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 17
- 238000001039 wet etching Methods 0.000 claims description 13
- 239000011651 chromium Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 10
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052787 antimony Inorganic materials 0.000 claims description 6
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 229910000838 Al alloy Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 76
- 239000011229 interlayer Substances 0.000 description 16
- 239000002019 doping agent Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 230000003197 catalytic effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
Abstract
본 발명은 액정표시장치용 어레이기판에 관한 것으로, 더 상세히 설명하면 폴리실리콘(poly silicon)을 액티브층(active layer)으로 사용하는 박막트랜지스터(TFT)를 포함하는 어레이기판 제작공정 시, 폴리실리콘 액티브층을 두텁게 덮는 절연막을 패턴하는 공정에서 건식식각(dry etching)공정과 습식식각(wet etching)공정을 연속으로 진행한다.
이와 같이 하면, 건식식각 방법만을 사용할 경우보다는 식각 속도가 빠르고, 습식식각 방법만을 사용할 경우보다는 패턴 CD개선(보다 작은 사이즈의 홀을 구성할수 있음)됨과 더불어 포토레지스트 찌꺼기(photo-resist scum)를 완전히 제거할 수 있으므로, 접촉불량(open 불량)을 방지할 수 있다.
따라서, 제품의 수율을 개선하는 효과가 있다.
Description
본 발명은 액정 표시장치에 관한 것으로, 특히 다결정 실리콘 박막트랜지스터(poly-silicon TFT)를 포함하는 액정표시장치용 어레이기판의 제조방법에 관한 것이다.
특히, 폴리실리콘으로 액티브층(active layer : 활성층)을 구성하는 박막트랜지스터 어레이기판의 제조방법에 관한 것이다.
일반적으로, 폴리실리콘 박막을 형성하기 위해서는 순수 비정질 실리콘(Intrinsic amorphous silicon)을 소정의 방법 즉, 절연 기판에 500Å 두께의 플라즈마 기상증착법(Plasma chemical vapor deposition)이나 LPCVD(Low pressure CVD) 방법으로 비정질 실리콘 막을 증착한 후, 이를 다시 결정화하는 방법을 사용했다.
상기 결정화 방법은 다음과 같이 크게 세 가지로 분류될 수 있다.
첫째, 레이저 열처리(laser annealing) 방법은 비정질 실리콘 박막이 증착된 기판에 레이저를 가해서 다결정 실리콘을 성장하는 방법이다.
둘째, 고상 결정화(solid phase crystallization : 이하 SPC라 칭한다) 방법은 비정질 실리콘을 고온에서 장시간 열처리하여 다결정 실리콘을 형성하는 방법이다.
셋째, 금속유도 결정화(metal induced crystallization : MIC) 방법은 비정질 실리콘 상에 금속을 증착하여 다결정 실리콘을 형성하는 방법으로, 대면적의 유리기판을 사용할 수 있다.
첫번째 방법인 레이저 열처리는 현재 널리 연구되고 있는 다결정 실리콘 형성 방법으로 비정질 실리콘이 증착된 기판에 레이저 에너지를 공급하여 상기 비정질 실리콘을 용융상태로 만든 후 냉각에 의해 다결정 실리콘을 형성하는 방법이다.
두 번째 방법인 고상 결정화는 600℃ 이상의 고온을 견딜 수 있는 석영기판에 불순물의 확산을 방지하기 위해 소정의 두께로 완충층(buffer layer)을 형성하고, 상기 완충층 상에 비정질 실리콘을 증착한 후, 퍼니스서 고온 장시간 열처리하여 다결정 실리콘을 얻는 방법이다.
세 번째 방법인 금속 유도 결정화 방법은, 비정질 실리콘 상부에 촉매금속을 증착하고 가열하여 상기 비정질 실리콘을 결정화 하는 방법이다.
이때, 상기 촉매금속에 의해 상기 고상결정화 보다 낮은 온도에서 비정질 실리콘이 빠르게 결정화된다.
전술한 바와 같은 다수의 제조방법으로 제작된 폴리실리콘을 액티브 채널로 사용할 경우에는, 게이트전극이 액티브층의 상부에 위치한 코플라나형(coplanar type)박막트랜지스터를 어레이기판에 구성하는 것이 일반적이다.
이하, 도 1은 코플라나형 박막트랜지스터를 포함하는 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 단면도이다.
도시한 바와 같이, 코플라나(coplanar)형 박막트랜지스터는 기판(1)상에 구성된 반도체층(8)과, 상기 반도체층(8)의 양측에는 소스전극(20)및 드레인전극(22)이 접촉하여 구성된다.
상기 반도체층(8)은 제 1 영역인 액티브영역(14)과 제 2 영역인 소스 및 드레인 영역(16,17)으로 정의되며, 상기 소스 및 드레인 전극(20.22)은 상기 제 2 영역과 각각 접촉하여 구성된다.
상기 액티브영역(14)의 상부에는 게이트 절연막(10)을 사이에 두고 게이트 전극(12)이 위치한다.
상기 게이트 전극(12)의 상부에는 상기 소스 및 드레인영역(16,17)에 대응하는 위치에 구성된 콘택홀(16`,17`)을 포함하는 층간 절연막(18)이 구성된다.
이때, 상기 액티브영역(14)의 양측에 구성된 소스전극(20)및 드레인전극(22)은 콘택홀(16`,17`)을 통해 하부의 소스 및 드레인영역(16,17)과 전기적인 접촉을 하게 된다.
상기 드레인전극(22)은 보호층(26)을 사이에 두고 투명한 화소전극(28)과 전기적으로 접촉하여 구성된다.
전술한 바와 같은 구성에서, 상기 소스 및 드레인영역(16,17)과 소스전극 및 드레인전극(20,22)과의 접촉저항(contact resistance)과, 상기 드레인전극(22)과 상기 화소전극과(28)의 접촉특성은 박막트랜지스터(T)의 동작특성에 많은 영향을 미치게 된다.
상기 두 구성요소의 접촉특성에 영향을 미치는 것은 상기 두 구성 요소 사이에 존재하는 층간절연막(18)과 보호막(26)이라 할 수 있다.
즉, 상기 층간절연막(18)을 통해 상기 소스전극 및 드레인전극(20,22)이 상기 소스영역 및 드레인영역(16,17)과 각각 접촉하고, 상기 드레인전극(22)과 상기 화소전극(28)이 접촉하기 위해서는 상기 층간절연막(18)과 보호막(26)을 식각하는 과정을 거쳐야 한다.
종래에는 상기 절연막을 식각하는 방식에 따라 식각속도가 너무 느리거나, 또는 식각 불균일과 같은 문제가 종종 발생했다.
이하, 도 2a 내지 2c를 참조하여 코플라나형 폴리실리콘 박막트랜지스터를 포함한 어레이기판의 제조공정을 간략히 설명한다.
먼저, 도 2a에 도시한 바와 같이, 기판(1) 상에 제 1 절연물질과 비정질 실리콘을 차례로 증착한 후 제 1 절연막과 비정질 실리콘층을 형성한다.
다음으로, 상기 비정질 실리콘을 소정의 방법으로 결정화하여 폴리실리콘으로 형성한다.
상기 폴리실리콘을 패터닝하여 섬 형상의 반도체층(8)을 형성한다.
상기 제 1 절연막은 버퍼층(buffer layer)(2)으로서, 고온에서 상기 유리기판의 표면으로부터 용출된 알킬기가 상기 반도체층(8)으로 확산되는 것을 방지하기 위한 구성이다.
다음으로, 도 2b에 도시한 바와 같이, 상기 섬 형상의 반도체층(8)의 상부에 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)을 증착하여 게이트 절연막인 제 2 절연막을 형성하고, 상기 제 2 절연막(10) 상에 도전성 금속을 증착하고 패턴하여,상기 반도체층(8)의 액티브영역(14)에 대응하는 위치에 게이트전극(12)을 형성한다
상기 반도체층(8)은 두 개의 영역으로 구분될 수 있으며, 제 1 액티브 영역(14)은 순수 실리콘 영역이고, 제 2 액티브 영역(16, 17)은 불순물 영역이 그것이다. 상기 제 2 액티브 영역(16, 17)은 상기 제 1 액티브 영역(14)의 양 가장자리에 위치하고 있다.
그리고, 상기 게이트 절연막(10) 및 상기 게이트 전극(12)은 상기 제 1 액티브 영역(14) 상에 형성된다.
상기 게이트 전극(12)과 게이트 절연막(10)은 마스크의 수를 절감하기 위해 동일 패턴으로 형성되는 것이 바람직하다. 상기 게이트 전극(12) 형성 후에 상기 제 2 액티브 영역에 저항성 접촉층을 형성하기 위해 이온도핑(ion doping)을 한다. 이 때, 상기 게이트 전극(12)은 상기 제 1 액티브 영역(14)에 도펀트(dopant)가 침투하는 것을 방지하는 이온 스타퍼(Ion-stopper)의 역할을 하게 된다. 상기 이온 도핑 공정 후에 상기 도펀트를 활성화하는 공정으로 진행된다.
도 2c는 상기 게이트 전극(12)과 제 2 액티브 영역(16, 17) 및 게이트 절연막(10)의 전면에 걸쳐 제 3 절연막인 층간 절연막(Inter layer insulator ; 18)을 증착하고 패터닝하는 단계로, 상기 제 2 액티브 영역(16, 17)에 각각 소스/드레인 콘택홀(16', 17')을 형성한다.
이때, 상기 층간 절연막은 SiO2, SiNx, TEOS, Al2O3로 구성된 무기절연 물질 그룹 중 선택된 하나로 형성한다.
다음으로, 상기 콘택홀(16', 17')을 통해 제 2 액티브 영역(16, 17)과 각각 접촉하는 소스 전극(20) 및 드레인 전극(22)을 형성한다.
이후, 도 1에 도시한 바와 같이, 상기 전극들(20, 22) 및 기판의 전면에 걸쳐 보호층(26)을 증착하고 패터닝하여 상기 드레인 전극(22) 상부 상기 보호층(26)을 식각하여, 하부의 드레인 전극(22)을 노출한다.
그리고, 투명 도전전극을 증착하고 패터닝하여, 상기 노출된 드레인전극(22)전기적으로 접촉하는 화소전극(28)을 형성한다.
전술한 바와 같은 공정을 통해 일반적인 폴리실리콘 박막트랜지스터를 구성한 어레이기판을 제작할 수 있다.
전술한 바와 같은 공정 중 상기 소스 및 드레인전극과 상기 불순물이 도핑된 폴리실리콘 영역과의 접촉은 상기 절연막을 식각하여 제작한 콘택홀을 통해 이루어진다.
도 3은 도 1의 A(또는 B)를 확대한 확대 단면도로서, 도 2는 건식식각 방식으로 식각하였을 경우를 나타낸 단면도이고, 도 4는 습식식각 방식으로 절연막을 식각하였을 경우의 단면도이다.(단, 상기 층간 절연막을 패터닝하는 공정이 진행되는 동안을 나타낸 단면도이다.)
먼저, 도 3에 도시한 바와 같이, 상기 층간 절연막(18)을 패터닝 하기 위해서는 먼저, 상기 층간 절연막(18)상에 포토레지스트(photo resist : PR)를 코팅하여 PR층(30)을 형성한다.
다음으로, 노광 마스크(미도시)를 통해 상기 제 2 영역(도 2c의 16,17)의 상부에 대응하는 PR층(30)을 노광하는 공정을 진행한다
노광공정이 끝나면 노광된 부분을 현상한 후 제거하여 하부의 층간 절연막(18)을 노출한다.
다음, 건식식각 방식으로 상기 노출된 절연막을 식각하여, n형 또는 p형 불순물이 도핑된 제 2 영역(16,17)을 노출하기 위한 건식식각(dry etching)을 진행한다.
이와 같이 건식식각 방식은 식각속도가 너무 느리기 때문에 원하는 식각 깊이를 얻기에는 한계가 있다.
또한, 식각 시간이 증가함에 따라 PR이 경화될 수도 있어 이후, 상기 포토레지스트 층을 스트립(strip)하는 공정에서 PR층(30)이 제대로 제거되지 않는 문제가 발생하게 된다.
따라서, 건식식각을 할 경우에는 상기 PR층(30)이 경화되지 않을 정도의 시간을 고려하여, 이 시간동안 임의의 두께로 증착된 절연막을 모두 식각하도록 조건을 정하게된다.
그러나, 만약, 절연막(18)의 두께가 불규칙하게 증착되어 약간의 오차로 두텁게 증착 되었다면, 이 부분은 완전히 식각되지 못한다.
따라서, 식각되지 못한 잔류 절연막층(C)이 부분적으로 제 2 액티브영역(16,17)을 얇게 덮고 있는 결과가 된다.
그리고, 건식식각으로 절연막을 모두 식각하는 경우 제 2 액티브 영역이 드러난 상태에서 플라즈마에 노출되므로 소스/드레인 전극과의 접촉저항이 증가하여 소자의 특성에 악영향을 준다.
그러므로, 건식식각법으로 상기 절연막(실리콘 절연막 : 실리콘 산화막, 실리콘 질화막)(18)을 식각하는 경우 공정 안정성이 요구되며, 좀더 빠른 공정시간이 요구되는 문제가 있다.(물론 상기 보호막(28)의 경우도 동일한 문제가 발생할 수 있다.)
다른 방법으로, 도 4에 도시한 바와 같이, 상기 층간 절연막(18)을 습식식각 하는 경우 양호한 측면식각(profile)을 형성할 수는 있지만, 절연막(18)의 두께가 증가함에 따라 식각용액에 노출되는 시간이 증가함에 따라, 상기 포토레지스트층(30)과 접촉된 부분(D)의 절연막(18)이 과식각되어 CD loss(critical dimension loss)가 발생한다.
(CD loss는 원래의 설계대로 식각되지 않고 식각오차의 한계를 벗어나 식각이 발생된 경우의 손실을 말함. )
또한, 현상 후 제대로 제거되지 않은 포토레지스트 찌꺼기(scum)에 따른 식각 균일도 저하로 제 2 영역(16,17 : 불순물 폴리실리콘층)과 금속 전극(20,22 : 소스 및 드레인전극)이 접촉되지 않는 오픈(open)불량이 발생할 가능성도 존재하게 된다.
따라서, 액정패널의 동작특성을 저하하거나 부분적인 점불량(point defect)을 유발하는 원인이 된다.
이와 같은 문제를 해결하기 위한 본 발명은 상기 절연막(층간 절연막 또는 보호막)을 식각할 때, 건식식각 방식과 습식식각 방식을 연속으로 진행하는 방법을 제안한다.
이러한 본 발명의 목적은 상기 절연막의 콘택홀을 균일하게 식각하므로써, 소스전극 및 드레인전극과 상기 폴리실리콘 액티브층(또는 드레인전극과 투명전극 )사이의 접촉특성을 개선하여 액정패널의 동작특성을 개선하는 것을 목적으로 한다.
도 1은 일반적인 폴리실리콘 박막트랜지스터 어레이기판의 일부를 개략적으로 도시한 단면도이고,
도 2a 내지 도 2c는 종래의 폴리실리콘 박막트랜지스터 어레이기판의 제조공정을 도시한 공정 단면도이고,
도 3과 도 4는 각각 건식식각 방식과 습식식각 방식으로 종래의 박막트랜지스터에 구성되는 콘택홀을 형성한 단면을 도시한 단면도이고,
도 5a 내지 도 5d는 본 발명에 따른 폴리실리콘 박막트랜지스터 어레이기판의 제조공정을 도시한 공정 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 116 , 117 : 제 2 영역(소스영역 및 드레인영역)
118 : 보호층 120 : 포토레지트층
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 폴리실리콘 박막트랜지스터 어레이기판 제조방법은 기판을 구비하는 단계와; 상기 기판 상에 섬 형상의 폴리실리콘 반도체층을 형성하는 단계와; 상기 섬 형상의 반도체층 중 상기 제 1 영역 상에 평면적으로 겹쳐지는 제 1 절연막과 게이트전극을 형성하는 단계와; 상기 게이트 전극과 대응하는 영역을 제외한 폴리실리콘 반도체층의 표면에 불순물을 도핑하여 소스영역과 드레인영역을 형성하는 단계와; 상기 소스 영역 및 드레인 영역과 게이트 전극 상부에 제 2 절연막을 형성하고, 상기 소스 영역 및 드레인 영역을 노출하는 식각 공정에 있어서, 상기 제 2 절연막 상에 포토레지스트를 코팅하여 포토레지스트 층을 형성하는 단계와; 상기 포토레지스트 층의 상부에 노광마스크를 위치시키고, 포토레지스트 층의 일부를 노광하는 단계와; 상기 노광된 포토레지스트를 현상한 후 제거하여 하부의 제 2 절연막을 노출하는 단계와; 건식식각법을 사용하여 상기 노출된 제 2 절연막을 표면으로부터 일부만 식각하는 단계와; 습식식각 법을 사용하여, 상기 일부가 식각된 잔류 절연막을 모두 식각하여 하부의 소스영역 및 드레인 영역을 노출하는 단계와; 상기 소스영역 및 드레인영역과 각각 접촉하는 소스전극과 드레인전극을 형성하는 단계와; 상기 소스전극 및 드레인 전극이 형성된 기판 상에 증착되어, 상기 드레인전극의 일부를 노출하는 보호막을 형성하는 단계와; 상기 보호막 상에 구성되고, 상기 드레인전극과 접촉하는 투명전극을 형성하는 단계를 포함한다.
전술한 공정에서, 상기 기판이 유리기판일 경우에는 상기 반도체층의 하부에 절연막인 버퍼층을 더욱 형성하는 단계를 포함한다.
상기 제 1, 제 2 절연막은 실리콘 산화막(SiO2), 실리콘 질화막(SiNX), TEOS, 알루미늄 산화막(Al2O3)으로 구성된 무기절연 물질그룹 중 선택된 하나로 형성한다.
상기 게이트 전극은 신호지연 문제를 고려하여 저항이 작은 알루미늄(Al), 알루미늄 합금과, 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 안티몬(Sb), 탄탈(Ta)로 구성된 도전성 금속그룹 중 선택된 하나로 형성할 수 있다.
상기 소스 및 드레인전극은 알루미늄(Al)과 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 안티몬(Sb), 탄탈(Ta)로 구성된 도전성 금속그룹 중 선택된 하나로 형성한다.
상기 어레이기판 제조공정에서, 바람직하게는 상기 보호막을 제 2 절연막을패터닝하는 방법과 동일한 방법으로 패터닝한다.
전술한 바와 같이, 본 발명의 특징은 실리콘 절연막을 식각하는 공정에서, 건식식각 방식과 습식식각 방식을 연속적으로 사용하여 순차적인 식각을 진행하는 것이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직할 실시예를 설명한다.
-- 실시예 --
이하, 도 5a 내지 도 5d를 참조하여 본 발명에 따른 폴리실리콘 박막트랜지스터를 포함한 액정표시장치용 어레이기판의 제조방법을 설명한다.
(본 발명에서는 종래의 제조공정 중, 제 1 절연층인 버퍼층(102)과 폴리실리콘 반도체층(108)을 형성하는 공정이 동일하므로 이를 생략하고 설명하도록 한다.)
이후, 도 5a공정은 게이트 절연막 및 게이트 전극을 형성하는 단계로, 상기 섬 형상의 반도체층(108)상부에 제 2 절연층으로 게이트 절연막(110)및 게이트 전극(112)을 형성한다. 상기 반도체층(108)은 두 개의 영역으로 구분될 수 있으며, 제 1 액티브 영역(114)은 순수 실리콘 영역이고, 제 2 액티브 영역(116, 117)은 불순물 영역이다.
상기 제 2 액티브 영역(116, 117)은 상기 제 1 액티브 영역(114)의 양 가장자리에 위치한다.
상기 게이트 절연막(110) 및 상기 게이트 전극(112)은 상기 제 1 액티브 영역(114) 상에 형성한다.
상기 게이트 전극(112)과 게이트 절연막(110)은 마스크의 수를 절감하기 위해 동일 패턴으로 형성하며, 상기 게이트 전극(112) 형성 후에 상기 제 2 액티브 영역에 저항성 접촉층을 형성하기 위해 이온도핑을 한다. 이 때, 상기 게이트 전극(112)은 상기 제 1 액티브(114) 영역에 도펀트가 침투하는 것을 방지하는 이온 스타퍼(Ion-stopper)의 역할을 하게 된다. 상기 이온도핑 시 도펀트의 종류에 따라 상기 실리콘 아일랜드(108)의 전기적 특성이 바뀌게 되며, 상기 도펀트가 B2H6등의 3족 원소가 도핑이 되면 P-형 반도체로, PH3등의 5족 원소가 도핑이 되면 N-형 반도체로서 동작을 하게 된다. 상기 도펀트는 반도체 소자의 사용 용도에 따라 적절한 선택이 요구된다. 상기 이온 도핑 공정 후에 상기 도펀트를 활성화하는 공정으로 진행된다.
다음으로, 도 5b에 도시한 바와 같이, 상기 게이트 전극(112)과 제 2 액티브 영역(116, 117) 및 제 1 절연층(102)의 전면에 걸쳐 제 3 절연층인 층간 절연막(Inter layer insulator ; 118)을 형성한다.
다음으로, 상기 층간절연막(118)상에 사진식각(photo-lithography)공정을 수행하기 위해 먼저, 포토레지스트(포지티브형)를 코팅한 후 포토레지스트 층(120)을 형성한다.
다음으로, 상기 포토레지스트 층(120)의 상부에 노광 마스크(미도시)를 위치시키고 특정부위(E)(제 2 영역에 대응하는 위치의 포토레지스트층)를 빛에 노출하는 노광공정(exposure processing)을 진행한다.
이때, 제 2 영역(116, 117)상부의 포토레지스트 영역(E)이 노광된다.
다음으로, 도 5c에 도시한 바와 같이, 상기 노광된 포토레지스트를 현상한 후 제거하면, 하부에 층간 절연막(118)이 노출된다.
상기 층간 절연막(118)의 노출된 부분은 건식식각(dry etching)을 통해 제거한다.
상기 건식식각 방식은 전자 충돌의 원리로 절연막(118)을 제거하는 것으로 이때, 현상 후 미처 현상되지 않고 남아 있을 수 있는 잔류 PR을 제거함과 동시에, 상기 PR이 경화되지 않을 정도의 시간을 조건으로 절연막을 식각한다.
따라서, 건식식각을 통해 절연막을 식각하게 되면, 하부에 잔류 절연막(F)이 남게된다.
다음으로, 습식식각 방식을 통해 상기 잔류 절연막(F)을 빠르게 식각하여 하부의 제 2 영역(116, 117)인 불순물이 도핑된 폴리실리콘층(116,117)을 노출한다.
이상과 같은 공정으로 콘택홀을 형성할 수 있으며, 전술한 본 발명처럼 건식식각과 습식식각 방법을 순차적으로 사용하면, 식각 불균일을 해소하고 식각 프로파일(profile)조절 및 식각 균일성(pattern resolution)을 향상하는 것을 용이하게 할 수 있는 특징이 있다.
전술한 바와 같은 방법으로 컨택홀(116', 117')을 형성한 후, 도 5d에 도시한 바와 같이, 콘택홀(116', 117')을 통해 제 2 액티브 영역(116, 117)과 각각 접촉하는 소스전극(120) 및 드레인전극(122)을 형성한다.
상기 소스전극 및 드레인전극은 알루미늄(Al), 알루미늄 합금, 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 안티몬(Sb), 탄탈(Ta)로 구성된 도전성 금속그룹 중 선택된 하나로 형성한다.
이상과 같은 방법으로 폴리실리콘 박막트랜지스터를 형성할 수 있다.
이후, 상기 전극들(120, 122) 및 기판의 전면에 걸쳐 보호층(126)을 증착하고 패터닝하여, 하부의 드레인전극(122)을 노출한다.
이때, 상기 보호층(126)을 식각하는 과정 또한 전술한 바와 같이 건식식각 방식과 습식식각 방식을 순차적으로 이용하면, 균일한 프로파일(profile)을 가지는 식각홀을 구성할 수 있다.
다음으로, 투명 도전전극을 증착하고 패터닝하여 상기 노출된 드레인전극(122)과 접촉하는 투명 화소전극(128)을 형성한다.
전술한 공정으로 본 발명에 따른 폴리실리콘 박막트랜지스터 어레이기판을 제작할 수 있다.
본 발명의 실시예에 따른 절연막 식각방법을 적용하면 아래와 같은 효과가 있다.
첫째, 건식식각 방법만을 사용하여 식각 할 경우보다 식각 속도가 빠르기 때문에 제품의 수율을 개선하는 효과가 있다.
둘째, 습식식각만으로 식각을 할 경우보다는 식각 프로파일을 균일하게 할 수 있기 때문에 CD loss가 감소하는 효과가 있다.
셋째, 습식식각 만으로 식각할 경우에 발생할 수 있는 잔류 포토레지스트를 모두 제거할 수 있으므로, 폴리실리콘층과 전극층의 접촉특성이 개선되어 어레이기판의 동작특성이 개선되는 효과가 있다.
Claims (12)
- 기판을 구비하는 단계와;상기 기판 상에 섬 형상의 폴리실리콘 반도체 층을 형성하는 단계와;상기 섬 형상의 반도체층 중 상기 제 1 영역 상에 평면적으로 겹쳐지는 제 1 절연막과 게이트전극을 형성하는 단계와;상기 게이트 전극과 대응하는 영역을 제외한 폴리실리콘 반도체 층의 표면에 불순물을 도핑하여 소스영역과 드레인영역을 형성하는 단계와;상기 소스 영역 및 드레인 영역과 게이트 전극 상부에 제 2 절연막을 형성하고, 상기 소스 영역 및 드레인 영역을 노출하는 식각 공정에 있어서,상기 제 2 절연막 상에 포토레지스트를 코팅하여 포토레지스트 층을 형성하는 단계와;상기 포토레지스트 층의 상부에 노광마스크를 위치시키고, 포토레지스트 층의 일부를 노광하는 단계와;상기 노광된 포토레지스트를 현상한 후 제거하여 하부의 제 2 절연막을 노출하는 단계와;건식식각 법을 사용하여 상기 노출된 제 2 절연막을 표면으로부터 일부만 식각하는 단계와;습식식각 법을 사용하여, 상기 일부가 식각된 잔류 절연막을 모두 식각하여 하부의 소스영역 및 드레인 영역을 노출하는 단계와;상기 소스영역 및 드레인영역과 각각 접촉하는 소스전극과 드레인전극을 형성하는 단계와;상기 소스전극 및 드레인 전극이 형성된 기판 상에 증착되어, 상기 드레인전극의 일부를 노출하는 보호막을 형성하는 단계와;상기 보호막 상에 구성되고, 상기 드레인전극과 접촉하는 투명전극을 형성하는 단계를 포함하는 폴리실리콘 박막트랜지스터 어레이기판 제조방법.
- 제 1 항에 있어서,상기 반도체층의 하부에 절연막인 버퍼층을 더욱 형성하는 단계를 포함하는 박막트랜지스터 어레이기판 제조방법.
- 제 1 항에 있어서,상기 폴리 실리콘은 비정질 실리콘을 결정화하여 형성한 폴리실리콘 박막트랜지스터 어레이기판 제조방법.
- 제 1 항에 있어서,상기 제 1, 제 2 절연막은 실리콘 산화막(SiO2), 실리콘 질화막(SiNX), TEOS, 알루미늄 산화막(Al2O3)으로 구성된 무기절연 물질그룹 중 선택된 하나로 형성한 폴리실리콘 박막트랜지스터 어레이기판 제조방법.
- 제 1 항에 있어서,상기 게이트 전극은 알루미늄(Al), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 안티몬(Sb), 탄탈(Ta)과 알루미늄 합금으로 구성된 도전성 금속그룹 중 선택된 하나인 폴리실리콘 박막트랜지스터 어레이기판 제조방법.
- 제 1 항에 있어서,상기 소스 및 드레인전극은 알루미늄(Al), 알루미늄 합금, 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 안티몬(Sb), 탄탈(Ta)로 구성된 도전성 금속그룹 중 선택된 하나로 형성한 폴리실리콘 박막트랜지스터 어레이기판 제조방법.
- 제 1 항에 있어서,상기 보호막은 제 2 절연막을 패터닝하는 방법과 동일한 방법으로 패터닝하여 형성한 폴리실리콘 박막트랜지스터 어레이기판 제조방법.
- 기판을 구비하는 단계와;상기 기판 상에 섬 형상의 폴리실리콘 반도체 층을 형성하는 단계와;상기 섬 형상의 반도체층 중 상기 제 1 영역 상에 평면적으로 겹쳐지는 제 1 절연막과 게이트전극을 형성하는 단계와;상기 게이트 전극과 대응하는 영역을 제외한 폴리실리콘 반도체층의 표면에 불순물을 도핑하여 소스영과 드레인영역을 형성하는 단계와;상기 소스 영역 및 드레인 영역과 게이트 전극 상부에 제 2 절연막을 형성하고, 상기 소스 영역 및 드레인 영역을 노출하는 식각 공정에 있어서,상기 제 2 절연막 상에 포토레지스트를 코팅하여 포토레지스트 층을 형성하는 단계와;상기 포토레지스트 층의 상부에 노광마스크를 위치시키고, 포토레지스트 층의 일부를 노광하는 단계와;상기 노광된 포토레지스트를 현상한 후 제거하여 하부의 제 2 절연막을 노출하는 단계와;건식식각 법을 사용하여 상기 노출된 제 2 절연막을 표면으로부터 일부만 식각하는 단계와;습식식각 법을 사용하여, 상기 일부가 식각된 잔류 절연막을 모두 식각하여하부의 소스영역 및 드레인 영역을 노출하는 단계와;상기 소스영역 및 드레인영역과 각각 접촉하는 소스전극과 드레인전극을 형성하는 단계를 포함하는 폴리실리콘 박막트랜지스터 제조방법.
- 제 8 항에 있어서,상기 폴리 실리콘은 비정질 실리콘을 결정화하여 형성한 폴리실리콘 박막트랜지스터 제조방법.
- 제 8 항에 있어서,상기 제 1, 제 2 절연막은 실리콘 산화막(SiO2), 실리콘 질화막(SiNX), TEOS, 알루미늄 산화막(Al2O3)으로 구성된 무기절연 물질그룹 중 선택된 하나로 형성한 폴리실리콘 박막트랜지스터 제조방법.
- 제 8 항에 있어서,상기 게이트 전극은 알루미늄(Al), 알루미늄 합금으로 구성된 폴리실리콘 박막트랜지스터 제조방법.
- 제 8 항에 있어서,상기 소스 및 드레인전극은 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 안티몬(Sb), 탄탈(Ta)로 구성된 도전성 금속그룹 중 선택된 하나로 형성한 폴리실리콘 박막트랜지스터 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010017023A KR100748857B1 (ko) | 2001-03-30 | 2001-03-30 | 박막트랜지스터와 이를 포함하는 어레이기판 제조방법 |
| US10/109,642 US6873379B2 (en) | 2001-03-30 | 2002-04-01 | Fabricating method of an array substrate having polysilicon thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010017023A KR100748857B1 (ko) | 2001-03-30 | 2001-03-30 | 박막트랜지스터와 이를 포함하는 어레이기판 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020076859A true KR20020076859A (ko) | 2002-10-11 |
| KR100748857B1 KR100748857B1 (ko) | 2007-08-13 |
Family
ID=19707658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010017023A KR100748857B1 (ko) | 2001-03-30 | 2001-03-30 | 박막트랜지스터와 이를 포함하는 어레이기판 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6873379B2 (ko) |
| KR (1) | KR100748857B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480030B1 (ko) * | 2002-10-24 | 2005-03-31 | 엘지전자 주식회사 | 박막 필름 벌크 오코스틱 공진기 및 필터 제조 방법 |
| US7985992B2 (en) | 2004-05-24 | 2011-07-26 | Samsung Mobile Display Co., Ltd. | Semiconductor device and method of fabricating the same |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100500779B1 (ko) | 2003-10-10 | 2005-07-12 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 |
| KR101003836B1 (ko) * | 2005-09-29 | 2010-12-27 | 재단법인서울대학교산학협력재단 | 나노 구조체의 제조 방법 |
| JP4487318B2 (ja) * | 2007-07-26 | 2010-06-23 | エプソンイメージングデバイス株式会社 | 液晶表示装置及びその製造方法 |
| CN104218094B (zh) * | 2014-08-28 | 2016-11-23 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、显示基板及显示装置 |
| CN106935546B (zh) * | 2017-04-12 | 2019-09-06 | 京东方科技集团股份有限公司 | 阵列基板的制备方法、阵列基板、显示面板和显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950009797B1 (ko) * | 1992-06-27 | 1995-08-28 | 삼성전자주식회사 | 바텀 게이트를 구비한 fid 폴리 실리콘 tft |
| US5835177A (en) * | 1995-10-05 | 1998-11-10 | Kabushiki Kaisha Toshiba | Array substrate with bus lines takeout/terminal sections having multiple conductive layers |
| US6037609A (en) * | 1997-01-17 | 2000-03-14 | General Electric Company | Corrosion resistant imager |
| US6770564B1 (en) * | 1998-07-29 | 2004-08-03 | Denso Corporation | Method of etching metallic thin film on thin film resistor |
| TW514757B (en) * | 1998-11-26 | 2002-12-21 | Seiko Epson Corp | Electro-optical device and production method thereof and electronic equipment |
| KR100325629B1 (ko) * | 1998-12-19 | 2002-08-21 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘-박막트랜지스터소자 및 그 제조방법, |
-
2001
- 2001-03-30 KR KR1020010017023A patent/KR100748857B1/ko active IP Right Grant
-
2002
- 2002-04-01 US US10/109,642 patent/US6873379B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480030B1 (ko) * | 2002-10-24 | 2005-03-31 | 엘지전자 주식회사 | 박막 필름 벌크 오코스틱 공진기 및 필터 제조 방법 |
| US7985992B2 (en) | 2004-05-24 | 2011-07-26 | Samsung Mobile Display Co., Ltd. | Semiconductor device and method of fabricating the same |
| US8168531B2 (en) | 2004-05-24 | 2012-05-01 | Samsung Mobile Display Co., Ltd. | Semiconductor device and method of fabricating the same |
| US8749069B2 (en) | 2004-05-24 | 2014-06-10 | Samsung Display Co., Ltd. | Semiconductor device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020139983A1 (en) | 2002-10-03 |
| KR100748857B1 (ko) | 2007-08-13 |
| US6873379B2 (en) | 2005-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537843B2 (en) | Thin film transistor and method of manufacturing the same | |
| JPH1093102A (ja) | 薄膜トランジスタの製造方法 | |
| US6541323B2 (en) | Method for fabricating polysilicon thin film transistor | |
| US20050139836A1 (en) | Method for fabricating liquid crystal display device using two masks | |
| US7462291B2 (en) | Method of fabricating array substrate for liquid crystal display device | |
| KR100606449B1 (ko) | 액정표시소자 제조방법 | |
| KR100748857B1 (ko) | 박막트랜지스터와 이를 포함하는 어레이기판 제조방법 | |
| US6498059B2 (en) | Method for fabricating thin film transistor | |
| US6316295B1 (en) | Thin film transistor and its fabrication | |
| KR100590265B1 (ko) | 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 | |
| KR20000052006A (ko) | 다결정/비정질 실리콘 이중 활성층을 가지는 박막트랜지스터 및 그 제조 방법 | |
| KR100452445B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100452444B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100325068B1 (ko) | 박막트랜지스터의제조방법 | |
| KR100477106B1 (ko) | 엠아이씨/엠아이엘씨를 이용한 평판표시장치의 제조방법 | |
| KR20040060106A (ko) | 폴리실리콘 박막트랜지스터 및 이를 포함하는 어레이 기판제조방법 | |
| JP3312490B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100254924B1 (ko) | 화상표시장치의 제조방법 | |
| KR100452443B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100502481B1 (ko) | 액정표시장치용 박막트랜지스터 소자 및 그의 제조방법 | |
| KR100452446B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100304551B1 (ko) | 박막트랜지스터제조방법 | |
| JPH05152326A (ja) | 薄膜トランジスタの製造方法 | |
| JP3312541B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH09116164A (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170713 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190723 Year of fee payment: 13 |