KR950009797B1 - 바텀 게이트를 구비한 fid 폴리 실리콘 tft - Google Patents
바텀 게이트를 구비한 fid 폴리 실리콘 tft Download PDFInfo
- Publication number
- KR950009797B1 KR950009797B1 KR1019920011366A KR920011366A KR950009797B1 KR 950009797 B1 KR950009797 B1 KR 950009797B1 KR 1019920011366 A KR1019920011366 A KR 1019920011366A KR 920011366 A KR920011366 A KR 920011366A KR 950009797 B1 KR950009797 B1 KR 950009797B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- source
- drain
- fid
- insulating layer
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 22
- 229920005591 polysilicon Polymers 0.000 title claims description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 11
- 239000010409 thin film Substances 0.000 claims description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 230000006698 induction Effects 0.000 abstract 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
내용 없음.
Description
제1도는 종래 FID 폴리 실리콘 TFT의 단면도.
제2도는 본 발명의 바텀 게이트를 구비한 FID 폴리 실리콘 TFT의 단면도이다.
본 발명은 poly-Si TFT(polycrystalline-silicon thin film transistor)의 누설전류를 감소시키기 위하여 제안된 FID(field-induction-drain) 구조에 있어서, 높은 구동전류를 유지하기 위하여 바텀 게이트(bottom gate)를 부가한 FID 구조의 poly-Si TFT에 관한 것이다.
근래에 고품위 TV(high definition TV) 등의 새로운 첨단 영상기기가 개발됨에 따라 평판 표시기에 대한 요구가 대두되고 있다.
LCD(liquid-crystal display)는 평판 표시기의 대표적인 기술로써 크게 수동형(passive type)과 능동형(active type)의 두가지 형태로 나누어지는데 능동형 소자는 각 화소 하나하나를 박막트랜지스터와 같은 능동소자가 제어하게 되어 있는 속도, 시야각, 그리고 대조비(contrast)에 있어서 수동형 LCD 보다 훨씬 뛰어나 100만 화소 이상의 해상도를 필요로 하는 HDTV에 가장 적합한 표시기로 나타나고 있다.
이에 따라 poly-Si 박막트랜지스터의 중요성이 부각되면서 이에 대한 연구개발이 심화되고 있다. 기존의 단결정 Si FET(field effect transistor)는 대면적에 만들기가 어렵고 유리와 같은 절연기판에 형성시킬 수 없으므로 그 응용분야가 메모리 소자, 상업용 IC 등에만 국한되어 사용되나 poly-Si 박막트랜지스터는 평판 표시기, 이미지 센서 등 단결정 실리콘 FET로 구현시키지 못하는 소자에 그 응용분야를 확대시킬 수 있다.
그러나, poly-Si TFT는 단결정 실리콘 기판위에 제조된 FET에 비해서 기생용량 즉, 누설전류값이 매우 큰 단점이 있다. 그 이유는 TFT에서는 절연기판상에 축척된 수백 Å 정도의 매우 얇은 반도체 박막을 사용하므로 체널부에 유기되어 있는 전자들이 게이트 오프시 FET에서와 같이 Si기판으로 확산, 재결합하여 소멸되지 않고, 대부분이 드레인에 흡수되기 때문이다.
더구나, 채널에서의 캐리어 이동도 또한 낮기 때문에 구동전류 즉, Ion값이 작아지는 단점도 있다.
이와 같이 poly-Si TFT의 불안정을 초래하는 오프전류(Ioff)를 감소시키기 위한 종래기술로서는, 전계에 의해 유기된 반전층을 드레인으로서 이용한 필드-인덕션-드레인(FID)이라 불리우는, 새로운 Ioff감소 구조를 채용한 poly-Si TFT가 제안되었다.
상술한 FID 구조에 관한 종래 기술로는 다음의 논문에 상세히 기재되어 있다. Extended Abstracts of 22'nd Conference on SSDM, “Field-Induction-Drain(FID) Poly-Si TFTs with High On/Off Current Ratio”, 1990, pp.1101~1014.
제1도는 FID poly-Si TFT의 단면구조를 나타낸 것으로서, 그 주요 구성부는 메인(main) 게이트(16) 상부에 절연층(17)을 개재한 서브(sub) 게이트(18)를 부가한 것이다.
다시말해서, 소스(12) 및 드레인전극(13)과 부분적으로 오버랩 되도록 상술한 서브게이트(18)를 메인 게이트(16)의 상부에 형성되어 상기 메인게이트(16)와 드레인전극(13) 사이의 반도체층(14)에 반전층이 유기되도록 함으로써, 메인 게이트(16) 전압 오프시 누설전류에 기여하는 반도체층(14)에 유기되어 있던 전자들이 상기 반전층에 의해 흡수되어 소멸되도록 한 것이다.
이와 같이 서브 게이트의 전계에 의해 유기된 반전층을 드레인으로 이용한 FID 구조는 누설전류를 감소시킨다는 측면에서는 그 효과가 탁월하지만, 구동전류를 향상시키기 위한 노력이 여전히 해결해야 할 숙제로 남아 있다.
이에 본 발명은 누설전류의 감소 및 동작전류의 구동력을 향상시킨 바텀게이트를 구비한 FID poly-Si TFT를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명은 절연성 기판위에 형성된 소스 및 드레인 전극, 상기 소스 및 드레인 전극 사이에 제1게이트 절연막으로 둘러싸인 바텀(bottom)게이트, 상기 소스 및 드레인 전극과 제1게이트 절연막 위에 형성된 반도체층, 상기 반도체층 위에 제2게이트 절연막을 통해 상기 바텀 게이트의 길이보다 작게 형성된 메인(main)게이트, 및 상기 메인게이트와 반도체층 위에 형성된 제3절연막을 통해 상기 소스 및 드레인 전극과 부분적으로 오버랩되어 형성된 서브(sub) 게이트로 구성됨을 특징으로 한다.
본 발명은 상술한 바와 같이, 소정의 기판위에 poly-Si을 사용하여 캐리어가 주행하는 채널영역을 향성하고, 상기 채널영역을 턴-온 또는 턴-오프시키는 게이트가 이중구조를 갖도록 형성함으로써, 동작전류의 구동력을 향상시킨 것이다.
본 발명에 의한 고속 박막트랜지스터를 형성하기 위한 제작공정에 있어서는 통용되고 있는 MOSFET 공정을 사용하였다.
이하, 본 발명의 바람직한 실시예를 도면을 참조하여 상세히 설명한 것이다.
제2도는 본 발명의 바텀 게이트를 갖는 FID poly-Si TFT의 단면도를 나타낸 것으로서, 코닝 7059유리를 기판으로 사용하였다.
기판(21)위에 소정간격을 두고 이격된 소스(22) 및 드레인전극(23)이 형성된다. 이때, 상기 소스 및 드레인 전극물질은 불순물이 도핑된 poly-Si을 사용하였다. 상기 소스(22)및 드레인 전극(23) 사이에 제1절연막(20)을 개재한 바텀 게이트(10)가 형성된다. 상기 제1절연막(20)은 스퍼터링 방법으로 형성된 약 1000Å 두께의 SiO2막으로, 바텀 게이트(10)는 불순물이 도핑된 poly-Si막으로 각각 이루어진다.
상기한 각 전극들(22, 23) 및 제1절연막(20) 위에는 불순물 농도가 낮은 poly-Si 박막으로 이루어진 반도체층(24)이 전면적으로 형성되고, 이 반도체층(24) 위에는 제2절연막(25)을 통해 상기 바텀 게이트의 길이보다 작게 메인 게이트(26)가 형성된다. 이때 제2 절연막(25)은 제1 절연막(20)과 동일하게 스퍼터링 방법에 의해 약 1000Å 두께의 SiO2으로 이루어진다.
이와 같이 반도체층(24)의 상부에 제2 절연막(25)을 개재한 메인 게이트(26)가 반도체층(24)의 하부에는 제1절연막(20)을 개재한 바텀 게이트(10)가 각각 형성됨으로써, 소자의 턴-온 또는 턴-오프 동작이 매우 빨라진다.
그리고, 소자가 턴-오프된 경우, 상기 소스 및 드레인 전극(22, 23) 사이에 흐르는 오프전류를 감소시키기 위해 전면적으로 형성된 제3절연막(27)을 통해 상기 소스(22) 및 드레인 전극(23)과 부분적으로 오버랩되게 서브게이트(28)가 형성된다. 이때, 상기 제3적연막(27)은 4000Å 두께의 SiO2또는 SiNx막으로 이루어지며, 상기 서브 게이트(28)는 Al으로 이루어진다. 상기 제3절연막(27)은 SiNx막으로 이루어지는 경우가 SiOx일때보다 큰 ON전류와 낮은 오프전류를 갖는다.
상기한 본 발명에 따른 새로운 FID Poly-Si TFT는 하기와 같이 동작한다.
TFT는 소자를 구동할 경우 메인게이트(10)와 바텀게이트(10)에 동시에 턴온전압이 인가되며 이에 의해 반도체층(24)과 제1절연막(20) 및 제2절연막(25)과의 양 계면을 통하여 소오스전극(22)으로부터 드레인 전극(23)으로 전류가 흐르게 되어, 종래의 메인게이트(10)만은 이용한 구조에 비하여 구동전류(Ion)값이 크게 향상된다.
또한 TFT소자를 턴오프시킬 때에는 종래의 FID구조와 동일하게 서브게이크(28)에 의해 유기된 반전층에 의해 전자들이 흡수되어 낮은 오프전류(Ioff)를 나타낸다.
이상 설명한 바와 같이, 본 발명에 의한 바텀 게이트를 구비한 poly-Si TFT는 누설전류의 억제능력 뿐 아니라 높은 전류구동력을 갖게 된다.
따라서, 본 발명은 온전류가 증대되고 그 결과 Ion/Ioff비가 향상되어 LCD패널 또는 HDTV 등의 화상표 시기에 있어서 보다 선명한 화질을 구현할 수 있을 뿐만 아니라 특히, 높은 전류구동력을 요구하는 곳, 예컨대 poly-Si TFT가 최대의 연구과제 중의 하나로 삼고있는 완전집적회로(주변회로들과의 일체화) 구성에 매우 유용한 소자가 될 수 있다.
Claims (4)
- 절연성 기판위에 형성된 소스 및 드레인 전극, 상기 소스 및 드레인 전극 사이에 제1게이트 절연막으로 둘러싸인 바텀(bottom)게이트, 상기 소스 및 드레인 전극과 제1게이트 절연막 위에 형성된 반도체층, 상기 반도체층 위에 제2게이트 절연막을 통해 상기 바텀 게이트의 길이보다 작게 형성된 메인(main) 게이트, 및 상기 메인 게이트와 반도체층 위에 형성된 제3절연막을 통해 상기 소스 및 드레인 전극과 부분적으로 오버랩되어 형성된 서브(sub)게이트로 구성됨을 특징으로 하는 필드-인덕션-드레인(FID) 박막 트랜지스터.
- 제1항에 있어서, 상기 박막 트랜지스터의 턴-온 구동시 메인 게이트와 바텀 게이트에 동시에 턴-온 전압이 인가되는 것을 특징으로 하는 필드-인덕션-드레인(FID) 박막 트랜지스터.
- 제1항에 있어서, 상기 제1게이트 절연막과 제2게이트 절연막은 서로 동일한 재질과 두께로 형성됨을 특징으로 하는 필드-인덕션-드레인(FID) 박막 트랜지스터.
- 제1항에 있어서, 상기 바텀 게이트, 메인게이트 소스 및 드레인 전극은 인(P) 도핑된 폴리 실리콘으로 형성되는 것을 특징으로 하는 필드-인덕션-드레인(FID) 박막 트랜지스터.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920011366A KR950009797B1 (ko) | 1992-06-27 | 1992-06-27 | 바텀 게이트를 구비한 fid 폴리 실리콘 tft |
| JP5027830A JP2572003B2 (ja) | 1992-03-30 | 1993-02-17 | 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法 |
| US08/040,016 US5338959A (en) | 1992-03-30 | 1993-03-30 | Thin film transistor with three dimensional multichannel structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920011366A KR950009797B1 (ko) | 1992-06-27 | 1992-06-27 | 바텀 게이트를 구비한 fid 폴리 실리콘 tft |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940001451A KR940001451A (ko) | 1994-01-11 |
| KR950009797B1 true KR950009797B1 (ko) | 1995-08-28 |
Family
ID=19335433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920011366A KR950009797B1 (ko) | 1992-03-30 | 1992-06-27 | 바텀 게이트를 구비한 fid 폴리 실리콘 tft |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950009797B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100748857B1 (ko) * | 2001-03-30 | 2007-08-13 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터와 이를 포함하는 어레이기판 제조방법 |
| KR101106541B1 (ko) * | 2009-11-17 | 2012-01-20 | 도시바삼성스토리지테크놀러지코리아 주식회사 | 광픽업장치 |
-
1992
- 1992-06-27 KR KR1019920011366A patent/KR950009797B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940001451A (ko) | 1994-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100502047C (zh) | 薄膜晶体管 | |
| KR100248360B1 (ko) | 액정표시장치 | |
| JP3109968B2 (ja) | アクティブマトリクス回路基板の製造方法及び該回路基板を用いた液晶表示装置の製造方法 | |
| US6713825B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
| JP2001051292A (ja) | 半導体装置および半導体表示装置 | |
| US5598012A (en) | Thin-film transistor with wide gate electrode and liquid crystal display incorporating same | |
| US6603160B1 (en) | MOS capacitor, liquid crystal display, integrated circuit and method of manufacture thereof | |
| KR100297706B1 (ko) | 다결정실리콘박막트랜지스터 | |
| Wu | High‐definition displays and technology trends in TFT‐LCDs | |
| KR19990007458A (ko) | 액정 디스플레이용 박막 트랜지스터 | |
| KR950009797B1 (ko) | 바텀 게이트를 구비한 fid 폴리 실리콘 tft | |
| JPH10268254A (ja) | 液晶表示装置 | |
| JPH08160464A (ja) | 液晶表示装置 | |
| JPH04344618A (ja) | アクティブマトリクス表示装置 | |
| JPH08116067A (ja) | 半導体装置，表示装置，表示装置の製造方法 | |
| JPH0926600A (ja) | 液晶表示装置 | |
| JP2755683B2 (ja) | アクテブマトリクス型液晶表示装置 | |
| JPH07263698A (ja) | 薄膜トランジスタ及びその製造方法 | |
| Morita et al. | VGA driving with low temperature processed poly Si TFTs | |
| JP3321949B2 (ja) | 薄膜トランジスタ及びそれを用いた表示装置 | |
| JPH01302768A (ja) | 逆スタガー型シリコン薄膜トランジスタ | |
| JPH03293641A (ja) | アクティブマトリクス表示装置 | |
| Mimura et al. | A high-resolution active matrix using p-channel SOI TFTs | |
| KR950009804B1 (ko) | 3차원 채널구조를 갖는 고속 박막 트랜지스터의 제조방법 | |
| JPH08220505A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010706 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |