CN112992660A - 半导体结构形成方法 - Google Patents

半导体结构形成方法 Download PDF

Info

Publication number
CN112992660A
CN112992660A CN202110503311.XA CN202110503311A CN112992660A CN 112992660 A CN112992660 A CN 112992660A CN 202110503311 A CN202110503311 A CN 202110503311A CN 112992660 A CN112992660 A CN 112992660A
Authority
CN
China
Prior art keywords
negative photoresist
photoresist layer
transparent substrate
forming
trapezoid structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110503311.XA
Other languages
English (en)
Other versions
CN112992660B (zh
Inventor
浦栋
惠利省
杨国文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dugen Laser Technology Suzhou Co Ltd
Original Assignee
Dugen Laser Technology Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dugen Laser Technology Suzhou Co Ltd filed Critical Dugen Laser Technology Suzhou Co Ltd
Priority to CN202110503311.XA priority Critical patent/CN112992660B/zh
Publication of CN112992660A publication Critical patent/CN112992660A/zh
Application granted granted Critical
Publication of CN112992660B publication Critical patent/CN112992660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02697Forming conducting materials on a substrate
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface

Abstract

本发明提供了一种半导体结构形成方法,涉及半导体结构制备技术领域,包括:在透明衬底的上表面形成第一负光刻胶层;对第一负光刻胶层进行曝光,在第一负光刻胶层的曝光区域形成正梯形结构;在第一负光刻胶层上方形成第二负光刻胶层,对其进行曝光,在第二负光刻胶层的曝光区域形成倒梯形结构;对第一负光刻胶层和第二负光刻胶层进行显影,在透明衬底上形成多个由正梯形结构和倒梯形结构堆叠而成的光阻隔离柱;在光阻隔离柱顶面形成保护层,沿倒梯形结构的一侧的腰的倾斜方向对正梯形结构同侧的腰进行等离子体处理;沿倒梯形结构的另一侧的腰的倾斜方向对正梯形结构同侧的腰进行等离子体处理;对透明衬底的上表面一侧进行电子束蒸镀金属。

Description

半导体结构形成方法
技术领域
本发明涉及半导体结构制备技术领域,尤其是涉及一种半导体结构形成方法。
背景技术
半导体结构制备过程中,为了在衬底上形成间隔的金属层,通常会在衬底上方制备多个间隔的光阻隔离柱,然后再向衬底上沉淀金属材料,将光阻隔离柱去除后便可以形成间隔的金属层了。
现有技术中,蒸镀金属材料后,光阻隔离柱侧壁容易与金属层连在一起,在去除光阻隔离柱时,与光阻隔离柱侧壁粘连的金属也一同被带走,使留下的金属层出现金属毛刺,既影响美观又影响产品良率。
发明内容
本发明的目的在于提供一种半导体结构形成方法,以缓解现有的半导体制备过程中其上的金属层侧边出现毛刺的技术问题。
本发明实施例提供的一种半导体结构形成方法,包括步骤:
S1.在透明衬底的上表面形成第一负光刻胶层;
S2.在透明衬底的下表面一侧,利用第一掩模版对第一负光刻胶层进行曝光,从而在第一负光刻胶层的曝光区域形成正梯形结构,其中,所述正梯形结构的下底位于透明衬底的上表面;
S3.在所述第一负光刻胶层上方形成第二负光刻胶层;
S4.在透明衬底的上表面一侧,利用第二掩模版对第二负光刻胶层进行曝光,从而在第二负光刻胶层的曝光区域形成倒梯形结构,其中,所述倒梯形结构的上底与正梯形结构的上底对齐连接;
S5.对第一负光刻胶层和第二负光刻胶层进行显影,从而在透明衬底上形成多个由正梯形结构和倒梯形结构堆叠而成的光阻隔离柱;
S6. 在光阻隔离柱顶面形成保护层,沿倒梯形结构的一侧的腰的倾斜方向对正梯形结构同侧的腰进行等离子体处理;沿倒梯形结构的另一侧的腰的倾斜方向对正梯形结构同侧的腰进行等离子体处理,所述保护层用于防止光阻隔离柱的顶面被等离子体刻蚀;
S7.自上而下,对透明衬底的上表面一侧进行电子束蒸镀金属;
S8.剥离光阻隔离柱。
进一步的,所述步骤S5具体为:
利用显影液对第一负光刻胶层和第二负光刻胶层进行显影,向相邻的光阻隔离柱之间添加显影液,且至少更换一次相邻的光阻隔离柱之间的显影液,从而在透明衬底上形成多个由正梯形结构和倒梯形结构层叠而成的光阻隔离柱。
进一步的,所述步骤S5中,所述至少更换一次相邻的光阻隔离柱之间的显影液的步骤中,前后相邻两次添加显影液的操作中,后一次添加后的相邻的光阻隔离柱之间的显影液的液面低于前一次添加后的相邻的光阻隔离柱之间显影液的液面。
进一步的,所述步骤S6中,所述在光阻隔离柱顶面形成保护层的步骤具体包括:
S61.自上而下,向透明衬底的上表面一侧沉积保护材料,从而在透明衬底上表面以及光阻隔离柱的顶面形成保护层;
S62.利用湿法刻蚀工艺,对透明衬底的上表面的保护层进行湿法刻蚀去除,暴露出衬底上表面。
进一步的,所述保护层的材料为氧化硅。
进一步的,所述步骤S2和步骤S4中曝光所使用的光源的能量分布情况为:自中间向两侧方向,光源能量逐渐降低。
进一步的,所述正梯形结构和倒梯形结构的腰与下底之间夹角均在50°-70°之间。
进一步的,所述第一掩模版和第二掩模版的结构相同。
进一步的,所述步骤S1和步骤S3中,通过旋涂和烘烤操作形成第一负光刻胶层和第二负光刻胶层。
进一步的,所述第一负光刻胶层和第二负光刻胶层的厚度相同。
本发明实施例提供的半导体结构形成方法包括步骤:首先,在透明衬底的上表面形成第一负光刻胶层;然后,在透明衬底的下表面一侧,利用第一掩模版对第一负光刻胶层进行曝光,从而在第一负光刻胶层的曝光区域形成正梯形结构,其中,所述正梯形结构的下底位于透明衬底的上表面,正梯形结构下宽上窄,结构稳定,不易坍塌;进一步,在所述第一负光刻胶层上方形成第二负光刻胶层;然后,在透明衬底的上表面一侧,利用第二掩模版对第二负光刻胶层进行曝光,从而在第二负光刻胶层的曝光区域形成倒梯形结构,其中,所述倒梯形结构的上底与正梯形结构的上底对齐连接;然后,对第一负光刻胶层和第二负光刻胶层进行显影,从而在透明衬底上形成多个由正梯形结构和倒梯形结构堆叠而成的光阻隔离柱,通过两次曝光可以相对容易地形成高度较高的光阻隔离柱,光阻隔离柱具有较长的侧边,从而方便加工出梯形的光阻隔离柱的倾斜的腰,缓解光阻隔离柱厚度难以提高,光阻隔离柱内存在空洞,光阻隔离柱内颗粒缺陷多等问题,大大提高了光阻隔离柱质量。然后,在光阻隔离柱顶面形成保护层,沿倒梯形结构的一侧的腰的倾斜方向对正梯形结构同侧的腰进行等离子体处理;沿倒梯形结构的另一侧的腰的倾斜方向对正梯形结构同侧的腰进行等离子体处理,所述保护层用于防止光阻隔离柱的顶面被等离子体刻蚀,光阻隔离柱的两侧经过刻蚀后,光阻隔离柱整体呈倒梯形状,上宽下窄。然后,自上而下,对透明衬底的上表面一侧进行电子束蒸镀金属,金属材料可以覆盖在光阻隔离柱的顶面和相邻两个光阻隔离柱的顶面之间的区域,因为光阻隔离柱的顶面呈上宽下窄的形状,因此,透明衬底上靠近光阻隔离柱底部的区域被光阻隔离柱的顶面边沿遮挡而无法附着金属材料,可以扩大衬底上的金属层与光阻隔离柱之间的距离,在剥离光阻隔离柱时,不会对金属层造成影响,形成的金属层的边沿也不会具有毛刺,提高了产品的良率。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的半导体结构形成方法中步骤S2的示意图;
图2为本发明实施例提供的半导体结构形成方法中步骤S4的示意图;
图3为本发明实施例提供的半导体结构形成方法中步骤S5的示意图;
图4为本发明实施例提供的半导体结构形成方法中步骤S6的示意图;
图5为本发明实施例提供的半导体结构形成方法中步骤S7的示意图。
图标:100-第一负光刻胶层;110-正梯形结构;210-第一掩模版;220-第二掩模版;300-第二负光刻胶层;310-倒梯形结构;400-保护层;500-透明衬底;600-金属层。
具体实施方式
下面将结合实施例对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供的半导体结构形成方法包括步骤:
S1.在透明衬底500的上表面形成第一负光刻胶层100。
提供一透明衬底500,透明衬底500的材料可以为有机物或者玻璃,可以采用旋涂工艺在透明衬底500的上表面旋涂一定厚度的负光刻胶,然后经过烘烤形成第一负光刻胶层100。
S2.在透明衬底500的下表面一侧,利用第一掩模版210对第一负光刻胶层100进行曝光,从而在第一负光刻胶层100的曝光区域形成正梯形结构110,其中,所述正梯形结构110的下底位于透明衬底500的上表面。
如图1所示,在透明衬底500的下表面一侧,使用第一掩模版210对第一负光刻胶层100进行曝光,其中,第一掩模版210包括多个间隔相等的且贯穿第一掩模版210上下表面的通孔。曝光时,光源透过透明衬底500,第一负光刻胶层100曝光的区域后续会在显影时保留下来。为了使光刻胶曝光量穿透整个第一负光刻胶层100,并且,光源的能量自中间向两边方向,光源能量逐渐降低,中间的能量较高,穿透的深度较深,两边的能量的较低,穿透的深度较浅,因此,可以在曝光区域形成正梯形结构110。并且,形成的正梯形结构110的腰与下底之间的夹角的范围可以为50°-70°。
S3.在所述第一负光刻胶层100上方形成第二负光刻胶层300。
可以采用旋涂工艺在第一负光刻胶层100的上表面旋涂一定厚度的负光刻胶,然后经过烘烤形成第二负光刻胶层300。其中,第一负光刻胶层100和第二负光刻胶层300的厚度可以相同,方便控制光阻隔离柱的高度,因为第一负光刻胶层100和第二负光刻胶层300均采用负性光刻胶材料形成,因此可以采用相同的旋涂机且无需修改参数便可加工相同厚度的第一负光刻胶层100和第二负光刻胶层300,并且曝光时选用的第一掩模版210和第二掩模版220的结构也可以相同,工艺上更加方便,加工设备更加精简。
S4.在透明衬底500的上表面一侧,利用第二掩模版220对第二负光刻胶层300进行曝光,从而在第二负光刻胶层300的曝光区域形成倒梯形结构310,其中,所述倒梯形结构310的上底与正梯形结构110的上底对齐连接。
如图2所示,然后,可以使用与第一次曝光相同的第二掩模版220和光源,即第一掩模版210和第二掩模版220结构相同,从而得到的倒梯形结构310的上底与正梯形结构110的上底的尺寸相同。对第二负光刻胶层300进行曝光,曝光时使用的光源也是中间能量大,两侧能量小的光源,这样可以使曝光区域的最上方形成宽度较大的区域,并且与下方曝光区域相对应。形成的倒梯形结构310的腰与下底之间的夹角的范围可以为50°-70°。正梯形结构110和倒梯形结构310呈对称结构,方便后续加工时参数的设定。
S5.对第一负光刻胶层100和第二负光刻胶层300进行显影,从而在透明衬底500上形成多个由正梯形结构110和倒梯形结构310堆叠而成的光阻隔离柱。
如图3所示,采用显影液对第一负光刻胶层100和第二负光刻胶层300进行显影处理,处理过程中,可以采用逐步多次添加显影液的方式进行显影处理。如果只是单次加入显影液进行显影,会随着显影时间的延长,后续显影的效果会比较慢,且显影的效果不好,在底部会有残留的光刻胶。因此,显影处理时,分多次加入显影液,这样可以提高显影液的显影效果,也能够加快显影速率。
进一步的,前后相邻两次添加显影液的操作中,后一次添加后的相邻的光阻隔离柱之间的显影液的液面低于前一次添加后的相邻的光阻隔离柱之间显影液的液面。首次加入适量的显影液,显影液与光刻胶反应,显影液反应后其中的有效成分减少,一段时间后,将反应后的显影液去除,然后添加新的显影液,以此类推。多次添加显影液的操作中,每次显影液的添加量逐渐减少,滴入量的调整可以通过调节滴液的时间来实现。可以利用显影液持续对第一负光刻胶层100的曝光的光刻胶的底部进行腐蚀,且用量逐渐减少,可以避免显影液的浪费。由于多次加入显影液,且正梯形结构110的底部持续的处于显影液内,显影液对保留下来的第一负光刻胶层100的曝光的光刻胶的底部也会有一定的侵蚀,导致正梯形结构110的下底角处形成向中心方向凹陷的凹陷结构,有利于后续的等离子刻蚀步骤。
S6. 在光阻隔离柱顶面形成保护层400,沿倒梯形结构310的一侧的腰的倾斜方向对正梯形结构110同侧的腰进行等离子体处理;沿倒梯形结构310的另一侧的腰的倾斜方向对正梯形结构110同侧的腰进行等离子体处理,所述保护层400用于防止光阻隔离柱的顶面被等离子体刻蚀。
如图4所示,保护层400可以保护光阻隔离柱的底面,保护层400的材料可以为氧化硅,避免光阻隔离柱的顶面被刻蚀。使用惰性气体等离子体沿倒梯形结构310左侧的腰的倾斜角度对正梯形结构110的左侧的腰进行等离子体处理;再沿倒梯形结构310右侧的腰的倾斜角度对正梯形结构110的右侧的腰进行等离子体处理。控制等离子体处理的能量,对光阻隔离柱进行修饰,覆盖保护层400的光阻层不会在等离子体处理下被修饰,而正梯形结构110上暴露的部分则被处理掉,以平行于上方倒梯形结构310的腰的倾斜角度进行等离子体处理,这样可以尽量不对上方的倒梯形结构310处理,而是仅将下方的正梯形结构110与金属接触的区域进行修饰,形成上方宽,下方窄的光阻隔离柱,而增大光阻隔离柱底部之间的距离。可以沿一个方向对光阻隔离柱左侧进行等离子体处理之后,再沿对称的方向对光阻隔离柱的右侧进行等离子体处理,或者同时对光阻隔离柱的两侧进行等离子体处理。
由于在显影过程中在光阻层的底部可能会残存有光阻材料,直接在透明衬底500上形成金属层600时,由于残余光阻材料会使金属层600形成的不平坦,会产生毛刺结构,而利用等离子体处理正梯形结构110的同时,可以处理掉透明衬底500表面残留的光阻材料,可以进一步的提高半导体结构的良率。
所述步骤S6中,所述在光阻隔离柱顶面形成保护层400的步骤具体包括:自上而下,先向透明衬底500的上表面一侧沉积保护材料,从而在透明衬底500上表面以及光阻隔离柱的顶面均形成保护层400;然后,利用湿法刻蚀工艺,对透明衬底500的上表面的保护层400进行湿法刻蚀去除,暴露出衬底上表面,这样便只有光阻隔离柱的顶面保留有保护层400了。
S7.自上而下,对透明衬底500的上表面一侧进行电子束蒸镀金属;S8.剥离光阻隔离柱。
如图5所示,自上而下,对透明衬底500的上表面一侧进行电子束蒸镀金属,金属材料可以覆盖在光阻隔离柱的顶面和相邻两个光阻隔离柱的顶面之间的区域,因为光阻隔离柱的顶面呈上宽下窄的形状,因此,透明衬底500上靠近光阻隔离柱底部的区域被光阻隔离柱的顶面边沿遮挡而无法附着金属材料,可以扩大衬底上的金属层600与光阻隔离柱之间的距离,在剥离光阻隔离柱时,不会对金属层600造成影响,形成的金属层600的边沿也不会具有毛刺,提高了产品的良率。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种半导体结构形成方法,其特征在于,包括步骤:
S1.在透明衬底(500)的上表面形成第一负光刻胶层(100);
S2.在透明衬底(500)的下表面一侧,利用第一掩模版(210)对第一负光刻胶层(100)进行曝光,从而在第一负光刻胶层(100)的曝光区域形成正梯形结构(110),其中,所述正梯形结构(110)的下底位于透明衬底(500)的上表面;
S3.在所述第一负光刻胶层(100)上方形成第二负光刻胶层(300);
S4.在透明衬底(500)的上表面一侧,利用第二掩模版(220)对第二负光刻胶层(300)进行曝光,从而在第二负光刻胶层(300)的曝光区域形成倒梯形结构(310),其中,所述倒梯形结构(310)的上底与正梯形结构(110)的上底对齐连接;
S5.对第一负光刻胶层(100)和第二负光刻胶层(300)进行显影,从而在透明衬底(500)上形成多个由正梯形结构(110)和倒梯形结构(310)堆叠而成的光阻隔离柱;
S6.在光阻隔离柱顶面形成保护层(400),沿倒梯形结构(310)的一侧的腰的倾斜方向对正梯形结构(110)同侧的腰进行等离子体处理;沿倒梯形结构(310)的另一侧的腰的倾斜方向对正梯形结构(110)同侧的腰进行等离子体处理,所述保护层(400)用于防止光阻隔离柱的顶面被等离子体刻蚀;
S7.自上而下,对透明衬底(500)的上表面一侧进行电子束蒸镀金属;
S8.剥离光阻隔离柱。
2.根据权利要求1所述的半导体结构形成方法,其特征在于,所述步骤S5具体为:
利用显影液对第一负光刻胶层(100)和第二负光刻胶层(300)进行显影,向相邻的光阻隔离柱之间添加显影液,且至少更换一次相邻的光阻隔离柱之间的显影液,从而在透明衬底(500)上形成多个由正梯形结构(110)和倒梯形结构(310)层叠而成的光阻隔离柱。
3.根据权利要求2所述的半导体结构形成方法,其特征在于,所述步骤S5中,所述至少更换一次相邻的光阻隔离柱之间的显影液的步骤中,前后相邻两次添加显影液的操作中,后一次添加后的相邻的光阻隔离柱之间的显影液的液面低于前一次添加后的相邻的光阻隔离柱之间显影液的液面。
4.根据权利要求1所述的半导体结构形成方法,其特征在于,所述步骤S6中,所述在光阻隔离柱顶面形成保护层(400)的步骤具体包括:
S61.自上而下,向透明衬底(500)的上表面一侧沉积保护材料,从而在透明衬底(500)上表面以及光阻隔离柱的顶面形成保护层(400);
S62.利用湿法刻蚀工艺,对透明衬底(500)的上表面的保护层(400)进行湿法刻蚀去除,暴露出衬底上表面。
5.根据权利要求1所述的半导体结构形成方法,其特征在于,所述保护层(400)的材料为氧化硅。
6.根据权利要求1所述的半导体结构形成方法,其特征在于,所述步骤S2和步骤S4中曝光所使用的光源的能量分布情况为:自中间向两侧方向,光源能量逐渐降低。
7.根据权利要求6所述的半导体结构形成方法,其特征在于,所述正梯形结构(110)和倒梯形结构(310)的腰与下底之间夹角均在50°-70°之间。
8.根据权利要求1所述的半导体结构形成方法,其特征在于,所述第一掩模版(210)和第二掩模版(220)的结构相同。
9.根据权利要求1所述的半导体结构形成方法,其特征在于,所述步骤S1和步骤S3中,通过旋涂和烘烤操作形成第一负光刻胶层(100)和第二负光刻胶层(300)。
10.根据权利要求9所述的半导体结构形成方法,其特征在于,所述第一负光刻胶层(100)和第二负光刻胶层(300)的厚度相同。
CN202110503311.XA 2021-05-10 2021-05-10 半导体结构形成方法 Active CN112992660B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110503311.XA CN112992660B (zh) 2021-05-10 2021-05-10 半导体结构形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110503311.XA CN112992660B (zh) 2021-05-10 2021-05-10 半导体结构形成方法

Publications (2)

Publication Number Publication Date
CN112992660A true CN112992660A (zh) 2021-06-18
CN112992660B CN112992660B (zh) 2021-08-03

Family

ID=76337395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110503311.XA Active CN112992660B (zh) 2021-05-10 2021-05-10 半导体结构形成方法

Country Status (1)

Country Link
CN (1) CN112992660B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114609868A (zh) * 2022-05-12 2022-06-10 合肥晶合集成电路股份有限公司 一种光阻缺陷的验证方法

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730829A (en) * 1980-08-01 1982-02-19 Hitachi Ltd Micropattern formation method
JPH10247652A (ja) * 1997-03-05 1998-09-14 Sony Corp 半導体装置の配線形成方法及び配線構造
US6280908B1 (en) * 1999-04-15 2001-08-28 International Business Machines Corporation Post-development resist hardening by vapor silylation
US20030067800A1 (en) * 2001-10-02 2003-04-10 Akio Koganei Magnetoresistive element and nonvolatile solid-state memory using the same
US20060040504A1 (en) * 2004-08-19 2006-02-23 International Business Machines Corporation Photoresist trimming process
CN1759348A (zh) * 2003-03-14 2006-04-12 东京应化工业株式会社 化学放大型正型光刻胶组合物
CN1828422A (zh) * 2005-03-04 2006-09-06 中芯国际集成电路制造(上海)有限公司 一种微细光刻图案方法
CN101546727A (zh) * 2008-03-25 2009-09-30 中芯国际集成电路制造(上海)有限公司 一种大马士革工艺方法
CN101881927A (zh) * 2010-07-16 2010-11-10 中国科学院长春光学精密机械与物理研究所 一种制备倒梯形光刻胶截面的方法
CN103165524A (zh) * 2013-04-03 2013-06-19 株洲南车时代电气股份有限公司 一种igbt芯片及其正面铜金属化结构的制作方法
CN104570593A (zh) * 2013-10-29 2015-04-29 中芯国际集成电路制造(上海)有限公司 涂层材料的光刻方法
CN105655231A (zh) * 2014-11-13 2016-06-08 北京北方微电子基地设备工艺研究中心有限责任公司 一种刻蚀用掩膜组及应用其的衬底刻蚀方法
CN107887257A (zh) * 2017-11-15 2018-04-06 上海华虹宏力半导体制造有限公司 晶圆正面蒸金的方法
CN108183070A (zh) * 2017-12-29 2018-06-19 信利(惠州)智能显示有限公司 光刻胶倒梯形结构的隔离柱的形成方法
CN111384185A (zh) * 2018-12-28 2020-07-07 北京铂阳顶荣光伏科技有限公司 一种电极的加工方法
CN112650026A (zh) * 2020-03-06 2021-04-13 腾讯科技(深圳)有限公司 基于单种光刻胶的多层胶膜、其图形化方法及其剥离方法
CN112645276A (zh) * 2020-03-06 2021-04-13 腾讯科技(深圳)有限公司 铟柱及其制备方法

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730829A (en) * 1980-08-01 1982-02-19 Hitachi Ltd Micropattern formation method
JPH10247652A (ja) * 1997-03-05 1998-09-14 Sony Corp 半導体装置の配線形成方法及び配線構造
US6280908B1 (en) * 1999-04-15 2001-08-28 International Business Machines Corporation Post-development resist hardening by vapor silylation
US20030067800A1 (en) * 2001-10-02 2003-04-10 Akio Koganei Magnetoresistive element and nonvolatile solid-state memory using the same
CN1759348A (zh) * 2003-03-14 2006-04-12 东京应化工业株式会社 化学放大型正型光刻胶组合物
US20060040504A1 (en) * 2004-08-19 2006-02-23 International Business Machines Corporation Photoresist trimming process
CN1828422A (zh) * 2005-03-04 2006-09-06 中芯国际集成电路制造(上海)有限公司 一种微细光刻图案方法
CN101546727A (zh) * 2008-03-25 2009-09-30 中芯国际集成电路制造(上海)有限公司 一种大马士革工艺方法
CN101881927A (zh) * 2010-07-16 2010-11-10 中国科学院长春光学精密机械与物理研究所 一种制备倒梯形光刻胶截面的方法
CN103165524A (zh) * 2013-04-03 2013-06-19 株洲南车时代电气股份有限公司 一种igbt芯片及其正面铜金属化结构的制作方法
CN104570593A (zh) * 2013-10-29 2015-04-29 中芯国际集成电路制造(上海)有限公司 涂层材料的光刻方法
CN105655231A (zh) * 2014-11-13 2016-06-08 北京北方微电子基地设备工艺研究中心有限责任公司 一种刻蚀用掩膜组及应用其的衬底刻蚀方法
CN107887257A (zh) * 2017-11-15 2018-04-06 上海华虹宏力半导体制造有限公司 晶圆正面蒸金的方法
CN108183070A (zh) * 2017-12-29 2018-06-19 信利(惠州)智能显示有限公司 光刻胶倒梯形结构的隔离柱的形成方法
CN111384185A (zh) * 2018-12-28 2020-07-07 北京铂阳顶荣光伏科技有限公司 一种电极的加工方法
CN112650026A (zh) * 2020-03-06 2021-04-13 腾讯科技(深圳)有限公司 基于单种光刻胶的多层胶膜、其图形化方法及其剥离方法
CN112645276A (zh) * 2020-03-06 2021-04-13 腾讯科技(深圳)有限公司 铟柱及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
丘志春: "深沟槽工艺产品晶片周边硅针缺陷的解决方法 ", 《电子与封装》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114609868A (zh) * 2022-05-12 2022-06-10 合肥晶合集成电路股份有限公司 一种光阻缺陷的验证方法

Also Published As

Publication number Publication date
CN112992660B (zh) 2021-08-03

Similar Documents

Publication Publication Date Title
DE10362210B4 (de) Verfahren zum Verkapseln eines organischen Leuchtdiodenbauelements
KR101537450B1 (ko) 발광 디스플레이 백플레인, 디스플레이 장치 및 픽셀 격벽층의 제조방법
US9691830B2 (en) Organic electroluminescent display panel, its manufacturing method and display device
JP2519389B2 (ja) 基板中に多段構造を作製する方法
JP4520708B2 (ja) 基板上に作製される複数のデバイスを封入する方法および電子デバイス
CN112992660B (zh) 半导体结构形成方法
JP2002334830A (ja) パターン形成方法及びそれを用いた表示装置の製造方法
CN107119253B (zh) 荫罩、荫罩的制造方法和显示装置的制造方法
CN107978521B (zh) 显示面板母板的切割方法、显示面板、显示装置
JP6829773B2 (ja) アレイ基板及びその製造方法
US20180097023A1 (en) Thin Film Transistor, Array Substrate and Manufacturing Method Thereof, and Display Panel
CN112992673B (zh) 制备半导体的方法
CN105242445A (zh) 液晶显示面板的制作方法和液晶显示面板
CN107611084B (zh) 一种阵列基板接触孔制备方法、阵列基板及显示器件
CN104795400B (zh) 阵列基板制造方法、阵列基板和显示装置
CN108493197B (zh) 顶栅型阵列基板制备工艺
US11956941B2 (en) Manufacturing method for memory
KR20190020557A (ko) 패턴 형성 방법
CN107293517A (zh) 一种包含导电图案的基板及其制备方法、显示装置
KR100891532B1 (ko) 반도체 소자의 패턴 형성방법
CN110970574A (zh) 显示面板及其制备方法、显示装置
CN110658574A (zh) 一种斜齿图形光栅板的制作方法及光栅板
JPH04284620A (ja) 半導体装置の製造方法
JP6906652B2 (ja) 蒸着マスク
CN110047801B (zh) 阵列基板制备方法及阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant