JP4520708B2 - 基板上に作製される複数のデバイスを封入する方法および電子デバイス - Google Patents

基板上に作製される複数のデバイスを封入する方法および電子デバイス Download PDF

Info

Publication number
JP4520708B2
JP4520708B2 JP2003127461A JP2003127461A JP4520708B2 JP 4520708 B2 JP4520708 B2 JP 4520708B2 JP 2003127461 A JP2003127461 A JP 2003127461A JP 2003127461 A JP2003127461 A JP 2003127461A JP 4520708 B2 JP4520708 B2 JP 4520708B2
Authority
JP
Japan
Prior art keywords
layer
depositing
organic
planarization layer
organic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003127461A
Other languages
English (en)
Other versions
JP2003347045A (ja
Inventor
ディー フリッシュクネヒト カイル
ピヒラー カール
レイシー デイヴィッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/137,163 external-priority patent/US6949389B2/en
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2003347045A publication Critical patent/JP2003347045A/ja
Application granted granted Critical
Publication of JP4520708B2 publication Critical patent/JP4520708B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/421Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers

Description

【0001】
【発明の属する技術分野】
本発明は、基板上に作製される複数のデバイスを封入する方法と、電子デバイスと、有機電子デバイスを封入する方法と、封入された電子デバイスとに関する。
【0002】
【従来の技術】
有機発光ダイオード(OLED=organic light emitting diode)の作製における最後の工程ステップの1つは封入である。封入は、ダメージを与える環境的要因(主には酸素および水分)からOLEDデバイスを保護する手段である。従来技術において公知であるのは、OLEDデバイスの上に、しかしながら通常はこれに接触せずに最上部のガラス(または別の適切な材料の)層をエポキシ枠によって物理的に接続することにより、OLEDデバイスを封入することである。このガラスとそのエポキシ枠とは、通常は効果的であり、有効であることが実証された手段であり、これによってOLEDの長期にわたる利用に必要な環境上の保護が得られるのである。
【0003】
最近、この技術分野において、直接薄膜封入法(direct thin film encapsulation)と称される、より安価でより良好な封入法を提供しようとする議論がなされている。この手法では、薄膜封入は、通例PML(polymer multi-layer)と称され、これは有機体(通常アクリレートまたはこれと類似のもの)の層と、バリア層との交替および繰り返しから構成される。図1には、現在従来技術において公知である典型的なPML構造100が示されている。ガラス(または他の適切な材料)の基板102により、OLED104に対する支持構造が提供される。このOLEDは、この技術分野において公知の任意の手法で基板102の上に形成される。層102および104は、通例、封入を要する構造を形成し、ここでこの封入は公知の技法または本発明の封入法によって行われる。
【0004】
通例、PML構造に対して、平坦化層106がOLED構造104の最上部に形成される。平坦化層106は、通例、有機層(例えばアクリレートまたは類似のもの)であり、この層によってPML構造112aをデポジットするための平坦な面が得られる。PML構造112aは、通例、バリア層118と別の平坦化層110とを有する。
【0005】
バリア層108は通例はスパッタリングされた金属、金属酸化物または誘電体層からなる。バリア層108によって、酸素および水分の腐食作用からの所要のの環境的な隔離が得られる。平坦化層110は、ここでも有機層(例えばアクリレートまたは類似のもの)からなり、またバリア層108をデポジットするための平坦な面を得るために載置される。PML構造112a全体は、(何回か)繰り返すことができ(例えばPML構造112b)、これによってOLEDデバイス全体の付加的な封入が得られる。
【0006】
従来技術に対する直接薄膜封入法の利点は、主にコストの低減および信頼性の改善である。直接薄膜封入法を使用すると、パッケージもより薄く、および/またはより軽量に、および/または機械的により柔軟にすることが可能である。従来技術のステップおよび構造のいくつかをこのプロセスによって除くことができる。例えば、別個のガラスプレートは不要であり、エポキシシールは不要であり、(従来技術では通例である)ゲッタ(getter)は不要である。
【0007】
直接薄膜封入法の問題の1つは、バリア層によって発生する。バリア層は理想的にはその表面に点欠陥(すなわちピンホール)を含んではならない。そうでなければ、バリア層としてのその有用性が大きく損なわれてしまうからである。バリア層がデポジットされる基板として通例、平坦な有機層が使用されることの第1の理由は、まさにこのことなのである。
【0008】
この問題は、図2の上面図に示したように、単一の大きなガラスシート上に多くのOLEDデバイスをバッチで作製する間に悪化してしまう。このような単一のガラスシート200上には、数十(または数百もの)のOLEDデバイス202がこのようにに作製されることがある。図示のようにOLEDデバイス202は通例、大きなガラスシート200に行および列をなして載置される。通例、各OLED202は、OLEDデバイスを駆動回路に電気的に接続するための電気的コンタクト領域204を含んでいる。
【0009】
薄膜封入ステップでは、PML構造がデポジットされ、ここでは少なくとも1つの紫外硬化性有機液体材料が、複数のOLEDデバイスを含むガラスシート全体にわたってデポジットされる。この有機層は引き続いて硬化され、つぎに(例えばスパッタリングされた金属酸化物または誘電体の)バリア層がデポジットされる。このようなプロセスは繰り返すことができ、これによってPML構造が形成される。これは主に外部の粒子/汚れによるピンホール欠陥を回避するためにである。封入の後、個別の分離(singulation)が行われ、これは例えば、構造全体にスクライブおよびブレークライン206を形成することによって行われ、これにより、個別のOLEDデバイス202を分離することができ、さらに処理ができるのである。
【0010】
このPML法での問題は、封入が必要なデバイスの部分はOLED構造それ自体だけであり、例えば電気的なパッドではないことである。実際にコンタクトパッドは、通例は、外部駆動回路との電気接続のために露出されければならないのである。したがって最小でも付加的なプロセスを実行して、この領域においてPML構造を除去しなければならないのである。
【0011】
現在のPML法において発生し得る別の問題は、スクライブおよびブレークラインおよび/または接着線の上にPML層があることにより、シーリングされたパッケージの完全性が、例えばこれらの領域の上のPML層をデラミネーションすることによって損なわれる得ることである。
【0012】
従来技術においてPML以外のアプローチではつぎのようなものが公知である。すなわち有機平坦化層と無機バリア層との組み合わせを使用して、ある程度の薄膜直接封入を達成しようとするものが公知である。特別な硬化を要しない有機平坦化層を、電子ビームまたは熱硬化される層と同様に、真空またはガス雰囲気において、有利には不活性ガスにおいて使用可能である。このような有機層は、非液体状の形態で、例えば、蒸着またはプラズマデポジット(例えばパリレン)される。
【0013】
モノマーは有機平坦化層として使用可能である。OLEDの活性領域(活性領域は、例えば、カソードによって定義される領域である)と接触してモノマーを使用すると、OLEDが汚染されてしまうことがある(例えば、このOLEDによりピンポールが形成される)。この汚染が発生し得るのは、モノマーは、それが硬化する前に拡散して、ピンポールを通って活性領域の縁部の周りに移動することがあるからである。モノマーは完全には硬化しないことがあるため、硬化していないモノマーの小さな部分が残り、これが徐々にOLEDを侵蝕するのである。この問題を克服するために、従来技術ではOLEDの活性領域または基板のような表面と接触すると直ちに反応するモノマーが使用される。例えば活性領域と接触すると直ちに反応することにより、モノマーは、活性領域の欠陥(例えばピンホール)を通ってOLEDを侵蝕することができなくなる。直ちに反応するモノマーの使用についての問題は、これがどこにでも分散してしまい、有機平坦化層をパターン化する機会がないことである。したがって、パターン化することができまたOLEDを最小限度にしか侵蝕しない平坦化層を設けることが望ましいのである。
【0014】
デバイスにバリア層をデポジットするために使用される手法が反応性のものである場合、バリア層のデポジットにより、封入すべき有機体電子デバイスが損傷される可能性がある。このような損傷性の反応を回避するため、平坦化層は、より反応性の小さな手法、例えば蒸着、スクリーン印刷、インクジェット印刷を使用してデポジットされる。しかしながら平坦化層の一様なフィルムを形成するために溶媒が使用される場合、これらの溶媒が、封入すべきデバイスと反応してこのデバイスを損傷しまうことがある。
【0015】
また、反応性の手法によってデポジットされるバリア層ほどではないにしても、平坦化層それ自体が、封入すべきデバイスと反応することもあり得る。
【0016】
【発明が解決しようとする課題】
本発明の課題は、封入すべきデバイスと最小限度にしか反応せず、その一方で汚染粒子およびピンポールの作用を最小化するなどの平坦化層の機能を果たす平坦化層をデポジットすることであり、またこのような平坦化層を有する電子デバイスを提供することである。
【0017】
【課題を解決するための手段】
上記課題は、本発明により、基板上に作製される複数のデバイスを封入する方法において、基板に複数のデバイスを作製し、このデバイス上に少なくとも1つの平坦化層をデポジットし、この少なくとも1つの平坦化層をパターンニングして硬化し、これによってこの硬化された領域が上記のデバイスが実質的に覆うようにし、上記の少なくとも1つの平坦化層の硬化されていない領域を除去し、上記の硬化された領域に少なくとも1つのバリア層を選択的にデポジットすることによって解決される。
【0018】
【発明の実施の形態】
別の実施形態では、基板上に作製される複数のデバイスを封入する方法において、基板上に複数のデバイスを作製し、このデバイス上に少なくとも1つの平坦化層をデポジットし、ここでこの平坦化層はパターンニングされていない液体フィルムとしてデポジットされ、上記の平坦化層上に少なくとも1つのバリア層を選択的にデポジットし、不要の平坦化層の領域を除去する。
【0019】
さらに別の実施形態では、基板上に作製される複数のデバイスを封入する方法において、基板上に複数のデバイスを作製し、このデバイス上に少なくとも1つの平坦化層を選択的にデポジットし、この平坦化層上に少なくとも1つのバリア層を選択的にデポジットする。
【0020】
さらに別の実施形態では、基板上に作製される複数のデバイスを封入する方法において、基板上に複数のデバイスを作製し、この基板の最上部にマスクをデポジットして、マスクの開口部が上記のデバイスの上に位置するようにし、このマスク上に少なくとも1つの平坦化層をデポジットし、基板からマスクを除去し、上記の平坦化層上に少なくとも1つのバリア層を選択的にデポジットする。
【0021】
本発明の方法の別の実施形態では、例えば、平坦化層をパターンニングするという要求を満たしかつデバイスを最小限度にしか汚染しない有機電子デバイスの封入法が記載されている。この方法の実施形態には、有機電子デバイスを基板上に作製することが含まれ、この有機電子デバイスは活性領域を有する。またこの実施形態には少なくとも活性領域に触媒層を選択的にデポジットし、この触媒層をモノマーに曝して平坦化層を作製することが含まれる。ここでこの触媒層は選択的にデポジットされ、少なくとも平坦化層にバリア層が選択的にデポジットされる。
【0022】
ここでは封入された電子デバイスの付加的な別の実施形態が記載されており、これは、例えば、デバイスを最小限度にしか汚染しないパターンニングされた平坦化層を有するという要求を満たしている。封入された電子デバイスのこの実施形態には、基板と、基板上の有機電子デバイスとを含んでおり、この有機電子デバイスは活性領域を有している。上記の封入された電子デバイスは少なくとも活性領域に平坦化層とを有しており、ここでこの平坦化層は、少なくとも活性領域に触媒層を選択的にデポジットしかつこの触媒層をモノマーに曝すことによって形成される。この実施形態では、平坦化層は、上記の触媒層が選択的にデポジットされている個所に設けられる。さらにバリア層は少なくとも平坦化層に載置される。
【0023】
本発明の別の実施形態には、例えば、封入すべきデバイスと最小限度にしか反応しない平坦化層をデポジットし、その一方で平坦化層の機能をなお果たすという要求を満たす、有機電子デバイスの封入方法が記載されている。この方法の実施形態には、第1基板に有機電子デバイスを作製することが含まれ、ここでこの有機電子デバイスは活性領域を有する。またこの実施形態には、平坦化層を第2基板にデポジットすることと、この平坦化層を少なくとも活性領域に転写することと、少なくともこの平坦化層にバリア層をデポジットすることとが含まれる。
【0024】
ここでは封入された電子デバイスの付加的な実施形態が記載されており、ここでこれは、例えば、封入すべきデバイスと最小限度にしか反応しない平坦化層を有し、その一方で平坦化層の機能をなお果たすという要求を満たす。このデバイスの実施形態では、基板と、有機電子デバイスとが含まれており、この有機電子デバイスは活性領域を有する。上記のデバイスは、少なくともこの活性領域上に平坦化層と、少なくともこの平坦化層上にバリア層とを有する。平坦化層は、ます別の基板に載置され、つぎに少なくとも活性領域に転写される。
【0025】
【実施例】
図3のA〜Cを参照すると、本発明の原理にしたがって封入されたOLEDデバイスの一連の側面図が示されている。図3のAにおいて基板300の表面にはいくつかのOLEDデバイス302が形成されている。本発明の目的に対して、この構造は極めて広範囲におよぶとすべきである。例えば、基板300は、ガラス(第1電極としてITOを有することもある)、石英、プラスチックホイル、金属、金属ホイル、シリコンウェーハまたはOLEDデバイスの極めて広範なクラスを包括する別の任意の材料から構成することができる。一般的にこのOLEDデバイスは上取り出し形または下取り出し形とすることが可能である。このデバイスは、上取り出し構成であるか下取り出し構成であるかに応じて、底部電極をそれぞれアノードまたはカソードとすることが可能である。
【0026】
更に本発明の封入法および構造は多くの応用に対して、例えばアクティブマトリクス形、パッシブマトリクス形、セグメント形、英数字形またはバックライト形OLEDディスプレイないしはこれらの任意の組み合わせに対して使用可能である。これらのOLEDデバイスのいずれも、OLED基板にパターンニングされた構造を有するOLEDデバイスとすることができ、これらの構造がOLEDスタックそれ自体よりも格段に高いことは評価される。例えば、数ミクロンの高さの行セパレータ(例えばマッシュルーム)またはインクジェット印刷OLEDで使用されるインク閉じ込めウェルまたはバンクである。本発明の範囲には、ディスプレイの活性領域内にあるこれらの構造における封入が含まれることが意図されている。
【0027】
さらに、本発明の範囲には、別のディスプレイおよび任意の電子装置または封入が必要な別のデバイス、例えば、有機トランジスタ、検出器、太陽電池など(特殊なOLED)の一般的な有機電子デバイス、またOLEDベースの光源およびバックライトなどのような照明のためのディスプレイも含まれる。
【0028】
本発明には、無数の電子デバイスも含まれており、ここでこれらのデバイスには、基板と、この基板上に配置された複数の活性領域と、実質的にこの活性領域だけを覆う、この基板上に配置された複数の平坦化層と、実質的にこの平坦化層だけを覆う、この基板上に配置された複数のバリア層とを含む。殊に本発明には、OLED、有機電子回路、有機検出器および有機太陽電池などの電子デバイスが含まれる。
【0029】
ここでは紫外線硬化可能な有機層304が実質的に、複数のOLEDデバイスを含むディスプレイガラス全体にわたってデポジットされている。このような有利な有機層は、選択的な硬化のためのフォトイニシエータを伴うアクリレートからなる液体、またはPMLにおいて、また紫外線または他の方法で硬化可能な、先行技術の有機平坦化法において一般的に知られている別の材料とすることができる。
【0030】
層304は、任意の有利な平坦化層とすることが可能である。例えば、無機またはハイブリッド平坦化層でもバッファ層には十分であり、ここでこのバッファ層は、バリア層デポジションプロセスに対する所望の平坦化および/または保護特性を有する。
【0031】
付加的には、スピンオンガラス(spin-on glass)のような湿式で処理可能であり後処理で硬化可能なな有機金属コンパウンドで十分である。このような有機層によって平坦構造が得られ、その上にバリア層がデポジットされ、下位の層における点欠陥(例えば汚染粒子)が実質的に覆われる。一般的に望ましいのは、有機層が十分な量でデポジットされ、これによってこの層がもはや点欠陥ともはや「コンフォーマル」でない、すなわち任意の点欠陥が、上にデポジットされる層に向かって上方に幾何学的に投影されないようにする。このような第1有機層はまた、第1バリア層のデポジッションに起因して発生し得る損傷から、下にあるOLEDを保護するためにも使用される。
【0032】
さらに別の実施形態では、本発明の原理および範囲内で非PMLアプローチを使用可能である。例えば、非液体的に蒸着される有機体、例えばポリシロキサンを後の図に適用することができる。
【0033】
この有機層をOLEDデバイスにデポジットするのには多くの手法がある。例えば、この層は、蒸着するかまたはフラッシュ蒸着することが可能である。択一的には液体の有機層はこの技術分野において公知のようにスピンコーティング、ディップコーティング、ロールコーティングまたはブレードコーティングすることが可能である。付加的に別の有利な印刷技術を使用することができ、殊にスクリーン印刷またはインクジェット印刷が使用される。
【0034】
OLEDデバイスの上に有機層がデポジットされると、紫外光が使用されてOLEDデバイスの上の層が選択的に硬化され、これによって所望の架橋(cross-linking)が形成される。このステップはマスク306によって達成され、これは紫外光をブロックして、有機層を除去することが望ましい領域に紫外光が当たらないようにする。択一的にはこの架橋は、投影形露光システム(projection exposure system)のような光学的なパターンニングシステムを有する紫外光を使用して達成することが可能である。別の実施形態では、架橋はプレートを横断して紫外線ビームを選択的にスキャンさせることによって達成することができる。さらに別の実施形態では、このレイヤを必ずしも紫外線硬化させなくてもよい。その代わりに、例えば、所定の温度プロフィルを有する熱源、IRレーザ、ステンシル/スタンプを使用して熱硬化されるか、または電子ビームで硬化される。別の方法にはつぎを含むことができる。すなわち架橋、パターンニングされた熱転写システム(heat trasfer system)、パターンニングされたIR源、マスキングされたIR源、スキャニングされたIR源、パターンニングされた電子ビーム、マスキングされた電子ビームおよびスキャンニングされた電子ビームを含むことが可能である。
【0035】
有機層が選択的に架橋されると、残りの架橋されていない層を除去しなければならない。この除去は、加熱蒸着(例えば基板を加熱する)するか、または短時間の高温パルスを使用する(例えばOLEDプレートをホットプレートに載置する)ことによって行うことができる。別の除去法も同様に可能であり、例えば、真空においてポンピングして液体の有機層が除去される。複数の技法の組み合わせも同様に可能である。すなわち、真空においてポンピングしながら熱エネルギーを加えることも可能である。
【0036】
さらに別の除去法、すなわち、リンスタンク(rinse tank)への浸し、スプレーリンシング(spray rinsing)、超音波法(乾式でも湿式でもよい)、技法の組み合わせ(例えば、乾式超音波または真空におけるメガソニック)も可能である。プラズマエッチング法を使用して除去プロセスを補助することも可能である。付加的に、レーザ剥離(lase ablation)のようなレーザ補助法またはレーザを介して熱を供給することもよい。
【0037】
残りの有機層が除去されてしまうと、つぎにバリア層がOLEDプレートに選択的にデポジットされる。図3Bに示されているのは、バリア層308がOLEDデバイスに選択的にデポジットされることであり、ここには有機層もデポジットされている。バリア層308は、酸素および水分の環境的作用からOLEDデバイスを保護するのに有利な任意の材料から構成される。したがって酸素および水分に対してかなり不透過性を有するべきである。このようなバリア層材料は、金属酸化物または誘電体層、例えば、SiOx(例えばSiO2),SiNx(例えばSi2N3),SiOxNy,AlOx(例えばAl2O3),AlNx,ITO,ZnOx,AlがドーピングされたZnOxまたは高バリア誘電体または導電性の酸化物を含むことが可能である。本発明の目的のためには、一般的に、良好な酸素および水分バリア特性を有する従来技術から公知の任意の無機材料で十分である。下取り出し形ディスプレイの場合、封入部は透過性を有する必要はなく、金属または合金フィルム(例えば、Alまたは合金,Cr,Cuまたは合金など)または非透過性ないしは着色された誘電体フィルムが有利であると考えられ、両者とも蒸着またはスパッタリングされる。
【0038】
バリア層のデポジットは、従来技術において公知の任意の有利な方法で行うことができ、これによって誘電体層、金属酸化物、金属または合金がデポジットされる。例えば、スパッタリングまたは反応スパッタリング(DC,AC,パルスまたはこれらの組み合わせ)で十分である。付加的にはこのような誘電体の蒸着(抵抗加熱または電子ビーム)または金属フィルムが可能である。さらにイオンビームによって補助されるか、またはプラズマによって強化されたデポジッション法も可能である。
【0039】
別の実施形態が可能である。例えば、ここに記載したパターンニングされた紫外硬化を行って、平坦化層の厚さを、活性領域上での値から、この活性領域外のどこかでゼロまたはほぼゼロに減少させることが可能である。これによって、活性領域から出発して封入のない個所(例えばスクライブ/ブレークラインおよび/またはコンタクト)に至る良好でスムーズなOLED(または別の構造)の封入と、それに加えて平坦化層とが得られるのである。バリア層の領域をわずかに大きくして平坦化層を覆うことは有利である。それはこの平坦化層は、あまり大きな段差を有しておらず、このようなバリア層が覆う範囲によって、側方の段差が十分に覆われるからである。この実施形態は、ここで説明する別の複数の実施形態にも適用される。これらの実施形態は調整されて、バリア層のデポジッションの前に、縁部における平坦化層のリフローまたは蒸着または印刷または部分的な前硬化などによってバッファ層のスムーズな移行が得られる。さらに別の実施形態では、有機発光領域(例えばピクセル)だけを封入して、コンタクトパッドと、補助封入領域と、有機体およびバリア層のないスクライブ/ブレーク領域とをそのままにすることが望ましいこともある。
【0040】
図4Aおよび4Bには本発明の別の実施形態、殊にOLEDデバイスの別の封入の仕方が示されている。図4Aには本発明のプロセスにおける1ステップが示されており、ここではOLEDデバイス404は基板402の最上部に形成される。有機層406は、基板全体にわたってデポジットされており、これによってOLEDデバイス404が覆われる。つぎにバリア層408が従来技術から公知のように(例えばマスクまたはスクリーン410を介して)選択的にデポジットされる。図4Bにはこのプロセスにおけるつぎのステップが示されており、その後には不所望の有機層406の部分が従来公知の方法によって除去される。
【0041】
有機層406は全体が硬化されていてもまたは硬化されていなくてもよく、またマスクないしはスクリーンを介して選択的に硬化されていてもまたはされていなくてもよい。同様に有機層を全く硬化しないことが望まれることがある。いくつかの実施形態では、有機体は、パターンニングされたバリア層のデポジッションの前に完全に硬化されるか、部分的に硬化されるか、またはまったく硬化されないかのいずれかが可能であり、その後にバリア層デポジッションが行われ、バリア層デポジッションの前に硬化が行われなかった場合には、下にある有機体が意図したレベルにまで硬化したことを保証するために別の硬化ステップを設けることができる。不要の有機層がエッチング除去される場合(任意の数の公知の方法、例えば化学的(乾式または湿式)エッチング、プラズマ補助(酸素を伴っていても、また酸素がなくてもよい)によって、反応イオンエッチング、異方性反応イオンエッチングなどによって)、バリア層408は、効果的なエッチングストップとしても作用することができ、これはレーザ補助/ベースの除去(例えばレーザ剥離)と同様である。
【0042】
さらに有機層は、前述した任意の方法(例えば、複数の反応性有機体分子を蒸着して基板で濃縮されたコンフォーマル層を形成する)で、またはよく知られたパリレンコーティング法によってデポジットすることが可能である。
【0043】
1実施形態では、活性領域の縁部が露出される場合がある。しかしながら平坦化層がわずか数ミクロンの厚さを有し、活性領域の周りで平坦化+バリア層の周囲長が数10ミクロンであるかまたは100ミクロンさえも上回る幅である場合であっても、数10ミクロンまたは100ミクロンを上回る幅に沿い、この薄い平坦化層を介する、例えば水の浸透は緩慢なはずである。択一的には第2バリア層は平坦化層領域よりも大きくすることができ、これによって露出された平坦化層の縁部もバリア層によって覆われる。これもまた、使用され得る第2平坦化層+バリア層スタックを第1のものなどよりも幅を広く作製することによって達成される。これは当然のことながら前述の実施形態においてバリア層マスクの幅を広くすることによって行うことが可能である。
【0044】
図5には本発明による封入法の別の実施形態が示されている。この実施形態において、OLEDデバイス504はここでも基板502上に形成される。有機層506は、バリア層508と同様にパターンニングされてデポジットされている。有機層506は選択的にデポジットされるため、この層を硬化する必要はない。平坦化層の材料のタイプおよびデポジッション法に関して、硬化およびパターンニングの様相が独立していてもよいことは有利である。例えば、紫外線(またはその他により)硬化可能な液体、PMLまたはスクリーン印刷またはインクジェット印刷に対する液体が使用される場合、硬化させることが可能である。択一的には、マスクを通しての有機体の蒸着が、関連するステップの場合、硬化させる必要はない。
【0045】
有機層およびバリア層を選択的にデポジットする仕方は、種々異なる手段によて達成される。例えば、有機層は(マスク510として示した)シャドーマスクを通して、またはインクジェットデポジッションまたは他のスクリーン印刷法によってデポジットすることが可能である。実際に、一般的には所望の平坦化層材料を供給するのに適切な任意の印刷法を使用可能である。同様にバリア層508を選択的にデポジットすることができる。択一的な実施形態に対して、選択的なデポジッションに対するあらゆる選択肢を使用可能である。すなわち、同じマスク、別個のマスク、また基板とマスクとの間隔が異なる同じマスク(例えば、平坦化層に対しては比較的小さな距離、つぎにバリアに対しては比較的大きな距離にしてバリアの被覆範囲を広くする。それは材料のデポジッションにおける違いおよびそのわずかな無指向性のためである)を使用することが可能である。
【0046】
スクリーン印刷、インクジェット印刷などの印刷の場合、マスクを不要とする(インクジェット)か、またはパターンニングされてスパッタデポジットされたバリア層のデポジッションに使用したマスクとは別にすることが可能である。別の実施形態では必要であれば、平坦化層を部分的に硬化し、バリア層をデポジットし、つぎに平坦化層の硬化を終えることも可能である。
【0047】
図6A〜6Eには、本発明の原理による封入法のさらに別の実施形態が示されている。まずはじめにOLEDデバイス602が基板600に形成される。つぎにマスク604が基板600に形成され、ここでこれはOLEDデバイス602に対するマスク開口部を有する。
【0048】
適切なマスクは、考えられ得る多くの方式で形成される。例えば、このようなマスクは、OLEDにラミネートされたフィルムまたはOLEDに圧されたか、押しつけられたか、ないしは締め付けられたマスクとすることが可能である。付加的にこのようなマスクは、多目的マスクまたは後で除去される使い捨てマスクとすることができる。このようなマスクは、金属、セラミック、プラスチックホイルまたはシートからなる。またPTFE(=polytetrafluorethylene)またはポリシロキサンタイプの材料(例えばポリジメチルシロキサン)または一般的にはOLEDマスクを除去するときに損傷またはデラミネーションを発生する)に貼り付かない任意の材料および/または封入有機体が貼り付かない材料からなり、封入有機物デポジッションおよび(全部または部分的な)硬化の後に行われるマスクの除去によって有機物が除去されないようにする。
【0049】
マスクはつぎのようなものとすることが可能である。すなわちマスクはOLEDと十分に接触させることができ、これによって封入有機物が所望の領域に制限されて、封入有機物が所望されない領域(例えばコンタクトパッド)に浸透しないようにする。このようなマスクには「スタンプ」(=stamp)マスクが含まれ得る。このようなマスクは圧したり、締め付けることができ、またはマスクを磁性体材料から作製し磁力によって保持されるようにすることが可能である(例えば、マスクを基板に吸引する基板の背後のシート形磁石)。付加的にはこのマスクは多目的マスクまたは使い捨てで使用するマスクとすることができる。真空吸引マスクでもよい。付加的にはラミネートされたフィルムマスクでも十分である。
【0050】
マスク604がデポジットされると、有機層606が任意の有利な手法でデポジットされる。例えば、有機層はマスク開口部にディスペンス、押しつぶし、ロール、印刷、ブレードコート、滴下、スプレーされる。この有機層がデポジットされると、マスク604の除去の前にこの有機層の一部またはすべてを、硬化してもよいしまた硬化しなくてもよい。このマスクは、従来公知の任意の手段によって、例えば、ピーリングオフ(peeling off)、ステンシルの場合には機械的な除去などによって除去可能である。
【0051】
平坦化層の縁部は、リフローさせてもまたリフローさせなくてもよく、これにより、引き続いてデポジットされるバリアにより、バリア縁部がより良好に覆われることは有利である。
【0052】
マスクを除去した後、OLEDデバイスを覆う平坦化層にバリア層608が選択的にデポジットされる。このような選択的なデポジットに対する公知の任意の手法が、本発明の目的にかなう。種々異なる択一的な実施形態に対して、完全に硬化した後、マスクを除去するか、部分的に硬化した後、マスクを除去するか、または硬化を行わずにマスクを除去することのいずれかが可能である。これらsの変形実施形態は、バリア層デポジッション後に行われ得る別の硬化と組み合わせることも可能である。殊にわずかに硬化を行い、つぎに例えば加熱してリフローさせ、これによって縁部をスムーズにし、続いて完全な硬化/バリア層デポジッションを行うことも可能である。
【0053】
さらに別の実施形態では、平坦化およびバリア層をマスクの除去の前にデポジットすることも可能である。
【0054】
さらに別の実施形態では、すべての封入ステップを不活性の雰囲気(すなわち酸素、オゾン、他の反応性ガスおよび殊に水分が減少されている雰囲気)中で行うことができる。択一的には第1有機層および第1バリア層だけ(すなわち2層構成部分"dyad")を不活性の雰囲気中で作製することも可能である。択一的には第1有機層だけを不活性の雰囲気中で作製することが可能である。
【0055】
別の実施形態には、付加的な保護のために第2封入層による封入を含むことができる。これはラミネート、接着によって、そうでなければプラスチック、金属、金属とプラスチックホイル、薄いガラス、厚いガラスまたは金属シートをOLEDディスプレイシートの上にデポジットすることによって行うことが可能である。この第2封入は、ゲッター材料(例えば、フィルム、粉末、ペースト、錠剤その他の形態のゼオライト、反応性金属、反応性金属酸化物、金属スルフィド等)をパッケージに含めることができ、これによって水分、酸素または反応性ガスを吸収する。個別の分離(Singulation)は第2封入の前に行っても後に行ってもよい。
【0056】
図7A〜7Cには、平坦化層を含むいくつかの層をデポジットするための希ガス(novel gas)ノズルデポジッションシステムが示されている。図7Aには、1ガスノズル704が示されており、このガスノズルにより、基板700上のデバイス702に層がデポジットされる。ノズル704は、有利には不活性であるガスを送り出す少なくとも1つのノズル706と、デポジットすべき材料(例えばアクリレート)をこのデバイスに送り出すノズル708とを含む。このガスは、デポジットされるべきでない領域から、デポジット材料を取り除くために送り出される。図7Bには、ガスノズルシステムによって層で覆われた後のデバイス702が示されている。より具体的にいうと、領域710は層で覆われており、これに対して領域712にはデポジットされていない。このような領域712は、電気的コンタクト、スクライブラインまたはこのようなデポジットをしないことが望ましい別の領域である。
【0057】
図7Cにはこのようなガスノズル列720の動作が示されており、これによって、デバイス702のプレート700にわたりデポジットがなされる。列720は、複数の平坦化層ノズル721および不活性ガスノズル723からなり、これらは有利にはデバイスのプレートの上方につぎのように配置されている。すなわちデポジットされる層が、この所望の領域においてのみ作製されるように配置されているのである。領域730は、デバイスに対する全領域732のうちで、このようなデポジッションが所望される領域である。列720およびプレート700は相対的に移動させることができ、これによって複数のデバイスにおいて効果的なデポジッションがなされるようにする。方向722は、プレート上での列の移動の仕方を示している。これに対して方向724は、列の下におけるプレートの移動の仕方を示している。これらの2つの移動は任意に組み合わせることも可能である。
【0058】
図8A〜Hには、本発明による封入形有機電子デバイスのさらに別の実施形態が示されている。この実施形態では平坦化層は、触媒層を選択的にデポジットすることによって形成され、つぎにこの触媒層は、ガスまたは液体フェーズ、有利にはガスフェーズにおいてモノマーに曝される。ガスフェーズにおいてモノマーは、触媒層がある領域だけにおいて反応するため、この有機電子デバイスの別の領域の汚染は全くないかあっても最小である。触媒層を選択的にデポジットすることによって、結果的に平坦化層をパターンニングすることができる。このモノマーは、触媒層に接触してここで重合されるため、このモノマーが有機電子デバイスに移動してこれを汚染することはほとんどない。この触媒層は、例えばジシクロペンタジエニルジルコニウムボレートとすることができ、モノマーは例えばプロピレンとすることが可能である。平坦化層は、例えば、粒子を埋めたり、またはピンホールの形成を阻止するために使用される。バリア層は、少なくともこの平坦化層に選択的にデポジットされ、これによって有機電子デバイスは、酸素および水分の腐食作用から環境的に分離される。平坦化層およびバリア層がデポジットされた後、1つまたはそれ以上の付加的な平坦化および/またはバリア層を付加して、この有機電子デバイスをさらに封入することが可能である。
【0059】
図8A〜Hでは、触媒層の選択的なデポジションが、シャドーマスキングされた熱蒸着プロセスを使用して行わる。別の構成では、この選択的なデポジションは、例えば、インクジェット印刷、スクリーン印刷、フレキソ印刷、タンポン印刷(tampon printing)などの印刷プロセスまたは選択的なスプレーコーティングによって行われる。図8Aでは有機電子デバイスは基板809を含んでおり、ここではこの基板の上に底部電極および有機スタック812がデポジットされている。この有機スタックには1つまたそれ以上の有機層が含まれる。この有機スタックは、例えば、電子デバイスがOLEDである場合には発光層を、またはこの電子デバイスが光検出器または太陽電池の場合には感光層を含むことが可能である。底部電極は、例えばアノードとすることも、またはカソードとすることも可能である。本明細書および請求項内で使用されているように、「に」または「上に」という語に含まれるのは、層が物理的にコンタクトしている場合および層が1つまたはそれ以上の挟み込まれた層によって分離されている場合である。上部電極815は、シャドーマスク817を通しかつ有機スタックの上に蒸着される。上部電極815は、例えばアノードとすることも、またはカソードとすることも可能である。上部電極815は、有機電子デバイスの活性領域であり、封入によって保護すべきである。
【0060】
図8Bでは触媒層818が、シャドーマスク817を通しかつ上部電極815の上に蒸着される。触媒層818により、結果的に得られる平坦化層の被覆領域が定められ、またガス状のモノマーは、触媒層がある領域においてのみ反応するため、このガス状のモノマーにより、有機電子デバイスの別の領域が汚染されることはない。図8Cでは、触媒層818を含む有機電子デバイスが、ガス状のモノマー821に曝される。ガス状のモノマー812は触媒層818と反応し、これにより、触媒層818が選択的にデポジットされていた領域に平坦化層824が形成される。ここで平坦化層824は、上部電極815を選択的にデポジットするのに使用したのと同じシャドーマスクを使用してパターンニングされる(すなわち結果的に得られる平坦化層824をパターンニングするために別個のシャドーマスクは不要である)。ガス状のモノマー821は重合されてここで触媒層818に接触するため、有機電子デバイスの活性領域がこのモノマーによって汚染されることはほとんどない。図8Dには、上部電極815上に結果的に得られる平坦化層824が示されている。図8Dでは、別個のシャドーマスクが使用されている。すなわちシャドーマスク828は、シャドーマスク817とは異なる開口部サイズを有する。ここではシャドーマスク828はシャドーマスク817よりも大きな開口部サイズを有するため、蒸着される層は、シャドーマスク817によって覆われ得る領域よりも大きな領域を覆うことができる。バリア層827は、シャドーマスク828を通して少なくとも平坦化層824にデポジットされる。バリア層27は、不浸透性の高いバリア層をパターンニングしてデポジットすることのできる任意のプロセスを使用してデポジットされる。これらのプロセスには、例えば、蒸着、電子ビーム蒸着、直流("DC=direct current")マグネトロンスパッタリング、反応性マグネトロンスパッタリング、高周波("RF=radio frequecy")または交流("AC=alernating current)マグネトロンスパッタリング、イオンプレーティング、またはプラズマ強化化学真空デポジッション("PECVD=plasma-enhanced chemical vapor deposition")のような別のプラズマ強化デポジッションが含まれる。図8Eでは別の触媒層(すなわち触媒層830)がシャドーマスク828を通してバリア層827に蒸着される。シャドーマスク828を使用することにより、バリア層827および触媒層830が、より広い領域に蒸着されて(例えば、有機電子デバイスの領域よりも大きな領域が、蒸着されたこれらの層によって覆われて)、これによりこれらの層が基板809に縁部で接触して気密封止が保証される。
【0061】
図8Fでは、触媒層830を含む有機電子デバイスがガス状のモノマー821に曝される。ガス状のモノマー821は触媒層830と反応し、触媒層830が選択的にデポジットされていた領域に平坦化層833が形成される。結果的に得られる平坦化層833はバリア層827に載置される。図8Gでは、別個のシャドーマスクが使用される。すなわちシャドーマスク837は、シャドーマスク828とは大きさが異なる開口部(例えばより大きな開口部)を有する。ここでは別のバリア層(すなわちバリア層836)は、シャドーマスク837を通して少なくとも平坦化層833にデポジットされる。図8Hでは、平坦化層833に載置されたバリア層836が示されている。図8A〜Hに示した上記のデポジッションにより、2つのバリア層を有する有機電子デバイスの封入が得られ、ここでこれらのバリア層は平坦化中間層を有する。このような作業は、1回またはそれ以上繰り返すことができ、これによってより多くの平坦化および/またはバリア層が加えられ、これによって有機電子デバイスがさらに封入される。
【0062】
デポジッションによって覆われる領域は、別の開口部サイズを有するシャドーマスクを使用することによって、または基板とシャドーマスクとの別の間隔を使用することによって、またはこの両者を組み合わせることによって変更することが可能である。例えば、基板とシャドーマスクとの間でより大きな間隔を使用することによって、覆われる領域はより大きくなることが多い。それは蒸着またはスパッタリングなどの多くのデポジッションプロセスが、(例えば基板面に対して垂直に)完全には方向を制御できないからである。バリア層によって覆われる領域が、平坦化層によって覆われる領域より大きく、平坦化層の縁部がバリア層によって覆われる場合、バリア層は基板と直に密着することができ、これによって封入が改善され、また封入層と基板との接着が改善される。
【0063】
図9には、本発明にしたがって封入された有機電子デバイスのさらに別の実施形態が示されている。この実施形態では、平坦化層は、転写基板(transfer substrate)にデポジットされており、有機電子デバイスの活性領域のような表面とのその反応性を最小化して安定化することができる。この平坦化層はつぎに転写基板から、有機電子デバイスの少なくとも活性領域に転写される(例えば、この平坦化層は、層のエッジがこの有機電子デバイスの基板に接触することにより、活性領域を覆うことができるか、またはこの有機電子デバイスを気密封止することができる)。この転写基板を使用することにより、平坦化層を作製するために使用される溶媒または反応性のモノマーは、有機電子デバイスの反応性がより小さくなるまでこれに接触しないでよい。溶媒は、平坦化層の均一なフィルムを形成するために使用可能である。転写基板における平坦化層の安定化には、平坦化層から溶媒を蒸発させて、この平坦化層を硬化する(例えば、この硬化は熱または紫外光を含む光を使用して行われる)か、またはこの層内で反応させて完成させ、これによってより安定しかつ反応性の少ない層を形成することが含まれる。また転写基板を使用することにより、平坦化層を転写基板にデポジットすることができ、また安定化させることでき、その際に真空チャンバにあるような制御された環境においてこの作業を行わなくてもよいのである。つぎにバリア層がこの平坦化層にデポジットされる。
【0064】
図9では平坦化層915が転写基板918にデポジットされている。平坦化層915は、転写基板918にパターンニングされてまたはパターンニングされずにデポジットされている。平坦化層915を作製するためになんらかの溶媒が使用される場合、この溶媒は転写基板918にデポジットされ、すべてではないにしろほとんどの溶媒の反応がここで発生する。転写基板918は、例えば、ガラスシート、プラスチックシート、プラスチックホイル、またはロールツーロール(roll-to-roll)法ベースの連続的なホイルからなる。有機電子デバイス912a,912b,912cおよび912dは、基板909のような別の基板に作製される。熱転写メカニズム921が使用されて、平坦化層915が有機電子デバイスの少なくとも活性領域に熱転写される。熱転写メカニズム921により、平坦化層が熱転写され、ここでは染料熱転写(thermal dye transfer)またはLITI(=laser induced thermal imaging)のような転写印刷の分野でよく知られている処理を使用して行われる。転写基板918から少なくとも活性領域への平坦化層915の転写は、パターンニングされて行うことも、またはパターンニングされず行うことも可能である。平坦化層915が転写された後、パターンニングされて、またはパターンニングされずにバリア層が少なくとも平坦化層915に転写される。平坦化層915およびバリア層がデポジットされた後、1つまたはそれ以上の平坦化および/またはバリア層を加えて、有機電子デバイスをさらに封入することが可能である。
【0065】
平坦化層915は、転写基板918にデポジットされる際にパターンニングすることができ、または転写基板918にデポジットした後にパターンニングすることができ、または転写基板918から基板909それ自体への平坦化層915の転写は、パターンニングを可能にする熱転写印刷法を使用することによってパターンニングにすることができる。このような方法は、従来技術において周知である。また平坦化層915は、上記のものの組み合わせによってパターンニングすることが可能である。平坦化層915が転写基板915においてパターンニングされる場合、有利には転写基板918から基板909への平坦化層915の転写はパターンニングされない。
【0066】
図10には、本発明にしたがって有機電子デバイスを封入するステップの1実施形態が示されている。ブロック940では有機電子デバイスを第1基板上に作製する。このデバイスの少なくとも活性領域にデポジットされる平坦化層を選択する。ブロック943では、パターンニングしてまたはパターンニングしないでこの平坦化層を第2基板(すなわち転写基板)にデポジットする。封入すべき有機電子デバイスは位置決めされ、第2基板上の平坦化層がこのデバイスに転写できるようにする。ブロック946では、第2基板から有機電子デバイスの少なくとも活性領域に平坦化層を転写する。この転写は、熱染料転写(thermal-dye-transfer)、熱転写印刷のような熱転写法またはLITIによって行うことが可能である。この転写はパターンニングして行っても、パターンニングしないで行ってもよい。ブロック949では、選択的に、第1基板または平坦化層を後処理することができる。この後処理には、平坦化層を溶融、リフローまたはスムーズにするための加熱処理が含まれる。またこの後処理には、実質的に平坦化層のピンポールを塞ぐこと、実質的に平坦化層の点欠陥(例えば汚れの粒子)を覆うこと、またはカソードセパレータのような張り出し構造部の下に平坦化層をリフローさせることも含まれる。ブロック952では、バリア層を少なくとも平坦化層にデポジットする。平坦化層およびバリア層をデポジットした後、1つまたはそれ以上の平坦化および/またはバリア層を加えて、この有機電子デバイスのさらなる封入することが可能である。
【0067】
以上で本発明の原理にしたがって実行される先進の封入法のいくつかの実施形態を示した。本発明はここに記載した任意かつすべての自明の変形を含むものであることを理解されたい。
【図面の簡単な説明】
【図1】OLEDデバイス上に形成された通例のPML封入構造の側面図である。
【図2】単一の大きなガラス基板上に大量に作製されたOLED構造の列の平面図である。
【図3】本発明の原理にしたがって実施された封入法の1実施形態のおける処理ステップを示す側面図である。
【図4】本発明の別の実施形態を示す側面図である。
【図5】本発明のさらに別の実施形態を示す側面図である。
【図6】本発明のさらに別の実施形態を示す側面図である。
【図7A】本発明の原理にしたがって作製されたガスノズルデポジションシステムの側面図である。
【図7B】図7Aのガスノズルデポジションシステムの平面図である。
【図7C】ガスノズルデポジションシステムの別の平面図である。
【図8A】本発明にしたがって封入された有機電子デバイスの実施形態を示す図である。
【図8B】本発明にしたがって封入された有機電子デバイスの別の実施形態を示す図である。
【図8C】本発明にしたがって封入された有機電子デバイスのさらに別の実施形態を示す図である。
【図8D】本発明にしたがって封入された有機電子デバイスのさらに別の実施形態を示す図である。
【図8E】本発明にしたがって封入された有機電子デバイスのさらに別の実施形態を示す図である。
【図8F】本発明にしたがって封入された有機電子デバイスのさらに別の実施形態を示す図である。
【図8G】本発明にしたがって封入された有機電子デバイスのさらに別の実施形態を示す図である。
【図8H】本発明にしたがって封入された有機電子デバイスのさらに別の実施形態を示す図である。
【図9】本発明にしたがって封入された有機電子デバイスのさらに別の実施形態を示す図である。
【図10】本発明にしたがって有機電子デバイスを封入するプロセスの実施形態を示す図である。
【符号の説明】
100 PML構造
102 ガラス基板
104 OLED構造
106 平坦化層
108 バリア層
110 平坦化層
112a,112b PML構造
200 ガラスシート
202 OLEDデバイス
204 電気的コンタクト領域
206 スクライブおよびブレークライン
300 基板
302 OLEDデバイス
306 マスク
308 バリア層
402 基板
404 OLEDデバイス
406 有機層
408 バリア層
410 スクリーン
502 基板
504 OLEDデバイス
506 有機層
508 バリア層
510 シャドーマスク
600 基板
602 OLEDデバイス
604 マスク
606 有機層
608 バリア層
700 基板
702 デバイス
704 ガスノズル
720 ガスノズル列
721 平坦化層ノズル
723 不活性ガスノズル
809 基板
812 有機スタック
815 上部電極
817 シャドーマスク
818 触媒層
821 ガス状のモノマー
824 平坦化層
827 バリア層
828 シャドーマスク
830 触媒層
833 平坦化層
836 バリア層
837 シャドーマスク
909 基板
912a−912d 有機電子デバイス
915 平坦化層
918 転写基板
921 熱転写メカニズム

Claims (61)

  1. 基板上に作製される複数の有機電子デバイスを封入する方法において、
    板に複数の有機電子デバイスを作製する有機電子デバイス作製ステップと、
    有機電子デバイス上に少なくとも1つの平坦化層をデポジットする平坦化層デポジットステップと、
    該少なくとも1つの平坦化層をパターンニングして硬化し、硬化された領域が実質的に前記有機電子デバイスを覆うようにする平坦化層硬化ステップと、
    前記少なくとも1つの平坦化層の硬化されていない領域を除去する平坦化層除去ステップと、
    記硬化された領域に少なくとも1つのバリア層を選択的にデポジットするバリア層デポジットステップとが含まれることを特徴とする、
    基板上に作製される複数の有機電子デバイスを封入する方法。
  2. 前記平坦化層デポジットステップにおいて
    スピンコーティング、
    フラッシュ蒸着、
    蒸着、
    ブレードコーティング、
    ロールコーティング、
    ディップコーティング、
    スプレーコーティング、
    スクリーン印刷、または
    インクジェット印刷
    によって前記平坦化層をデポジットする、請求項1に記載の方法。
  3. 前記平坦化層硬化ステップにおいて、
    マスクを通して前記平坦化層を紫外光に露光することによって該平坦化層を硬化するか(flood-exposure)、または、
    マスクを通して紫外光の光源によって該平坦化層を走査して硬化するか、または
    光学的パターンニングシステムを含む紫外光に前記平坦化層を露光して硬化するか、または
    紫外線ビームスキャンニングシステムを含む紫外光に露光して該平坦化層を硬化するか、または
    架橋によって前記平坦化層を硬化するか、または
    該平坦化層を、パターンニングする熱転写システムによって硬化するか、または
    該平坦化層を、パターンニングするIR源によって硬化するか、または
    マスクされるIR源によって前記平坦化層を硬化するか、または
    IR源によって走査することによって該平坦化層を硬化するか、または
    前記平坦化層を、パターンニングする電子ビームによって硬化するか、または
    マスクされる電子ビームによって前記平坦化層を硬化するかまたは
    子ビームによって走査することによって該平坦化層を硬化する
    請求項1または2に記載の方法。
  4. 有機層を前記平坦化層としてデポジットし、
    該有機層の硬化を架橋によって行い
    前記平坦化層除去ステップにおいて、熱蒸によって前記少なくとも1つの有機層の架橋されていない領域を除去する
    請求項1から3までのいずれか1項に記載の方法。
  5. 前記少なくとも1つの有機層の架橋されていない領域を短い高温パルスの印加によって熱蒸発によって除去する、
    請求項4に記載の方法。
  6. 前記短いパルスの印加を行うために前記基板をホットプレートに載置する、
    請求項5に記載の方法。
  7. 前記平坦化層除去ステップにおいて、
    真空中においてポンピングによって、前記硬化されていない領域を除去するか、または
    熱蒸発と、真空中においてポンピングによって、前記硬化されていない領域を除去するか、または
    洗浄によって前記硬化されていない領域を除去するか、または
    吹き飛ばし(blowing away)によって前記硬化されていない領域を除去するか、または
    リンジング(rinsing)によって前記硬化されていない領域を除去するか、または
    ソニシング(sonicing)によって前記硬化されていない領域を除去するか、または
    プラズマによって前記硬化されていない領域を除去する、
    請求項1から3までのいずれか1項に記載の方法。
  8. 前記バリア層デポジットステップを実施するための前記バリア層は、
    誘電体、金属、金属酸化物、SiOx,SiNx,SiOxNy,AlOx,AlNx,ITO,ZnOx,AlドーピングされたZnOxまたは合金を含む、
    請求項1から7までのいずれか1項に記載の方法。
  9. 前記バリア層デポジットステップにおいて、該バリア層をマスクを通してデポジットする、
    請求項1から8までのいずれか1項に記載の方法。
  10. 前記バリア層デポジットステップにおいて、該バリア層を前記平坦化層よりも大きな領域にデポジットする、
    請求項1から9までのいずれか1項に記載の方法。
  11. 発光領域が設けられており、
    前記発光領域だけ記平坦化層および前記バリア層によって覆
    請求項1から10までのいずれか1項に記載の方法。
  12. 前記平坦化層デポジットステップにおいて、該平坦化層を、パターンニングされていない液体フィルムとしてデポジットすることを特徴とする、請求項1から11までのいずれか1項記載の方法
  13. 前記平坦化層デポジットステップにおいて、
    有機層を前記液体フィルムとして前記基板にデポジットして該有機層を選択的に硬化するか、または
    有機層を前記液体フィルムとしてデポジットして該有機層を前記基板全体にわたって硬化するか、または
    前記基板上で濃縮されたコンフォーマルフィルムを含む複数の反応性有機分子を蒸着するか、または
    パリレンコーティングデポジットするか、または
    プラズマ補助デポジションによって有機材料を前記少なくとも1つの平坦化層としてデポジットする、
    請求項12に記載の方法。
  14. 有機層が前記平坦化層として使用され、
    前記平坦化層除去ステップにおいて
    前記有機層のエッチングを行うか、または
    化学エッチングプロセスによる前記有機層のエッチングを行うか、または
    プラズム補助エッチングプロセスによる前記有機層のエッチングを行うか、または
    酸素プラズマによる前記有機層のエッチングを行うか、または
    反応性イオンエッチングによる前記有機層のエッチングを行うか、または
    異方性エッチングによる前記有機層のエッチングを行うか、または
    レーザ補助/ベースの除去による前記有機層のエッチングを行うか、または、
    レーザ剥離による前記有機層のエッチングを行う
    請求項12または13に記載の方法。
  15. 基板上に作製される複数の有機電子デバイスを封入する方法において
    基板に複数の有機電子デバイスを作製する有機電子作製ステップと、
    有機電子デバイス上に少なくとも1つの平坦化層を選択的にデポジットする平坦化層デポジットステップと、
    該平坦化層に少なくとも1つのバリア層を選択的にデポジットするバリア層デポジットステップとが含まれることを特徴とする、
    基板上に作製される複数の有機電子デバイスを封入する方法。
  16. 前記平坦化層デポジットステップにおいて
    インクジェットによって有機層を前記平坦化層としてデポジットするか、または
    有機層を前記平坦化層としてスクリーン印刷するか、または
    ガスノズルを使用して前記平坦化層をデポジットするか、または
    シャドーマスクを通し有機層を前記平坦化層としてデポジットする
    請求項15に記載の方法。
  17. 前記バリア層デポジットステップにおいて
    インクジェットによって前記バリア層をデポジットするか、または
    スクリーン印刷によって前記バリア層をデポジットするか、または
    シャドーマスクを使用して前記バリア層をデポジットするか、または
    スパッタリングによって前記バリア層をデポジットするか、または
    インクジェトデポジションによって前記バリア層をデポジットするか、または
    スクリーン印刷によって前記バリア層をデポジットするか、または
    蒸着によって前記バリア層をデポジットする
    請求項15または16に記載の方法。
  18. 前記平坦化層デポジットステップにおいて、
    前記基板の最上部にマスクをデポジットして、該マスクの開口部が前記有機電子デバイスの上部に位置するようにするステップと、
    前記マスクに前記少なくとも1つの平坦化層をデポジットするステップと、
    該マスクを前記基板から除去するステップ
    とを実施する、請求項15から17までのいずれか1項記載の方法
  19. 前記マスクとして、
    スタンプマスクをデポジットするか、または
    ラミネートフィルムマスクをデポジットするか、または
    真空マスクのデポジットをデポジットするか、または
    磁気的に保持されるマスクをデポジットする
    請求項18に記載の方法。
  20. 前記マスクが前記基板と接触するように、該マスクをデポジットする、
    請求項18または19に記載の方法。
  21. 前記マスクは、活性領域間の領域にて前記基板に粘着しない材料を含む、
    請求項18から20までのいずれか1項に記載の方法。
  22. 前記マスクは、金属、セラミック、プラスチック、ポリマー、PTFE、およびポリシロキサンを含む群のうち1つの材料を含む、請求項18から21記載の方法。
  23. 前記平坦化層デポジットステップにおいて、前記マスク全体にわたって有機層を前記平坦化層としてデポジットする、
    請求項18から22までのいずれか1項に記載の方法。
  24. 前記平坦化層デポジットステップ、または、前記バリア層デポジットステップを、不活性の雰囲気中で行う、請求項1から23までのいずれか1項記載の方法。
  25. 前記の不活性の雰囲気中で行われる少なくとも1つのステップは、前記平坦化層デポジットステップである、
    請求項24に記載の方法。
  26. 前記の不活性の雰囲気中で行われる少なくとも1つのステップは、前記バリア層デポジットステップである、
    請求項24に記載の方法。
  27. 前記バリア層に第2封入層をデポジットする第2封入層デポジットステップを有する、請求項1から26までのいずれか1項記載の方法。
  28. 前記第2封入層デポジットステップにおいて、プラスチックをデポジットするか、または金属をデポジットするか、または金属およびプラスチックホイルをデポジットするか、またはポリマーをデポジットするか、またはガラスをデポジットする
    請求項27に記載の方法。
  29. 前記第2封入層デポジットステップ前に前記有機電子デバイスを個別に分離する有機電子デバイス分離ステップを実施する、
    請求項27または28に記載の方法。
  30. 前記有機電子デバイス作製ステップにおいて、前記複数の有機電子デバイスを、スクライブまたはブレークラインによって個別に分離される前記基板の領域に製造し、
    前記平坦化層除去ステップを、少なくとも前記スクライブまたはブレークラインにおいて実施する、請求項1から29までのいずれか1項記載の方法。
  31. 前記有機電子デバイス作製ステップにおいて、電気的コンタクトを有するように前記複数の有機電子デバイスを作製し、
    前記平坦化層除去ステップを、前記電気的コンタクトの領域において実施する、請求項30記載の方法。
  32. 前記複数の有機電子デバイスを前記スクライブまたはブレークラインに沿って個別に分離する、請求項30または31記載の方法。
  33. 前記有機電子デバイスは、OLED、有機電子回路、有機検出器、有機太陽電池を含む群から選択された1つである、請求項1から32記載の方法。
  34. 前記平坦化層デポジットステップおよび前記バリア層デポジットステップのうち少なくとも1つのデポジットステップをガスノズルデポジッションによって行うことを特徴とする、
    請求項1から33までのいずれか1項記載の方法。
  35. 少なくとも1つのガスノズルを使用して、前記平坦化層デポジットステップまたは前記バリア層デポジットステップを行ってはならない領域から、前記平坦化層または前記バリア層の材料を除去する、請求項34記載の方法。
  36. 記ガスノズルによって行われる前記少なくとも1つのデポジッステップにおいて、前記基板の上方に配置されたガスノズルの列によって前記複数の有機電子デバイスに前記平坦化または前記バリア層をデポジットする、
    請求項34または35に記載の方法。
  37. 前記平坦化層デポジットステップおよび前記バリア層デポジットステップのうち少なくとも1つのデポジットステップを実施する際に、前記ガスノズルの列および前記基板を相対的に移動させる、
    請求項36に記載の方法。
  38. 有機電子デバイスにおいて、
    基板と、
    該基板上に配置された少なくとも1つの活性領域と、
    前記基板に配置された少なくとも1つの平坦化層と、
    前記基板に配置された少なくとも1つのバリア層とを有し、
    前記平坦化層は少なくとも前記活性領域を覆い、
    前記バリア層は前記平坦化層だけを覆うことを特徴とする、
    有機電子デバイス。
  39. 前記活性領域の周縁の領域に、前記少なくとも1つのバリア層および前記少なくとも1つの平坦化層が設けられていない、請求項38記載の有機電子デバイス。
  40. 前記活性領域の周縁の領域に電気的コンタクトが配置される、請求項39記載の有機電子デバイス。
  41. 当該有機電子デバイスはつぎの1群のうちの1つであり、該群は、OLED、有機電子回路、有機検出器、および有機太陽電池を含む、
    請求項38から40までのいずれか1項記載の有機電子デバイス。
  42. 有機電子デバイスを封入する方法において、
    性領域を有する有機電子デバイスを基板に作製する有機電子デバイス作製ステップと、
    少なくとも該活性領域に触媒層を選択的にデポジットする触媒層デポジットステップと、
    該触媒層をモノマーに曝して平坦化層を形成する平坦化層形成ステップと、
    少なくとも該平坦化層にバリア層を選択的にデポジットするバリア層デポジットステップとを有する
    有機電子デバイスを封入する方法。
  43. 前記基板の領域に、前記触媒層および前記バリア層が存在しないようにする、請求項42記載の方法。
  44. 前記触媒層デポジットステップにおいて前記触媒層を印刷する、
    請求項42または43に記載の方法。
  45. さらに、シャドーマスクを通して前記有機電子デバイスの電極層を蒸着する電極層蒸着ステップが含まれており、
    前記触媒層デポジットステップにおいて、前記シャドーマスクを通して少なくとも前記電極層に前記触媒層を蒸着
    前記バリア層デポジットステップにおいて、別のシャドーマスクを通して該バリア層を蒸着する、
    請求項42または43に記載の方法。
  46. さらに前記の別のシャドーマスクを通して前記バリア層に別の触媒層を蒸着する別の触媒層デポジットステップと、
    該別の触媒層を前記モノマーに曝して別の平坦化層を形成する別の平坦化層形成ステップとを有する
    求項42から45までのいずれか1項に記載の方法。
  47. 前記別のシャドーマスクは、前記シャドーマスクの開口部サイズとは異なる開口部サイズを有する、
    請求項46に記載の方法。
  48. 前記の基板と前記シャドーマスクとの間隔を、別個の2つの層を選択的にデポジットする間に変化させる、
    請求項45に記載の方法。
  49. 前記バリア層デポジットステップにおいて、前記触媒層よりも大きな領域に該バリア層をデポジットする、
    請求項42に記載の方法。
  50. 請求項42から49までのいずれか1項記載の方法にしたがって製造された、封入された有機電子デバイス。
  51. 前記平坦化層は、ジシクロペンタジエニルジルコニウムボレートであり、
    前記モノマーはプロピレンである、
    請求項50記載の有機電子デバイス。
  52. 有機電子デバイスを封入する方法において、
    活性領域を有する有機電子デバイスを第1基板に作製する有機電子デバイス作製ステップと、
    第2基板に平坦化層をデポジットする平坦化層デポジットステップと、
    該平坦化層を少なくとも前記活性領域に転写する平坦化層転写ステップと、
    バリア層を少なくとも前記平坦化層にデポジットするバリア層デポジットステップとを含むことを特徴とする、
    有機電子デバイスを封入する方法。
  53. 前記第1基板の領域に、前記平坦化層および前記バリア層が設けられないようにする、請求項52記載の方法。
  54. さらに前記平坦化層転写ステップ前に、当該平坦化層を安定化してその反応性を最小化する、
    請求項52または53に記載の方法。
  55. 前記平坦化層安定化するために、該平坦化層から溶媒を蒸発させるか、または、該平坦化層を硬化するか、または該平坦化層内で反応させてより安定かつ反応性の少ない層となるように完成させる
    請求項54に記載の方法。
  56. 前記平坦化層転写ステップおいて、該平坦化層熱転写するか、またはLITI(laser-induced thermal imaging)を使用し該平坦化層転写する
    請求項52から55までのいずれか1項記載の方法。
  57. 前記平坦化層デポジットステップにおいて、当該平坦化層選択的にデポジットする
    請求項52から56までのいずれか1項記載の方法。
  58. 前記平坦化層転写ステップにおいて、前記有機電子デバイスに前記平坦化層を転写する際に該平坦化層をパターニングする、
    請求項52記載の方法。
  59. さらに前記平坦化層が転写されると、当該平坦化層の欠陥が処理される、
    請求項52から58までのいずれか1項に記載の方法。
  60. 請求項52から59までのいずれか1項記載の方法にしたがって製造された、封入された有機電子デバイス。
  61. 前記有機電子デバイスは、有機発光デバイス、有機トランジスタ、有機検出器、または太陽電池である、
    請求項60記載の有機電子デバイス。
JP2003127461A 2002-05-02 2003-05-02 基板上に作製される複数のデバイスを封入する方法および電子デバイス Expired - Lifetime JP4520708B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US10/137,163 US6949389B2 (en) 2002-05-02 2002-05-02 Encapsulation for organic light emitting diodes devices
US10/137163 2002-05-02
US10/300,161 US6911667B2 (en) 2002-05-02 2002-11-20 Encapsulation for organic electronic devices
US10/300161 2002-11-20

Publications (2)

Publication Number Publication Date
JP2003347045A JP2003347045A (ja) 2003-12-05
JP4520708B2 true JP4520708B2 (ja) 2010-08-11

Family

ID=29406249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003127461A Expired - Lifetime JP4520708B2 (ja) 2002-05-02 2003-05-02 基板上に作製される複数のデバイスを封入する方法および電子デバイス

Country Status (2)

Country Link
JP (1) JP4520708B2 (ja)
DE (1) DE10318187B4 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8394522B2 (en) 2002-08-09 2013-03-12 Infinite Power Solutions, Inc. Robust metal film encapsulation
US20070264564A1 (en) 2006-03-16 2007-11-15 Infinite Power Solutions, Inc. Thin film battery on an integrated circuit or circuit board and method thereof
US8404376B2 (en) 2002-08-09 2013-03-26 Infinite Power Solutions, Inc. Metal film encapsulation
US8445130B2 (en) 2002-08-09 2013-05-21 Infinite Power Solutions, Inc. Hybrid thin-film battery
US8236443B2 (en) 2002-08-09 2012-08-07 Infinite Power Solutions, Inc. Metal film encapsulation
US9793523B2 (en) 2002-08-09 2017-10-17 Sapurast Research Llc Electrochemical apparatus with barrier layer protected substrate
US8021778B2 (en) 2002-08-09 2011-09-20 Infinite Power Solutions, Inc. Electrochemical apparatus with barrier layer protected substrate
US8431264B2 (en) 2002-08-09 2013-04-30 Infinite Power Solutions, Inc. Hybrid thin-film battery
JP2004095330A (ja) * 2002-08-30 2004-03-25 Tohoku Pioneer Corp 電子部品を覆う保護膜の形成方法および保護膜を備えた電子機器
US8704211B2 (en) * 2004-06-30 2014-04-22 General Electric Company High integrity protective coatings
US7510913B2 (en) * 2003-04-11 2009-03-31 Vitex Systems, Inc. Method of making an encapsulated plasma sensitive device
US8728285B2 (en) 2003-05-23 2014-05-20 Demaray, Llc Transparent conductive oxides
CN1806350B (zh) * 2003-06-16 2010-05-12 皇家飞利浦电子股份有限公司 电致发光器件的阻挡叠层
JP4565842B2 (ja) * 2004-01-05 2010-10-20 大日本印刷株式会社 電子表示媒体用ガスバリア膜
US7342356B2 (en) * 2004-09-23 2008-03-11 3M Innovative Properties Company Organic electroluminescent device having protective structure with boron oxide layer and inorganic barrier layer
US7959769B2 (en) 2004-12-08 2011-06-14 Infinite Power Solutions, Inc. Deposition of LiCoO2
TWI331634B (en) 2004-12-08 2010-10-11 Infinite Power Solutions Inc Deposition of licoo2
KR20070054186A (ko) * 2004-12-17 2007-05-28 샤프 가부시키가이샤 유기 일렉트로루미네센스 디스플레이의 제조방법 및제조장치
JP2006339049A (ja) * 2005-06-02 2006-12-14 Tokki Corp 封止膜形成装置
JP2007122914A (ja) * 2005-10-25 2007-05-17 Sharp Corp 有機エレクトロルミネッセンスディスプレイの製造方法及びそれに用いる製造装置
EP2067163A4 (en) 2006-09-29 2009-12-02 Infinite Power Solutions Inc MASKING FLEXIBLE SUBSTRATES AND RESTRICTING MATERIALS TO APPLY BATTERY LAYERS TO THESE
US8197781B2 (en) 2006-11-07 2012-06-12 Infinite Power Solutions, Inc. Sputtering target of Li3PO4 and method for producing same
KR100832847B1 (ko) * 2007-12-21 2008-05-28 (주)누리셀 평탄화 유기 박막 및 컨포멀 유기 박막을 포함하는 다층봉지막
US8268488B2 (en) 2007-12-21 2012-09-18 Infinite Power Solutions, Inc. Thin film electrolyte for thin film batteries
KR20150128817A (ko) 2007-12-21 2015-11-18 사푸라스트 리써치 엘엘씨 전해질 막을 위한 표적을 스퍼터링하는 방법
JP5705549B2 (ja) 2008-01-11 2015-04-22 インフィニット パワー ソリューションズ, インコーポレイテッド 薄膜電池および他のデバイスのための薄膜カプセル化
CN101983469B (zh) 2008-04-02 2014-06-04 无穷动力解决方案股份有限公司 与能量采集关联的储能装置的无源过电压/欠电压控制和保护
WO2010019577A1 (en) 2008-08-11 2010-02-18 Infinite Power Solutions, Inc. Energy device with integral collector surface for electromagnetic energy harvesting and method thereof
JP5650646B2 (ja) 2008-09-12 2015-01-07 インフィニット パワー ソリューションズ, インコーポレイテッド 電磁エネルギーを介したデータ通信のための一体型伝導性表面を有するエネルギーデバイスおよび電磁エネルギーを介したデータ通信のための方法
US8508193B2 (en) 2008-10-08 2013-08-13 Infinite Power Solutions, Inc. Environmentally-powered wireless sensor module
KR20110128839A (ko) * 2009-03-04 2011-11-30 에스알아이 인터내셔널 유기 전기 소자의 캡슐화 방법
JP2010232294A (ja) * 2009-03-26 2010-10-14 Lintec Corp 太陽電池モジュール用保護シート及び太陽電池モジュール
KR101792287B1 (ko) 2009-09-01 2017-10-31 사푸라스트 리써치 엘엘씨 집적된 박막 배터리를 갖는 인쇄 회로 보드
KR101930561B1 (ko) 2010-06-07 2018-12-18 사푸라스트 리써치 엘엘씨 재충전 가능한 고밀도 전기 화학 장치
DE102011086689B4 (de) 2011-11-21 2017-02-16 Osram Oled Gmbh Verfahren zum Herstellen eines opto-elektronischen Bauelements
EP2736076A1 (en) * 2012-11-23 2014-05-28 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Apparatus and method for manufacturing a layered product
DE102014205747A1 (de) * 2014-03-27 2015-10-01 Tridonic Gmbh & Co Kg Leuchtmodul und Herstellungsverfahren für ein Leuchtmodul
DE102014107426A1 (de) * 2014-05-27 2015-12-03 Osram Oled Gmbh Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelementes
DE102016106846A1 (de) 2016-04-13 2017-10-19 Osram Oled Gmbh Mehrschichtige Verkapselung, Verfahren zur Verkapselung und optoelektronisches Bauelement
US10522784B2 (en) 2017-03-08 2019-12-31 Sakai Display Products Corporation Method for producing organic electroluminescent device and film deposition apparatus
US10510995B1 (en) 2017-09-28 2019-12-17 Sharp Kabushiki Kaisha Film formation method and method of manufacturing display device using the same
WO2019142261A1 (ja) * 2018-01-17 2019-07-25 シャープ株式会社 表示装置及びその製造方法
JP6515224B2 (ja) * 2018-03-05 2019-05-15 堺ディスプレイプロダクト株式会社 有機elデバイスの製造方法および成膜装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002117976A (ja) * 2000-10-11 2002-04-19 Fuji Electric Co Ltd 色変換フィルタ基板および有機多色発光素子
JP2002260956A (ja) * 2001-02-28 2002-09-13 Kyocera Corp 薄膜電子部品

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4096403B2 (ja) * 1998-04-17 2008-06-04 カシオ計算機株式会社 電界発光素子の製造方法
US6221543B1 (en) * 1999-05-14 2001-04-24 3M Innovatives Properties Process for making active substrates for color displays
US6413645B1 (en) * 2000-04-20 2002-07-02 Battelle Memorial Institute Ultrabarrier substrates
US6867539B1 (en) * 2000-07-12 2005-03-15 3M Innovative Properties Company Encapsulated organic electronic devices and method for making same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002117976A (ja) * 2000-10-11 2002-04-19 Fuji Electric Co Ltd 色変換フィルタ基板および有機多色発光素子
JP2002260956A (ja) * 2001-02-28 2002-09-13 Kyocera Corp 薄膜電子部品

Also Published As

Publication number Publication date
DE10318187A1 (de) 2003-11-27
JP2003347045A (ja) 2003-12-05
DE10318187B4 (de) 2010-03-18

Similar Documents

Publication Publication Date Title
JP4520708B2 (ja) 基板上に作製される複数のデバイスを封入する方法および電子デバイス
US6911667B2 (en) Encapsulation for organic electronic devices
EP1317874B1 (en) Patterning of electrodes in oled devices
US6784009B2 (en) Electrode patterning in OLED devices
US8129616B2 (en) Roll to roll manufacturing of organic solar modules
EP1242849B1 (en) Improved encapsulation for organic led device
US20070190682A1 (en) Patterning of electrodes in oled devices
JP2006073993A (ja) 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法並びに有機薄膜トランジスタ
KR20010106471A (ko) 소자의 캡슐화
US8062834B2 (en) Method for manufacturing transparent electrode pattern and method for manufacturing electro-optic device having the transparent electrode pattern
EP1502311B1 (en) Organic device
KR20130106827A (ko) 불투명 도전성 영역의 자기-정렬 커버
CN104206016B (zh) 薄膜图案形成方法
CN102740524A (zh) 制造有机发光器件的方法
KR20090111530A (ko) 박막 패터닝 방법 및 이를 이용한 전기 광학 소자
KR100982412B1 (ko) 전기광학소자 및 이의 제작 방법
KR101868867B1 (ko) 플렉서블 표시장치의 제조 방법
EP2784840B1 (en) Method of manufacturing an organic device
KR20070084184A (ko) 비화소화 디스플레이
KR100623704B1 (ko) 유기 전계 발광 표시 장치의 제조 방법
KR101049803B1 (ko) 유기전계발광표시장치의 제조방법
CN114420861A (zh) 显示面板及其制作方法
WO2012049593A1 (en) Method for manufacturing an organic electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090409

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090707

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100422

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4520708

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term