JPH10247652A - 半導体装置の配線形成方法及び配線構造 - Google Patents
半導体装置の配線形成方法及び配線構造Info
- Publication number
- JPH10247652A JPH10247652A JP5070997A JP5070997A JPH10247652A JP H10247652 A JPH10247652 A JP H10247652A JP 5070997 A JP5070997 A JP 5070997A JP 5070997 A JP5070997 A JP 5070997A JP H10247652 A JPH10247652 A JP H10247652A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- forming
- insulating film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ０．３５μｍ世代以降の半導体装置の配線構
造であっても、所定の配線パターン通りに配線を形成で
きるように改良した配線形成方法を提供する。 【解決手段】 本配線形成方法は、基板１２上に配線層
１４、１６、１８を形成する工程と、配線層上に無機質
系絶縁膜２６をＣＶＤ法により成膜する工程と、絶縁膜
上にレジスト膜２０を成膜する工程と、レジスト膜をパ
ターニングする工程と、レジスト膜をマスクにして、異
方性エッチングにより絶縁膜をエッチングして配線パタ
ーンを形成する工程と、更に、異方性エッチングを進行
させて配線パターンの断面が台形状になるように絶縁膜
をオーバーエッチングする工程と、絶縁膜をマスクにし
て配線層をエッチングし、配線パターン通りに配線を形
成する工程と、レジスト膜を除去し、次いで層間絶縁膜
を形成する工程とを有する。
造であっても、所定の配線パターン通りに配線を形成で
きるように改良した配線形成方法を提供する。 【解決手段】 本配線形成方法は、基板１２上に配線層
１４、１６、１８を形成する工程と、配線層上に無機質
系絶縁膜２６をＣＶＤ法により成膜する工程と、絶縁膜
上にレジスト膜２０を成膜する工程と、レジスト膜をパ
ターニングする工程と、レジスト膜をマスクにして、異
方性エッチングにより絶縁膜をエッチングして配線パタ
ーンを形成する工程と、更に、異方性エッチングを進行
させて配線パターンの断面が台形状になるように絶縁膜
をオーバーエッチングする工程と、絶縁膜をマスクにし
て配線層をエッチングし、配線パターン通りに配線を形
成する工程と、レジスト膜を除去し、次いで層間絶縁膜
を形成する工程とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の配線
形成方法及び半導体装置の配線構造に関し、更に詳細に
は、半導体装置の微細化及び高集積化に対応して、微細
な線幅及び線間隔の配線パターンを正確に形成できる配
線形成方法及びその配線形成方法により形成された配線
構造に関するものである。
形成方法及び半導体装置の配線構造に関し、更に詳細に
は、半導体装置の微細化及び高集積化に対応して、微細
な線幅及び線間隔の配線パターンを正確に形成できる配
線形成方法及びその配線形成方法により形成された配線
構造に関するものである。
【０００２】
【従来の技術】情報化社会の進展に応じて、半導体装置
の一層の高速化と大容量化とが求められ、それに伴い、
半導体装置の微細化及び高集積化が追求されている。こ
れに応じて、半導体装置の製造プロセスでは、半導体装
置の微細化及び高集積化を実現するための微細化加工技
術が研究・開発されている。とりわけ、０．３５μｍ世
代以降の半導体装置では、金属配線の線幅は、例えばア
ルミニウム（Ａｌ）合金等の金属配線の線幅は、０．５
μｍ以下となり、従来の加工技術では配線形成そのもの
が、非常に困難になってきている。そこで、ダマシン法
などの埋め込み配線法が試行されているが、埋め込み配
線法にもまだ技術的課題が多く、しかも新たな設備投資
を必要とすることから、従来の配線加工方法を改良し
て、配線構造の細線化に対応しようとする努力が続けら
れている。
の一層の高速化と大容量化とが求められ、それに伴い、
半導体装置の微細化及び高集積化が追求されている。こ
れに応じて、半導体装置の製造プロセスでは、半導体装
置の微細化及び高集積化を実現するための微細化加工技
術が研究・開発されている。とりわけ、０．３５μｍ世
代以降の半導体装置では、金属配線の線幅は、例えばア
ルミニウム（Ａｌ）合金等の金属配線の線幅は、０．５
μｍ以下となり、従来の加工技術では配線形成そのもの
が、非常に困難になってきている。そこで、ダマシン法
などの埋め込み配線法が試行されているが、埋め込み配
線法にもまだ技術的課題が多く、しかも新たな設備投資
を必要とすることから、従来の配線加工方法を改良し
て、配線構造の細線化に対応しようとする努力が続けら
れている。
【０００３】ここで、図５及び図６を参照して、半導体
装置の金属配線、例えばＡｌ合金配線を形成する従来の
方法の一つ（以下、従来の第１の配線形成方法と言う）
を説明する。この従来の第１の配線形成方法では、先
ず、図５（ａ）に示すように、基板１２上にスパッター
法により、順次、Ｔｉ／ＴｉＮ膜からなるバリアメタル
層１４、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等
のＡｌ合金層１６、及びＴｉＮ膜からなる反射防止膜１
８を成膜する。次いで、図５（ｂ）に示すように、反射
防止膜１８上にフォトレジスト膜２０を成膜し、続い
て、図５（ｃ）に示すように、フォトレジスト膜２０を
フォトリソグラフィ技術によって配線パターンにパター
ニングする。
装置の金属配線、例えばＡｌ合金配線を形成する従来の
方法の一つ（以下、従来の第１の配線形成方法と言う）
を説明する。この従来の第１の配線形成方法では、先
ず、図５（ａ）に示すように、基板１２上にスパッター
法により、順次、Ｔｉ／ＴｉＮ膜からなるバリアメタル
層１４、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等
のＡｌ合金層１６、及びＴｉＮ膜からなる反射防止膜１
８を成膜する。次いで、図５（ｂ）に示すように、反射
防止膜１８上にフォトレジスト膜２０を成膜し、続い
て、図５（ｃ）に示すように、フォトレジスト膜２０を
フォトリソグラフィ技術によって配線パターンにパター
ニングする。
【０００４】次いで、フォトレジスト膜２０の配線パタ
ーンをマスクとしてドライエッチングにより、図６
（ｄ）に示すように、反射防止膜１８、Ａｌ合金層１６
及びバリアメタル層１４をエッチングして、反射防止膜
１８、Ａｌ合金層１６及びバリアメタル層１４からなる
配線２２を所望の配線パターンに形成する。更に、図６
（ｅ）に示すように、層間絶縁膜２４ａ、ｂを配線２２
上に成膜する。
ーンをマスクとしてドライエッチングにより、図６
（ｄ）に示すように、反射防止膜１８、Ａｌ合金層１６
及びバリアメタル層１４をエッチングして、反射防止膜
１８、Ａｌ合金層１６及びバリアメタル層１４からなる
配線２２を所望の配線パターンに形成する。更に、図６
（ｅ）に示すように、層間絶縁膜２４ａ、ｂを配線２２
上に成膜する。
【０００５】ところで、０．３５μｍ世代以降の半導体
装置では、配線幅や配線間スペースが、０．５μｍ以下
になり、このときのフォトレジスト膜の膜厚は、１μｍ
以下となってしまう。そのため、上述した従来の第１の
配線形成方法では、フォトレジスト膜２０の対エッチン
グ耐性を維持することが難しく、図６（ｄ）に示すよう
にフォトレジスト膜２０がエッチングされ、その結果、
ドライエッチング中、所定の配線パターンを維持し続け
ることができなくなる。その結果、フォトリソグラフィ
時の線幅とドライエッチング後の線幅の変換差が大きく
なり、フォトリソグラフィによって形成したフォトレジ
スト膜配線パターンをエッチングによって忠実に配線層
に転写することが著しく困難となっている。
装置では、配線幅や配線間スペースが、０．５μｍ以下
になり、このときのフォトレジスト膜の膜厚は、１μｍ
以下となってしまう。そのため、上述した従来の第１の
配線形成方法では、フォトレジスト膜２０の対エッチン
グ耐性を維持することが難しく、図６（ｄ）に示すよう
にフォトレジスト膜２０がエッチングされ、その結果、
ドライエッチング中、所定の配線パターンを維持し続け
ることができなくなる。その結果、フォトリソグラフィ
時の線幅とドライエッチング後の線幅の変換差が大きく
なり、フォトリソグラフィによって形成したフォトレジ
スト膜配線パターンをエッチングによって忠実に配線層
に転写することが著しく困難となっている。
【０００６】配線層のドライエッチングの際、無機質系
絶縁膜、例えばＰＥ−ＴＥＯＳ膜等のＡｌ合金に対する
エッチング選択比は大きいので、無機質系絶縁膜のエッ
チング量は、フォトレジスト膜のＡｌ合金に対するエッ
チング量に比べて、著しく少なく、無機質系絶縁膜をマ
スクにすれば、Ａｌ合金のエッチングマージンを十分に
大きくできるという利点がある。そこで、無機質系絶縁
膜のこの利点に着目し、近年では、 無機質系絶縁膜の
配線パターンをマスクにして金属配線層をエッチングす
る方法が採用されている。即ち、配線層上に、順次、無
機質系絶縁膜及びフォトレジスト膜を成膜し、フォトレ
ジスト膜の配線パターンをマスクにして無機質系絶縁膜
をパターニングし、無機質系絶縁膜をマスクにして、又
はフォトレジスト膜及び無機質系絶縁膜をマスクにして
配線層をパターニングする方法（以下、従来の第２の配
線形成方法と言う）が試みられている。
絶縁膜、例えばＰＥ−ＴＥＯＳ膜等のＡｌ合金に対する
エッチング選択比は大きいので、無機質系絶縁膜のエッ
チング量は、フォトレジスト膜のＡｌ合金に対するエッ
チング量に比べて、著しく少なく、無機質系絶縁膜をマ
スクにすれば、Ａｌ合金のエッチングマージンを十分に
大きくできるという利点がある。そこで、無機質系絶縁
膜のこの利点に着目し、近年では、 無機質系絶縁膜の
配線パターンをマスクにして金属配線層をエッチングす
る方法が採用されている。即ち、配線層上に、順次、無
機質系絶縁膜及びフォトレジスト膜を成膜し、フォトレ
ジスト膜の配線パターンをマスクにして無機質系絶縁膜
をパターニングし、無機質系絶縁膜をマスクにして、又
はフォトレジスト膜及び無機質系絶縁膜をマスクにして
配線層をパターニングする方法（以下、従来の第２の配
線形成方法と言う）が試みられている。
【０００７】以下に、図７及び図８を参照して、半導体
装置の金属配線、例えばＡｌ合金配線を形成する従来の
第２の配線形成方法を説明する。この方法では、従来の
第１の配線形成方法と同様に、図７（ａ）に示すよう
に、基板１２上にスパッター法により、順次、Ｔｉ／Ｔ
ｉＮ膜からなるバリアメタル層１４、Ａｌ合金層１６及
びＴｉＮ膜からなる反射防止膜１８を成膜する。次い
で、図７（ｂ）に示すように、反射防止膜１８上に無機
質系絶縁膜として、例えば、ＰＥ−ＴＥＯＳ・ＳｉＯ2
膜２６（以下、簡単に、ＰＥ−ＴＥＯＳ膜２６と言う）
をプラズマＣＶＤ法により成膜し、更に、その上にフォ
トレジスト膜２０を成膜する。ＰＥ−ＴＥＯＳ膜とは、
プラズマ・エンハンスト・ＣＶＤ装置（Plasma Enhance
d CVD System) で成膜したＴＥＯＳ・ＳｉＯ2 膜を意味
する。次いで、図７（ｃ）に示すように、フォトレジス
ト膜２０をパターニングし、ＰＥ−ＴＥＯＳ膜２６上に
配線パターンを形成する。
装置の金属配線、例えばＡｌ合金配線を形成する従来の
第２の配線形成方法を説明する。この方法では、従来の
第１の配線形成方法と同様に、図７（ａ）に示すよう
に、基板１２上にスパッター法により、順次、Ｔｉ／Ｔ
ｉＮ膜からなるバリアメタル層１４、Ａｌ合金層１６及
びＴｉＮ膜からなる反射防止膜１８を成膜する。次い
で、図７（ｂ）に示すように、反射防止膜１８上に無機
質系絶縁膜として、例えば、ＰＥ−ＴＥＯＳ・ＳｉＯ2
膜２６（以下、簡単に、ＰＥ−ＴＥＯＳ膜２６と言う）
をプラズマＣＶＤ法により成膜し、更に、その上にフォ
トレジスト膜２０を成膜する。ＰＥ−ＴＥＯＳ膜とは、
プラズマ・エンハンスト・ＣＶＤ装置（Plasma Enhance
d CVD System) で成膜したＴＥＯＳ・ＳｉＯ2 膜を意味
する。次いで、図７（ｃ）に示すように、フォトレジス
ト膜２０をパターニングし、ＰＥ−ＴＥＯＳ膜２６上に
配線パターンを形成する。
【０００８】続いて、図８（ｄ）に示すように、フォト
レジスト膜２０の配線パターンをマスクにしてドライエ
ッチングによりＰＥ−ＴＥＯＳ膜２６をパターニングし
て配線パターンを形成する。次いで、図８（ｅ）に示す
ように、フォトレジスト膜２０及びＰＥ−ＴＥＯＳ膜２
６からなる配線パターンをマスクにして、反射防止膜１
８、Ａｌ合金層１６及びバリアメタル層１４をエッチン
グして、反射防止膜１８、Ａｌ合金層１６及びバリアメ
タル層１４からなる配線２２を所定の配線パターンに形
成する。次に、フォトレジスト膜２０を有機溶剤等によ
り除去し、配線２２及びＰＥ−ＴＥＯＳ膜２６上に層間
絶縁膜２４ａ、ｂを成膜して、配線構造を形成する。こ
れにより、無機質系絶縁膜をマスクとした従来の第２の
配線形成方法では、０．５μｍ以下の線幅及び線間隔で
も配線パターン通りに比較的忠実に金属配線層をパター
ニングすることができる。
レジスト膜２０の配線パターンをマスクにしてドライエ
ッチングによりＰＥ−ＴＥＯＳ膜２６をパターニングし
て配線パターンを形成する。次いで、図８（ｅ）に示す
ように、フォトレジスト膜２０及びＰＥ−ＴＥＯＳ膜２
６からなる配線パターンをマスクにして、反射防止膜１
８、Ａｌ合金層１６及びバリアメタル層１４をエッチン
グして、反射防止膜１８、Ａｌ合金層１６及びバリアメ
タル層１４からなる配線２２を所定の配線パターンに形
成する。次に、フォトレジスト膜２０を有機溶剤等によ
り除去し、配線２２及びＰＥ−ＴＥＯＳ膜２６上に層間
絶縁膜２４ａ、ｂを成膜して、配線構造を形成する。こ
れにより、無機質系絶縁膜をマスクとした従来の第２の
配線形成方法では、０．５μｍ以下の線幅及び線間隔で
も配線パターン通りに比較的忠実に金属配線層をパター
ニングすることができる。
【０００９】
【発明が解決しようとする課題】しかし、従来の第２の
配線形成方法では、層間絶縁膜を成膜する際の基板上の
高低差、即ち配線高が、従来の第１の配線形成方法に比
べて、図８（ｆ）に示すように、無機質系絶縁膜の膜厚
分（図８（ｆ）ではＰＥ−ＴＥＯＳ膜２６の膜厚分）だ
け大きくなっているために、層間絶縁膜の平坦性が著し
く悪化するという問題があった。また、配線高が高くな
っても、配線間隔は第１の配線形成方法の場合と同じで
あるから、配線高に対する配線間スペースの比率が相対
的に小さくなって、層間絶縁膜内の配線間に、ボイド等
の形状欠陥（図８（ｆ）ではＶで表示）が形成されて、
絶縁耐圧が低下したりするという問題があった。以上、
説明したように、従来の配線形成方法を適用して、０．
３５μm 世代以降の半導体装置の配線を形成しようとす
ると、種々の問題があって、その改良が待たれていた。
配線形成方法では、層間絶縁膜を成膜する際の基板上の
高低差、即ち配線高が、従来の第１の配線形成方法に比
べて、図８（ｆ）に示すように、無機質系絶縁膜の膜厚
分（図８（ｆ）ではＰＥ−ＴＥＯＳ膜２６の膜厚分）だ
け大きくなっているために、層間絶縁膜の平坦性が著し
く悪化するという問題があった。また、配線高が高くな
っても、配線間隔は第１の配線形成方法の場合と同じで
あるから、配線高に対する配線間スペースの比率が相対
的に小さくなって、層間絶縁膜内の配線間に、ボイド等
の形状欠陥（図８（ｆ）ではＶで表示）が形成されて、
絶縁耐圧が低下したりするという問題があった。以上、
説明したように、従来の配線形成方法を適用して、０．
３５μm 世代以降の半導体装置の配線を形成しようとす
ると、種々の問題があって、その改良が待たれていた。
【００１０】そこで、本発明の目的は、０．３５μｍ世
代以降の半導体装置の配線構造であっても、所定の配線
パターン通りに配線を形成できるように改良した配線形
成方法を提供することである。
代以降の半導体装置の配線構造であっても、所定の配線
パターン通りに配線を形成できるように改良した配線形
成方法を提供することである。
【００１１】
【課題を解決するための手段】本発明者は、従来の第２
の配線形成方法を用いて配線を形成する際、無機質系絶
縁膜のパターニング時に無機質系絶縁膜の配線パターン
の断面形状を順方向テーパ形状に制御して、無機質系絶
縁膜の配線高に対する影響を減殺し、配線高に対する配
線間スペースの比率を実効的に大きくすることにより、
層間絶縁膜の平坦性を改善し、ボイド等の形成欠陥の発
生を抑制することに研究し、本発明を完成するに到っ
た。
の配線形成方法を用いて配線を形成する際、無機質系絶
縁膜のパターニング時に無機質系絶縁膜の配線パターン
の断面形状を順方向テーパ形状に制御して、無機質系絶
縁膜の配線高に対する影響を減殺し、配線高に対する配
線間スペースの比率を実効的に大きくすることにより、
層間絶縁膜の平坦性を改善し、ボイド等の形成欠陥の発
生を抑制することに研究し、本発明を完成するに到っ
た。
【００１２】上記目的を達成するために、本発明に係る
半導体装置の配線形成方法（以下、第１発明方法と言
う）は、基板上に金属配線層を形成する工程と、金属配
線層上に無機質系絶縁膜をＣＶＤ法により成膜する工程
と、無機質系絶縁膜上にフォトレジスト膜を成膜する工
程と、フォトレジスト膜をフォトリソグラフィによりパ
ターニングして配線パターンを無機質系絶縁膜上に形成
する工程と、フォトレジスト膜の配線パターンをマスク
にして、異方性エッチングにより無機質系絶縁膜をエッ
チングし、無機質系絶縁膜の配線パターンを形成する工
程と、更に、異方性エッチングを進行させて無機質系絶
縁膜をオーバーエッチングし、配線パターンの断面を凸
型のテーパー形状に形成する工程と、無機質系絶縁膜の
配線パターンをマスクにして金属配線層をエッチング
し、配線を形成する工程と、フォトレジスト膜を除去
し、次いで層間絶縁膜を形成する工程とを有することを
特徴としている。
半導体装置の配線形成方法（以下、第１発明方法と言
う）は、基板上に金属配線層を形成する工程と、金属配
線層上に無機質系絶縁膜をＣＶＤ法により成膜する工程
と、無機質系絶縁膜上にフォトレジスト膜を成膜する工
程と、フォトレジスト膜をフォトリソグラフィによりパ
ターニングして配線パターンを無機質系絶縁膜上に形成
する工程と、フォトレジスト膜の配線パターンをマスク
にして、異方性エッチングにより無機質系絶縁膜をエッ
チングし、無機質系絶縁膜の配線パターンを形成する工
程と、更に、異方性エッチングを進行させて無機質系絶
縁膜をオーバーエッチングし、配線パターンの断面を凸
型のテーパー形状に形成する工程と、無機質系絶縁膜の
配線パターンをマスクにして金属配線層をエッチング
し、配線を形成する工程と、フォトレジスト膜を除去
し、次いで層間絶縁膜を形成する工程とを有することを
特徴としている。
【００１３】第１発明方法では、膜減りし、順方向テー
パ状に面取りされたフォトレジスト膜配線パターンを利
用して、無機質系絶縁膜をオーバーエッチングし、無機
質系絶縁膜の断面を凸型のテーパー形状、即ち台形状に
形成している。オーバーエッチングの程度は、無機質系
絶縁膜の台形断面の下側幅が、配線パターンの所定幅よ
り小さくならない程度にする。これにより、層間絶縁膜
の成膜時の配線間の間隔を実効的に広くして、層間絶縁
膜の平坦性を向上させ、また形状欠陥の発生を抑制して
いる。
パ状に面取りされたフォトレジスト膜配線パターンを利
用して、無機質系絶縁膜をオーバーエッチングし、無機
質系絶縁膜の断面を凸型のテーパー形状、即ち台形状に
形成している。オーバーエッチングの程度は、無機質系
絶縁膜の台形断面の下側幅が、配線パターンの所定幅よ
り小さくならない程度にする。これにより、層間絶縁膜
の成膜時の配線間の間隔を実効的に広くして、層間絶縁
膜の平坦性を向上させ、また形状欠陥の発生を抑制して
いる。
【００１４】また、半導体装置の本発明に係る別の配線
形成方法（以下、第２発明方法と言う）は、基板上に金
属配線層を形成する工程と、金属配線層上に無機質系絶
縁膜をＣＶＤ法により成膜する工程と、無機質系絶縁膜
上にフォトレジスト膜を成膜する工程と、フォトレジス
ト膜をフォトリソグラフィによりパターニングして配線
パターンを無機質系絶縁膜上に形成する工程と、フォト
レジスト膜の配線パターンをマスクにして、等方性エッ
チングにより無機質系絶縁膜をエッチングし、配線パタ
ーンの断面の肩部をラウンド形状に形成する工程と、無
機質系絶縁膜の配線パターンをマスクにして金属配線層
をエッチングして配線を形成する工程と、フォトレジス
ト膜を除去し、次いで層間絶縁膜を形成する工程とを有
することを特徴としている。本発明で、無機質系絶縁膜
の配線パターンの肩部をラウンド形状に形成するとは、
配線パターンの断面の肩部をラウンド形状（内方にアー
ルの付いた形状）にすることを言う。
形成方法（以下、第２発明方法と言う）は、基板上に金
属配線層を形成する工程と、金属配線層上に無機質系絶
縁膜をＣＶＤ法により成膜する工程と、無機質系絶縁膜
上にフォトレジスト膜を成膜する工程と、フォトレジス
ト膜をフォトリソグラフィによりパターニングして配線
パターンを無機質系絶縁膜上に形成する工程と、フォト
レジスト膜の配線パターンをマスクにして、等方性エッ
チングにより無機質系絶縁膜をエッチングし、配線パタ
ーンの断面の肩部をラウンド形状に形成する工程と、無
機質系絶縁膜の配線パターンをマスクにして金属配線層
をエッチングして配線を形成する工程と、フォトレジス
ト膜を除去し、次いで層間絶縁膜を形成する工程とを有
することを特徴としている。本発明で、無機質系絶縁膜
の配線パターンの肩部をラウンド形状に形成するとは、
配線パターンの断面の肩部をラウンド形状（内方にアー
ルの付いた形状）にすることを言う。
【００１５】第２発明方法では、等方性エッチングによ
り、無機質系絶縁膜の配線パターンを断面で見て、その
肩部をラウンド形状に形成して、層間絶縁膜の成膜時の
配線間の間隔を実効的に広くすることにより、層間絶縁
膜の平坦性を向上させ、また形状欠陥の発生を抑制して
いる。
り、無機質系絶縁膜の配線パターンを断面で見て、その
肩部をラウンド形状に形成して、層間絶縁膜の成膜時の
配線間の間隔を実効的に広くすることにより、層間絶縁
膜の平坦性を向上させ、また形状欠陥の発生を抑制して
いる。
【００１６】本第１及び第２発明方法の適用に際し、金
属配線層の構成には制約はなく、例えば、金属配線層
は、下層から上層に順次に形成されたバリアメタル層、
Ａｌ合金層、及び反射防止層とからなる積層構造で構成
されている。また、バリアメタル層がＴｉ／ＴｉＮ膜の
積層膜で、反射防止膜がＴｉＮ膜で形成されていても良
い。本発明で使用する無機質系絶縁膜は、金属配線層に
対して高いエッチング選択比を有する限り、制約はな
く、例えばＰＥ−ＴＥＯＳ膜を好適に使用できる。ま
た、単層に限ることなく、例えばプラズマＳｉＯＮ膜と
プラズマＴＥＯＳ膜との積層膜を使用することもでき
る。プラズマＳｉＯＮ膜はプラズマＴＥＯＳ膜等の酸化
膜に対するエッチング選択比が高いので、酸化膜のオー
バーエッチングが一層容易になる。
属配線層の構成には制約はなく、例えば、金属配線層
は、下層から上層に順次に形成されたバリアメタル層、
Ａｌ合金層、及び反射防止層とからなる積層構造で構成
されている。また、バリアメタル層がＴｉ／ＴｉＮ膜の
積層膜で、反射防止膜がＴｉＮ膜で形成されていても良
い。本発明で使用する無機質系絶縁膜は、金属配線層に
対して高いエッチング選択比を有する限り、制約はな
く、例えばＰＥ−ＴＥＯＳ膜を好適に使用できる。ま
た、単層に限ることなく、例えばプラズマＳｉＯＮ膜と
プラズマＴＥＯＳ膜との積層膜を使用することもでき
る。プラズマＳｉＯＮ膜はプラズマＴＥＯＳ膜等の酸化
膜に対するエッチング選択比が高いので、酸化膜のオー
バーエッチングが一層容易になる。
【００１７】本発明に係る半導体装置の配線構造は、半
導体装置の配線構造であって、基板上に形成され、配線
パターンにパターニングされた金属配線と、金属配線上
に形成され、断面凸型テーパ状の無機質系ＣＶＤ絶縁膜
と、金属配線上及び金属配線間に成膜された層間絶縁膜
とを備えている。
導体装置の配線構造であって、基板上に形成され、配線
パターンにパターニングされた金属配線と、金属配線上
に形成され、断面凸型テーパ状の無機質系ＣＶＤ絶縁膜
と、金属配線上及び金属配線間に成膜された層間絶縁膜
とを備えている。
【００１８】
【発明の実施の形態】以下に、添付図面を参照し、実施
例を挙げて、本発明の実施の形態を具体的かつ詳細に説
明する。実施例１ 本実施例は、Ａｌ合金層を主とする積層配線層の形成に
第１発明方法を適用した実施例であって、図１及び図２
は、本実施例の工程毎の層構造を示す基板断面図であ
る。先ず、従来の第２の配線形成方法と同様にして、基
板１２上に、順次、Ｔｉ膜／ＴｉＮ膜からなるバリヤメ
タル層１４、Ａｌ合金層１６、及びＴｉＮ膜からなる反
射防止膜１８の積層配線層２２を形成し、次いで、無機
質系絶縁膜としてＰＥ−ＴＥＯＳ膜２６をプラズマＣＶ
Ｄ法により成膜し、更にフォトレジスト膜２０を成膜す
る。次いで、図１（ａ）に示すように、フォトレジスト
膜２０のパターニングを行い、配線パターンをＰＥ−Ｔ
ＥＯＳ膜２６上に形成する。
例を挙げて、本発明の実施の形態を具体的かつ詳細に説
明する。実施例１ 本実施例は、Ａｌ合金層を主とする積層配線層の形成に
第１発明方法を適用した実施例であって、図１及び図２
は、本実施例の工程毎の層構造を示す基板断面図であ
る。先ず、従来の第２の配線形成方法と同様にして、基
板１２上に、順次、Ｔｉ膜／ＴｉＮ膜からなるバリヤメ
タル層１４、Ａｌ合金層１６、及びＴｉＮ膜からなる反
射防止膜１８の積層配線層２２を形成し、次いで、無機
質系絶縁膜としてＰＥ−ＴＥＯＳ膜２６をプラズマＣＶ
Ｄ法により成膜し、更にフォトレジスト膜２０を成膜す
る。次いで、図１（ａ）に示すように、フォトレジスト
膜２０のパターニングを行い、配線パターンをＰＥ−Ｔ
ＥＯＳ膜２６上に形成する。
【００１９】次に、図１（ｂ）に示すように、フォトレ
ジスト膜２０の配線パターンをマスクにして、ＣＨＦ、
ＣＦ系ガスを用いた異方性エッチングにより反射防止膜
１８までＰＥ−ＴＥＯＳ膜２６をドライエッチングす
る。ＰＥ−ＴＥＯＳ膜２６を異方性エッチングする過程
で、フォトレジスト膜２０は膜減りが起こり、フォトレ
ジスト膜２０の断面で見て、フォトレジスト膜２０の肩
部が、図１（ｂ）に示すように、面取りされた、上に凸
のテーパ形状になる。
ジスト膜２０の配線パターンをマスクにして、ＣＨＦ、
ＣＦ系ガスを用いた異方性エッチングにより反射防止膜
１８までＰＥ−ＴＥＯＳ膜２６をドライエッチングす
る。ＰＥ−ＴＥＯＳ膜２６を異方性エッチングする過程
で、フォトレジスト膜２０は膜減りが起こり、フォトレ
ジスト膜２０の断面で見て、フォトレジスト膜２０の肩
部が、図１（ｂ）に示すように、面取りされた、上に凸
のテーパ形状になる。
【００２０】本実施例では、ＰＥ−ＴＥＯＳ膜２６を完
全にエッチングした時点から、更に、図１（ｃ）に示す
ように、フォトレジスト膜２０の面取りされたパターン
形状を利用して、ＰＥ−ＴＥＯＳ膜２６が上方に向かっ
て順テーパー形状、即ち断面台形状になるまでオーバー
エッチングを行う。この結果、反射防止膜１８及びＡｌ
合金層１６も、図１（ｃ）に示すように、或る程度エッ
チングされる。オーバーエッチング時間は、ＰＥ−ＴＥ
ＯＳ膜２６の台形断面の下側幅寸法が所定の配線層線幅
以下にならない程度とする。
全にエッチングした時点から、更に、図１（ｃ）に示す
ように、フォトレジスト膜２０の面取りされたパターン
形状を利用して、ＰＥ−ＴＥＯＳ膜２６が上方に向かっ
て順テーパー形状、即ち断面台形状になるまでオーバー
エッチングを行う。この結果、反射防止膜１８及びＡｌ
合金層１６も、図１（ｃ）に示すように、或る程度エッ
チングされる。オーバーエッチング時間は、ＰＥ−ＴＥ
ＯＳ膜２６の台形断面の下側幅寸法が所定の配線層線幅
以下にならない程度とする。
【００２１】次に、図２（ｄ）のように、ＢＣｌ、Ｃｌ
系ガスを用いた異方性エッチングによりフォトレジスト
膜２０及びＰＥ−ＴＥＯＳ膜２６をマスクにして、積層
配線層２２をドライエッチングする。これにより、所定
の線幅に制御された配線パターンの配線２２を得ること
ができる。次いで、フォトレジスト膜２０を除去し、図
２（ｅ）に示すように、ＰＥ−ＴＥＯＳ膜２４上及び配
線２２間を含め基板１２上に層間絶縁膜２４ａ、ｂを成
膜して、本発明に係る半導体装置の配線構造１０を形成
する。このようにして得られた配線２２は、図２（ｅ）
に示すように、その断面が肩部でなだらかになり、従っ
て配線２２間の距離が相対的に広くなるので、層間絶縁
膜２４の平坦性が改善され、配線２２間にボイド等の形
状欠陥が発生するようなことがない。
系ガスを用いた異方性エッチングによりフォトレジスト
膜２０及びＰＥ−ＴＥＯＳ膜２６をマスクにして、積層
配線層２２をドライエッチングする。これにより、所定
の線幅に制御された配線パターンの配線２２を得ること
ができる。次いで、フォトレジスト膜２０を除去し、図
２（ｅ）に示すように、ＰＥ−ＴＥＯＳ膜２４上及び配
線２２間を含め基板１２上に層間絶縁膜２４ａ、ｂを成
膜して、本発明に係る半導体装置の配線構造１０を形成
する。このようにして得られた配線２２は、図２（ｅ）
に示すように、その断面が肩部でなだらかになり、従っ
て配線２２間の距離が相対的に広くなるので、層間絶縁
膜２４の平坦性が改善され、配線２２間にボイド等の形
状欠陥が発生するようなことがない。
【００２２】実施例２ 本実施例は、第２発明方法の実施例であって、図３は本
実施例の要部工程での層構造を示す基板断面図である。
本実施例では、実施例１と同様にして、基板１２上に、
スパッタ法により、順次、Ｔｉ膜／ＴｉＮ膜からなるバ
リヤメタル層１４、Ａｌ合金層１６、及びＴｉＮ膜から
なる反射防止膜１８の積層配線層２２を形成し、次い
で、無機質系絶縁膜としてＰＥ−ＴＥＯＳ膜２６をプラ
ズマＣＶＤ法により成膜し、更にフォトレジスト膜２０
を成膜する。次いで、フォトレジスト膜２０をパターニ
ングし、配線パターンをＰＥ−ＴＥＯＳ膜２６上に形成
する。
実施例の要部工程での層構造を示す基板断面図である。
本実施例では、実施例１と同様にして、基板１２上に、
スパッタ法により、順次、Ｔｉ膜／ＴｉＮ膜からなるバ
リヤメタル層１４、Ａｌ合金層１６、及びＴｉＮ膜から
なる反射防止膜１８の積層配線層２２を形成し、次い
で、無機質系絶縁膜としてＰＥ−ＴＥＯＳ膜２６をプラ
ズマＣＶＤ法により成膜し、更にフォトレジスト膜２０
を成膜する。次いで、フォトレジスト膜２０をパターニ
ングし、配線パターンをＰＥ−ＴＥＯＳ膜２６上に形成
する。
【００２３】次に、本実施例では、反射防止膜１８及び
Ａｌ合金層１６の形状に影響を与えない程度に等方性エ
ッチングによりＰＥ−ＴＥＯＳ膜２６をエッチングし、
図３に示すように、断面で見てＰＥ−ＴＥＯＳ膜２６の
肩部をラウンド形状（内方にアールの付いた形状）に形
成する。
Ａｌ合金層１６の形状に影響を与えない程度に等方性エ
ッチングによりＰＥ−ＴＥＯＳ膜２６をエッチングし、
図３に示すように、断面で見てＰＥ−ＴＥＯＳ膜２６の
肩部をラウンド形状（内方にアールの付いた形状）に形
成する。
【００２４】次いで、実施例１と同様にして、異方性エ
ッチングによりフォトレジスト膜２０及びＰＥ−ＴＥＯ
Ｓ膜２６をマスクにして、積層配線層２２をドライエッ
チングする。これにより、所定の線幅に制御された配線
パターンを得ることができる。次いで、フォトレジスト
膜２０を除去し、ＰＥ−ＴＥＯＳ膜２４上に層間絶縁膜
２４ａ、ｂを成膜する。このようにして得られた配線２
２は、配線パターンの断面が肩部でラウンド形状にな
り、従って、実施例１で得た配線２２と同様に、配線２
２間の距離が相対的に広くなるので、層間絶縁膜２４の
平坦性が改善され、配線間にボイド等の形状欠陥が発生
するようなことがない。
ッチングによりフォトレジスト膜２０及びＰＥ−ＴＥＯ
Ｓ膜２６をマスクにして、積層配線層２２をドライエッ
チングする。これにより、所定の線幅に制御された配線
パターンを得ることができる。次いで、フォトレジスト
膜２０を除去し、ＰＥ−ＴＥＯＳ膜２４上に層間絶縁膜
２４ａ、ｂを成膜する。このようにして得られた配線２
２は、配線パターンの断面が肩部でラウンド形状にな
り、従って、実施例１で得た配線２２と同様に、配線２
２間の距離が相対的に広くなるので、層間絶縁膜２４の
平坦性が改善され、配線間にボイド等の形状欠陥が発生
するようなことがない。
【００２５】実施例３ 本実施例は、実施例１の改変例であって、近年、金属材
料の反射防止膜として注目されつつあるプラズマＳｉＯ
Ｎ膜（以下、ＡＲＣ・Ｐ−ＳｉＯＮ膜）とプラズマＴＥ
ＯＳ膜との積層膜を無機質系絶縁膜として使用してい
る。図４（ａ）及び（ｂ）は、本実施例方法の要部工程
での層構造を示す基板断面図である。本実施例では、実
施例１及び２と同様にして、基板１２上に、順次、Ｔｉ
膜／ＴｉＮ膜からなるバリヤメタル層１４、Ａｌ合金層
１６、及びＴｉＮ膜からなる反射防止膜１８の積層配線
層２２を形成する。続いて、無機質系絶縁膜としてＡＲ
Ｃ・Ｐ−ＳｉＯＮ・ＣＶＤ膜２８とプラズマＴＥＯＳ膜
３０との積層膜３２を成膜し、その上にフォトレジスト
膜２０を成膜する。次いで、フォトレジスト膜２０のパ
ターニングを行い、図４（ａ）に示すように、配線パタ
ーンを積層膜３２上に形成する。
料の反射防止膜として注目されつつあるプラズマＳｉＯ
Ｎ膜（以下、ＡＲＣ・Ｐ−ＳｉＯＮ膜）とプラズマＴＥ
ＯＳ膜との積層膜を無機質系絶縁膜として使用してい
る。図４（ａ）及び（ｂ）は、本実施例方法の要部工程
での層構造を示す基板断面図である。本実施例では、実
施例１及び２と同様にして、基板１２上に、順次、Ｔｉ
膜／ＴｉＮ膜からなるバリヤメタル層１４、Ａｌ合金層
１６、及びＴｉＮ膜からなる反射防止膜１８の積層配線
層２２を形成する。続いて、無機質系絶縁膜としてＡＲ
Ｃ・Ｐ−ＳｉＯＮ・ＣＶＤ膜２８とプラズマＴＥＯＳ膜
３０との積層膜３２を成膜し、その上にフォトレジスト
膜２０を成膜する。次いで、フォトレジスト膜２０のパ
ターニングを行い、図４（ａ）に示すように、配線パタ
ーンを積層膜３２上に形成する。
【００２６】次に、図４（ｂ）に示すように、ＣＨＦ、
ＣＦ系ガスを用いた異方性エッチングにより反射防止膜
１８までＰＥ−ＴＥＯＳ膜３０とＡＲＣ・Ｐ−ＳｉＯＮ
膜２８との積層膜３２ををドライエッチングする。
ＣＦ系ガスを用いた異方性エッチングにより反射防止膜
１８までＰＥ−ＴＥＯＳ膜３０とＡＲＣ・Ｐ−ＳｉＯＮ
膜２８との積層膜３２ををドライエッチングする。
【００２７】従来のプラズマＳｉＮ膜又はプラズマＳｉ
ＯＮ膜の対酸化膜エッチング選択比が〜５程度のとこ
ろ、ＡＲＣ・Ｐ−ＳｉＯＮ膜では１０以上程度の選択比
が得られる。よって、本実施例では、無機質系絶縁膜と
してＰＥ−ＴＥＯＳ膜３０とＡＲＣ・Ｐ−ＳｉＯＮ膜２
８との積層膜３２を使用することにより、プラズマＴＥ
ＯＳ膜３０のオーバーエッチング時間の設定に余裕をも
たせることが容易になる。換言すれば、プラズマＴＥＯ
Ｓ膜３０をオーバーエッチングして図４（ｂ）に示すよ
うに肩部を除去し、上方に向かって順テーパー形状に形
成することが一層容易になる。また、ＡＲＣ・Ｐ−Ｓｉ
ＯＮ膜２８の膜厚を最適化することにより、同時に配線
パターニング時の反射防止機能を得ることができるの
で、Ａｌ合金層１６上に形成するＴｉＮ反射防止膜１８
を省略することも可能で、それにより配線層の構造の単
純化と生産性の向上が可能になる。
ＯＮ膜の対酸化膜エッチング選択比が〜５程度のとこ
ろ、ＡＲＣ・Ｐ−ＳｉＯＮ膜では１０以上程度の選択比
が得られる。よって、本実施例では、無機質系絶縁膜と
してＰＥ−ＴＥＯＳ膜３０とＡＲＣ・Ｐ−ＳｉＯＮ膜２
８との積層膜３２を使用することにより、プラズマＴＥ
ＯＳ膜３０のオーバーエッチング時間の設定に余裕をも
たせることが容易になる。換言すれば、プラズマＴＥＯ
Ｓ膜３０をオーバーエッチングして図４（ｂ）に示すよ
うに肩部を除去し、上方に向かって順テーパー形状に形
成することが一層容易になる。また、ＡＲＣ・Ｐ−Ｓｉ
ＯＮ膜２８の膜厚を最適化することにより、同時に配線
パターニング時の反射防止機能を得ることができるの
で、Ａｌ合金層１６上に形成するＴｉＮ反射防止膜１８
を省略することも可能で、それにより配線層の構造の単
純化と生産性の向上が可能になる。
【００２８】尚、マルチチャンバー型プラズマＣＶＤ装
置を用いて、プラズマＳｉＯＮ膜２８及びプラズマＴＥ
ＯＳ膜３０を連続形成することにより膜種増による生産
性の低下を招くことなく、プラズマＴＥＯＳ単層の無機
質系絶縁膜成膜の場合と同じ程度の生産性で、積層膜３
２を成膜することが可能である。
置を用いて、プラズマＳｉＯＮ膜２８及びプラズマＴＥ
ＯＳ膜３０を連続形成することにより膜種増による生産
性の低下を招くことなく、プラズマＴＥＯＳ単層の無機
質系絶縁膜成膜の場合と同じ程度の生産性で、積層膜３
２を成膜することが可能である。
【００２９】実施例３の具体例 基板１２上に、順次、バリアメタル層１４として膜厚が
それぞれ３０ｎｍ及び７０ｎｍのＴｉ膜及びＴｉＮ膜、
Ａｌ合金層１６として膜厚５００ｎｍのＡｌ−Ｃｕ膜、
反射防止膜１８として膜厚２５ｎｍのＴｉＮ膜をスパッ
ター法により成膜した。次いで、マルチチャンバー型プ
ラズマＣＶＤ装置を用いて、一のチャンバで膜厚２５ｎ
ｍのＡＲＣ・Ｐ−ＳｉＯＮ膜２８を成膜温度４００℃
で、次のチャンバで膜厚５０ｎｍのプラズマＴＥＯＳ膜
３０を成膜温度３８０℃でそれぞれ成膜した。続いて、
膜厚８００ｎｍのフォトレジスト膜２０を塗布した。次
いで、ｉ−線ステッパーにより露光後、イオンアシスト
型異方性エッチング装置を使用してＣＨＦ系ガスによ
り、プラズマＴＥＯＳ膜３０及びＡＲＣ・Ｐ−ＳｉＯＮ
膜２８をエッチングし、ジャストエッチング後、１００
％のオーバーエッチングを行った。次に、従来と同様に
して、Ｃｌ系ガスによって反射防止膜１８、Ａｌ合金層
１６及びバリアメタル層１４をエッチングし、配線を形
成した。
それぞれ３０ｎｍ及び７０ｎｍのＴｉ膜及びＴｉＮ膜、
Ａｌ合金層１６として膜厚５００ｎｍのＡｌ−Ｃｕ膜、
反射防止膜１８として膜厚２５ｎｍのＴｉＮ膜をスパッ
ター法により成膜した。次いで、マルチチャンバー型プ
ラズマＣＶＤ装置を用いて、一のチャンバで膜厚２５ｎ
ｍのＡＲＣ・Ｐ−ＳｉＯＮ膜２８を成膜温度４００℃
で、次のチャンバで膜厚５０ｎｍのプラズマＴＥＯＳ膜
３０を成膜温度３８０℃でそれぞれ成膜した。続いて、
膜厚８００ｎｍのフォトレジスト膜２０を塗布した。次
いで、ｉ−線ステッパーにより露光後、イオンアシスト
型異方性エッチング装置を使用してＣＨＦ系ガスによ
り、プラズマＴＥＯＳ膜３０及びＡＲＣ・Ｐ−ＳｉＯＮ
膜２８をエッチングし、ジャストエッチング後、１００
％のオーバーエッチングを行った。次に、従来と同様に
して、Ｃｌ系ガスによって反射防止膜１８、Ａｌ合金層
１６及びバリアメタル層１４をエッチングし、配線を形
成した。
【００３０】実施例４ 本実施例では、無機質系絶縁膜として、ＰＥ−ＴＥＯＳ
膜２６に代えて、ＡＲＣ・Ｐ−ＳｉＯＮ膜とプラズマＴ
ＥＯＳ膜との積層構造を用いることを除いて、実施例２
と同様にして半導体装置の配線を形成する。
膜２６に代えて、ＡＲＣ・Ｐ−ＳｉＯＮ膜とプラズマＴ
ＥＯＳ膜との積層構造を用いることを除いて、実施例２
と同様にして半導体装置の配線を形成する。
【００３１】
【発明の効果】本発明によれば、無機質系絶縁膜をマス
クとして金属配線層をパターニングする、半導体装置の
配線形成方法において、フォトレジスト膜をマスクとし
て無機質系絶縁膜の配線パターンを形成する際、無機質
系絶縁膜をオーバーエッチングして、無機質系絶縁膜の
配線パターン断面形状を凸テーパ状又はラウンド状に制
御し、無機質系絶縁膜の配線高に対する影響を減殺して
配線高に対する配線間スペースの比率を実効的に大きく
することにより、層間絶縁膜の平坦性を改善し、ボイド
等の形成欠陥の発生を抑制している。本発明方法を適用
することにより、０．３５μm 世代以降の半導体装置の
配線の形成に際し、所定の配線パターン通りに配線を形
成することができる。
クとして金属配線層をパターニングする、半導体装置の
配線形成方法において、フォトレジスト膜をマスクとし
て無機質系絶縁膜の配線パターンを形成する際、無機質
系絶縁膜をオーバーエッチングして、無機質系絶縁膜の
配線パターン断面形状を凸テーパ状又はラウンド状に制
御し、無機質系絶縁膜の配線高に対する影響を減殺して
配線高に対する配線間スペースの比率を実効的に大きく
することにより、層間絶縁膜の平坦性を改善し、ボイド
等の形成欠陥の発生を抑制している。本発明方法を適用
することにより、０．３５μm 世代以降の半導体装置の
配線の形成に際し、所定の配線パターン通りに配線を形
成することができる。
【図１】図１（ａ）から（ｃ）は、それぞれ、本実施例
の工程毎の層構造を示す基板断面図である。
の工程毎の層構造を示す基板断面図である。
【図２】図２（ｄ）及び（ｅ）は、それぞれ、図１
（ｃ）に続いて、本実施例の工程毎の層構造を示す基板
断面図である。
（ｃ）に続いて、本実施例の工程毎の層構造を示す基板
断面図である。
【図３】本実施例の要部工程での層構造を示す基板断面
図である。
図である。
【図４】図４（ａ）及び（ｂ）は、本実施例方法の要部
工程での層構造を示す基板断面図である。
工程での層構造を示す基板断面図である。
【図５】図５（ａ）から（ｃ）は、それぞれ、従来の第
１の配線形成方法の工程毎の層構造を示す基板断面図で
ある。
１の配線形成方法の工程毎の層構造を示す基板断面図で
ある。
【図６】図６（ｄ）及び（ｅ）は、それぞれ、図５
（ｃ）に続いて、従来の第１の配線形成方法の工程毎の
層構造を示す基板断面図である。
（ｃ）に続いて、従来の第１の配線形成方法の工程毎の
層構造を示す基板断面図である。
【図７】図７（ａ）から（ｃ）は、それぞれ、従来の第
２の配線形成方法の工程毎の層構造を示す基板断面図で
ある。
２の配線形成方法の工程毎の層構造を示す基板断面図で
ある。
【図８】図８（ｄ）から（ｆ）は、それぞれ、図７
（ｃ）に続いて、従来の第２の配線形成方法の工程毎の
層構造を示す基板断面図である。
（ｃ）に続いて、従来の第２の配線形成方法の工程毎の
層構造を示す基板断面図である。
１０……本発明に係る半導体装置の配線構造、１２……
基板、１４……Ｔｉ／ＴｉＮ膜からなるバリヤメタル
層、１６……Ａｌ合金層、１８……ＴｉＮからなる反射
防止膜、２０……フォトレジスト膜、２２……積層配線
層、２４……層間絶縁膜、２６……ＰＥ−ＴＥＯＳ膜、
２８……ＡＲＣ・Ｐ−ＳｉＯＮ膜、３０……ＰＥ−ＴＥ
ＯＳ膜、３２……積層膜
基板、１４……Ｔｉ／ＴｉＮ膜からなるバリヤメタル
層、１６……Ａｌ合金層、１８……ＴｉＮからなる反射
防止膜、２０……フォトレジスト膜、２２……積層配線
層、２４……層間絶縁膜、２６……ＰＥ−ＴＥＯＳ膜、
２８……ＡＲＣ・Ｐ−ＳｉＯＮ膜、３０……ＰＥ−ＴＥ
ＯＳ膜、３２……積層膜
Claims (8)
- 【請求項１】 基板上に金属配線層を形成する工程と、 金属配線層上に無機質系絶縁膜をＣＶＤ法により成膜す
る工程と、 無機質系絶縁膜上にフォトレジスト膜を成膜する工程
と、 フォトレジスト膜をフォトリソグラフィによりパターニ
ングして配線パターンを無機質系絶縁膜上に形成する工
程と、 フォトレジスト膜の配線パターンをマスクにして、異方
性エッチングにより無機質系絶縁膜をエッチングし、無
機質系絶縁膜の配線パターンを形成する工程と、 更に、異方性エッチングを進行させて無機質系絶縁膜を
オーバーエッチングし、配線パターンの断面を凸型のテ
ーパー形状に形成する工程と、 無機質系絶縁膜の配線パターンをマスクにして金属配線
層をエッチングし、配線を形成する工程と、 フォトレジスト膜を除去し、次いで層間絶縁膜を形成す
る工程とを有することを特徴とする半導体装置の配線形
成方法。 - 【請求項２】 基板上に金属配線層を形成する工程と、 金属配線層上に無機質系絶縁膜をＣＶＤ法により成膜す
る工程と、 無機質系絶縁膜上にフォトレジスト膜を成膜する工程
と、 フォトレジスト膜をフォトリソグラフィによりパターニ
ングして配線パターンを無機質系絶縁膜上に形成する工
程と、 フォトレジスト膜の配線パターンをマスクにして、等方
性エッチングにより無機質系絶縁膜をエッチングし、配
線パターンの断面の肩部をラウンド形状に形成する工程
と、 無機質系絶縁膜の配線パターンをマスクにして金属配線
層をエッチングして配線を形成する工程と、 フォトレジスト膜を除去し、次いで層間絶縁膜を形成す
る工程とを有することを特徴とする半導体装置の配線形
成方法。 - 【請求項３】 金属配線層が、下層から上層に順次に形
成されたバリアメタル層、Ａｌ合金層、及び反射防止層
とからなる積層構造で構成されていることを特徴とする
請求項１又は２に記載の半導体装置の配線形成方法。 - 【請求項４】 バリアメタル層がＴｉ／ＴｉＮ膜の積層
膜で、反射防止膜がＴｉＮ膜でそれぞれ形成されている
ことを特徴とする請求項３に記載の半導体装置の配線形
成方法。 - 【請求項５】 無機質系絶縁膜としてプラズマＳｉＯＮ
膜とプラズマＴＥＯＳ膜との積層膜を成膜することを特
徴とする請求項１から４のうちのいずれか１項に記載の
半導体装置の配線形成方法。 - 【請求項６】 マルチチャンバー型プラズマＣＶＤ装置
を用いて、プラズマＳｉＯＮ膜及びプラズマＴＥＯＳ膜
を連続的に成膜するようにしたことを特徴とする請求項
５に記載の半導体装置の配線形成方法。 - 【請求項７】 半導体装置の配線構造であって、 基板上に形成され、配線パターンにパターニングされた
金属配線と、 金属配線上に形成され、断面凸型テーパ状の無機質系Ｃ
ＶＤ絶縁膜と、 金属配線上及び金属配線間に成膜された層間絶縁膜とを
備えていることを特徴とする半導体装置の配線構造。 - 【請求項８】 無機質系ＣＶＤ絶縁膜が、プラズマＳｉ
ＯＮ膜と、その上のプラズマＴＥＯＳ膜との積層膜で構
成されていることを特徴とする請求項７に記載の半導体
装置の配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5070997A JPH10247652A (ja) | 1997-03-05 | 1997-03-05 | 半導体装置の配線形成方法及び配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5070997A JPH10247652A (ja) | 1997-03-05 | 1997-03-05 | 半導体装置の配線形成方法及び配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10247652A true JPH10247652A (ja) | 1998-09-14 |
Family
ID=12866436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5070997A Pending JPH10247652A (ja) | 1997-03-05 | 1997-03-05 | 半導体装置の配線形成方法及び配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10247652A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6348405B1 (en) | 1999-01-25 | 2002-02-19 | Nec Corporation | Interconnection forming method utilizing an inorganic antireflection layer |
| CN112992660A (zh) * | 2021-05-10 | 2021-06-18 | 度亘激光技术（苏州）有限公司 | 半导体结构形成方法 |
-
1997
- 1997-03-05 JP JP5070997A patent/JPH10247652A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6348405B1 (en) | 1999-01-25 | 2002-02-19 | Nec Corporation | Interconnection forming method utilizing an inorganic antireflection layer |
| CN112992660A (zh) * | 2021-05-10 | 2021-06-18 | 度亘激光技术（苏州）有限公司 | 半导体结构形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5925546B2 (ja) | 半導体装置の製造方法 | |
| JP3501280B2 (ja) | 半導体装置の製造方法 | |
| US6589880B2 (en) | Fine pattern formation method and semiconductor device or liquid crystal device manufacturing method employing this method | |
| JP2003258090A (ja) | 半導体装置の製造方法 | |
| US6465346B2 (en) | Conducting line of semiconductor device and manufacturing method thereof using aluminum oxide layer as hard mask | |
| US20060160356A1 (en) | Method for fabricating self-aligned contact hole | |
| CN114334619A (zh) | 半导体结构的形成方法 | |
| JPH11162982A (ja) | 半導体装置の製造方法 | |
| JPH10247652A (ja) | 半導体装置の配線形成方法及び配線構造 | |
| JP4095588B2 (ja) | 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法 | |
| JP2917940B2 (ja) | 半導体装置の製造方法 | |
| JPH04259241A (ja) | 半導体装置の製造方法 | |
| KR100367695B1 (ko) | 반도체소자의비아콘택형성방법 | |
| US7585774B2 (en) | Method for fabricating metal line of semiconductor device | |
| KR20050067500A (ko) | 하드마스크를 이용한 반도체 소자의 패턴 형성방법 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| KR0155801B1 (ko) | 반도체 장치 다층배선 형성방법 | |
| JPH08203999A (ja) | 半導体装置の製造方法 | |
| JP2000232107A (ja) | 半導体装置のパターン形成方法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| JPH07221110A (ja) | 半導体装置の配線構造とその製造方法 | |
| KR100575871B1 (ko) | 반도체소자의 금속배선콘택 형성방법 | |
| JP3216207B2 (ja) | エッチバック方法 | |
| KR100265835B1 (ko) | 반도체소자의금속배선형성방법 |