CN113391520A - 光刻胶的涂布方法及其光刻方法 - Google Patents

光刻胶的涂布方法及其光刻方法 Download PDF

Info

Publication number
CN113391520A
CN113391520A CN202110526801.1A CN202110526801A CN113391520A CN 113391520 A CN113391520 A CN 113391520A CN 202110526801 A CN202110526801 A CN 202110526801A CN 113391520 A CN113391520 A CN 113391520A
Authority
CN
China
Prior art keywords
coating
reflection layer
photoresist
silicon wafer
exposure pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110526801.1A
Other languages
English (en)
Inventor
成智国
官锡俊
郭晓波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202110526801.1A priority Critical patent/CN113391520A/zh
Publication of CN113391520A publication Critical patent/CN113391520A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/161—Coating processes; Apparatus therefor using a previously coated surface, e.g. by stamping or by transfer lamination
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明公开了一种光刻胶的涂布方法，包括：步骤S1，在硅晶圆表面涂布一层抗反射层；步骤S2，将所述抗反射层烘烤成型；步骤S3，在所述抗反射层上涂布标准曝光厚度的光刻胶，并烘烤成型；所述硅晶圆表面带有不平整衬底，所述抗反射层的厚度略大于所述不平整衬底中凸起的高度；所述抗反射层能够溶于显影液。

Description

光刻胶的涂布方法及其光刻方法
技术领域
本发明涉及一种半导体集成电路的制造方法，特别是涉及一种光刻胶的涂布方法及其光刻方法。
背景技术
在半导体器件的制造中，随着光刻工艺制程的发展，对光刻线宽的要求也越来越细小，对应所需要的光刻胶厚度也越来越薄，进而对光刻胶成膜的均匀性及后续的晶圆面内图形关键尺寸均匀性(CDU)的要求也越来越高。
在光刻工艺中，光刻胶是通过旋涂方式涂布在晶圆衬底上。而晶圆在进行一道道薄膜沉积、蚀刻、清洗等工序后，来到光刻站点的晶圆衬底表面往往具有高低不平整形貌。而旋涂的光刻胶在遇到这些高低不平的区域时，仅仅通过旋转离心作用难以使得光刻胶顺利漫过并平整覆盖衬底表面凸起的薄膜区域，尤其是所需的光刻胶厚度与衬底凸起薄膜阻挡层厚度接近时，且若所需的曝光图形又刚好在凸起薄膜周围，那么离心作用较弱的晶圆中心区域光刻胶厚度往往要大于晶圆边缘。即使采用如CN112255885A多点涂布的方法也不能很好改善其均匀性。
为了解决这种衬底不平整硅晶圆问题的方法，一般容易想到的是采取加厚涂布的光刻胶或者二次旋涂光刻胶，以尽量控制晶圆面内光阻厚度的均匀性，进而达到后续曝光CDU的均匀性及离子注入区域器件的整体稳定性，但与对应所需要的光刻胶厚度越来越薄相矛盾。另外相应的后续光阻拔除中的蚀刻、清洗环节成本也会上升。
发明内容
本发明所要解决的技术问题是，在不增加光刻胶厚度的前提下，对衬底不平整硅晶圆进行光刻胶涂布时改善涂布均匀性。
本发明提供一种光刻胶的涂布方法包括：
步骤S1，在硅晶圆表面涂布一层抗反射层；
步骤S2，将所述抗反射层烘烤成型；
步骤S3，在所述抗反射层上涂布标准曝光厚度的光刻胶，并烘烤成型；
所述硅晶圆表面带有不平整衬底，所述抗反射层的厚度略大于所述不平整衬底中凸起的高度；
所述抗反射层能够溶于显影液；
优选地，所述步骤S2中，还包括步骤S21，用椭偏仪量测所述硅晶圆表面内所述抗反射层的整体厚度分布值，量测点为多个；还包括步骤S22，将所述厚度分布值反馈给显影机内热板传感器，所述显影机根据所述厚度分布值，调整所述硅晶圆表面内不同区域的烘烤温度。
优选地，所述步骤S21中，多个所述量测点在所述硅晶圆表面均匀分布。所述步骤S22中，所述显影机内热板传感器在所述硅晶圆表面均匀分布。
优选地，所述不平整衬底中凸起的高度大致为1300埃。所述抗反射层为有机抗反射层。
本发明还提供一种光刻方法，包括：在前述步骤S1至S3的基础上，还包括如下步骤，
步骤S4，涂布标准厚度的顶部抗反射层，烘烤成型；
步骤S5，曝光显影形成所需曝光图形；
步骤S6，正对所述曝光图形方向进行离子注入，形成所需的半导体掺杂。
优选地，所述步骤S5中还包括步骤51，量测所述曝光图形尺寸，量测整个所述硅晶圆表面内所有所述曝光图形尺寸的均匀性。
优选地，所述步骤S5中还包括步骤51，量测所述曝光图形尺寸，量测所述曝光图形位置在所述硅晶圆表面不平整薄膜的凸起位置周围的所述曝光图形尺寸的均匀性。
本发明与现有技术相比，可以明显改善整个晶圆面内曝光单元图形关键尺寸的均匀性，有利于离子掺杂注入的均匀分布，从而提高半导体器件可靠性或者产品的良率。
另外本发明操作简单，易于实现，用于底部填平的抗反射层不仅能够起到改善曝光图形形貌的作用，后续也可以较容易的用显影液去除，不需要增加蚀刻、清洗等环节成本，极大地节约了工艺改善成本。
附图说明
图1为现有技术光刻过程中光刻胶的涂布及其光刻方法示意图。
图2为具体实施方案光刻过程中光刻胶的涂布及其光刻方法示意图。
图3为具体实施方案光刻过程中光刻胶的涂布及其光刻方法流程图。
图4为实施例1的椭偏仪量测示意图。
图5为实施例1的椭偏仪量测选点示意图。
图6为实施例1的显影机内热板传感器分布示意图
具体实施方式
现有技术光刻过程中光刻胶的涂布见图1。在带有不平整衬底的硅晶圆表面直接旋涂一层标准曝光厚度的光刻胶，烘烤成型；在晶圆中心的光刻胶厚度比边缘要厚，然后旋涂标准厚度的顶部抗反射层(TARC)，烘烤成型；随后进行曝光显影形成所需要的图形，量测整个晶圆面内所有曝光图形关键尺寸的均匀性；最后进行正对曝光图形方向的离子注入，形成所需要的半导体掺杂。
本发明针对上述光刻过程中光刻胶的涂布方法改进的具体实施方式如下，但需要说明的是本发明并不局限于上述光刻过程。并且在以下详细描述中，阐述了许多特定细节以提供对本发明的更透彻理解。然而，对于本领域技术人员显而易见的是，本发明的实践可不必局限于这些具体细节。另一方面为避免模糊本发明，下面实施例仅对区别于上述光刻过程中光刻胶的涂布方法的内容进行详细说明。
实施例1
本实施例涉及光刻胶涂布方法，如图2、图3所示，首先在带有不平整衬底的硅晶圆表面旋涂一层能够溶于显影液的抗反射层(Wet-developable BARC)，如步骤S1，然后烘烤成型，如步骤S2。
本实施例中的不平整衬底例如可以是前层沉积薄膜导致的凸起，高度约为1300埃，但不限于此。涂布的抗反射层厚度略大于凸起高度。抗反射层为有机抗反射层，是一种基于聚酰胺酸的DBARC，烘烤时一部分聚酰胺酸可发生亚胺化反应，该DBARC在显影液中的溶解速度与烘烤温度强相关。抗反射层具有良好的流动性，在烘烤成型后不与后续涂布光刻胶中的溶剂发生化学反应。为了进一步提高抗反射层的均匀度，如图4、图5所示，用椭偏仪选点量测晶圆面内该抗反射层的整体厚度分布值N1～N49，量测点均匀分布晶圆表面，如步骤S21；
接着将得到的厚度分布值反馈给显影机内热板传感器(sensor)，针对该厚度分布分别对应调整晶圆面内不同区域的烘烤温度，直至厚度分布均匀性满足规格要求，如步骤S22；其中显影机内热板传感器多层均匀分布晶圆表面，如图5所示。
其次再进行旋涂标准曝光厚度的光刻胶，厚度为N50，约为1800埃，烘烤成型，如步骤S3；
随后进行后续工艺，但不限于图3中的S4至S6。
本实施例通过先涂布一层流动性较好并且可以被显影去除的底部抗反射层，通过椭偏仪量测膜厚分布与相对应调整不同区域内的热板温度方法，使得晶圆表面被反射层平整覆盖，然后再进行后续标准流程步骤，能够极大改善晶圆面内CDU的均匀性及离子注入区域器件的性能。本实施例操作简单，易于实现，另外用于底部填平的抗反射层也不仅能够起到改善曝光图形形貌的作用，后续也可以较容易的用显影液去除，极大地节约了工艺改善成本。
实施例2
本实施例涉及半导体集成电路制造中的光刻方法，如图3所示。
步骤S1至S3如实施例1所述，此处不再赘述。
步骤S3后，接着旋涂标准厚度的顶部抗反射层(TARC)，厚度为N51，约为430埃，烘烤成型，如步骤S4；
随后进行曝光显影形成所需要的图形，如步骤S5，该步骤中还可以量测整个晶圆面内所有曝光图形关键尺寸的均匀性，也可以仅量测曝光图形位置在晶圆表面不平整薄膜的凸起位置周围的曝光图形关键尺寸的均匀性，如步骤S51；
最后再进行正对曝光图形方向的离子注入，形成所需要的半导体掺杂，如步骤S6。
通过使用该方法，可以明显改善整个晶圆面内曝光图形关键尺寸的均匀性，有利于离子掺杂注入的均匀分布，从而提高半导体器件可靠性或者产品的良率。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (9)

1.一种光刻胶的涂布方法，其特征在于，包括：
步骤S1，在硅晶圆表面涂布一层抗反射层；
步骤S2，将所述抗反射层烘烤成型；
步骤S3，在所述抗反射层上涂布标准曝光厚度的光刻胶，并烘烤成型；
所述硅晶圆表面带有不平整衬底，所述抗反射层的厚度略大于所述不平整衬底中凸起的高度；
所述抗反射层能够溶于显影液。
2.如权利要求1所述的光刻胶的涂布方法，其特征在于：
所述步骤S2中，还包括步骤S21，用椭偏仪量测所述硅晶圆表面内所述抗反射层的整体厚度分布值，量测点为多个；
还包括步骤S22，将所述厚度分布值反馈给显影机内热板传感器，所述显影机根据所述厚度分布值，调整所述硅晶圆表面内不同区域的烘烤温度。
3.如权利要求2所述的光刻胶的涂布方法，其特征在于：
所述步骤S21中，多个所述量测点在所述硅晶圆表面均匀分布。
4.如权利要求2所述的光刻胶的涂布方法，其特征在于：
所述步骤S22中，所述显影机内热板传感器在所述硅晶圆表面均匀分布。
5.如权利要求1所述的光刻胶的涂布方法，其特征在于：
所述不平整衬底中凸起的高度大致为1300埃。
6.如权利要求1所述的光刻胶的涂布方法，其特征在于：
所述抗反射层为有机抗反射层。
7.一种光刻方法，其特征在于，包括：
如前述任一权利要求所述的步骤S1至S3，
还包括如下步骤，
步骤S4，涂布标准厚度的顶部抗反射层，烘烤成型；
步骤S5，曝光显影形成所需曝光图形；
步骤S6，正对所述曝光图形方向进行离子注入，形成所需的半导体掺杂。
8.如权利要求7所述的光刻方法，其特征在于：
所述步骤S5中还包括步骤51，量测所述曝光图形尺寸，量测整个所述硅晶圆表面内所有所述曝光图形尺寸的均匀性。
9.如权利要求7所述的光刻方法，其特征在于：
所述步骤S5中还包括步骤51，量测所述曝光图形尺寸，量测所述曝光图形位置在所述硅晶圆表面不平整薄膜的凸起位置周围的所述曝光图形尺寸的均匀性。
CN202110526801.1A 2021-05-14 2021-05-14 光刻胶的涂布方法及其光刻方法 Pending CN113391520A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110526801.1A CN113391520A (zh) 2021-05-14 2021-05-14 光刻胶的涂布方法及其光刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110526801.1A CN113391520A (zh) 2021-05-14 2021-05-14 光刻胶的涂布方法及其光刻方法

Publications (1)

Publication Number Publication Date
CN113391520A true CN113391520A (zh) 2021-09-14

Family

ID=77616998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110526801.1A Pending CN113391520A (zh) 2021-05-14 2021-05-14 光刻胶的涂布方法及其光刻方法

Country Status (1)

Country Link
CN (1) CN113391520A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008023693A1 (fr) * 2006-08-24 2008-02-28 Tokyo Electron Limited Machine de développement de revêtement, dispositif de formation de motif de réserve, procédé de développement de revêtement, procédé de formation de motif de réserve, et support de stockage
KR20080022879A (ko) * 2006-09-08 2008-03-12 동부일렉트로닉스 주식회사 트렌치 레이어 포토 공정
CN103094072A (zh) * 2011-11-01 2013-05-08 无锡华润上华科技有限公司 改善晶圆上栅极光刻关键尺寸均匀性的方法
CN107845589A (zh) * 2017-10-27 2018-03-27 德淮半导体有限公司 加热基座以及半导体加工设备
CN110361940A (zh) * 2019-08-22 2019-10-22 上海华力集成电路制造有限公司 在线优化涂胶显影机热板温度的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008023693A1 (fr) * 2006-08-24 2008-02-28 Tokyo Electron Limited Machine de développement de revêtement, dispositif de formation de motif de réserve, procédé de développement de revêtement, procédé de formation de motif de réserve, et support de stockage
KR20080022879A (ko) * 2006-09-08 2008-03-12 동부일렉트로닉스 주식회사 트렌치 레이어 포토 공정
CN103094072A (zh) * 2011-11-01 2013-05-08 无锡华润上华科技有限公司 改善晶圆上栅极光刻关键尺寸均匀性的方法
CN107845589A (zh) * 2017-10-27 2018-03-27 德淮半导体有限公司 加热基座以及半导体加工设备
CN110361940A (zh) * 2019-08-22 2019-10-22 上海华力集成电路制造有限公司 在线优化涂胶显影机热板温度的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
国家知识产权局专利局专利审查协作江苏中心主编: "《热点专利技术分析与运用》", vol. 1, 知识产权出版社, pages: 190 *

Similar Documents

Publication Publication Date Title
US20190267234A1 (en) Patterning material film stack with metal-containing top coat for enhanced sensitivity in extreme ultraviolet (euv) lithography
JP2008512003A (ja) 半導体プロセスにおける、ウエハ上に形成された構造物の限界寸法の制御
US8007979B2 (en) Acrylic polymer-containing gap fill material forming composition for lithography
US8530357B2 (en) Method for manufacturing semiconductor device and apparatus for manufacturing semiconductor device
US20170205712A1 (en) Development apparatus and method for developing photoresist layer on wafer using the same
US6426174B1 (en) Method for manufacture semiconductor devices
US6576385B2 (en) Method of varying stepper exposure dose to compensate for across-wafer variations in photoresist thickness
CN113391520A (zh) 光刻胶的涂布方法及其光刻方法
JPH07211630A (ja) パターン形成方法及びその装置
JP2616091B2 (ja) 半導体装置の製造方法
US6440622B1 (en) Method for controlling and monitoring light source intensity
US7822574B2 (en) Substrate measuring method, computer-readable recording medium recording program thereon, and substrate processing system
Fan et al. Double coating process using the single photoresist and the thickness prediction
JP4392974B2 (ja) 半導体装置の製造方法
US20070054205A1 (en) Process for forming anti-reflection coating and method for improving accuracy of overlay measurement and alignment
KR100827472B1 (ko) 반도체 포토리소그래피 공정의 오버레이 마크 및 형성 방법
Brown et al. Evolution, challenges and attributes of near micron sized TaN resistors for mixed signal IC applications from a lithography perspective
US20090179307A1 (en) Integrated circuit system employing feed-forward control
TW200535991A (en) Composite layer method for minimizing ped effect
CN104733290A (zh) 底部抗反射涂层的涂覆方法
US11626293B2 (en) Method of manufacturing a semiconductor device
US6417912B1 (en) Method and apparatus for controlling optical-parameters in a stepper
US20220254626A1 (en) Semiconductor structure and manufacturing method thereof
US6709797B1 (en) Method and apparatus for controlling focus based on a thickness of a layer of photoresist
JP2586383B2 (ja) 反射および干渉防止樹脂膜の形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination