CN107134431A - 改善光阻不均的薄膜晶体管电路结构及方法 - Google Patents
改善光阻不均的薄膜晶体管电路结构及方法 Download PDFInfo
- Publication number
- CN107134431A CN107134431A CN201610104052.2A CN201610104052A CN107134431A CN 107134431 A CN107134431 A CN 107134431A CN 201610104052 A CN201610104052 A CN 201610104052A CN 107134431 A CN107134431 A CN 107134431A
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresistance
- insulating barrier
- passivation layer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000010409 thin film Substances 0.000 title claims abstract description 32
- 238000002161 passivation Methods 0.000 claims abstract description 63
- 230000004888 barrier function Effects 0.000 claims abstract description 51
- 239000010410 layer Substances 0.000 claims description 124
- 239000000758 substrate Substances 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 239000012044 organic layer Substances 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 239000011521 glass Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 4
- 238000000576 coating method Methods 0.000 abstract description 13
- 239000011248 coating agent Substances 0.000 abstract description 12
- 238000012545 processing Methods 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 8
- 238000004528 spin coating Methods 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明是关于一种改善光阻不均的薄膜晶体管电路结构及方法,其于覆盖有第一电路线的绝缘层的一表面制作为具有平坦的特征,使绝缘层的表面不会受第一电路线的结构影响而不平坦;又于堆栈于绝缘层上并覆盖有第二电路线的钝化层的一表面制作为具有平坦的特征,使钝化层的表面不会受第二电路线的结构影响而不平坦;钝化层的平坦层可供有机光阻在旋转涂布的制程中,均匀地扩散而不会受结构影响而产生光阻不均现象。
Description
技术领域
本发明是关于一种薄膜晶体管电路结构及方法,尤指一种在光阻不均的问题上有显著改善功效的薄膜晶体管电路结构及方法。
背景技术
旋转涂布法(Spin Coating)是集成电路及薄膜液晶显示器制程所普遍使用的方法,其利用快速旋转产生离心力的方式将涂液抛出而向基板的外围方向扩散,可以制作高均匀性的微米级薄膜。影响旋转涂布质量的因素相当多,例如涂液的流变性及表面张力,以及操作时的加速度、最终定速、气流排放模式等影响离心力、挥发速率、干燥速率等参数。而基板上已存在的结构,也会对旋转涂布的质量产生关键性的影响。
以制作液晶显示器的薄膜晶体管电路结构而言,玻璃基板上于设置主动式薄膜晶体管电路后,为了使画素开口率提升,会使用有机光阻铺设在钝化层及画素电极间,藉此降低寄生电容,或是为了做出反射式的凸块会将钝化层上方的有机光阻加以图形化。但由于有机光阻是一种黏滞性高的液体,因此在旋转涂布的过程中,玻璃基板表面上既有的不平坦结构会对旋转涂布的效果造成严重影响,例如交错布置的电路线会形成有机光阻行进的阻碍物;也就是说,在玻璃基板快速转动的同时,有机光阻会因为结构表面的不平坦而在各个方向上受到不同程度的阻挡,使有机光阻扩散的结果不均匀,严重降低旋转涂布后所形成有机层的结构质量,为光阻不均(resist mura)。
针对上述问题,一种解决方式为使用狭缝式涂布(Slit Coating)设备。狭缝式涂布制程技术为精密涂布领域的重要技术之一,是广泛应用于电子、生医、包装、影像相关薄膜产品的制造,其优点为涂液可完成密封、可预先设定涂膜厚度,以及涂膜均匀度高。然而其成本也较为昂贵,需要使用到特殊的机台,因此若能发展其它技术来克服有机光阻涂布不均匀的问题,则可实现兼顾成本与效果的技术突破目的。
发明内容
本发明的主要目的,在于提供一种改善光阻不均的薄膜晶体管电路结构及方法,其于制作薄膜晶体管时,对覆盖于电路结构上的层面进行平坦化处理,以消除因覆盖有电路结构而导致层面有反应出电路结构本身厚度的不均匀问题,进而排除后续涂布有机光阻时,有机光阻因为不均匀结构而产生的光阻不均问题。
本发明的另一目的,在于提供一种改善光阻不均的薄膜晶体管电路结构及方法,其使薄膜晶体管的绝缘层或钝化层得呈现具有至少一平坦层的结构特征。
因此,本发明揭示了一种改善光阻不均的薄膜晶体管电路结构及方法,其用于具有复数个第一电路线的一基板,并于操作方法包含步骤:设置一绝缘层于该基板上,并覆盖该些第一电路线;设置图案化的一第一光阻层于该绝缘层上,且该第一光阻层的图案与该些第一电路线平行;移除部分的该绝缘层以及该第一光阻层,形成一第一平坦层;设置复数个第二电路线于该绝缘层之上,该些第一电路线以及该些第二电路线于空间的垂直方向上交错排列;设置一钝化层于该些第二电路线之上;设置图案化的一第二光阻层于该钝化层上,且该第二光阻层的图案与该些第二电路线平行;以及移除部分的该钝化层以及该第二光阻层,形成一第二平坦层。
据上述步骤,本发明所揭示的改善光阻不均的薄膜晶体管电路结构包含:一基板;复数个第一电路线,设置于该基板之上;一绝缘层,设置于该基板之上,并覆盖该些第一电路线;一第二电路线,设置于该绝缘层之上;以及一钝化层,设置于该绝缘层之上,并覆盖该些第二电路线;其中,该绝缘层包含一第一平坦层,该钝化层包含一第二平坦层。
附图说明
图1A:其为本发明一较佳实施例的薄膜晶体管的部分结构示意图,用以表示基板及第一电路线;
图1B:其为本发明一较佳实施例的薄膜晶体管的部分结构分解示意图,用以表示绝缘层、第二电路线、钝化层以及有机层;
图2A~2D:其为本发明一较佳实施例于制备薄膜晶体管的部分流程示意图,用以表示第一平坦层的形成;
图3A~3E:其为本发明一较佳实施例于制备薄膜晶体管的另一部分流程示意图,用以表示第二平坦层的形成;
图4:其为本发明一较佳实施例的薄膜晶体管的部分结构示意图,用以表示于第一电路线以及第二电路线于交错方向的位置,绝缘层以及钝化层不作移除;以及
图5:其为本发明一较佳实施例的薄膜晶体管的部分结构示意图,用以表示钝化层于电路线重迭处有些微凸起,而其它非电路线重迭处则为第二平坦层。
【图号对照说明】
1 基板
21 第一电路线
22 第二电路线
3 绝缘层
30 第一平坦层
4 钝化层
40 第二平坦层
41 电路线重迭处
5 有机层
61 第一光阻层
62 第二光阻层
具体实施方式
为了使本发明的结构特征及所达成的功效有更进一步的了解与认识,特用较佳的实施例及配合详细的说明,说明如下:
首先请参考图1A,其为薄膜晶体管的部分结构;如图所示,其以基板1为承载基底,并于基板1上设置有第一电路线21。在应用于液晶显示器的薄膜晶体管为例,基于薄膜晶体管液晶显示器为两片玻璃单元组成,且一侧玻璃单元上有主动式薄膜晶体管电路,一侧上有R/G/B色阻及共同电极,故在此应用形式下,基板1为玻璃基板,而第一电路线21则为主动式薄膜晶体管电路的闸极线(gate line),用于控制晶体管的通路/断路。
再请参考图1B,其进一步呈现为本发明一较佳实施例的薄膜晶体管电路的部分结构分解示意图,用以表示设置于图1A的结构的上方的绝缘层3、第二电路线22、钝化层4以及因制程所需而进一步设置的有机层5。第二电路线22为数据线(data line),用于传达控制液晶旋转量,其与图1A中所示的第一电路线21透过绝缘层3隔离而让两者的信号互不干扰,且第一电路线21以及第二电路线22虽并非设置于同一平面,但于空间的垂直方向上交错排列。第二电路线22则是被钝化层4所覆盖,而钝化层4之上则设置有机层5,以接续制作画素电极。
为了使画素开口率提升,有机层5用于铺设在钝化层4及画素电极间,以降低寄生电容;又或为了做出反射式的凸块(bump)而会将钝化层4上方的有机层5加以图形化。然而由于有机层5是由有机光阻所构成,其为黏滞性高的液体,因此当有机光阻经使用喷嘴(nozzle)涂布在钝化层4的一中心点后,接续使用旋转的方式将有机光阻扩张遍布至钝化层4整体表面时,钝化层4本身的平坦性就对于旋涂效果的优劣至关重要。在本发明一较佳实施例中,如图1B所示,将绝缘层3于相邻于钝化层4的表面制作为一第一平坦层30,并使钝化层4于相邻于有机层5的表面制作为一第二平坦层40。钝化层4的第二平坦层40可使有机层5在利用旋涂技术形成时,不会因为存在表面不均匀结构而连带性地导致有机光阻有分布不均的问题。
请参考图2A~2D,其为制备薄膜晶体管的部分流程示意图,用以表示第一平坦层30的形成;其在过程中包含步骤为:
步骤S1:设置绝缘层3于基板1上,并覆盖第一电路线21;
步骤S2:设置图案化的第一光阻层61于该绝缘层3上,且第一光阻层61的图案与第一电路线21平行,且第一光阻层61的图案与第一电路线21于空间的垂直方向上不相互重迭;以及
步骤S3:移除部分的绝缘层3以及该第一光阻层61,使绝缘层3形成一第一平坦层30。
本发明考虑到第一电路线21本身在空间上占有一定的体积,会使得绝缘层3在设置(例如透过沉积)于基板1上并覆盖第一电路线21时,绝缘层3的上方表面会反应出第一电路线21的厚度特征,因此本发明在此实施例于形成绝缘层3之后,进一步透过光阻而将部分的绝缘层3移除,使绝缘层3的上方表面形成第一平坦层30而维持平坦。另外,绝缘层3的厚度大于第一电路线21的厚度,以确保绝缘层3在被部分移除后仍能维持完整覆盖第一电路线21。
接着请参考图3A~3E,其为制备薄膜晶体管的另一部分流程示意图,用以表示第二平坦层40的形成;其在过程中包含步骤为:
步骤S4:设置复数个第二电路线22于绝缘层3之上,第一电路线21以及第二电路线22于空间的垂直方向上交错排列;
步骤S5:设置一钝化层4于第二电路线22之上;
步骤S6:设置图案化的一第二光阻层62于该钝化层4上,且第二光阻层62的图案与第二电路线22平行,且第二光阻层62的图案与第二电路线22于空间的垂直方向上不相互重迭;以及
步骤S7:移除部分的钝化层4以及第二光阻层62,使钝化层4形成一第二平坦层40。
本发明在此制程阶段考虑到第二电路线22本身在空间上也如同第一电路线21,亦占有一定的体积,会使得钝化层4在设置(例如透过沉积)于绝缘层3上并覆盖第二电路线22时,钝化层4的上方表面会反应出第二电路线22的厚度特征,因此本发明在此实施例于形成钝化层4之后,进一步透过光阻而将部分的钝化层4移除,使钝化层4的上方表面形成第二平坦层40而维持平坦。另外,钝化层4的厚度大于第二电路线22的厚度,以确保钝化层4在被部分移除后仍能维持完整覆盖第二电路线22。
在具有第二平坦层40的钝化层4形成后,就可于钝化层4之上设置有机层5,此有机层5不会因为钝化层4与有机层5相邻的一面存在表面不均匀结构而连带性地导致有机层5有不均匀的问题。进一步而言,有机层5是否得以在旋涂制程中确保均匀性,其关键在于钝化层4是否具有第二平坦层40,因此除了如前述实施例依序制作具有第一平坦层30的绝缘层3以及具有第二平坦层40的钝化层4之外,在另一实施例中,也可在设置绝缘层3之后,接续设置第二电路线22于绝缘层3之上,而不另对绝缘层3作平坦化处理。换言之,在此另一实施例中,将第一电路线21以及第二电路线22占有空间导致结构不均的问题迭加至形成钝化层4之后再行处理,意即仅对钝化层4与有机层5相邻的表面作平坦化处理。惟基于第一电路线21以及第二电路线22在垂直方向上交错排列,故若第一电路线21以及第二电路线22的厚度有差异时,需要对钝化层4的不同位置作不同程度的平坦化处理。
请参考图4,其为本发明一较佳实施例的薄膜晶体管的部分结构示意图,用以表示于第一电路线21以及第二电路线22基于空间的垂直方向上交错排列而为空间上重迭的位置,绝缘层3以及钝化层4不作移除,但仍能维持钝化层4上方有机层5的平坦特征。请参考图5,即便是绝缘层3以及钝化层4于第一电路线21以及第二电路线22于空间的垂直方向上重迭的位置不作移除,使得钝化层4于此些电路线重迭处41有些微凸起,这也不会致使有机光阻在经旋转涂布制程而形成有机层5过程中,有机光阻会因不均匀结构阻挡而导致不均匀的问题。此时是出自于电路线重迭处41是受下方的第一电路线21以及第二电路线22交错而形成,因此电路线重迭处41在钝化层4上方表面的特征是呈现均匀且阵列化排列的小凸块,这使旋涂的有机光阻在扩张遍布至钝化层4整体表面时,基于这些电路线重迭处41之间仍然是维持连贯的平坦路径,因此有机光阻仍然得以沿着这些平坦路径所构成的第二平坦层40而为均匀扩散,实现改善光阻不均问题的目的。换言之,本发明所指的平坦层,针对有机光阻在旋涂制程下的流动性而言,是反应出平坦的特性,让有机光阻可均匀扩散而不受阻滞,并非指绝缘层或钝化层在表面上具有狭义的完全平坦结构。
综上所述,本发明详细揭示了一种改善光阻不均的薄膜晶体管电路结构及方法,其为了改善有机光阻旋转涂布在电路图案上时,会因为电路图案本身结构的高度落差而使得有机光阻无法顺利扩散而造成的涂层不均问题,因此提出一种电路结构及方法,以透过蚀刻或是其它半导体制程技术的将部分的绝缘层或钝化层移除,使有机光阻所接触的表面具有平坦的特征,从而供有机光阻均匀的扩散而不会产生光阻不均的问题。总结而言,本发明确实为一种具有实用价值的改善光阻不均的薄膜晶体管电路结构及方法。
上文仅为本发明的较佳实施例而已,并非用来限定本发明实施的范围,凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰,均应包括于本发明的权利要求范围内。
Claims (10)
1.一种改善光阻不均的方法,其用于具有复数个第一电路线的一基板,其包含步骤:
设置一绝缘层于该基板上,并覆盖该些第一电路线;
设置图案化的一第一光阻层于该绝缘层上,且该第一光阻层的图案与该些第一电路线平行;
移除部分的该绝缘层以及该第一光阻层,形成一第一平坦层;
设置复数个第二电路线于该绝缘层之上,该些第一电路线以及该些第二电路线于空间的垂直方向上交错排列;
设置一钝化层于该些第二电路线之上;
设置图案化的一第二光阻层于该钝化层上,且该第二光阻层的图案与该些第二电路线平行;以及
移除部分的该钝化层以及该第二光阻层,形成一第二平坦层。
2.如权利要求1所述的改善光阻不均的方法,其中该些第一电路线为闸极线。
3.如权利要求1所述的改善光阻不均的方法,其中该基板为玻璃基板。
4.如权利要求1所述的改善光阻不均的方法,其中该些第二电路线为数据线。
5.如权利要求1所述的改善光阻不均的方法,其中该第一光阻层的图案与该些第一电路线于空间的垂直方向上不相互重迭,以及该第二光阻层的图案与该些第二电路线于空间的垂直方向上不相互重迭。
6.一种改善光阻不均的薄膜晶体管电路结构,其包含:
一基板;
复数个第一电路线,设置于该基板之上;
一绝缘层,设置于该基板之上,并覆盖该些第一电路线;
一第二电路线,设置于该绝缘层之上;以及
一钝化层,设置于该绝缘层之上,并覆盖该些第二电路线;
其中,该绝缘层包含一第一平坦层,该钝化层包含一第二平坦层。
7.如权利要求6所述的改善光阻不均的薄膜晶体管电路结构,其中该钝化层的该第二平坦层用于设置一有机层。
8.一种改善光阻不均的方法,其用于具有复数个第一电路线的一基板,其包含步骤:
设置一绝缘层于该基板上,并覆盖该些第一电路线;
设置复数个第二电路线于该绝缘层之上;
设置一钝化层于该些第二电路线之上;
设置图案化的一第二光阻层于该钝化层上,且该第二光阻层的图案与该些第二电路线平行;以及
移除部分的该钝化层以及该第二光阻层,使该钝化层形成一第二平坦层。
9.一种改善光阻不均的薄膜晶体管电路结构,其包含:
一基板;
复数个第一电路线,设置于该基板之上;
一绝缘层,设置于该基板之上,并覆盖该些第一电路线;
一第二电路线,设置于该绝缘层之上;以及
一钝化层,设置于该绝缘层之上,并覆盖该些第二电路线;
其中,该钝化层包含一第二平坦层。
10.如权利要求9所述的改善光阻不均的薄膜晶体管电路结构,其中该钝化层的该第二平坦层用于设置一有机层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610104052.2A CN107134431A (zh) | 2016-02-25 | 2016-02-25 | 改善光阻不均的薄膜晶体管电路结构及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610104052.2A CN107134431A (zh) | 2016-02-25 | 2016-02-25 | 改善光阻不均的薄膜晶体管电路结构及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107134431A true CN107134431A (zh) | 2017-09-05 |
Family
ID=59721169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610104052.2A Pending CN107134431A (zh) | 2016-02-25 | 2016-02-25 | 改善光阻不均的薄膜晶体管电路结构及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107134431A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114609868A (zh) * | 2022-05-12 | 2022-06-10 | 合肥晶合集成电路股份有限公司 | 一种光阻缺陷的验证方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040069914A (ko) * | 2003-01-30 | 2004-08-06 | 아남반도체 주식회사 | 화학 기계적 연마 이후 평탄화를 균일하게 유지하는반도체 및 그 제조방법 |
CN101847641A (zh) * | 2009-03-27 | 2010-09-29 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和宽视角液晶显示器 |
CN102280381A (zh) * | 2011-06-27 | 2011-12-14 | 福州华映视讯有限公司 | 平坦化绝缘层的方法及制作具有平坦化绝缘层的数组基板的方法 |
-
2016
- 2016-02-25 CN CN201610104052.2A patent/CN107134431A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040069914A (ko) * | 2003-01-30 | 2004-08-06 | 아남반도체 주식회사 | 화학 기계적 연마 이후 평탄화를 균일하게 유지하는반도체 및 그 제조방법 |
CN101847641A (zh) * | 2009-03-27 | 2010-09-29 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和宽视角液晶显示器 |
CN102280381A (zh) * | 2011-06-27 | 2011-12-14 | 福州华映视讯有限公司 | 平坦化绝缘层的方法及制作具有平坦化绝缘层的数组基板的方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114609868A (zh) * | 2022-05-12 | 2022-06-10 | 合肥晶合集成电路股份有限公司 | 一种光阻缺陷的验证方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104656315B (zh) | 液晶显示基板及其制备方法 | |
CN107424520A (zh) | 基板及其制备方法、显示面板、显示装置 | |
CN103779360B (zh) | 显示基板及其制作方法、显示装置 | |
CN103529575B (zh) | 液晶显示装置 | |
CN104460147B (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
CN105116642B (zh) | 阵列基板及其制作方法、显示装置 | |
US20120326950A1 (en) | Display panels | |
KR20120088220A (ko) | 표시 패널 및 이의 제조 방법 | |
CN104216182B (zh) | 阵列基板及其制造方法和显示面板 | |
WO2020082540A1 (zh) | 柔性oled面板及其制作方法 | |
CN104007574B (zh) | 一种阵列基板、显示装置及其制造方法 | |
CN102651371A (zh) | 阵列基板及其制作方法和显示装置 | |
CN107527894A (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN104460116B (zh) | 一种液晶显示面板、其制作方法及显示装置 | |
CN105093759A (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
CN111768706A (zh) | 一种显示面板、其制备方法及显示装置 | |
CN106876330A (zh) | 一种阵列基板及其制备方法、显示面板及显示装置 | |
CN102981333B (zh) | 阵列基板及其制造方法和显示装置 | |
CN106959561A (zh) | 一种显示基板及其制备方法、显示面板 | |
CN106896587A (zh) | 液晶显示设备及其制造方法 | |
CN105932025A (zh) | 一种阵列基板及其制作方法、显示面板和显示装置 | |
CN103000693A (zh) | 薄膜晶体管、显示器件及其制造方法、显示装置 | |
CN107068719A (zh) | 一种显示基板、其制作方法及显示装置 | |
CN107121859A (zh) | 阵列基板及其制造方法、显示面板 | |
CN103576358B (zh) | 低色偏的液晶面板及显示器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170905 |