JP2009253273A - 高集積半導体装置内の垂直型トランジスタの製造方法 - Google Patents

高集積半導体装置内の垂直型トランジスタの製造方法 Download PDF

Info

Publication number
JP2009253273A
JP2009253273A JP2008334529A JP2008334529A JP2009253273A JP 2009253273 A JP2009253273 A JP 2009253273A JP 2008334529 A JP2008334529 A JP 2008334529A JP 2008334529 A JP2008334529 A JP 2008334529A JP 2009253273 A JP2009253273 A JP 2009253273A
Authority
JP
Japan
Prior art keywords
forming
channel region
gate electrode
manufacturing
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008334529A
Other languages
English (en)
Inventor
Jin Soo Kim
辰壽 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2009253273A publication Critical patent/JP2009253273A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】半導体装置に含まれた垂直型トランジスタの製造時に円筒状シリコンパターンの下部の括れた部位により崩壊する現象、及び整列誤差によるゲート電極の食刻を防止することができる製造方法を提供する。
【解決手段】垂直型トランジスタの製造と関連した本発明に係る半導体記憶装置の製造方法は、半導体基板を食刻して柱状のチャンネル領域パターンを形成するステップと、前記チャンネル領域パターンの下部に埋込型ビットラインを形成するステップと、前記チャンネル領域パターンを囲むゲート電極パターンを形成するステップと、前記ゲート電極パターンを繋ぐワードラインを形成するステップと、前記チャンネル領域パターン及び前記ゲート電極パターン上に格納ノードを形成するステップとを含む。
【選択図】図3(f)

Description

本発明は、高集積半導体装置の製造方法に関し、特にデザインルールに従って半導体装置の集積度を向上させることができる垂直型トランジスタを製造する方法に関する。
一般に、半導体は電気伝導度による物質の分類中1つで導体と不導体の中間領域に属する物質であって、純粋な状態では不導体に似ているが、不純物の添加やその他の操作により電気伝導度が増加する性質を有する。このような半導体は、不純物を添加し導体を連結してトランジスタなどの半導体素子の生成に用いられ、半導体素子を用いて作られた多様な機能を有する装置を半導体装置という。このような半導体装置の代表的な例には半導体記憶装置を挙げることができる。
半導体記憶装置は、キャパシタ及びトランジスタで構成された単位セルを多数含んでおり、このうちキャパシタは、データを臨時格納するために用いられ、 トランジスタは環境に従い電気伝導度が変化する半導体の性質を利用して、制御信号(ワードライン)に対応してビットラインとキャパシタとの間にデータを伝達するために用いられる。トランジスタはゲート(gate)、ソース(source)及びドレーン(drain)の3つの領域で構成されており、ゲートに入力される制御信号に応じてソースとドレーンの間に電荷の移動が発生する。ソースとドレーンの間の電荷の移動は、チャンネル(channel)領域を介して行われ、まさにこのチャンネルが半導体の性質を利用したものである。
半導体基板に通常のトランジスタを製造する場合、半導体基板にゲートを形成し、ゲートの両側に不純物をドーピングしてソースとドレーンを形成してきた。この場合、ゲートの下のソースとドレーンの間がトランジスタのチャンネル領域になる。このような水平チャンネル領域を有するトランジスタは、一定の面積の半導体基板を占めており、複雑な半導体記憶装置の場合、内部に含まれた多数のトランジスタにより全体面積の縮小に困難さが発生する。
半導体記憶装置の全体面積を縮小すると、1つのウェハ当り生産可能な半導体記憶装置の数を増加させることができるので生産性が向上する。半導体記憶装置の全体面積を縮小するために多様な方法が提案されているが、このうち1つが、水平チャンネル領域を有していた従来の水平型トランジスタの代わりに、垂直チャンネル領域を有する垂直型トランジスタ(vertical transistor)を含む3Dトランジスタを用いることである。
図1(a)〜図1(d)は、一般的な半導体装置内の垂直型トランジスタのゲートパターンを製造する方法を説明する断面図である。
図1(a)に示されているように、半導体基板100をゲートパターンマスク110を基準に食刻して円筒状パターンを生成する。以後、湿食刻をさらに行ない、円筒状パターンの下端をさらに食刻して括れた形状(neck、「首」のような形状)を形成する。このように形成された円筒状パターンの上部は一側のソース/ドレーン領域120に用いられ、括れた形状のチャンネル領域に用いられる 円筒状パターンの下部130を形成する。以後、不純物をイオン注入して他側のソース/ドレーン領域に用いられるアクティブ領域140を形成する。以後、露出した半導体基板を酸化してゲート酸化膜150を形成する。
以後、図1(b)に示されているように、円筒状パターンの下部130を囲むようにゲート電極160を蒸着した後、アクティブ領域140及びアクティブ領域140の下部の半導体基板100まで食刻して埋込型ビットライン(buried bit line(BBL)) 145を形成する。このようなワードライン方向に隣接したゲートパターンを分離するための食刻工程後に、ゲート電極160、一側のソース/ドレーン領域120及びゲートパターンマスク110を含むゲートパターンの露出した表面に酸化膜172を蒸着する。
以後、図1(c)に示されているように、埋込型ビットライン145の間の酸化膜172上に第1絶縁膜170を埋め込み、第1絶縁膜170上にはダマシーン(Damascene)工程を介しゲート電極160を互いに繋ぐためのダマシーンワードライン180を形成する。次に、図1(d)に示されているように、ダマシーンワードライン180上には第2絶縁膜190を蒸着した後、一側のソース/ドレーン領域に用いられる円筒状パターンの上部120が露出するまで、化学的機械的研磨工程(Chemical Mechanical Polishing、CMP)を介し平坦化する。
図2(a)及び図2(b)は、図1(a)〜図1(d)に示された半導体装置の垂直型トランジスタを製造した場合に発生する問題点を説明するための写真図である。具体的に、図2(a)は製造された垂直型トランジスタを上から見下ろした平面図であり、図2(b)は製造された垂直型トランジスタの断面図である。
図2(a)に示されているように、埋込型ビットライン145の形成のための食刻のため、感光膜パターンでそれぞれの垂直型トランジスタを覆っている。しかし、垂直型トランジスタのゲート電極160の形成時の整列誤差などにより、感光膜パターンによって隠されなければならないゲート電極160の一部が露出して感光膜パターンの間の間隔に凹凸状を示している。もし、工程マージンが十分な場合、それぞれの垂直型トランジスタの一側のソース/ドレーン領域120やゲート電極160を含むトランジスタのパターンに大きな影響を及ぼさないこともある。しかし、デザインルールの減少で工程マージンが不十分なため、感光膜パターンを用いた食刻を行なう場合、図2(b)に示されているように、ゲート酸化膜130、ゲート電極160及び一側のソース/ドレーン領域120の形態が完全に残っていないこともある。この場合、垂直型トランジスタの正常な動作の保障が非常に困難である。
さらに、ゲート電極160の形成前に、半導体基板100を食刻してから円筒状パターンの下部をさらに食刻して括れた形状(neck)を形成すれば、円筒状パターンの下部が円筒状パターンの上部よりさらに細くなり、重量に耐えず崩壊してしまうこともある。垂直型トランジスタは、その特性上縦横比(aspect ratio)が非常に低く、デザインルールが小さくなるほど垂直型トランジスタの縦横比はさらに低くなる。
半導体装置の集積度は上昇し続けることを求められており、それに伴うデザインルールも減少している。その結果、半導体基板100を食刻して生成した円筒状パターンに基づいて製造される垂直型トランジスタの縦横比も低下しつつある。しかし、前述の方法で半導体装置内の垂直型トランジスタを製造する場合、埋込型ビットライン145の製造のため、幅は狭いものの深さは深く食刻する過程で整列誤差や食刻特性による限界が発生し、これにより垂直型トランジスタのパターンを食刻し過ぎてゲート酸化膜130、ゲート電極160及び一側のソース/ドレーン領域120の一部が消失する可能性が存在する。さらに、円筒状パターンの下部に括れた形状(neck)を生成するための食刻過程後、パターン等が崩壊してしまう現象の発生可能性も非常に高い。したがって、半導体装置の製造工程の歩留まりが悪化することがあり、これは生産性低下とともに製造費用の増加に繋がる。
本発明は、半導体装置に含まれた垂直型トランジスタの製造時に円筒状シリコンパターンの下部の括れた部位により崩壊する現象、及び整列誤差によるゲート電極の食刻を防止することができる製造方法を提供する。
本発明は、半導体基板を食刻して柱状のチャンネル領域パターンを形成するステップと、前記チャンネル領域パターンの下部に埋込型ビットラインを形成するステップと、前記チャンネル領域パターンを囲むゲート電極パターンを形成するステップと、前記ゲート電極パターンを繋ぐワードラインを形成するステップと、前記チャンネル領域パターン及び前記ゲート電極パターン上に格納ノードを形成するステップとを含む半導体記憶装置の製造方法を提供する。
さらに、本発明は、柱状のチャンネル領域を形成するステップと、前記チャンネル領域の下部に一側のアクティブ領域を形成するステップと、前記チャンネル領域の上面と側面にゲート酸化膜を形成するステップと、前記チャンネル領域の側面を囲むゲート電極を形成するステップと、前記チャンネル領域及び前記ゲート電極上に他側のアクティブ領域を形成するステップとを含む垂直型トランジスタの製造方法を提供する。
本発明は、垂直型トランジスタのゲート電極を形成した後、チャンネル領域及びゲート電極上にアクティブ領域を蒸着することにより、従来の垂直型トランジスタの製造工程でパターンが崩壊し得る恐れを完全に除去することができるという利点がある。
さらに、垂直型トランジスタの製造時に、ゲート電極を形成する空間を確保したあと埋め込む過程を介しゲートパターンを生成することにより、ゲート電極の形成後埋込型ビットラインを形成するための食刻過程で、過度に食刻され得る可能性を除去し、食刻により素子の不良が引き起こされる可能性を除去した。
併せて、本発明に係る垂直型トランジスタの製造方法は、垂直型トランジスタのパターンの崩壊やパターンの損失を予防することができるので、工程マージン(margin)の確保がさらに容易になるという利点がある。
以下、図を参照しながら本発明の実施形態に対し詳しく説明する。
図3(a)〜図3(f)は、本発明の一実施形態に係る半導体装置内の垂直型トランジスタを製造する方法を説明するための断面図である。
図3(a)〜図3(f)に示されているように、垂直型トランジスタを半導体記憶装置内の単位セルのそれぞれに含まれたセルトランジスタとして製造している。本発明の一実施形態に係る半導体装置の製造方法は、半導体基板300を食刻して柱状のチャンネル領域パターンを形成するステップと、チャンネル領域パターンの下部に埋込型ビットライン345を形成するステップと、チャンネル領域パターンを囲むゲート電極パターン360を形成するステップと、ゲート電極パターン360を繋ぐワードライン380を形成するステップと、チャンネル領域パターン及びゲート電極パターン360上に格納ノード320を形成するステップとを含む。以下では、図3(a)〜図3(f)を参照しながら本発明に係る半導体装置の製造方法を具体的に説明する。
図3(a)に示されているように、半導体基板300をチャンネル領域パターンマスク(図示省略)を基準に食刻して柱状のチャンネル領域パターンを形成する。以後、柱状のチャンネル領域パターンの下部に不純物をイオン注入して垂直型トランジスタの一側のソース/ドレーン領域に対応するアクティブ領域340を形成する。以後、チャンネル領域を含む半導体基板300を酸化してゲート酸化膜330を形成する。
ゲート酸化膜330の形成後、図3(b)に示されているように、それぞれのチャンネル領域の間の半導体基板330を食刻する。このとき、チャンネル領域パターンの両側の下部に埋込型ビットライン(buried bit line)345が形成される位置は食刻せず、ワードライン方向に隣接した垂直型トランジスタのアクティブ領域は分離されるようにチャンネル領域の間の半導体基板330を食刻する。図3(b-)は、ワードライン方向の断面図を示しており、それぞれのチャンネル領域パターンに対応されるアクティブ領域340は互いに分離されている。以後、 食刻により露出した半導体基板300及び埋込型ビットライン345の露出した側壁にパッド酸化膜372を形成し、第1層間絶縁膜370を蒸着してそれぞれのチャンネル領域パターンの間の空間を埋める。
第1層間絶縁膜370の蒸着後、アニーリング(annealing)工程を介し物質を安定化したあと、チャンネル領域パターンの上面が露出するまで化学的機械的研磨工程(Chemical Mechanical Polishing、CMP)を行なって平坦化する。以後、層間絶縁膜で蒸着された物質を安定化するため、アニーリング工程をさらに行なうことができる。
以後、図3(c)に示されているように、ゲート電極パターンマスク(図示省略)を用いてチャンネル領域パターンの周辺の一定の範囲を食刻し、ゲート電極を形成する空間を確保する。ここで、ゲート電極パターンマスクはチャンネル領域パターンを形成するため半導体基板300を食刻するときに用いていたチャンネル領域パターンマスク(図示省略)の露出領域を含むさらに広い領域を露出する。以後、露出したチャンネル領域パターンは食刻されず、露出した第1層間絶縁膜370のみ食刻されるよう、食刻選択比を調整して食刻工程を行なう。以後、食刻された空間にゲート電極用物質を蒸着して埋め込み、チャンネル領域パターンの上面が露出するまで化学的機械的研磨工程(CMP)を行なってゲート電極パターン360を完成する。
図3(d)に示されているように、ワードラインマスク(図示省略)を用いてゲート電極パターン360の間の第1層間絶縁膜370を食刻する。このとき、食刻過程は埋込型ビットライン345を形成する場合と異なり、ワードライン方向には食刻が行なわれ、ビットライン方向には食刻が行なわれないようにする。
以後、図3(e)に示されているように、第1層間絶縁膜370が食刻された空間にワードライン380を形成する。ワードライン380の形成後、チャンネル領域パターンの上面が露出するまで、化学的機械的研磨工程(CMP)を行なって平坦化する。平坦化された表面上に一定の厚さで第2層間絶縁膜390を形成する。
図3(f)に示されているように、第2層間絶縁膜390を蒸着した後、図3(c)で用いていたゲート電極パターンマスク(図示省略)を基準に、ゲート電極パターン360とチャンネル領域パターンの上に存在する第2層間絶縁膜390を食刻し、 露出したゲート電極パターン360と露出したチャンネル領域パターンの上面を酸化してゲート酸化膜330_1をさらに形成する。以後、第2層間絶縁膜390の間のゲート酸化膜330_1上にシリコンをエピタキシ(epitaxy)工程を行なって蒸着させ、垂直型トランジスタの他側のソース/ドレーン領域320を形成する。半導体記憶装置の場合、他側のソース/ドレーン領域320はそれぞれの単位セル内の格納ノードに該当するもので、図示されてはいないが、以後の工程で他側のソース/ドレーン領域320に連結されたキャパシタを形成することができる。
前述のように、本発明では埋込型ビットラインの形成のための半導体基板300の食刻を行なったあと、従来の括れた形状(neck)に対応される垂直型トランジスタのチャンネル領域を囲むゲート電極パターン360を形成するので、食刻工程によるゲート電極パターン360の毀損、損失などが発生しない。
さらに、本発明は他側のソース/ドレーン領域320より幅が狭い柱状のチャンネル領域パターンを囲むゲート電極パターン360の形成後、チャンネル領域パターンとゲート電極パターン360上に他側のソース/ドレーン領域320を蒸着して形成している。これにより、本発明は従来の製造方法で他側のソース/ドレーン領域120の重量により括れた形状(neck)のチャンネル領域が崩壊し得る問題点を克服することができる。
さらには、本発明に係る半導体記憶装置の製造方法は、垂直型トランジスタの崩壊の危険がなく、ゲート電極パターンの損失が発生しないので、整列誤差などのオーバレイ(overlay)制御及び各パターンのサイズを含む工程上のマージンの確保が容易なので生産性の向上をもたらす。
前述のように、本発明に係る垂直型トランジスタの製造方法は、柱状のチャンネル領域を形成するステップと、チャンネル領域の下部に一側のアクティブ領域を形成するステップと、チャンネル領域の上面と側面にゲート酸化膜を形成するステップと、チャンネル領域の側面を囲むゲート電極を形成するステップと、チャンネル領域及びゲート電極上に他側のアクティブ領域を形成するステップとを含む。ここで、チャンネル領域の柱状は、隣接したチャンネル領域との最小の離隔距離を確保しながら集積度を高めるために通常円筒状に構成するが、マスクのパターンによって変形可能である。
以上、本発明の好ましい実施形態について説明したが、本発明は前記実施形態に限定されず、本発明の属する技術範囲を逸脱しない範囲での全ての変更が含まれる。
一般的な半導体装置内の垂直型トランジスタのゲートパターンを製造する方法を説明する断面図である。 一般的な半導体装置内の垂直型トランジスタのゲートパターンを製造する方法を説明する断面図である。 一般的な半導体装置内の垂直型トランジスタのゲートパターンを製造する方法を説明する断面図である。 一般的な半導体装置内の垂直型トランジスタのゲートパターンを製造する方法を説明する断面図である。 図1(a)〜図1(d)に示された半導体装置の垂直型トランジスタを製造した場合に発生する問題点を説明するための写真図である。 図1(a)〜図1(d)に示された半導体装置の垂直型トランジスタを製造した場合に発生する問題点を説明するための写真図である。 本発明の一実施形態に係る半導体装置内の垂直型トランジスタを製造する方法を説明するための断面図である。 本発明の一実施形態に係る半導体装置内の垂直型トランジスタを製造する方法を説明するための断面図である。 本発明の一実施形態に係る半導体装置内の垂直型トランジスタを製造する方法を説明するための断面図である。 本発明の一実施形態に係る半導体装置内の垂直型トランジスタを製造する方法を説明するための断面図である。 本発明の一実施形態に係る半導体装置内の垂直型トランジスタを製造する方法を説明するための断面図である。 本発明の一実施形態に係る半導体装置内の垂直型トランジスタを製造する方法を説明するための断面図である。
符号の説明
100、300 半導体基板
110 ゲートパターンマスク
120 一側のソース/ドレーン領域
130 円筒状パターンの下部
140、340 アクティブ領域
145、345 埋込型ビットライン
150、330 ゲート酸化膜
160 ゲート電極
172 酸化膜
320 格納ノード
360 ゲート電極パターン
370 第1層間絶縁膜
372 パッド酸化膜
380 ワードライン

Claims (21)

  1. 半導体基板を食刻して柱状のチャンネル領域パターンを形成するステップと、
    前記チャンネル領域パターンの下部に埋込型ビットラインを形成するステップと、
    前記チャンネル領域パターンを囲むゲート電極パターンを形成するステップと、
    前記ゲート電極パターンを繋ぐワードラインを形成するステップと、
    前記チャンネル領域パターン及び前記ゲート電極パターン上に格納ノードを形成するステップと
    を含む半導体記憶装置の製造方法。
  2. 前記半導体基板及び前記チャンネル領域パターン上にゲート酸化膜を形成するステップをさらに含む請求項1に記載の半導体記憶装置の製造方法。
  3. 前記埋込型ビットラインを形成するステップは、
    前記チャンネル領域の下部に不純物をイオン注入するステップと、
    埋込型ビットラインマスクを用いて前記チャンネル領域の間に露出した半導体基板を食刻するステップと、
    食刻された空間に層間絶縁膜を形成するステップと
    を含む請求項1に記載の半導体記憶装置の製造方法。
  4. 前記層間絶縁膜を形成するステップは、
    前記食刻された空間の側壁に酸化膜を形成するステップと、
    前記層間絶縁膜を蒸着するステップと、
    化学的機械的研磨工程を介し前記チャンネル領域の上面が露出するように平坦化するステップと
    を含む請求項3に記載の半導体記憶装置の製造方法。
  5. 前記層間絶縁膜を形成するステップは、前記化学的機械的研磨工程を行なう前後のアニーリングを介し前記層間絶縁膜を安定化するステップをさらに含む請求項4に記載の半導体記憶装置の製造方法。
  6. 前記ゲート電極パターンを形成するステップは、
    ゲート電極パターンマスクを用いて前記層間絶縁膜を食刻することによりゲート領域を確保するステップと、
    ゲート電極用物質を蒸着するステップと、
    化学的機械的研磨工程を介し前記チャンネル領域の上面が露出するように平坦化するステップと
    を含む請求項3に記載の半導体記憶装置の製造方法。
  7. 前記ゲート電極パターンマスクは、前記チャンネル領域を形成するため前記半導体基板を食刻するときに用いるチャンネル領域パターンマスクの露出領域を含むさらに広い領域を露出することを特徴とする請求項6に記載の半導体記憶装置の製造方法。
  8. 前記ワードラインを形成するステップは、
    ワードラインマスクを介し露出した層間絶縁膜を食刻するステップと、
    ワードライン用物質を蒸着するステップと、
    化学的機械的研磨工程を介し前記チャンネル領域の上面が露出するように平坦化するステップと
    を含む請求項3に記載の半導体記憶装置の製造方法。
  9. 前記格納ノードを形成するステップは、
    層間絶縁膜を蒸着するステップと、
    ゲート電極パターンマスクを用いて前記層間絶縁膜を食刻するステップと、
    前記食刻された領域にゲート酸化膜を形成するステップと、
    前記ゲート酸化膜上にエピタキシ工程を介しシリコンを蒸着するステップと
    を含む請求項1に記載の半導体記憶装置の製造方法。
  10. 柱状のチャンネル領域を形成するステップと、
    前記チャンネル領域の下部に一側のアクティブ領域を形成するステップと、
    前記チャンネル領域の上面と側面にゲート酸化膜を形成するステップと、
    前記チャンネル領域の側面を囲むゲート電極を形成するステップと、
    前記チャンネル領域及び前記ゲート電極上に他側のアクティブ領域を形成するステップと
    を含む垂直型トランジスタの製造方法。
  11. 前記柱状のチャンネル領域は、半導体基板をチャンネルマスクを用いて食刻して形成されることを特徴とする請求項10に記載の垂直型トランジスタの製造方法。
  12. 半導体基板を食刻して隣接した垂直型トランジスタと分離するための第1層間絶縁膜を形成するステップをさらに含む請求項10に記載の垂直型トランジスタの製造方法。
  13. 前記ゲート電極は、前記チャンネル領域を囲んだ第1層間絶縁膜をゲートマスクを基準に食刻して生じた領域に、ゲート電極用物質を埋め込んで形成することを特徴とする請求項12に記載の垂直型トランジスタの製造方法。
  14. 前記他側のアクティブ領域を形成するステップは、
    前記ゲート電極の形成後、第2層間絶縁膜を形成するステップと、
    前記ゲートマスクを基準に第2層間絶縁膜を食刻するステップと、
    露出したチャンネル領域及びゲート電極の上面に前記ゲート酸化膜を形成するステップと、
    前記チャンネル領域及び前記ゲート電極上にシリコンを蒸着するステップと
    を含む請求項12に記載の垂直型トランジスタの製造方法。
  15. 前記シリコンは、エピタキシ工程を介し蒸着されることを特徴とする請求項14に記載の垂直型トランジスタの製造方法。
  16. 半導体基板上に柱状のチャンネル領域を形成するステップと、
    前記チャンネル領域の下部に一側のアクティブ領域を形成するステップと、
    前記チャンネル領域の上部側面を囲むゲート電極を形成するステップと、
    隣接した前記チャンネル領域のゲート電極の間に前記ゲート電極を連結するためのワードラインを形成するステップと、
    前記チャンネル領域及び前記ゲート電極上に格納ノードを形成するステップと
    を含む半導体装置の製造方法。
  17. 前記チャンネル領域と前記半導体基板上にゲート酸化膜を形成するステップをさらに含む請求項16に記載の半導体装置の製造方法。
  18. 前記半導体基板上に柱状のチャンネル領域を形成するステップは、
    前記チャンネル領域の下部に不純物をイオン注入するステップと、
    埋込型ビットラインマスクを用いて前記チャンネル領域の間に露出した半導体基板を食刻するステップと、
    食刻された空間に層間絶縁膜を形成するステップと
    を含む請求項16に記載の半導体装置の製造方法。
  19. 前記チャンネル領域の上部側面を囲むゲート電極を形成するステップは、
    ゲート電極パターンマスクを用いて前記層間絶縁膜を食刻することによりゲート領域を確保するステップと、
    ゲート電極用物質を蒸着するステップと、
    化学的機械的研磨工程を介し前記チャンネル領域の上面が露出するように平坦化するステップと
    を含む請求項18に記載の半導体装置の製造方法。
  20. 前記ワードラインを形成するステップは、
    ワードラインマスクを介し露出した層間絶縁膜を食刻するステップと、
    ワードライン用物質を蒸着するステップと、
    化学的機械的研磨工程を介し前記チャンネル領域の上面が露出するように平坦化するステップと
    を含む請求項18に記載の半導体装置の製造方法。
  21. 前記格納ノードを形成するステップは、
    層間絶縁膜を蒸着するステップと、
    ゲート電極パターンマスクを用いて前記層間絶縁膜を食刻するステップと、
    前記食刻された領域にゲート酸化膜を形成するステップと、
    前記ゲート酸化膜上にエピタキシ工程を介しシリコンを蒸着するステップと
    を含む請求項16に記載の半導体装置の製造方法。
JP2008334529A 2008-04-10 2008-12-26 高集積半導体装置内の垂直型トランジスタの製造方法 Pending JP2009253273A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080033114A KR100983693B1 (ko) 2008-04-10 2008-04-10 고집적 반도체 장치 내 수직형 트랜지스터의 제조 방법

Publications (1)

Publication Number Publication Date
JP2009253273A true JP2009253273A (ja) 2009-10-29

Family

ID=41164333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008334529A Pending JP2009253273A (ja) 2008-04-10 2008-12-26 高集積半導体装置内の垂直型トランジスタの製造方法

Country Status (5)

Country Link
US (1) US7951667B2 (ja)
JP (1) JP2009253273A (ja)
KR (1) KR100983693B1 (ja)
CN (1) CN101556936A (ja)
TW (1) TW200943436A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101093627B1 (ko) 2010-09-28 2011-12-15 주식회사 하이닉스반도체 반도체 장치 제조방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900148B1 (ko) * 2007-10-31 2009-06-01 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP2009141073A (ja) * 2007-12-05 2009-06-25 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
US7998808B2 (en) * 2008-03-21 2011-08-16 International Rectifier Corporation Semiconductor device fabrication using spacers
KR101554531B1 (ko) * 2009-02-12 2015-09-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101129029B1 (ko) * 2010-06-11 2012-03-23 주식회사 하이닉스반도체 수직형 트랜지스터의 불순물영역 형성방법 및 이를 이용한 수직형 트랜지스터 제조방법
KR101159985B1 (ko) * 2010-07-23 2012-06-25 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
TWI462274B (zh) * 2011-12-08 2014-11-21 Inotera Memories Inc 記憶體陣列與其製作方法
KR101927991B1 (ko) * 2012-07-16 2018-12-12 에스케이하이닉스 주식회사 수직형 반도체 소자, 그 소자를 갖는 모듈과 시스템, 및 그 소자의 제조 방법
US10002962B2 (en) 2016-04-27 2018-06-19 International Business Machines Corporation Vertical FET structure
KR20180063755A (ko) * 2016-12-02 2018-06-12 삼성전자주식회사 반도체 소자
US11908932B2 (en) * 2020-07-23 2024-02-20 Micron Technology, Inc. Apparatuses comprising vertical transistors having gate electrodes at least partially recessed within channel regions, and related methods and systems

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0360076A (ja) * 1989-07-27 1991-03-15 Seiko Instr Inc 縦型電界効果トランジスタの製造方法
JPH03145761A (ja) * 1989-11-01 1991-06-20 Toshiba Corp 半導体装置
JP2000223675A (ja) * 1999-01-28 2000-08-11 Internatl Business Mach Corp <Ibm> 縦型半導体メモリデバイス内に埋込みビットラインを形成する方法および縦型半導体メモリデバイス
US20060097304A1 (en) * 2004-11-08 2006-05-11 Jae-Man Yoon Semiconductor memory devices including a vertical channel transistor and methods of manufacturing the same
JP2006190937A (ja) * 2004-12-28 2006-07-20 Hynix Semiconductor Inc 半導体素子の素子分離膜形成方法
US20070082448A1 (en) * 2005-10-12 2007-04-12 Samsung Electronics Co., Ltd. Semiconductor devices having transistors with vertical channels and method of fabricating the same
US7348628B2 (en) * 2005-07-15 2008-03-25 Samsung Electronics Co., Ltd. Vertical channel semiconductor devices and methods of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0147584B1 (ko) * 1994-03-17 1998-08-01 윤종용 매몰 비트라인 셀의 제조방법
US7547945B2 (en) * 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
KR100734313B1 (ko) * 2006-02-09 2007-07-02 삼성전자주식회사 수직 채널을 갖는 반도체 소자 및 그 제조방법
KR100723527B1 (ko) * 2006-02-13 2007-05-30 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자의 제조방법 및그에 의해 제조된 반도체 소자
JP4950800B2 (ja) * 2006-08-25 2012-06-13 株式会社東芝 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0360076A (ja) * 1989-07-27 1991-03-15 Seiko Instr Inc 縦型電界効果トランジスタの製造方法
JPH03145761A (ja) * 1989-11-01 1991-06-20 Toshiba Corp 半導体装置
JP2000223675A (ja) * 1999-01-28 2000-08-11 Internatl Business Mach Corp <Ibm> 縦型半導体メモリデバイス内に埋込みビットラインを形成する方法および縦型半導体メモリデバイス
US20060097304A1 (en) * 2004-11-08 2006-05-11 Jae-Man Yoon Semiconductor memory devices including a vertical channel transistor and methods of manufacturing the same
JP2006190937A (ja) * 2004-12-28 2006-07-20 Hynix Semiconductor Inc 半導体素子の素子分離膜形成方法
US7348628B2 (en) * 2005-07-15 2008-03-25 Samsung Electronics Co., Ltd. Vertical channel semiconductor devices and methods of manufacturing the same
US20070082448A1 (en) * 2005-10-12 2007-04-12 Samsung Electronics Co., Ltd. Semiconductor devices having transistors with vertical channels and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101093627B1 (ko) 2010-09-28 2011-12-15 주식회사 하이닉스반도체 반도체 장치 제조방법

Also Published As

Publication number Publication date
TW200943436A (en) 2009-10-16
CN101556936A (zh) 2009-10-14
US7951667B2 (en) 2011-05-31
KR100983693B1 (ko) 2010-09-24
KR20090107707A (ko) 2009-10-14
US20090258467A1 (en) 2009-10-15

Similar Documents

Publication Publication Date Title
JP2009253273A (ja) 高集積半導体装置内の垂直型トランジスタの製造方法
TWI621245B (zh) 具有增大記憶胞接觸區域的半導體記憶體裝置及其製作方法
US8455945B2 (en) Semiconductor device having saddle fin transistor and method for fabricating the same
KR101095817B1 (ko) 반도체 소자 및 그의 제조 방법
US9048293B2 (en) Semiconductor device and method for manufacturing the same
US8274111B2 (en) Method for fabricating a semiconductor memory device having a buried word line structure
KR100689712B1 (ko) 반도체 메모리 소자의 제조방법 및 그 구조
US20180358362A1 (en) Memory device and manufacturing method thereof
US20120049262A1 (en) A dram cell structure with extended trench and a manufacturing method thereof
CN113675146A (zh) 半导体结构及其形成方法和存储器
JP2009010088A (ja) 半導体装置とその製造方法
TWI512948B (zh) 製造高集積度半導體裝置的方法以及利用該方法製成的半導體裝置
JP2009164597A (ja) 半導体素子の製造方法
CN102034755B (zh) 半导体器件及其制造方法
TWI602264B (zh) 動態隨機存取記憶體的主動區接觸窗及其製造方法
TWI471947B (zh) 電晶體元件及其製造方法
JP2003023108A (ja) 増加されたアラインメントマージンを有する自己整列コンタクトパッドを具備した集積回路デバイス及びその製造方法
US20110186924A1 (en) Semiconductor device and method of fabricating the same
CN109003937B (zh) 半导体存储器件的制作方法
US9012970B2 (en) Self-aligned process to fabricate a memory cell array with a surrounding-gate access transistor
US7205208B2 (en) Method of manufacturing a semiconductor device
US20100258859A1 (en) Method for fabricating semiconductor device having low contact resistance
CN117395985A (zh) 半导体结构的制作方法及半导体结构
KR100945938B1 (ko) 반도체 소자의 스토리지노드 전극 형성방법
KR20140090447A (ko) 반도체장치 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130625