CN117395985A - 半导体结构的制作方法及半导体结构 - Google Patents

半导体结构的制作方法及半导体结构 Download PDF

Info

Publication number
CN117395985A
CN117395985A CN202210751680.5A CN202210751680A CN117395985A CN 117395985 A CN117395985 A CN 117395985A CN 202210751680 A CN202210751680 A CN 202210751680A CN 117395985 A CN117395985 A CN 117395985A
Authority
CN
China
Prior art keywords
layer
sacrificial
substrate
supporting
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210751680.5A
Other languages
English (en)
Inventor
金旭日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210751680.5A priority Critical patent/CN117395985A/zh
Priority to US18/152,769 priority patent/US20240008245A1/en
Publication of CN117395985A publication Critical patent/CN117395985A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请提供一种半导体结构的制作方法及半导体结构，用以解决相关技术中支撑层容易出现裂纹，导致电容坍塌的问题。其制作方法包括：在衬底上形成牺牲层和支撑层，支撑层包括层叠设置的第一支撑层和第二支撑层，牺牲层包括第一牺牲层和第二牺牲层；形成贯穿于第二支撑层的填充孔；在填充孔内填充牺牲材料，以形成牺牲部。对比于相关技术中以部分支撑层为掩膜去除位于牺牲层中部的部分支撑层，本申请实施例同步去除部分第一支撑层以及部分第二支撑层，以形成贯穿于第二支撑层的填充孔，利用填充孔去除牺牲层，无需对第一支撑层进行蚀刻处理，避免了剩余第一支撑层损失减薄，从而防止第一支撑层出现裂纹，有利于提高半导体结构的性能。

Description

半导体结构的制作方法及半导体结构
技术领域
本申请涉及半导体技术领域，尤其涉及一种半导体结构的制作方法及半导体结构。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。电容器通常包括设置在两个支撑层之间的上电极层、介电层和下电极层。然而，相关制备技术中支撑层容易出现裂纹，导致电容坍塌。
发明内容
本申请实施例提供一种半导体结构的制作方法及半导体结构，用以解决相关技术中支撑层容易出现裂纹，导致电容坍塌的问题。
第一方面，本申请实施例提供一种半导体结构的制作方法，包括：
提供衬底；
在所述衬底上形成牺牲层和支撑层，其中，所述支撑层包括层叠设置的第一支撑层和第二支撑层，所述牺牲层包括第一牺牲层和第二牺牲层，所述第二牺牲层、所述第二支撑层、所述第一牺牲层和所述第一支撑层有下至上依次堆叠在所述衬底上；
在所述第二支撑层上形成填充孔，所述填充孔贯穿于所述第一支撑层、第一牺牲层和第二支撑层；
在所述填充孔内填充牺牲材料，以形成牺牲部；
在衬底上形成填充空间；
在所述填充空间内形成电容。
在一种可能的实施方式中，所述支撑层还包括第三支撑层，所述第三支撑层位于所述衬底表面，且位于所述第二支撑靠近所述衬底的一侧，所述第二牺牲层位于所述第三支撑层和所述第二支撑层之间。
在一种可能的实施方式中，形成填充孔，包括：
在所述第一支撑层上形成第一光阻层，所述第一光阻层具有第一开口；
以所述第一光阻层为掩膜依次蚀刻所述第一开口对应的部分所述第一支撑层、部分所述第一牺牲层和部分所述第二支撑层，以形成所述填充孔。
在一种可能的实施方式中，采用干法蚀刻工艺去除部分所述第二支撑层。
在一种可能的实施方式中，形成所述牺牲部，包括：
所述牺牲材料填满所述填充孔，且所述牺牲材料覆盖所述第一支撑层表面；
去除部分厚度的所述牺牲材料，至露出第一支撑层表面；
剩余所述填充孔内的所述牺牲材料形成所述牺牲部，所述牺牲部的顶表面与所述第一支撑层的顶表面齐平。
在一种可能的实施方式中，所述牺牲材料、所述第一牺牲层以及所述第二牺牲层的材质均相同。
在一种可能的实施方式中，形成所述电容，包括：
去除部分所述支撑层、所述牺牲层及部分所述牺牲部，以形成电容孔，所述电容孔在所述衬底上的正投影与所述牺牲部在所述衬底上的正投影至少部分重合；
在所述电容孔内形成下电极层；
去除所述牺牲部和所述牺牲层，以形成所述填充空间；
在暴露出的所述下电极层表面依次形成介电层和上电极层，所述下电极层、所述介电层以及所述上电极层构成所述电容。
在一种可能的实施方式中，形成所述电容孔，包括：
在所述第一支撑层和所述牺牲部表面上形成第二光阻层，所述第二光阻层具有第二开口；
以所述第二光阻层为掩膜依次蚀刻所述第二开口对应的部分所述第一支撑层、部分所述第一牺牲层、部分所述第二支撑层以及部分所述第二牺牲层，以形成所述电容孔。
在一种可能的实施方式中，第二开口在衬底上的正投影与所述牺牲部在衬底上的正投影至少部分重合；
至少三个所述第二开口在衬底上的正投影等间隔地围绕所述牺牲部在衬底上的正投影的周向设置。
在一种可能的实施方式中，所述第一支撑层、所述第二支撑层以及所述第三支撑层的材质均相同，且与所述牺牲层的材质不同。
在一种可能的实施方式中，形成所述填充空间，包括：
采用酸洗蚀刻工艺去除所述牺牲部和所述牺牲层。
在一种可能的实施方式中，提供衬底以后，形成所述牺牲层与所述支撑层之前，包括：
在所述衬底内形成多个相间隔设置的电容插塞；
在所述电容插塞上形成对应的电容接触垫，所述电容接触垫与所述电容插塞电连接。
在一种可能的实施方式中，形成所述电容孔，包括：所述电容孔暴露所述电容插塞表面，所述下电极层与所述电容插塞电连接。
第二方面，本申请实施例还提供一种半导体结构，包括衬底以及设置在所述衬底上的牺牲层和支撑层，所述支撑层包括第一支撑层和第二支撑层，所述牺牲层包括第一牺牲层和第二牺牲层，所述第二牺牲层、所述第二支撑层、所述第一牺牲层和所述第一支撑层由下至上依次堆叠在所述衬底上；
所述第一支撑层和所述衬底之间设置有电容，部分所述电容贯穿于所述第一支撑层、第一牺牲层和第二支撑层。
在一种可能的实施方式中，所述支撑层还包括第三支撑层，所述第三支撑层位于所述衬底表面，所述第三支撑层位于所述第二支撑靠近所述衬底的一侧，所述第二牺牲层位于所述第三支撑层和所述第二支撑层之间；
所述电容包括下电极层、介电层以及上电极层，所述下电极层的一端与所述第一支撑层接触，所述下电极层的另一端与所述第三支撑层接触，所述第二支撑层围绕所述下电极层设置，所述介电层覆盖在所述下电极层表面，所述上电极层覆盖在所述介电层表面。
本申请实施例提供一种半导体结构的制作方法，其制作方法包括：提供衬底；在衬底上形成牺牲层和支撑层，其中，支撑层包括层叠设置的第一支撑层和第二支撑层，牺牲层包括第一牺牲层和第二牺牲层，第二牺牲层、第二支撑层、第一牺牲层和第一支撑层由下至上依次堆叠在衬底上；在第二支撑层上形成填充孔，填充孔贯穿于第一支撑层、第一牺牲层和第二支撑层；在填充孔内填充牺牲材料，以形成牺牲部；在衬底上形成填充空间；在填充空间内形成电容。对比于相关技术中以第一支撑层为掩膜去除位于牺牲层中部的部分支撑层，本申请实施例同步去除部分第一支撑层以及部分第二支撑层，以形成贯穿于第二支撑层的填充孔，利用填充孔去除牺牲层，无需对第一支撑层进行蚀刻处理，避免了剩余第一支撑层损失减薄，从而防止第一支撑层出现裂纹，有利于提高半导体结构的性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作以简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种半导体结构的制作方法的流程示意图；
图2为本申请实施例提供的一种半导体结构的制作方法中形成牺牲层和支撑层的结构示意图；
图3为本申请实施例提供的一种半导体结构的制作方法中形成第一光阻层的结构示意图；
图4为本申请实施例提供的一种半导体结构的制作方法中形成填充孔的结构示意图；
图5为本申请实施例提供的一种半导体结构的制作方法中形成牺牲材料的结构示意图；
图6为本申请实施例提供的一种半导体结构的制作方法中形成牺牲部的结构示意图；
图7为图6中A1-A1处的剖视图；
图8为本申请实施例提供的一种半导体结构的制作方法中形成第二光阻层的结构示意图；
图9为本申请实施例提供的一种半导体结构的制作方法中形成电容孔的结构示意图；
图10为图9中A2-A2处的剖视图；
图11为本申请实施例提供的一种半导体结构的制作方法中形成下电极层的结构示意图一；
图12为本申请实施例提供的一种半导体结构的制作方法中形成下电极层的结构示意图二；
图13为图12中A3-A3处的剖视图；
图14为本申请实施例提供的一种半导体结构的制作方法中形成填充空间的结构示意图；
图15为图14中A4-A4处的剖视图。
具体实施方式
相关技术中，电容器通常包括设置在两个支撑层之间的上电极层、介电层和下电极层。电容器的制作过程包括：在衬底上形成牺牲层和支撑层，其中，部分支撑层位于牺牲层的顶端和底端，部分支撑层还位于牺牲层的中部；形成电容孔后，需要蚀刻位于牺牲层顶端的部分支撑层，以形成开口；以剩余顶端的支撑层为掩膜，蚀刻开口对应的部分位于牺牲层中部的支撑层，以便去除全部的牺牲层。然而，在以位于牺牲层顶端的支撑层为掩膜进行蚀刻的过程中，由于剩余顶端的支撑层也被蚀刻掉部分，使得位于牺牲层顶端的支撑层减薄，也即位于电容器背离衬底一侧的支撑层减薄，进而出现裂纹，进一步导致电容制备过程中，电容孔坍塌，无法形成电容器。
有鉴于此，本申请实施例提供一种半导体结构的制作方法及半导体结构，其制作方法包括：在衬底上形成牺牲层和支撑层，其中，支撑层包括层叠设置的第一支撑层和第二支撑层，牺牲层包括第一牺牲层和第二牺牲层，第二牺牲层、第二支撑层、第一牺牲层和第一支撑层由下至上依次堆叠在衬底上；在第二支撑层上形成填充孔，填充孔贯穿于第一支撑层、第一牺牲层和第二支撑层；在填充孔内填充牺牲材料，以形成牺牲部；在衬底上形成填充空间；在填充空间内形成电容。对比于相关技术中以部分支撑层为掩膜去除位于牺牲层中部的部分支撑层，本申请实施例同步去除部分第一支撑层以及部分第二支撑层，以形成贯穿于第二支撑层的填充孔，利用填充孔去除牺牲层，无需对第一支撑层进行蚀刻处理，避免了剩余第一支撑层损失减薄，从而防止第一支撑层出现裂纹，有利于提高半导体结构的性能。
为使本公开的目的、技术方案和优点更加清楚，下面将结合本公开的优选实施例中的附图，对本公开实施例中的技术方案进行更加详细的描述。在附图中，自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。所描述的实施例是本公开一部分实施例，而不是全部的实施例。下面通过参考附图描述的实施例是示例性的，旨在用于解释本公开，而不能理解为对本公开的限制。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。下面结合附图对本公开的实施例进行详细说明。
需要说明的是，本申请实施例提供的半导体结构可以为存储器件或非存储器件。存储器件可以包括例如动态随机存取存储器(Dynamic Random Access Memory，DRAM)、静态随机存取存储器(Static Random Access Memory，SRAM)、快闪存储器、电可擦可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、相变随机存取存储器(Phase Change Random Access Memory，PRAM)或磁阻随机存取存储器(Magnetoresistive Random Access Memory，MRAM)。非存储器件可以是逻辑器件(例如微处理器、数字信号处理器或微型控制器)或与其类似的器件。本申请实施例以DRAM存储器件为例进行说明。
参照图1，本公开实施例提供的半导体结构的制作方法包括以下步骤：
S101、提供衬底。
参照图2，衬底10可以为后续结构和工艺提供结构基础，该衬底10的材料可以包括硅、锗、硅锗、碳化硅，绝缘体上硅衬底10以及绝缘体上锗衬底10中任一者或多者。本实施例中，衬底10的材质可以为硅。本实施例中，衬底10内还设置有多个埋入式晶体管101。
本实施例中，在提供衬底10以后，还包括：在衬底10内形成多个相间隔设置的电容插塞41，电容插塞41与晶体管101的源极或漏极之间电性连接。其中，电容插塞41的材料例如可以包括钛、钨等导电金属。
本实施例中，在衬底10内形成多个相间隔设置的电容插塞41以后，提供衬底10以后的步骤还包括：在电容插塞41上形成对应的电容接触垫42，电容接触垫42与电容插塞41电连接。电容接触垫42与电容插塞41电连接，以使后续形成的电容通过电容接触垫42和电容插塞41与晶体管的源/漏极电性连接，以便晶体管101能够通过电容接触垫42和电容插塞41将电压信号传输至电容。
本实施例中，在提供衬底10以后，还包括：
S102、在衬底上形成牺牲层和支撑层，其中，支撑层包括层叠设置的第一支撑层和第二支撑层，牺牲层包括第一牺牲层和第二牺牲层，第二牺牲层、第二支撑层、第一牺牲层和第一支撑层由下至上依次堆叠在衬底上。
继续参照图2，本实施例中，支撑层还包括第三支撑层23，第三支撑层23位于衬底10表面，且位于第二支撑靠近衬底10的一侧，第二牺牲层32位于第三支撑层23和第二支撑层22之间。其中，第三支撑层23覆盖在电容接触垫42上。通过设置第一牺牲层31和第二牺牲层32，以便为后续形成高深宽比的电容提供空间。通过设置第一支撑层21、第二支撑层22以及第三支撑层23，以便支撑第一支撑层21、第二支撑层22和第三支撑层23对后续形成的电容进行支撑，从而避免电容倾斜。
本实施例中，在衬底10上形成支撑层和牺牲层以后，还包括：
S103、在第二支撑层上形成填充孔，填充孔贯穿于第一支撑层、第一牺牲层和第二支撑层。
参照图3，本实施例中，形成填充孔201的步骤包括：在第一支撑层21上形成第一光阻层51，第一光阻层51具有第一开口。示例性的，在第一支撑层21上形成第一光阻层51之前，还在第一支撑层21上依次形成第一碳层62和第一抗反射层61，从而提高第一光阻层51的光刻准确性。其中，第一抗反射层61的材质例如可以包括氮氧化硅(SiON)。
参照图4，在形成第一光阻层51以后，形成填充孔201的步骤还包括：以第一光阻层51为掩膜依次蚀刻第一开口对应的部分第一支撑层21、部分第一牺牲层31和部分第二支撑层22，以形成填充孔201。以第一光阻层51为掩膜同步去除部分第一支撑层21以及部分第二支撑层22，避免了以第一支撑层21蚀刻第二支撑层22，防止第一支撑层21损失减薄。示例性的，填充孔201贯穿于第二支撑层22的同时，还贯穿于第一支撑层21和第一牺牲层31，填充孔201的侧壁暴露第一支撑层21、第一牺牲层31以及第二支撑层22。通过设置填充孔201，以使部分第一牺牲层31和部分第二牺牲层32暴露出来。此处，“暴露”指的是部分第一牺牲层31没有被第一支撑层21覆盖，部分第二牺牲层32没有被第二支撑层22覆盖。
本实施例中，可以采用各向异性干法蚀刻去除部分第一支撑层21、第一牺牲层31以及第二支撑层22，提高蚀刻的准确性。具体的，可以采用含氯或含氟的混合气体作为蚀刻气体对第二支撑层22进行蚀刻。在一些实施例中，在采用干法蚀刻去除部分第二支撑层22之前，还可以采用干法蚀刻去除部分第一支撑层21和第一牺牲层31，从而降低第一支撑层21的轰击能量，避免对第二牺牲层32及衬底结构造成损害。
在一些其他的实施例中，形成填充孔201的步骤还包括：在形成第一光阻层51以后，以第一光阻层51为掩膜依次蚀刻第一开口对应的部分第一支撑层21、部分第一牺牲层31、部分第二支撑层22以及部分第二牺牲层32，以形成填充孔201。该填充孔201的侧壁暴露第一支撑层21、第一牺牲层31、第二支撑层22以及第二牺牲层32。
本实施例中，在形成填充孔201以后，还包括：
S104、在填充孔内填充牺牲材料，以形成牺牲部。
参照图5，本实施例中，形成牺牲部24的步骤包括：牺牲材料202填满填充孔201，且牺牲材料202覆盖第一支撑层21表面。去除部分厚度的牺牲材料202，以形成牺牲部24，并使牺牲部24的顶表面与第三支撑层23的顶表面齐平。在填充孔201内填充牺牲材料202时，使牺牲材料202溢出填充孔201，有利于牺牲材料202充满填充孔201，避免填充孔201内出现间隙。
参照图6以及图7，在填充孔201内填充牺牲材料202以后，去除部分厚度的牺牲材料202，至露出第一支撑层21表面；剩余填充孔201内的牺牲材料202形成牺牲部24，牺牲部24的顶表面与第三支撑层23的顶表面齐平，以保证后续覆盖在第三支撑层23的顶表面的膜层结构的平整度。
本实施例中，在形成牺牲部24以后，还包括：
S105、在衬底上形成填充空间。
参照图8至图15，本申请中，形成填充空间204包括去除牺牲部24、牺牲层、部分第一支撑层21以及部分第二支撑层22以后，为形成电容提供空间，以使部分电容穿设在第一支撑层21和第二支撑层22中，以避免电容倾斜。
本实施例中，在形成填充空间204以后，还包括：
S106、在填充空间内形成电容。
本实施例中，电容包括下电极层81、介电层以及上电极层，下电极层81的一端与第一支撑层21接触，下电极层81的另一端与第三支撑层23接触，第二支撑层22围绕下电极层81设置，介电层覆盖在下电极层81表面，上电极层覆盖在介电层表面。通过设置第一支撑层21、第二支撑层22和第三支撑层23，分别对下电极层81的顶部、中部以及下部进行支撑，防止下电极层81倾斜。
本申请实施例提供一种半导体结构的制作方法，其制作方法包括：在衬底10上形成牺牲层和支撑层，其中，支撑层包括层叠设置的第一支撑层21和第二支撑层22，牺牲层包括第一牺牲层31和第二牺牲层32，第二牺牲层32、第二支撑层22、第一牺牲层31和第一支撑层21由下至上依次堆叠在衬底10上；在所述第二支撑层22上形成填充孔201，填充孔201贯穿于第一支撑层21、第一牺牲层31和第二支撑层22；在填充孔201内填充牺牲材料202，以形成牺牲部24；在衬底10上形成填充空间204；在填充空间204内形成电容。对比于相关技术中以第一支撑层21为掩膜去除位于牺牲层中部的部分支撑层，本申请实施例在形成填充空间204前，同步去除部分第一支撑层21以及部分第二支撑层22，以形成贯穿于第二支撑层22的填充孔201，利用填充孔201去除牺牲层，无需对第一支撑层21进行蚀刻处理，避免了剩余第一支撑层21损失减薄，从而防止第一支撑层21出现裂纹，有利于提高半导体结构的性能。
参照图8、图9以及图10，本实施例中，形成电容的步骤，包括：去除部分支撑层、牺牲层及部分牺牲部24，以形成电容孔203，电容孔203在衬底10上的正投影与牺牲部24在衬底10上的正投影至少部分重合。
示例性的，参照图9，牺牲部24的数量为多个，且多个牺牲部24在衬底10上的正投影呈阵列分布。电容孔203在衬底10上的正投影与牺牲部24在衬底10上的正投影至少部分重合，进而使得后续在电容孔203内形成的下电极层81与牺牲部24接触。
参照图8，形成电容孔203的步骤包括：在第一支撑层21和牺牲部24表面上形成第二光阻层52，第二光阻层52具有第二开口。在形成第二光阻层52以前，在第一支撑层21上依次形成硬掩膜层72、第二碳层712以及第二抗反射层711，其中硬掩膜层72可以包括第一硬掩膜层72和第二硬掩膜层72，第二硬掩膜层72位于第一硬掩膜层72和碳层之间，硬掩膜层72的材质例如可以包括多晶硅(ploy)、氮化硅(Si3N4)、氧化硅(SiO2，SiO)或者氮氧化硅(SiON)中的一种或者多种。第二抗反射层711例如可以包括多个层叠设置的不同消光系数的抗反射层。通过设置第二抗反射层711和第二碳层712，有利于提高第二光阻层52的光刻准确性。
本实施例中，第二开口在衬底10上的正投影与牺牲部24在衬底10上的正投影至少部分重合，以使后续形成的电容孔203在衬底10上的正投影与牺牲部24在衬底10上的正投影至少部分重合。通过上述设置，能够在后续去除牺牲层的过程中，蚀刻过程能够通过牺牲部24能够快速扩散至旁边的牺牲层，加快蚀刻速率，同时蚀刻过程也不影响第一支撑层21，避免第一支撑层21减薄。
进一步地，至少三个第二开口在衬底上的正投影等间隔地围绕牺牲部在衬底上的正投影的周向设置，以使至少三个电容孔203沿牺牲部24的周向方向均匀分布，以便后续形成能够支撑第一支撑层21和第二支撑层22的至少三个下电极层81，同时通过牺牲部24的去除加快各电容孔203牺牲层的去除，便于蚀刻液体向牺牲层均匀扩散。例如，本实施例中，每个牺牲部24的周向方向可以均匀设置有四个电容孔203。
进一步地，第二光阻层52的第二开口在衬底10上的正投影与电容接触垫42至少部分重合，以使形成的电容孔203在衬底10上的正投影与电容接触垫42至少部分重合，进而使得形成的部分电容与电容接触垫42接触。在一些实施例中，第二开口在衬底10上的正投影可以与电容接触垫42完全重合，进而保证后续形成的电容与电容接触垫42之间的连接可靠性。
参照图10，在形成第二光阻层52以后，形成电容孔203的步骤还包括：以第二光阻层52为掩膜依次蚀刻第二开口对应的部分第一支撑层21、部分第一牺牲层31、部分第二支撑层22以及部分第二牺牲层32，以形成电容孔203。值得说明的是，在以第二光阻层52为掩膜依次蚀刻第二开口对应的部分第一支撑层21、部分第一牺牲层31、部分第二支撑层22以及部分第二牺牲层32之前，还包括：以第二光阻层52为掩膜蚀刻硬掩膜层72，将第二光阻层52上的图案转移至硬掩膜层72上。以具有转移图案的硬掩膜层72为掩膜依次蚀刻部分第一支撑层21、部分第一牺牲层31、部分第二支撑层22以及部分第二牺牲层32，以形成电容孔203。
在一些实施例中，第三支撑层23的顶表面可以与电容接触垫42齐平，在以第二光阻层52为掩膜依次蚀刻部分第一支撑层21、部分第一牺牲层31、部分第二支撑层22以及部分第二牺牲层32之后，形成的电容孔203暴露电容接触垫42表面。在另外一些实施例中，第三支撑层23还覆盖在电容接触垫42的顶表面，在以第二光阻层52为掩膜依次蚀刻部分第一支撑层21、部分第一牺牲层31、部分第二支撑层22以及部分第二牺牲层32之后，形成电容孔203的步骤还包括继续去除部分第三支撑层23，直至蚀刻至电容接触垫42，以使形成的电容孔203暴露电容接触垫42表面。
参照图11、图12以及图13，本实施例中，在形成电容孔203以后，形成电容的步骤还包括：在电容孔203内形成下电极层81。由于电容孔203贯穿于第二支撑层22和第一支撑层21，以使形成的下电极层81贯穿于第二支撑层22和第一支撑层21，第一支撑层21能够支撑下电极层81的顶部，第二支撑层22能够支撑下电极层81的中部，有利于避免电容倾斜。在另外一些实施例中，第三支撑层23还覆盖在电容接触垫42的顶表面，形成电容孔203的步骤还包括去除部分第三支撑层23，以使形成的部分下电极层81位于第三支撑层23内，以使第三支撑层23能够支撑下电极层81的底部，有利于避免电容倾斜。由于电容孔203暴露电容接触垫42的表面，下电极层81与电容接触垫42接触，且下电极层81与电容接触垫42电连接，以便实现后续形成的电容通过电容接触垫42与电容插塞41电性连接。
值得说明的是，如图11所示，在形成下电极层81时，下电极层81还覆盖在第一支撑层21上，以使下电极层81充满电容孔203，避免电容孔203内出现间隙。如图12和图13所示，在形成下电极层81以后，形成填充空间204之前，还包括：去除覆盖在第一支撑层21上的下电极层81，仅保留位于电容孔203内的下电极层81。
参照图14和图15，本实施例中，在形成下电极层81以后，形成电容的步骤还包括：去除牺牲部24和牺牲层，以形成填充空间204。示例性的，去除牺牲部24以后，第一牺牲层31和第二牺牲层32暴露出来，此处，“暴露”指的是部分第一牺牲层31和部分第二牺牲层32没有牺牲部24覆盖。去除牺牲部24以后，便于去除第一牺牲层31和第二牺牲层32，使得第一支撑层21和第二支撑层22之间的空间，第二支撑层22和第三支撑层23之间的空间与填充孔201共同构成填充空间204。进一步的，位于第一支撑层21和第二支撑层22之间的空间和位于第二支撑层22和第三支撑层23之间的空间连通在一起，以便后续形成的位于第一支撑层21和第二支撑层22之间的空间的上电极层和位于第二支撑层22和第三支撑层23之间的空间的上电极层能够连接在一起。
值得说明的是，本实施例中，在形成下电极层81以后，再去除牺牲部24和牺牲层，以使下电极层81对支撑层起支撑作用，防止第一支撑层21以及第二支撑坍塌。
本实施例中，牺牲材料202、第一牺牲层31以及第二牺牲层32的材质均相同，以便使用相同的工艺同步去除牺牲部24和牺牲层，有利于简化半导体结构的制作工艺，降低半导体结构的制作成本。其中，牺牲层材料、第一牺牲层31以及第二牺牲层32的材质例如可以为氮化硅(Si3N4)、氧化硅(SiO2，SiO)或者氮氧化硅(SiON)。当然，在一些其他的实施例中，还可以根据实际需要设置牺牲材料202、第一牺牲层31以及第二牺牲层32的材质，对此不进行具体限定。
进一步地，第一支撑层21、第二支撑层22以及第三支撑层23的材质均相同，且与牺牲层的材质不同，以使支撑层与牺牲层的蚀刻选择比不同，在去除牺牲部24和牺牲层的同时，避免支撑层被蚀刻掉，有利于保证支撑层对电容的支撑作用，进一步避免电容倾斜。其中，第一支撑层21、第二支撑层22以及第三支撑层23的材质例如可以为氮碳化硅(SiCN)。当然，在一些其他的实施例中，还可以根据实际需要设置第一支撑层21、第二支撑层22以及第三支撑层23的材质，对此不进行具体限定。
本实施例中，可以采用酸洗蚀刻工艺去除牺牲部24和牺牲层。其中，去除牺牲层和牺牲部24的清洗液例如可以为磷酸，有利于保证对牺牲层和牺牲部24的去除效果的同时，避免下电极层81被蚀刻掉，有利于保持下电极层81的轮廓，提高电容的性能。进一步地，下电极层81的材质例如可以为氮化钛(TiN)，由于下电极层81的材质与牺牲层的材质不同，下电极层81与牺牲层的蚀刻选择比不同，有利于进一步保证下电极层81的轮廓，进而保证形成的电容的性能。
本实施例中，在形成填充空间204以后，形成电容的步骤还包括：在暴露出的下电极层81表面依次形成介电层和上电极层(图中并未示出)，下电极层81、介电层以及上电极层构成电容。示例性的，在电容孔203内形成下电极层81，在去除牺牲部24与牺牲层以后，位于第一支撑层21和第二支撑之间的下电极层81、位于第二支撑层22和第三支撑层23之间的下电极层81均暴露出来。此处，“暴露”指的是下电极层81没有被牺牲部24覆盖。在位于填充空间204内的下电极层81表面一次形成介电层和上电极层以后，介电层覆盖在暴露出来的下电极层81的表面，上电极层覆盖在暴露出来的介电层的表面。
在一些其他的实施例中，下电极层81还可以覆盖在电容孔203的底壁和侧壁，在位于填充空间204内的下电极层81表面依次形成介电层和上电极层时，介电层和上电极层还覆盖在下电极层81围设成的凹槽内。
本申请实施例还提供一种半导体结构，该半导体结构衬底10以及设置在衬底10上的牺牲层和支撑层，支撑层包括层叠设置的第一支撑层21和第二支撑层22，牺牲层包括第一牺牲层31和第二牺牲层32，第二牺牲层32、第二支撑层22、第一牺牲层31和第一支撑层21由下至上依次堆叠在衬底10上；第一支撑层21和衬底10之间设置有电容，部分电容贯穿于第一支撑层21、第一牺牲层31和第二支撑层22。其中，电容的制作方法包括：在所述第二支撑层22上形成填充孔201，填充孔201贯穿于第一支撑层21、第一牺牲层31和第二支撑层22；在填充孔201内填充牺牲材料202，以形成牺牲部24；在衬底10上形成填充空间204，在填充空间204内形成电容。对比于相关技术中以第一支撑层21为掩膜去除位于牺牲层中部的部分支撑层，本申请实施例在形成填充空间204前，同步去除部分第一支撑层21以及部分第二支撑层22，以形成贯穿于第二支撑层22的填充孔201，利用填充孔201去除牺牲层，无需对第一支撑层21进行蚀刻处理，避免了剩余第一支撑层21损失减薄，从而防止第一支撑层21出现裂纹，有利于提高半导体结构的性能。
参照图15，支撑层还包括第三支撑层23，第三支撑层23位于第二支撑靠近衬底10的一侧，第二牺牲层32位于第三支撑层23和第二支撑层22之间；电容包括下电极层81、介电层以及上电极层，下电极层81的一端与第一支撑层21接触，下电极层81的另一端与第三支撑层23接触，第二支撑层22围绕下电极层81设置，介电层覆盖在下电极层81表面，上电极层覆盖在介电层表面。通过设置第一支撑层21、第二支撑层22和第三支撑层23，分别对下电极层81的顶部、中部以及下部进行支撑，防止下电极层81倾斜。
上述的描述中，需要理解的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以使固定连接，也可以是通过中间媒介间接相连，可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。术语“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或者暗示所指的装置或者元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。在本公开的描述中，“多个”的含义是两个或两个以上，除非是另有精确具体地规定。
本公开的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (15)

1.一种半导体结构的制作方法，其特征在于，包括：
提供衬底；
在所述衬底上形成牺牲层和支撑层，其中，所述支撑层包括层叠设置的第一支撑层和第二支撑层，所述牺牲层包括第一牺牲层和第二牺牲层，所述第二牺牲层、所述第二支撑层、所述第一牺牲层和所述第一支撑层由下至上依次堆叠在所述衬底上；
在所述第二支撑层上形成填充孔，所述填充孔贯穿于所述第一支撑层、第一牺牲层和第二支撑层；
在所述填充孔内填充牺牲材料，以形成牺牲部；
在衬底上形成填充空间；
在所述填充空间内形成电容。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述支撑层还包括第三支撑层，所述第三支撑层位于所述衬底表面，且位于所述第二支撑靠近所述衬底的一侧，所述第二牺牲层位于所述第三支撑层和所述第二支撑层之间。
3.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述填充孔，包括：
在所述第一支撑层上形成第一光阻层，所述第一光阻层具有第一开口；
以所述第一光阻层为掩膜依次蚀刻所述第一开口对应的部分所述第一支撑层、部分所述第一牺牲层和部分所述第二支撑层，以形成所述填充孔。
4.根据权利要求3所述的半导体结构的制作方法，其特征在于，采用干法蚀刻工艺去除部分所述第二支撑层。
5.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述牺牲部，包括：
所述牺牲材料填满所述填充孔，且所述牺牲材料覆盖所述第一支撑层表面；
去除部分厚度的所述牺牲材料，至露出第一支撑层表面；
剩余所述填充孔内的所述牺牲材料形成所述牺牲部，所述牺牲部的顶表面与所述第一支撑层的顶表面齐平。
6.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述牺牲材料、所述第一牺牲层以及所述第二牺牲层的材质均相同。
7.根据权利要求2-6任一项所述的半导体结构的制作方法，其特征在于，形成所述电容，包括：
去除部分所述支撑层、所述牺牲层及部分所述牺牲部，以形成电容孔，所述电容孔在所述衬底上的正投影与所述牺牲部在所述衬底上的正投影至少部分重合；
在所述电容孔内形成下电极层；
去除所述牺牲部和所述牺牲层，以形成所述填充空间；
在暴露出的所述下电极层表面依次形成介电层和上电极层，所述下电极层、所述介电层以及所述上电极层构成所述电容。
8.根据权利要求7所述的半导体结构的制作方法，其特征在于，形成所述电容孔，包括：
在所述第一支撑层和所述牺牲部表面上形成第二光阻层，所述第二光阻层具有第二开口；
以所述第二光阻层为掩膜依次蚀刻所述第二开口对应的部分所述第一支撑层、部分所述第一牺牲层、部分所述第二支撑层以及部分所述第二牺牲层，以形成所述电容孔。
9.根据权利要求8所述的半导体结构的制作方法，其特征在于，第二开口在衬底上的正投影与所述牺牲部在衬底上的正投影至少部分重合；
至少三个所述第二开口在衬底上的正投影等间隔地围绕所述牺牲部在衬底上的正投影的周向设置。
10.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述第一支撑层、所述第二支撑层以及所述第三支撑层的材质均相同，且与所述牺牲层的材质不同。
11.根据权利要求7所述的半导体结构的制作方法，其特征在于，形成所述填充空间，包括：
采用酸洗蚀刻工艺去除所述牺牲部和所述牺牲层。
12.根据权利要求7所述的半导体结构的制作方法，其特征在于，提供衬底以后，形成所述牺牲层与所述支撑层之前，包括：
在所述衬底内形成多个相间隔设置的电容插塞；
在所述电容插塞上形成对应的电容接触垫，所述电容接触垫与所述电容插塞电连接。
13.根据权利要求12所述的半导体结构的制作方法，其特征在于，形成所述电容孔，包括：所述电容孔暴露所述电容插塞表面，所述下电极层与所述电容插塞电连接。
14.一种采用权利要求1-13任一项所述的半导体结构的制作方法制作的半导体结构，其特征在于，包括衬底以及设置在所述衬底上的牺牲层和支撑层，所述支撑层包括第一支撑层和第二支撑层，所述牺牲层包括第一牺牲层和第二牺牲层，所述第二牺牲层、所述第二支撑层、所述第一牺牲层和所述第一支撑层由下至上依次堆叠在所述衬底上；
所述第一支撑层和所述衬底之间设置有电容，部分所述电容贯穿于所述第一支撑层、第一牺牲层和第二支撑层。
15.根据权利要求14所述的半导体结构，其特征在于，所述支撑层还包括第三支撑层，所述第三支撑层位于所述衬底表面，所述第三支撑层位于所述第二支撑靠近所述衬底的一侧，所述第二牺牲层位于所述第三支撑层和所述第二支撑层之间；
所述电容包括下电极层、介电层以及上电极层，所述下电极层的一端与所述第一支撑层接触，所述下电极层的另一端与所述第三支撑层接触，所述第二支撑层围绕所述下电极层设置，所述介电层覆盖在所述下电极层表面，所述上电极层覆盖在所述介电层表面。
CN202210751680.5A 2022-06-29 2022-06-29 半导体结构的制作方法及半导体结构 Pending CN117395985A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210751680.5A CN117395985A (zh) 2022-06-29 2022-06-29 半导体结构的制作方法及半导体结构
US18/152,769 US20240008245A1 (en) 2022-06-29 2023-01-11 Method for fabricating semiconductor structure, and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210751680.5A CN117395985A (zh) 2022-06-29 2022-06-29 半导体结构的制作方法及半导体结构

Publications (1)

Publication Number Publication Date
CN117395985A true CN117395985A (zh) 2024-01-12

Family

ID=89432947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210751680.5A Pending CN117395985A (zh) 2022-06-29 2022-06-29 半导体结构的制作方法及半导体结构

Country Status (2)

Country Link
US (1) US20240008245A1 (zh)
CN (1) CN117395985A (zh)

Also Published As

Publication number Publication date
US20240008245A1 (en) 2024-01-04

Similar Documents

Publication Publication Date Title
TWI615921B (zh) 記憶體陣列中具有共平面數位線接觸結構及儲存節點接觸結構的半導體記憶體元件及其製作方法
KR100546395B1 (ko) 반도체소자의 커패시터 및 그 제조방법
US7869189B2 (en) Methods of fabricating integrated circuit devices including capacitors having high-aspect ratio support patterns and related devices
US20130015551A1 (en) Method for fabricating memory device with buried digit lines and buried word lines
CN113675146B (zh) 半导体结构及其形成方法和存储器
TWI571915B (zh) 電容器下電極之製造方法及半導體裝置
JP4964407B2 (ja) 半導体装置及びその製造方法
JP2009253273A (ja) 高集積半導体装置内の垂直型トランジスタの製造方法
KR100689712B1 (ko) 반도체 메모리 소자의 제조방법 및 그 구조
CN110970402A (zh) 电容器阵列结构、半导体器件及其制备方法
KR101524510B1 (ko) 커패시터 및 이의 제조 방법
WO2014181815A1 (ja) 半導体装置の製造方法
KR100438782B1 (ko) 반도체 소자의 실린더형 커패시터 제조방법
CN117395985A (zh) 半导体结构的制作方法及半导体结构
KR20080088987A (ko) 반도체 소자의 절연막 평탄화 방법
CN114725045A (zh) 半导体结构及其制作方法
US20050280060A1 (en) Concentric or nested container capacitor structure for integrated cicuits
US6838341B2 (en) Method for fabricating semiconductor device with self-aligned storage node
KR20110001136A (ko) 반도체 소자의 제조 방법
US6107132A (en) Method of manufacturing a DRAM capacitor
KR20110026755A (ko) 반도체 소자 및 그의 형성 방법
KR20060107130A (ko) 스토리지 노드 전극을 갖는 반도체소자 및 그 제조방법
JPH1050950A (ja) 半導体集積回路装置の製造方法
KR20090072791A (ko) 반도체소자의 금속 콘택 형성방법
KR20050002435A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination