CN114725045A - 半导体结构及其制作方法 - Google Patents

半导体结构及其制作方法 Download PDF

Info

Publication number
CN114725045A
CN114725045A CN202210250077.9A CN202210250077A CN114725045A CN 114725045 A CN114725045 A CN 114725045A CN 202210250077 A CN202210250077 A CN 202210250077A CN 114725045 A CN114725045 A CN 114725045A
Authority
CN
China
Prior art keywords
layer
contact
contact hole
substrate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210250077.9A
Other languages
English (en)
Inventor
吴润平
金泰均
元大中
朴淳秉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210250077.9A priority Critical patent/CN114725045A/zh
Publication of CN114725045A publication Critical patent/CN114725045A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供一种半导体结构及其制作方法，涉及半导体技术领域，用于解决半导体结构良率较低的技术问题，该半导体结构包括：衬底、覆盖衬底的第一绝缘层、保护层和接触结构；衬底包括多个间隔设置的有源区，有源区包括第一接触区；第一绝缘层设置有接触孔，接触孔延伸至衬底，以暴露第一接触区；保护层位于接触孔的侧壁上，且至少覆盖暴露在接触孔内的第一绝缘层；接触结构填充在接触孔内且与第一接触区电连接。通过在接触结构和第一绝缘层之间设置保护层，该保护层可以减少或者避免第一绝缘层受到损伤，保证第一绝缘层的绝缘性能，从而减少或者避免接触结构和第一接触区以外的其他结构导通，以提高半导体结构的良率。

Description

半导体结构及其制作方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种半导体结构及其制作方法。
背景技术
随着科技的不断发展，半导体结构应用越来越广。存储器，尤其是动 态随机存储器(Dynamic Random Access Memory，简称DRAM)因其具有 较高的存储密度以及较快的读写速度被广泛地应用在各种电子设备中。动 态随机存储器包括多个存储单元，每个存储单元通常包括晶体管和电容器， 晶体管的栅极与字线(Word Line，简称WL)相连，晶体管的源极或漏极与 位线(Bit Line，简称BL)相连，另一端与电容器相连。
动态随机存储器中的晶体管通常包括：衬底、位于衬底中的沟槽、位 于沟槽中的栅极(字线)，以及位于沟槽两侧的衬底中的源极和漏极。其 中，栅极和字线相连，源极和漏极中的一者与位线相连，另一者与电容器 相连，字线上的电压信号控制晶体管的打开或关闭，进而通过位线读取存 储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行 存储。晶体管的源极通常通过接触结构与位线电连接，然而，接触结构易 与源极外的其他结构导通，导致半导体结构失效，半导体结构的良率较低。
发明内容
鉴于上述问题，本申请实施例提供一种半导体结构及其制作方法，用 于减少或者避免接触结构与源极外的其他结构导通，提高半导体结构的良 率。
根据一些实施例，本申请的第一方面提供一种半导体结构，其包括： 衬底、覆盖所述衬底的第一绝缘层、保护层和接触结构；所述衬底包括多个 间隔设置的有源区，所述有源区包括第一接触区；所述第一绝缘层设置有 接触孔，所述接触孔延伸至所述衬底，以暴露所述第一接触区；所述保护 层位于所述接触孔的侧壁上，且至少覆盖暴露在所述接触孔内的所述第一 绝缘层；所述接触结构填充在所述接触孔内且与所述第一接触区电连接。
在一些可能的实施例中，所述接触结构包括第一导电层和第二导电层； 所述第一导电层填充在所述接触孔的底部且与所述第一接触区相接触，所 述第一导电层的顶面低于所述衬底的顶面，所述保护层覆盖所述接触孔的 侧壁，所述第二导电层填充在所述保护层和所述第一导电层所围合的空间 内。
在一些可能的实施例中，所述半导体结构还包括阻挡层，所述阻挡层 覆盖所述第一绝缘层，所述接触孔贯穿所述阻挡层。
在一些可能的实施例中，所述保护层与所述阻挡层的材质相同。
在一些可能的实施例中，所述衬底还包括设置在所述有源区之间的隔 离结构，所述有源区和所述隔离结构中设置有多条间隔设置且沿第一方向 延伸的字线结构；所述字线结构包括：第三导电层、盖帽层和第二绝缘层， 所述盖帽层覆盖所述第三导电层的顶面，所述第二绝缘层覆盖所述盖帽层 的侧面、所述第三导电层的侧面和底面；所述接触孔内暴露有所述盖帽层。
在一些可能的实施例中，所述保护层与所述盖帽层相接触，所述保护 层与所述盖帽层的材质相同。
本申请实施例提供的半导体结构至少具有如下优点：
本申请实施例提供的半导体结构中，衬底上设置有第一绝缘层，第一 绝缘层的接触孔延伸至衬底，以暴露衬底的第一接触区，接触孔的侧壁上 设置保护层，保护层至少覆盖位于接触孔内的第一绝缘层，接触孔的剩余 空间内还填充有接触结构。通过在接触结构和第一绝缘层之间设置保护层， 该保护层可以减少或者避免第一绝缘层受到损伤，保证第一绝缘层的绝缘 性能，以减少或者避免接触结构与第一绝缘层所隔离的结构电连接，从而减少或者避免半导体结构失效，以提高半导体结构的良率。
根据一些实施例，本申请第二方面提供一种半导体结构的制作方法， 其包括：
提供衬底，所述衬底包括多个间隔设置的有源区，所述有源区包括第 一接触区；
在所述衬底上形成第一绝缘层，所述第一绝缘层覆盖所述衬底；
在所述第一绝缘层和所述衬底中形成接触孔，所述接触孔暴露所述第 一接触区；
在所述接触孔的侧壁上形成保护层，所述保护层至少覆盖暴露在所述 接触孔内的所述第一绝缘层；
在所述接触孔内形成接触结构，所述接触结构与所述第一接触区电连 接。
在一些可能的实施例中，在所述第一绝缘层和所述衬底中形成接触孔， 所述接触孔暴露所述第一接触区，包括：
在所述第一绝缘层上沉积阻挡层，并在所述阻挡层上沉积掩膜层；
刻蚀所述掩膜层、所述阻挡层、所述第一绝缘层和所述衬底，形成多 个间隔设置的所述接触孔，每个所述接触孔贯穿所述掩膜层、所述阻挡层 和所述第一绝缘层，且暴露一个所述第一接触区。
在一些可能的实施例中，刻蚀所述掩膜层、所述阻挡层、所述第一绝 缘层和所述衬底，形成多个间隔设置的所述接触孔，每个所述接触孔暴露 一个所述第一接触区之后，还包括：
在所述接触孔内沉积第一导电材料，所述第一导电材料填充满所述接 触孔，且覆盖所述掩膜层的顶部；
去除部分所述第一导电材料，形成第一导电层。
在一些可能的实施例中，去除部分所述第一导电材料，形成第一导电 层，包括：
刻蚀去除位于所述掩膜层的顶部的所述第一导电材料，以及刻蚀去除 位于所述接触孔内的部分所述第一导电材料，剩余的所述第一导电材料形 成所述第一导电层，所述第一导电层的顶面低于所述衬底的顶面。
在一些可能的实施例中，在所述接触孔的侧壁上形成保护层，所述保 护层至少覆盖暴露在所述接触孔内的所述第一绝缘层，包括：
沉积初始保护层，所述初始保护层位于所述接触孔的侧壁、所述第一 导电层的顶部，以及所述掩膜层的顶部；
刻蚀所述初始保护层，去除位于所述第一导电层的顶部和所述掩膜层 的顶部的所述初始保护层，剩余的所述初始保护层形成所述保护层。
在一些可能的实施例中，刻蚀所述初始保护层，去除位于所述第一导 电层的顶部和所述掩膜层的顶部的所述初始保护层，剩余的所述初始保护 层形成所述保护层之后，还包括：
在所述接触孔内位于所述第一导电层上方的空间内填充第二导电材 料，形成第二导电层，所述第二导电层的顶面与所述阻挡层的顶面齐平。
在一些可能的实施例中，在所述接触孔内位于所述第一导电层上方的 空间内填充第二导电材料，形成第二导电层，所述第二导电层的顶面与所 述阻挡层的顶面齐平之后，还包括：
去除所述掩膜层，以及位于所述第二导电层上方的所述保护层；
在所述第二导电层和所述阻挡层上形成多条间隔设置的位线，所述位 线沿第二方向延伸，且与所述接触结构电连接。
在一些可能的实施例中，干法刻蚀去除位于所述第二导电层上方的所 述保护层；
湿法刻蚀去除所述掩膜层。
在一些可能的实施例中，所述第一导电层和所述第二导电层的材质相 同；
和/或，所述阻挡层与所述保护层的材质相同。
在一些可能的实施例中，所述衬底还包括设置在所述有源区之间的隔 离结构，所述有源区和所述隔离结构中设置有多条间隔设置且沿第一方向 延伸的字线结构；
所述字线结构包括：第三导电层、盖帽层和第二绝缘层，所述盖帽层 覆盖所述第三导电层的顶面，所述第二绝缘层覆盖所述盖帽层的侧面、所 述第三导电层的侧面和底面；
所述接触孔内暴露有所述盖帽层，所述保护层与所述盖帽层相接触， 且所述保护层与所述盖帽层的材质相同。
本申请实施例提供的半导体结构的制作方法至少具有如下优点：
本申请实施例提供的半导体结构的制作方法中，在衬底上形成第一绝 缘层，并在第一绝缘层和衬底中形成接触孔，接触孔暴露衬底的第一接触 区；再在接触孔的侧壁上形成至少覆盖第一绝缘层的保护层，接触孔剩余 的空间内形成接触结构。通过形成位于接触结构和第一绝缘层之间的保护 层，该保护层可以减少或者避免第一绝缘层受到损伤，保证第一绝缘层的 绝缘性能，以减少或者避免接触结构与第一绝缘层所隔离的结构电连接，从而减少或者避免半导体结构失效，以提高半导体结构的良率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实 施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下 面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在 不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中的形成掩膜层后的结构示意图；
图2为相关技术中的去除掩膜层后的结构示意图；
图3为本申请一实施例中的半导体结构的示意图；
图4为本申请一实施例中的半导体结构的制作方法的流程图；
图5为本申请一实施例中的衬底的结构示意图；
图6为本申请一实施例中的形成第一绝缘层后的结构示意图；
图7为本申请一实施例中的形成接触孔后的结构示意图；
图8为本申请一实施例中的形成第一导电材料后的结构示意图；
图9为本申请一实施例中的形成第一导电层后的结构示意图；
图10为本申请一实施例中的形成保护层后的结构示意图；
图11为本申请一实施例中的形成第二导电层后的结构示意图；
图12为本申请一实施例中的去除第二导电层上的保护层后的结构示 意图；
图13为本申请一实施例中的形成位线导电层后的结构示意图。
具体实施方式
参考图1和图2，相关技术中的半导体结构在制作过程中，往往先在衬 底100上形成依次层叠设置的第一绝缘层200、阻挡层300和掩膜层400，掩 膜层400、阻挡层300、第一绝缘层200中形成接触孔500，接触孔500暴露 衬底100的第一接触区111；再去除掩膜层400，以暴露阻挡层300。然而， 在去除掩膜层400的同时，往往也会去除部分第一绝缘层200，如图2中虚 线所示，从而导致衬底100的第二接触区暴露。形成在接触孔500内的接触结构700与第二接触区电连接，接触结构700与第二接触区导通，导致半导 体结构失效，半导体结构的良率降低。
具体的，形成接触孔500后，沉积接触结构700并回刻至预设深度，再 去除掩膜层400。然而，在上述制作过程中，一方面沉积接触结构700时， 接触结构700的内部易存在孔洞或者缝隙，回刻接触结构700后，第一绝缘 层200会暴露在孔洞或者缝隙中。另一方面回刻接触结构700时，接触结构 700的顶面往往难以保证高度完全一致，接触结构700的边缘处若较低，则 第一绝缘层200也会暴露出来。在去除掩膜层400时，暴露的第一绝缘层200也会被去除部分，导致衬底100的第二接触区暴露出来。后续在接触结构700 和阻挡层200上形成位线导电层时，位线导电层易填充在第一绝缘层200被 去除的空间内，从而导致接触结构700与衬底100的第二接触区相接触而导 通，半导体结构失效。
本申请实施例提供一种半导体结构及其制作方法，通过在接触孔的侧壁 上形成至少覆盖第一绝缘层的保护层，该保护层设置在接触结构和第一绝缘 层之间，可以进一步保证第一绝缘层的绝缘性能，以减少或者避免接触结 构与第一绝缘层所隔离的结构电连接，从而减少或者避免接触结构和第一 接触区以外的其他结构导通，进而减少或者避免半导体结构失效，以提高 半导体结构的良率。
为了使本申请实施例的上述目的、特征和优点能够更加明显易懂，下面 将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完 整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全 部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造 性劳动的前提下所获得的所有其它实施例，均属于本申请保护的范围。
参考图3，本申请实施例提供一种半导体结构，该半导体结构包括： 衬底100、覆盖衬底100的第一绝缘层200、保护层600和接触结构700。 其中，衬底100提供支撑，用于支撑其上的第一绝缘层200等。衬底100 可以为半导体衬底。例如，衬底100的材质可以为硅、锗、碳化硅(SiC)、 锗化硅(SiGe)、绝缘体上锗(Germanium on Insulator，简称GOI)或者 绝缘体上硅(Silicon on Insulator，简称SOI)等。
衬底100包括有多个有源区110(Active Area，简称AA)，多个有源区 110间隔设置。在一些可能的实施例中，衬底100还包括设置在有源区110 之间的隔离结构120，通过隔离结构120将多个有源区110之间隔开来，以 保证各有源区110之间彼此独立。其中，隔离结构120可以为浅槽隔离 (Shallow Trench Isolation，简称STI)结构，以获得较佳的隔离特性和闩锁 保护能力。通过图案化制作工艺在衬底100内形成浅沟槽，并在浅沟槽内填 充绝缘材料，从而在衬底100上定义出多个由浅槽隔离结构分离的有源区110。 示例性的，浅沟槽的深度为800nm-1600nm，以控制有源区110的隔离程度； 绝缘材料可以氧化硅，其介电常数小于3，可以避免浅沟槽漏电并减轻电耦 合。
多个有源区110平行设置，其可以沿第三方向延伸。以平行于衬底100 的平面为截面，有源区110的截面图形可以为四边形，四边形各边之间可 以圆角过渡，该截面图形的中心线与第三方向平行。多个有源区110可以 呈阵列排布，示例性的，多个有源区110中的中心呈点阵排布。
每个有源区110包括第一接触区111，第一接触区111可以位于有源 区110的中心区域或者边缘区域。在一些可能的实施例中，每个有源区110 还包括第二接触区，有源区110用于形成存储晶体管，第一接触区111和 第二接触区用于形成存储晶体管的源极(Source)和漏极(Drain)。示例 性的，第一接触区111用于形成存储晶体管的源极，其电连接至位线，第 二接触区用于形成存储晶体管的漏极，其电连接至存储节点(StorageNode)，例如电容器。
在一些可能的实施例中，有源区110和隔离结构120中设置有多条间 隔设置且沿第一方向延伸的字线结构130。其中，第一方向与第三方向不 平行，优选的，第一方向与第三方向之间的夹角为15°-60°。如此设置，字 线结构130可以穿过有源区110，从而将有源区110分隔成第一接触区111 和第二接触区，第一接触区111和第二接触区分别位于字线结构130的两 侧。
在一些可能的实现方式中，一个有源区110仅有一条字线结构130穿 过，即有源区110被字线结构130分为两个部分，这两个部分中的一个为 第一接触区111，另一个为第二接触区，例如，位于字线结构130左侧的 部分为第一接触区111，第一接触区111连接位线，位于字线结构130右 侧的部分为第二接触区，第二接触区连接电容器。
在另一些可能的实现方式中，一个有源区110有两条字线结构130穿 过，即有源区110被字线结构130分为三个部分，这三个部分中位于中间 的部分为一个接触区，位于两边的部分为一个接触区。例如，位于中间的 部分第一接触区111，第一接触区111连接位线，位于两边的部分均为第 二接触区，第二接触区连接电容器。如此设置，通过一个有源区110可以 控制两个电容，可以提高半导体结构的集成度和半导体结构的存储密度。
继续参考图3，字线结构130包括第三导电层131、盖帽层133和第二 绝缘层132，其中，盖帽层133覆盖第三导电层131的顶面，第二绝缘层 132覆盖盖帽层133的侧面、第三导电层131的侧面和底面。也就是说， 盖帽层133和第三导电层131形成叠层结构，第二绝缘层132设置在该叠 层结构与衬底100之间，用于保证衬底100与第三导电层131之间电性隔离。第二绝缘层132的材质可以为氧化硅、氧化锆等，其厚度可以为 1nm-10nm。
第三导电层131可以为单层或者叠层，第三导电层131的材质包括钨、 钛、镍、铝、铂、氮化钛或者多晶硅。例如，第三导电层131包括钨层， 以及设置在钨层上的多晶硅层。
盖帽层133用于隔离和保护第三导电层131，盖帽层133的材质可以 为氮化硅或者氮氧化硅，其绝缘且材质较硬，不易刻蚀。盖帽层133的顶 面可以与有源区110的顶面齐平，以便于字线结构130的形成。盖帽层133 的厚度可以为5nm-80nm。
在一些可能的实现方式中，刻蚀有源区110和隔离结构120，形成多 条间隔设置且沿第一方向延伸的字线沟槽；在字线沟槽的侧壁和底壁沉积 第二绝缘层132；在第二绝缘层132所围合的空间内沉积第三导电层131， 并在第三导电层131上沉积盖帽层133；对盖帽层133、第二绝缘层132、 有源区110和隔离结构120进行平坦化处理。当然，第二绝缘层132也可 以通过热氧化工艺形成在暴露在字线沟槽内的有源区110上，以保证有源 区110与第三导电层131之间电性隔离。
继续参考图3，第一绝缘层200覆盖衬底100，即第一绝缘层200覆 盖有源区110和隔离结构120。在有源区110和隔离结构120中设置字线 结构130的实施例中，第一绝缘层200还覆盖字线结构130。第一绝缘层200的材质为氧化物，例如氧化硅，其通过沉积工艺形成。
第一绝缘层200设置有接触孔，接触孔可以有多个，多个接触孔间隔 设置。接触孔的数量可以与第一接触区111的数量适配，以使每个接触孔 对应一个第一接触区111。接触孔贯穿第一绝缘层200且延伸至衬底100， 以暴露第一接触区111，即接触孔的孔底位于衬底100中，且至少部分孔 底为有源区110。在有源区110和隔离结构120中设置字线结构130的实 施例中，接触孔内还暴露有字线结构130的盖帽层133。
继续参考图3，保护层600位于接触孔的侧壁上，且至少覆盖暴露在 接触孔内的第一绝缘层200，即保护层600将第一绝缘层200隔离，避免 第一绝缘层200暴露在接触孔内，从而避免后续制作过程中第一绝缘层 200受到损伤。保护层600的材质可以为氮化硅或者氮氧化硅。
在一些可能的示例中，保护层600位于接触孔的部分侧壁上，且仅覆 盖第一绝缘层；在另一些可能的示例中，保护层600覆盖接触孔的全部侧 壁，避免后续制作过程中接触孔的侧壁受到损伤，例如，避免第一绝缘层 200、盖帽层133等受到损伤。
在有源区110和隔离结构120中设置字线结构130，接触孔内还暴露 有盖帽层133的实施例中，保护层600覆盖第一绝缘层200，且保护层600 与盖帽层133相接触，保护层600与盖帽层133的材质相同。如此设置， 保护层600和盖帽层133形成一体，进一步保证第一绝缘层200的绝缘性 能。
继续参考图3，接触结构700填充在接触孔内且与第一接触区111电 连接。可以理解的是，接触结构700填充在设置有保护层600的接触孔内， 即保护层600占有接触孔的部分空间，接触结构700填充在接触孔剩余的 空间内。接触结构700与第一接触区111相接触而实现接触结构700与第 一接触区111的电连接。
在一些可能的实施例中，接触结构700包括第一导电层710和第二导 电层720。第一导电层710填充在接触孔的底部且与第一接触区111相接 触，第一导电层710的顶面低于衬底100的顶面，以暴露第一绝缘层200。 保护层600覆盖接触孔的侧壁，第二导电层720填充在保护层600和第一 导电层710所围合的空间内。
在上述实施例的基础上，在一些可能的示例中，半导体结构还包括阻 挡层300，阻挡层300覆盖第一绝缘层200，接触孔贯穿阻挡层300。也就 是说，阻挡层300位于第一绝缘层200上，其可以用作第一绝缘层200上 的膜层的刻蚀停止层，以防止第一绝缘层200被刻蚀损伤。
接触孔延伸至阻挡层300且贯穿阻挡层300，即接触孔位于阻挡层300、 第一绝缘层200和衬底100中。接触孔的侧壁中位于第一导电层710上方 的部分侧壁覆盖有保护层600。也就是说，接触孔的底部填充有第一导电 层710，接触孔剩余的侧壁上覆盖有保护层600。由于第一导电层710的 顶面低于衬底100的顶面，阻挡层300和第一绝缘层200上均覆盖有保护 层600。优选的，保护层600与阻挡层300的材质相同，保护层600与阻 挡层300相接触，两者形成一体。
第二导电层720填充在保护层600和第一导电层710所围合的空间内， 其可以填平该空间，以使第二导电层720的顶面与阻挡层300的顶面齐平。 优选的，第一导电层710和第二导电层720的材质相同，以使第一导电层 710和第二导电层720形成一体，减少第一导电层710和第二导电层720 之间的接触电阻，提高半导体结构的电学性能。示例性的，第一导电层710 和第二导电层720的材质均为多晶硅。
综上，本申请实施例的半导体结构中，衬底100上设置有第一绝缘层 200，第一绝缘层200的接触孔延伸至衬底100，以暴露衬底100的第一接 触区111，接触孔的侧壁上设置保护层600，保护层600至少覆盖位于接 触孔内的第一绝缘层200，接触孔的剩余空间内还填充有接触结构700。 通过在接触结构700和第一绝缘层200之间设置保护层600，该保护层600 可以减少或者避免第一绝缘层200受到损伤，保证第一绝缘层200的绝缘 性能，以减少或者避免接触结构700与第一绝缘层200所隔离的结构电连 接，进而减少或者避免半导体结构失效，以提高半导体结构的良率。
参考图4，本申请实施例还提供一种半导体结构的制作方法，该制作 方法包括：
步骤S10：提供衬底，衬底包括多个间隔设置的有源区，有源区包括 第一接触区。
参考图5，衬底100可以为半导体衬底。例如，衬底100的材质可以 为硅、锗、碳化硅、锗化硅、绝缘体上锗或者绝缘体上硅等。衬底100包 括有多个有源区110，多个有源区110间隔设置。在一些可能的实现方式 中，衬底100还包括设置在有源区110之间的隔离结构120，通过隔离结 构120将多个有源区110之间隔开来，以保证各有源区110之间彼此独立。 示例性的，隔离结构120可以为浅槽隔离结构，以获得较佳的隔离特性和 闩锁保护能力。
多个有源区110平行设置，其可以沿第三方向延伸。以平行于衬底100 的平面为截面，有源区110的截面图形可以为四边形，四边形各边之间可 以圆角过渡，该截面图形的中心线与第三方向平行。多个有源区110可以 呈阵列排布，示例性的，多个有源区110中的中心呈点阵排布。
每个有源区110包括第一接触区111，第一接触区111可以位于有源区 110的中心区域或者边缘区域。在一些可能的实施例中，每个有源区110还包 括第二接触区，有源区110用于形成存储晶体管，第一接触区111和第二接 触区用于形成存储晶体管的源极和漏极。
在一些可能的实现方式中，有源区110和隔离结构120中设置有多条 间隔设置且沿第一方向延伸的字线结构130。其中，第一方向与第三方向 不平行，优选的，第一方向与第三方向之间的夹角为15°-60°。如此设置， 字线结构130可以穿过有源区110，从而将有源区110分隔成第一接触区 111和第二接触区，第一接触区111和第二接触区分别位于字线结构130 的两侧。
字线结构130可以包括第三导电层131、盖帽层133和第二绝缘层132。 其中，盖帽层133覆盖第三导电层131的顶面，第二绝缘层132覆盖盖帽 层133的侧面、第三导电层131的侧面和底面。也就是说，盖帽层133和 第三导电层131形成叠层结构，第二绝缘层132设置在该叠层结构与衬底 100之间，用于保证衬底100与第三导电层131之间电性隔离。第二绝缘 层132的材质可以为氧化硅、氧化锆等，其厚度可以为1nm-10nm。
第三导电层131可以为单层或者叠层，第三导电层131的材质包括钨、 钛、镍、铝、铂、氮化钛或者多晶硅。例如，第三导电层131包括钨层， 以及设置在钨层上的多晶硅层。
盖帽层133用于隔离和保护第三导电层131，盖帽层133的材质可以 为氮化硅或者氮氧化硅，其绝缘且材质较硬，不易刻蚀。盖帽层133的顶 面可以与有源区110的顶面齐平，以便于字线结构130的形成。盖帽层133 的厚度可以为5nm-80nm。
步骤S20：在衬底上形成第一绝缘层，第一绝缘层覆盖衬底。
参考图6，第一绝缘层200覆盖衬底100，即第一绝缘层200覆盖有 源区110和隔离结构120。在有源区110和隔离结构120中设置字线结构 130的实施例中，第一绝缘层200还覆盖字线结构130。第一绝缘层200 的材质为氧化物，例如氧化硅，其通过沉积工艺形成。
其中，沉积工艺可以为化学气相沉积(Chemical Vapor Deposition，简称 CVD)工艺、物理气相沉积(Physical Vapor Deposition，简称PVD)工艺或 者原子层沉积(AtomicLayer Deposition，简称ALD)工艺等。
步骤S30：在第一绝缘层和衬底中形成接触孔，接触孔暴露第一接触 区。
参考图6和图7，第一绝缘层200覆盖衬底100，刻蚀第一绝缘层200 和衬底100，在第一绝缘层200和衬底100中形成接触孔500，接触孔500 暴露第一接触区111。接触孔500可以有多个，多个接触孔500间隔设置。 接触孔500的数量可以与第一接触区111的数量适配，以使每个接触孔500 对应一个第一接触区111。
在有源区110和隔离结构120中设置字线结构130的实施例中，在第 一绝缘层200和衬底100中形成接触孔500时，还刻蚀到字线结构130的 盖帽层133和第二绝缘层132，接触孔500内暴露有盖帽层133。可以理 解的是，接触孔500未延伸到字线结构130的第三导电层131，以避免形 成在接触孔500内的接触结构700与字线结构130相接触而电连接，从而避免半导体结构失效。
步骤S40：在接触孔的侧壁上形成保护层，保护层至少覆盖暴露在接 触孔内的第一绝缘层。
通过沉积并回刻在接触孔500的侧壁上形成保护层600，保护层600 覆盖暴露在接触孔500内的第一绝缘层200，以将第一绝缘层200隔离， 避免第一绝缘层200暴露在接触孔500内，从而避免后续制作过程中第一 绝缘层200受到损伤。保护层600的材质可以为氮化硅或者氮氧化硅。
在一些可能的示例中，保护层600形成在接触孔500的部分侧壁上， 且仅覆盖第一接触层；在另一些可能的示例中，保护层600覆盖接触孔500 的全部侧壁，避免后续制作过程中接触孔500的侧壁受到损伤，例如，避 免第一绝缘层200、盖帽层133等受到损伤。
步骤S50：在接触孔内形成接触结构，接触结构与第一接触区电连接。
接触结构700形成在设置有保护层600的接触孔500内，即接触孔500 内形成有保护层600，在接触孔500的剩余空间内形成接触结构700，接 触结构700的高度可以根据需求进行调整。接触结构700具有导电性，其 与第一接触区111相接触而实现接触结构700与第一接触区111的电连接。
综上，本申请实施例中的半导体结构的制作方法中，在衬底100上形 成第一绝缘层200，并在第一绝缘层200和衬底100中形成接触孔500， 接触孔500暴露衬底100的第一接触区111；再在接触孔500的侧壁上形 成至少覆盖第一绝缘层200的保护层600，接触孔500剩余的空间内形成 接触结构700。通过形成位于接触结构700和第一绝缘层200之间的保护层600，该保护层600可以减少或者避免第一绝缘层200受到损伤，保证 第一绝缘层200的绝缘性能，以减少或者避免接触结构700与第一绝缘层 200所隔离的结构电连接，从而减少或者避免半导体结构失效，以提高半 导体结构的良率
参考图7，在一些可能的实施例中，在第一绝缘层200和衬底100中 形成接触孔500，接触孔500暴露第一接触区111(步骤S30)，包括：
在第一绝缘层200上沉积阻挡层300，并在阻挡层300上沉积掩膜层 400。阻挡层300覆盖第一绝缘层200，掩膜层400覆盖阻挡层300。阻挡 层300可以用于掩膜层400的刻蚀停止层，以减少或者避免在刻蚀掩膜层 400时损伤第一绝缘层200，保证第一绝缘层200的绝缘性能。阻挡层300 的材质可以为氮化硅或者氮氧化硅，掩膜层400的材质可以为硬掩模(Hard Mask)材料，例如氧化硅。
形成阻挡层300和掩膜层400后，刻蚀掩膜层400、阻挡层300、第 一绝缘层200和衬底100，形成多个间隔设置的接触孔500，每个接触孔 500贯穿掩膜层400、阻挡层300和第一绝缘层200，且暴露一个第一接触 区111。
具体的，在掩膜层400上涂覆光刻胶(Photo Resist)层，利用对准、 曝光、显影等工艺在光刻胶层中形成所需图案；以光刻胶层为掩膜，刻蚀 掩膜层400，将光刻胶层中的图案转移到掩膜层400中；去除光刻胶层， 以暴露掩膜层400；以掩膜层400为掩膜，刻蚀阻挡层300、第一绝缘层 200和衬底100，形成所需接触孔500。接触孔500贯穿掩膜层400、阻挡层300和第一绝缘层200，并延伸至衬底100中，每个接触孔500中暴露 一个第一接触区111。
参考图7和图8，刻蚀掩膜层400、阻挡层300、第一绝缘层200和衬 底100，形成多个间隔设置的接触孔500，每个接触孔500暴露一个第一 接触区111之后，还包括：
在接触孔500内沉积第一导电材料711，第一导电材料711填充满接 触孔500，且覆盖掩膜层400的顶部。如图8所示，在接触孔500内沉积 第一导电材料711，第一导电材料711可以为多晶硅。
沉积第一导电材料711后，去除部分第一导电材料711，形成第一导 电层710。如图8和图9所示，在一些可能的实现方式中，去除部分第一 导电材料711，形成第一导电层710，包括：刻蚀去除位于掩膜层400的 顶部的第一导电材料711，以及刻蚀去除位于接触孔500内的部分第一导 电材料711，剩余的第一导电材料711形成第一导电层710，第一导电层710的顶面低于衬底100的顶面。
如此设置，一方面第一绝缘层200与第一导电层710不接触，第一绝 缘层200未被第一导电层710遮挡，以保证接触结构700与第一绝缘层200 之间隔离；另一方面第一导电层710减少了接触孔500的深度，后续形成 保护层600时，保护层600的深宽比减小，可以提高保护层600的形成质 量，减少保护层600的形成难度。
参考图9和图10，在接触孔500的侧壁上形成保护层600，保护层600 至少覆盖暴露在接触孔500内的第一绝缘层200(步骤S40)，包括：
沉积初始保护层，初始保护层位于接触孔500的侧壁、第一导电层710 的顶部，以及掩膜层400的顶部。在接触孔500的侧壁和底壁，以及掩膜 层400上沉积初始保护层，初始保护层覆盖接触孔500的整个侧壁，并覆 盖第一导电层710的顶部和掩膜层400的顶部。
沉积初始保护层后，刻蚀初始保护层，去除位于第一导电层710的顶 部和掩膜层400的顶部的初始保护层，剩余的初始保护层形成保护层600。 如图10所示，保留位于接触孔500的侧壁的初始保护层，保留的初始保 护层形成保护层600，保护层600覆盖暴露在接触孔500内的衬底100、 第一绝缘层200、阻挡层300和掩膜层400。
参考图10和图11，刻蚀初始保护层，去除位于第一导电层710的顶 部和掩膜层400的顶部的初始保护层，剩余的初始保护层形成保护层600 之后，还包括：在接触孔500内位于第一导电层710上方的空间内填充第 二导电材料，形成第二导电层720，第二导电层720的顶面与阻挡层300 的顶面齐平。
如图10和图11所示，接触孔500内形成第一导电层710和保护层600 后，在其剩余的空间内沉积第二导电材料，以形成第二导电层720。第二 导电层720位于第一导电层710的上方，第二导电层720的顶面可以与阻 挡层300的顶面齐平。优选的，第二导电材料与第一导电材料711相同， 以使第二导电层720和第一导电层710形成一体，减少第二导电层720和 第一导电层710的接触电阻。
参考图11、图12和图3，在接触孔500内位于第一导电层710上方 的空间内填充第二导电材料，形成第二导电层720，第二导电层720的顶 面与阻挡层300的顶面齐平之后，还包括：
去除掩膜层400，以及位于第二导电层720上方的保护层600。
具体的，如图11和图12所示，形成第二导电层720后，利用干法刻 蚀去除位于第二导电层720上方的保护层600。在第二导电层720的顶面 与阻挡层300的顶面齐平的实施例中，干法刻蚀时去除覆盖掩膜层400的 保护层600，保留的保护层600覆盖阻挡层300、第一绝缘层200和部分 衬底100。优选的，阻挡层300与保护层600的材质相同，以避免阻挡层300和保护层600之间出现层间分离。当保留的保护层600覆盖衬底100 中的盖帽层133时，阻挡层300、保护层600和盖帽层133的材质相同， 以使这三者形成一体。
如图12和图3所示，去除保护层600后，掩膜层400暴露，利用湿 法刻蚀去除掩膜层400，以使阻挡层300暴露。在去除掩膜层400的过程 中，保护层600覆盖第一绝缘层200，可以避免第一绝缘层200受到损伤， 从而避免有源区110的第二接触区暴露。
去除掩膜层400和位于第二导电层720上方的保护层600之后，在第 二导电层720和阻挡层300上形成多条间隔设置的位线，位线沿第二方向 延伸，且与接触结构700电连接。其中，第二方向与第一方向和第三方向 均不平行，即第一方向、第二方向和第三方向交叉。示例性的，如图13 所示，在第二导电层720和阻挡层300上形成位线导电层800，再刻蚀位 线导电层800形成多条间隔设置的位线。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点 说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参 见即可。参考术语“一个实施方式”、“一些实施方式”、“示意性实施 方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实 施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少 一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定 指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者 特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非 对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普 通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修 改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换， 并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (16)

1.一种半导体结构，其特征在于，包括：衬底、覆盖所述衬底的第一绝缘层、保护层和接触结构；
所述衬底包括多个间隔设置的有源区，所述有源区包括第一接触区；所述第一绝缘层设置有接触孔，所述接触孔延伸至所述衬底，以暴露所述第一接触区；所述保护层位于所述接触孔的侧壁上，且至少覆盖暴露在所述接触孔内的所述第一绝缘层；所述接触结构填充在所述接触孔内且与所述第一接触区电连接。
2.根据权利要求1所述的半导体结构，其特征在于，所述接触结构包括第一导电层和第二导电层；
所述第一导电层填充在所述接触孔的底部且与所述第一接触区相接触，所述第一导电层的顶面低于所述衬底的顶面，所述保护层覆盖所述接触孔的侧壁，所述第二导电层填充在所述保护层和所述第一导电层所围合的空间内。
3.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括阻挡层，所述阻挡层覆盖所述第一绝缘层，所述接触孔贯穿所述阻挡层。
4.根据权利要求3所述的半导体结构，其特征在于，所述保护层与所述阻挡层的材质相同。
5.根据权利要求1-4任一项所述的半导体结构，其特征在于，所述衬底还包括设置在所述有源区之间的隔离结构，所述有源区和所述隔离结构中设置有多条间隔设置且沿第一方向延伸的字线结构；
所述字线结构包括：第三导电层、盖帽层和第二绝缘层，所述盖帽层覆盖所述第三导电层的顶面，所述第二绝缘层覆盖所述盖帽层的侧面、所述第三导电层的侧面和底面；
所述接触孔内暴露有所述盖帽层。
6.根据权利要求5所述的半导体结构，其特征在于，所述保护层与所述盖帽层相接触，所述保护层与所述盖帽层的材质相同。
7.一种半导体结构的制作方法，其特征在于，包括：
提供衬底，所述衬底包括多个间隔设置的有源区，所述有源区包括第一接触区；
在所述衬底上形成第一绝缘层，所述第一绝缘层覆盖所述衬底；
在所述第一绝缘层和所述衬底中形成接触孔，所述接触孔暴露所述第一接触区；
在所述接触孔的侧壁上形成保护层，所述保护层至少覆盖暴露在所述接触孔内的所述第一绝缘层；
在所述接触孔内形成接触结构，所述接触结构与所述第一接触区电连接。
8.根据权利要求7所述的制作方法，其特征在于，在所述第一绝缘层和所述衬底中形成接触孔，所述接触孔暴露所述第一接触区，包括：
在所述第一绝缘层上沉积阻挡层，并在所述阻挡层上沉积掩膜层；
刻蚀所述掩膜层、所述阻挡层、所述第一绝缘层和所述衬底，形成多个间隔设置的所述接触孔，每个所述接触孔贯穿所述掩膜层、所述阻挡层和所述第一绝缘层，且暴露一个所述第一接触区。
9.根据权利要求8所述的制作方法，其特征在于，刻蚀所述掩膜层、所述阻挡层、所述第一绝缘层和所述衬底，形成多个间隔设置的所述接触孔，每个所述接触孔暴露一个所述第一接触区之后，还包括：
在所述接触孔内沉积第一导电材料，所述第一导电材料填充满所述接触孔，且覆盖所述掩膜层的顶部；
去除部分所述第一导电材料，形成第一导电层。
10.根据权利要求9所述的制作方法，其特征在于，去除部分所述第一导电材料，形成第一导电层，包括：
刻蚀去除位于所述掩膜层的顶部的所述第一导电材料，以及刻蚀去除位于所述接触孔内的部分所述第一导电材料，剩余的所述第一导电材料形成所述第一导电层，所述第一导电层的顶面低于所述衬底的顶面。
11.根据权利要求9或10所述的制作方法，其特征在于，在所述接触孔的侧壁上形成保护层，所述保护层至少覆盖暴露在所述接触孔内的所述第一绝缘层，包括：
沉积初始保护层，所述初始保护层位于所述接触孔的侧壁、所述第一导电层的顶部，以及所述掩膜层的顶部；
刻蚀所述初始保护层，去除位于所述第一导电层的顶部和所述掩膜层的顶部的所述初始保护层，剩余的所述初始保护层形成所述保护层。
12.根据权利要求11所述的制作方法，其特征在于，刻蚀所述初始保护层，去除位于所述第一导电层的顶部和所述掩膜层的顶部的所述初始保护层，剩余的所述初始保护层形成所述保护层之后，还包括：
在所述接触孔内位于所述第一导电层上方的空间内填充第二导电材料，形成第二导电层，所述第二导电层的顶面与所述阻挡层的顶面齐平。
13.根据权利要求12所述的制作方法，其特征在于，在所述接触孔内位于所述第一导电层上方的空间内填充第二导电材料，形成第二导电层，所述第二导电层的顶面与所述阻挡层的顶面齐平之后，还包括：
去除所述掩膜层，以及位于所述第二导电层上方的所述保护层；
在所述第二导电层和所述阻挡层上形成多条间隔设置的位线，所述位线沿第二方向延伸，且与所述接触结构电连接。
14.根据权利要求13所述的制作方法，其特征在于，干法刻蚀去除位于所述第二导电层上方的所述保护层；
湿法刻蚀去除所述掩膜层。
15.根据权利要求14所述的制作方法，其特征在于，所述第一导电层和所述第二导电层的材质相同；
和/或，所述阻挡层与所述保护层的材质相同。
16.根据权利要求7所述的制作方法，其特征在于，所述衬底还包括设置在所述有源区之间的隔离结构，所述有源区和所述隔离结构中设置有多条间隔设置且沿第一方向延伸的字线结构；
所述字线结构包括：第三导电层、盖帽层和第二绝缘层，所述盖帽层覆盖所述第三导电层的顶面，所述第二绝缘层覆盖所述盖帽层的侧面、所述第三导电层的侧面和底面；
所述接触孔内暴露有所述盖帽层，所述保护层与所述盖帽层相接触，且所述保护层与所述盖帽层的材质相同。
CN202210250077.9A 2022-03-14 2022-03-14 半导体结构及其制作方法 Pending CN114725045A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210250077.9A CN114725045A (zh) 2022-03-14 2022-03-14 半导体结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210250077.9A CN114725045A (zh) 2022-03-14 2022-03-14 半导体结构及其制作方法

Publications (1)

Publication Number Publication Date
CN114725045A true CN114725045A (zh) 2022-07-08

Family

ID=82238297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210250077.9A Pending CN114725045A (zh) 2022-03-14 2022-03-14 半导体结构及其制作方法

Country Status (1)

Country Link
CN (1) CN114725045A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024087787A1 (zh) * 2022-10-25 2024-05-02 长鑫存储技术有限公司 半导体结构及其形成方法、存储器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024087787A1 (zh) * 2022-10-25 2024-05-02 长鑫存储技术有限公司 半导体结构及其形成方法、存储器

Similar Documents

Publication Publication Date Title
KR100308622B1 (ko) 디램 셀 캐패시터 및 제조 방법
US9082784B2 (en) Method of fabricating a semiconductor device having stacked storage nodes of capacitors in cell region separated from peripheral region
US7928504B2 (en) Semiconductor memory device and method for manufacturing the same
KR101040367B1 (ko) 새들 핀 트랜지스터를 구비하는 반도체소자 및 그 제조방법
KR101116359B1 (ko) 매립게이트를 구비한 반도체장치 및 그 제조 방법
TW201740510A (zh) 記憶體陣列中具有共平面數位線接觸結構及儲存節點接觸結構的半導體記憶體元件及其製作方法
US8558306B2 (en) Semiconductor device and method of manufacturing the same
KR100652370B1 (ko) 플로팅 바디효과를 제거한 반도체 메모리소자 및 그제조방법
KR20100087915A (ko) 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법
KR100618819B1 (ko) 오버레이 마진이 개선된 반도체 소자 및 그 제조방법
US8247304B2 (en) Method of manufacturing semiconductor device having capacitor under bit line structure
JP2009506578A (ja) リセス型浮遊ゲートを有するフラッシュメモリ
JP2002176154A (ja) 半導体装置及びその製造方法
CN109390285B (zh) 接触结构及其制作方法
CN112071841A (zh) 半导体结构及其形成方法
WO2021109504A1 (zh) 半导体存储器及其形成方法
US6255224B1 (en) Method of forming contact for semiconductor device
US8164140B2 (en) Method for fabricating semiconductor memory device
CN116113231A (zh) 半导体结构及其制作方法
US5854106A (en) Method of forming a data storage capacitor with a wide electrode area for dynamic random access memory
CN116075153B (zh) 半导体结构及其制备方法
CN114725045A (zh) 半导体结构及其制作方法
JP2003023109A (ja) 集積回路メモリ素子及びその製造方法
CN110459507B (zh) 一种半导体存储装置的形成方法
CN110246841B (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination