CN113097139A - 掩膜结构、半导体结构及制备方法 - Google Patents
掩膜结构、半导体结构及制备方法 Download PDFInfo
- Publication number
- CN113097139A CN113097139A CN202110333446.6A CN202110333446A CN113097139A CN 113097139 A CN113097139 A CN 113097139A CN 202110333446 A CN202110333446 A CN 202110333446A CN 113097139 A CN113097139 A CN 113097139A
- Authority
- CN
- China
- Prior art keywords
- layer
- pattern
- mask pattern
- mask
- sacrificial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000002360 preparation method Methods 0.000 title abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 81
- 239000000463 material Substances 0.000 claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 238000000059 patterning Methods 0.000 claims abstract description 13
- 238000011049 filling Methods 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 16
- 238000004528 spin coating Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 23
- 238000003860 storage Methods 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000012876 topography Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种掩膜结构、半导体结构及制备方法，掩膜结构的制备方法包括：图形化第一牺牲层及第一硬掩膜层，以得到第一牺牲图形，第一牺牲图形暴露第一刻蚀停止层；于第一牺牲图形的侧壁形成第一初始掩膜图形；去除第一牺牲图形；基于第一初始掩膜图形去除暴露出顶面的部分第一刻蚀停止层；去除第一初始掩膜图形，以位于图形转移层的上表面的剩余第一刻蚀停止层为第一掩膜图形；于第一掩膜图形上形成第二掩膜图形，得到具有对称形貌的第一掩膜图形和第二掩膜图形的掩膜结构，消除因材料选择比的差异引起的负载效应，使得在图形向下转移时，得到孔径均一、孔径方向一致的电容孔，增大电容存储电量，提高晶圆的生产良率。
Description
技术领域
本发明涉及集成电路以及电子元器件制造领域，尤其涉及一种掩膜结构、半导体结构及制备方法。
背景技术
随着半导体存储技术的快速发展，市场对半导体存储产品的存储能力提出了更高的要求。对于动态随机存储器(Dynamic Random Access Memory，简称：DRAM)来说，其中的存储电容的分布密度及单个电容的存储电量制约着电容存储器的存储能力及稳定性。
然而，传统的存储器电容在自对准双重成像技术(Self-Aligned DoublePatterning，SADP)定义电容孔图案的过程中，形成的两层掩膜图形会出现不对称形貌，具有非对称形貌的掩膜图形会对下层膜层刻蚀产生影响；并且由于材料选择比的差异造成的负载效应，使得到的掩膜图形的两侧存在深度差。而将非对称形貌和存在深度差的掩膜图形作为掩膜版向下刻蚀材料层，制备得到的电容孔的方向不一致，电容孔易错位，并且随着DRAM尺寸的减小，上述问题会进一步恶化。
发明内容
基于此，有必要针对上述背景技术中的问题，提供一种掩膜结构、半导体结构及制备方法，有效避免由于材料选择比差异引起的负载效应和非对称形貌的掩膜图形，提高制备的电容孔的方向一致性和孔径均匀性，以电容存储电量。
为解决上述技术问题，本申请的第一方面提出一种掩膜结构的制备方法，包括：
形成由下至上依次叠置的图形转移层、第一刻蚀停止层、第一牺牲层及第一硬掩膜层；
图形化所述第一牺牲层及所述第一硬掩膜层，以得到第一牺牲图形，所述第一牺牲图形暴露所述第一刻蚀停止层；
于所述第一牺牲图形的侧壁形成第一初始掩膜图形；
去除所述第一牺牲图形；
基于所述第一初始掩膜图形去除暴露出顶面的部分所述第一刻蚀停止层；
去除所述第一初始掩膜图形，以位于所述图形转移层的上表面的剩余所述第一刻蚀停止层为第一掩膜图形，所述第一掩膜图形沿第一方向延伸；
于所述第一掩膜图形上形成第二掩膜图形，所述第二掩膜图形沿第二方向延伸，所述第二方向与所述第一方向相交。
于上述实施例提供的掩膜结构的制备方法中，图形化第一牺牲层及第一硬掩膜层，以得到第一牺牲图形，第一牺牲图形暴露第一刻蚀停止层；于第一牺牲图形的侧壁形成第一初始掩膜图形；去除第一牺牲图形；基于第一初始掩膜图形去除暴露出顶面的部分第一刻蚀停止层；去除第一初始掩膜图形，以位于图形转移层的上表面的剩余第一刻蚀停止层为第一掩膜图形，第一掩膜图形沿第一方向延伸；于第一掩膜图形上形成第二掩膜图形，第二掩膜图形沿第二方向延伸，第二方向与第一方向相交，得到具有对称形貌的第一掩膜图形和第二掩膜图形的掩膜结构，消除因材料选择比的差异引起的负载效应，使得在图形向下转移时，得到孔径均一、孔径方向一致的电容孔，增大电容存储电量，提高晶圆的生产良率。
在其中一个实施例中，于所述第一牺牲图形的侧壁形成第一初始掩膜图形，包括：
于所述第一牺牲图形的侧壁、所述第一牺牲图形的顶面及暴露出的所述第一刻蚀停止层的上表面形成第一初始掩膜材料层；
去除位于暴露出的所述第一刻蚀停止层的上表面及所述第一牺牲图形的顶面的部分所述第一初始掩膜材料层，以于所述第一牺牲图形的侧壁形成所述第一初始掩膜图形。
在其中一个实施例中，在形成所述第一掩膜图形之后，且形成所述第二掩膜图形的步骤之前，还包括：
形成第一填充层，所述第一填充层覆盖暴露出的所述图形转移层的上表面及所述第一掩膜图形。
在其中一个实施例中，所述第一填充层的上表面高于所述第一掩膜图形的上表面。
在其中一个实施例中，所述于所述第一掩膜图形上形成第二掩膜图形包括：
于所述第一填充层的上表面形成由下至上依次叠置的第二刻蚀停止层、第二牺牲层及第二硬掩膜层；
图形化所述第二牺牲层及所述第二硬掩膜层，以形成第二牺牲图形，所述第二牺牲图形暴露所述第二刻蚀停止层；
于所述第二牺牲图形的侧壁形成第二初始掩膜图形；
去除所述第二牺牲图形。
在其中一个实施例中，所述于所述第二牺牲图形的侧壁形成第二初始掩膜图形包括：
于所述第二牺牲图形的侧壁、所述第二牺牲图形的顶面及暴露出的所述第二刻蚀停止层的上表面形成第二初始掩膜材料层；
去除位于暴露出的所述第二刻蚀停止层的上表面及所述第二牺牲图形的顶面的部分所述第二初始掩膜材料层，以于所述第二牺牲图形的侧壁形成所述第二初始掩膜图形。
在其中一个实施例中，所述于所述第一掩膜图形上形成第二掩膜图形还包括：
基于所述第二初始掩膜图形去除暴露出顶面的部分所述第二刻蚀停止层；
去除所述第二初始掩膜图形，以位于所述第一填充层的上表面的剩余所述第二刻蚀停止层为所述第二掩膜图形。
在其中一个实施例中，所述于所述第一掩膜图形上形成第二掩膜图形还包括：
形成第二填充层，所述第二填充层覆盖暴露出的所述第二刻蚀停止层的上表面及所述第二初始掩膜图形，所述第二填充层的上表面高于所述第二初始掩膜图形的上表面；
去除部分所述第二填充层以及部分所述第二初始掩膜图形，使得剩余所述第二填充层的上表面及剩余所述第二初始掩膜图形的上表面相平齐，且均为平面；
去除剩余所述第二填充层；
基于剩余所述第二初始掩膜图形去除暴露出的顶面的部分所述第二刻蚀停止层；
去除剩余所述第二初始掩膜图形，以位于所述第一填充层的上表面的剩余所述第二刻蚀停止层为所述第二掩膜图形。
在其中一个实施例中，所述去除部分所述第二填充层以及部分所述第二初始掩膜图形包括：
使用平坦化或回刻蚀的方法沿所述第二填充层的上表面向下去除部分所述第二填充层以及部分所述第二初始掩膜图形。
在其中一个实施例中，所述第二填充层与所述第一填充层均采用旋转涂布法形成。
在其中一个实施例中，去除暴露出顶面的部分所述第二刻蚀停止层时，所述第二刻蚀停止层和所述第一填充层的刻蚀选择比为3：1～10：1。
在其中一个实施例中，去除暴露出顶面的部分所述第一刻蚀停止层时，所述第一刻蚀停止层和所述图形转移层的刻蚀选择比为5：1～50：1。
在其中一个实施例中，所述于所述第一掩膜图形上形成第二掩膜图形之后还包括：
基于所述第一掩膜图形和所述第二掩膜图形图形化所述图形转移层，以得到目标掩膜图形。
在其中一个实施例中，所述基于所述第一掩膜图形和所述第二掩膜图形图形化所述图形转移层，以得到目标掩膜图形包括：
以所述第二掩膜图形为掩膜刻蚀去除部分所述第一填充层，以将所述第二掩膜图形的图案转移至所述第一填充层中；
以所述第一填充层中所述第二掩膜图形转移的图案及所述第一掩膜图形为掩膜刻蚀所述图形转移层；
去除所述第一掩膜图形、所述第二掩膜图形及剩余所述第一填充层，以得到所述目标掩膜图形。
本申请的第二方面一种半导体结构的制备方法，包括：
提供基底；
于所述基底上形成待刻蚀材料层；
采用如上述的掩膜结构的制备方法于所述待刻蚀材料层的上表面形成所述目标掩膜图形；
基于所述目标掩膜图形刻蚀所述待刻蚀材料层，以形成多个盲孔。
于上述实施例提供的半导体结构的制备方法中，提供基底；于基底上形成待刻蚀材料层；采用如上述的掩膜结构的制备方法于待刻蚀材料层的上表面形成目标掩膜图形；基于目标掩膜图形刻蚀待刻蚀材料层，以形成孔径均一、孔径方向一致的多个盲孔，增大电容存储电量，提高晶圆的生产良率，利于制备小尺寸DRAM的电容孔。
在其中一个实施例中，所述基底表面具有导电接触垫，所述待刻蚀材料层包括介质层。
在其中一个实施例中，所述盲孔包括电容孔，所述盲孔的底部暴露出所述导电接触垫。
本申请的第三方面一种半导体结构，所述半导体结构采用如上述的半导体结构的制备方法制成而得到。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
图1为本申请一实施例中提供的掩膜结构的制备方法的流程示意图；
图2为本申请一实施例中提供的形成图形转移层、第一刻蚀停止层、第一牺牲层及第一硬掩膜层的局部截面结构示意图；
图3为本申请一实施例中提供的形成第一牺牲图形的局部截面结构示意图；
图4为本申请一实施例中提供的形成第一初始掩膜材料层的局部截面结构示意图；
图5为本申请一实施例中提供的于第一牺牲图形的侧壁形成第一初始掩膜图形的局部截面结构示意图；
图6为本申请一实施例中提供的去除第一牺牲图形后所得结构的局部截面结构示意图；
图7为本申请一实施例中提供的去除暴露出顶面的部分第一刻蚀停止层后所得结构的局部截面结构示意图；
图8为本申请一实施例中提供的去除第一初始掩膜图形以形成第一掩膜图形的局部截面结构示意图；
图9为本申请一实施例中提供的形成第一填充层的局部截面结构示意图；
图10为本申请一实施例中提供的形成第二刻蚀停止层、第二牺牲层及第二硬掩膜层的局部截面结构示意图；
图11为本申请一实施例中提供的形成第二牺牲图形的局部截面结构示意图；
图12为本申请一实施例中提供的形成第二初始掩膜材料层的局部截面结构示意图；
图13为本申请一实施例中提供的于第二牺牲图形的侧壁形成第二初始掩膜图形的局部截面结构示意图；
图14为本申请一实施例中提供的去除第二牺牲图形后所得结构的局部截面结构示意图；
图15为本申请一实施例中提供的去除暴露出顶面的部分第二刻蚀停止层后所得结构的局部截面结构示意图；
图16为本申请一实施例中提供的去除第二初始掩膜图形以形成第二掩膜图形的局部截面结构示意图；
图17为本申请一实施例中提供的形成第二填充层的局部截面结构示意图；
图18为本申请一实施例中提供的去除部分第二填充层及部分第二初始掩膜图形后所得结构的局部截面结构示意图；
图19为本申请一实施例中提供的去除剩余第二填充层后所得结构的局部截面结构示意图；
图20为本申请另一实施例中提供的去除暴露出顶面的部分第二刻蚀停止层后所得结构的局部截面结构示意图；
图21为本申请另一实施例中提供的基底和待刻蚀材料层的局部截面结构示意图；
图22为本申请一实施例中提供的于待刻蚀材料层的上表面形成目标掩膜图形的局部截面结构示意图；
图23为本申请另一实施例中提供的半导体结构的结构示意图。
附图标记说明：11-图形转移层，12-第一刻蚀停止层，13-第一牺牲层，14-第一硬掩膜层，15-第一牺牲图形；
16-第一初始掩膜图形，161-第一初始掩膜材料层；
17-第一掩膜图形，18-第一填充层；
21-第二刻蚀停止层，22-第二牺牲层，23-第二硬掩膜层，24-第二牺牲图形；
25-第二初始掩膜图形，251-第二初始掩膜材料层；
26-第二掩膜图形，27-第二填充层；
31-基底，32-待刻蚀材料层，33-目标掩膜图形，34-盲孔。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述申请的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本申请的范围。
在本申请的一个实施例中，如图1所示，提供了一种掩膜结构的制备方法，包括如下步骤：
步骤S10：形成由下至上依次叠置的图形转移层、第一刻蚀停止层、第一牺牲层及第一硬掩膜层；
步骤S20：图形化第一牺牲层及第一硬掩膜层，以得到第一牺牲图形，第一牺牲图形暴露第一刻蚀停止层；
步骤S30：于第一牺牲图形的侧壁形成第一初始掩膜图形；
步骤S40：去除第一牺牲图形；
步骤S50：基于第一初始掩膜图形去除暴露出顶面的部分第一刻蚀停止层；
步骤S60：去除第一初始掩膜图形，以位于图形转移层的上表面的剩余第一刻蚀停止层为第一掩膜图形，第一掩膜图形沿第一方向延伸；
步骤S70：于第一掩膜图形上形成第二掩膜图形，第二掩膜图形沿第二方向延伸，第二方向与第一方向相交。
于上述实施例提供的掩膜结构的制备方法中，图形化第一牺牲层及第一硬掩膜层，以得到第一牺牲图形，第一牺牲图形暴露第一刻蚀停止层；于第一牺牲图形的侧壁形成第一初始掩膜图形；去除第一牺牲图形；基于第一初始掩膜图形去除暴露出顶面的部分第一刻蚀停止层；去除第一初始掩膜图形，以位于图形转移层的上表面的剩余第一刻蚀停止层为第一掩膜图形，第一掩膜图形沿第一方向延伸；于第一掩膜图形上形成第二掩膜图形，第二掩膜图形沿第二方向延伸，第二方向与第一方向相交，得到具有对称形貌的第一掩膜图形和第二掩膜图形的掩膜结构，消除因材料选择比的差异引起的负载效应，使得在图形向下转移时，得到孔径均一、孔径方向一致的电容孔，增大电容存储电量，提高晶圆的生产良率。
在一个实施例中，如图2所示，步骤S10中提供的图形转移层11可以为多层，用来转移掩膜图案，以第一掩膜图形和第二掩膜图形作为掩膜版刻蚀图形转移层11，来形成电容孔结构。图形转移层11可以包括由下至上依次叠置的第一图形转移层、第二图形转移层及第三图形转移层，其中，第一图形转移层可以包括但不仅限于多晶硅层，第二图形转移层可以包括但不仅限于氧化硅(SiO2)层，第三图形转移层可以包括但不仅限于无机碳层(Amorphous Carbon Layer，ACL)；第一刻蚀停止层12可以包括但不仅限于氮氧化硅层(SiON)，第一牺牲层13可以包括但不仅限于旋涂硬掩膜层(Spin-On hardmask，SOH)第一硬掩膜层14可以包括但不仅限于氮氧化硅层(SiON)。
在一个实施例中，如图3所示，步骤S20中，利用光刻蚀技术于第一刻蚀停止层12的上表面形成等间距分布的第一牺牲图形15，且暴露出部分的第一刻蚀停止层12；其中，第一硬掩膜层14的形状为圆弧型或矩形等等，本申请以圆弧形为例，并不对此限定。
在一个实施例中，步骤S30：于第一牺牲图形15的侧壁形成第一初始掩膜图形16，包括如下步骤：
步骤S31：于第一牺牲图形15的侧壁、第一牺牲图形15的顶面及暴露出的第一刻蚀停止层12的上表面形成第一初始掩膜材料层161，如图4所示；
作为示例，利用原子层沉积工艺(Atomic Layer Deposition，ALD)制备第一初始掩膜材料层161，第一初始掩膜材料层161包括但不仅限于氧化硅层。
步骤S32：去除位于暴露出的第一刻蚀停止层12的上表面及第一牺牲图形15的顶面的部分第一初始掩膜材料层161，以于第一牺牲图形15的侧壁形成第一初始掩膜图形16，如图5所示。
作为示例，请继续参考图5，第一初始掩膜图形16为具有非对称形貌的图形，第一初始掩膜图形16的最高位置与图形化处理后的第一牺牲层的上表面齐平。
在一个实施例中，步骤S40中去除第一牺牲图形15后的结构请参考图6，因第一硬掩膜层14与第一刻蚀停止层12的材质均为氮氧化硅材料，在刻蚀去除位于顶面的图形化后的第一硬掩膜层14的同时，裸露出的部分第一刻蚀停止层12同样被刻蚀部分，造成位于第一牺牲图形15的下方的第一刻蚀停止层12与裸露出的部分第一刻蚀停止层12存在深度差。在得到第一初始掩膜图形161之后，采用同样刻蚀工艺，基于第一初始掩膜图形161的形貌继续刻蚀暴露出顶面的部分第一刻蚀停止层12，如图7所示。第一刻蚀停止层12和图形转移层11的刻蚀选择比为5：1～50：1；具体地，第一刻蚀停止层12和图形转移层11的刻蚀选择比为5：1、6：1、10：1、20：1、30：1、40：1或50：1等等。
作为示例，利用高选择比的干法刻蚀技术去除第一初始掩膜图形161，且不会损坏图形转移层11，以位于图形转移层11的上表面的剩余第一刻蚀停止层12作为第一掩膜图形17，如图8所示。作为示例，第一掩膜图形17为具有对称形貌的图形，利于后续转移图形制备孔径均一的电容孔结构。
在一个实施例中，步骤S60形成第一掩膜图形17之后，且步骤S70形成第二掩膜图形26的步骤之前，还包括如下步骤：
步骤S601：形成第一填充层18，第一填充层18覆盖暴露出的图形转移层11的上表面及第一掩膜图形17，如图9所示。
作为示例，第一填充层18的上表面高于第一掩膜图形17的上表面。第一填充层18可以采用旋转涂布法形成，第一填充层18可以包括但不仅限于旋涂硬掩膜层(SOH)。
在一个实施例中，步骤S70于第一掩膜图形17上形成第二掩膜图形26包括如下步骤：
步骤S71：于第一填充层18的上表面形成由下至上依次叠置的第二刻蚀停止层21、第二牺牲层22及第二硬掩膜层23；
步骤S72：图形化第二牺牲层22及第二硬掩膜层23，以形成第二牺牲图形24，第二牺牲图形24暴露第二刻蚀停止层21；
步骤S73：于第二牺牲图形24的侧壁形成第二初始掩膜图形25；
步骤S74：去除第二牺牲图形24。
作为示例，如图10所示，步骤S71中提供形成的第二刻蚀停止层21的材质与第二硬掩膜层23的材质可以相同，可以均为SiON材料；第二牺牲层22可以包括但不仅限于旋涂硬掩膜层(SOH)。将第二牺牲层22及第二掩膜层23图形化处理，得到第二牺牲图形24的步骤如同第一牺牲图形15的制备方法，同样利用光刻蚀技术形成等间距分布的第二牺牲图形24，且暴露出部分的第二刻蚀停止层21，请参考图11；其中，第二掩膜层23的形状为圆弧型或矩形等等，本申请以圆弧形为例，并不对此限定。
在一个实施例中，步骤S73：于第二牺牲图形24的侧壁形成第二初始掩膜图形25，包括如下步骤：
步骤S731：于第二牺牲图形24的侧壁、第二牺牲图形24的顶面及暴露出的第二刻蚀停止层21的上表面形成第二初始掩膜材料层251，如图12所示；
作为示例，同样利用原子层沉积工艺(ALD)制备第二初始掩膜材料层251，第二初始掩膜材料层251包括但不仅限于氧化硅层。
步骤S732：去除位于暴露出的第二刻蚀停止层21的上表面及第二牺牲图形24的顶面的部分第二初始掩膜材料层251，以于第二牺牲图形24的侧壁形成第二初始掩膜图形251，如图13所示。
作为示例，第二初始掩膜图形251为具有非对称形貌的图形，第二初始掩膜图形251的顶部位置与图形化处理后的第二牺牲层22的上表面齐平。
在一个实施例中，利用干法刻蚀技术去除第二牺牲图形，得到如图14所示中具有深度差的第二刻蚀停止层21之后，在已得到具有非对称形貌的第二初始掩膜图形25上形成第二掩膜图形，将从以下两个方案阐述。
在本申请提供的制备第二掩膜图形26的方案一中，步骤S70：于第一掩膜图形17上形成第二掩膜图形26还包括：
S75a：基于第二初始掩膜图形25去除暴露出顶面的部分第二刻蚀停止层21，如图15所示；
作为示例，去除暴露出顶面的部分第二刻蚀停止层21时，第二刻蚀停止层21和第一填充层18的刻蚀选择比为3：1～10：1，使得去除部分第二刻蚀停止层21后，不会对位于第二刻蚀停止层21下层的第一填充层18造成破坏。具体地，第二刻蚀停止层21和第一填充层18的刻蚀选择比为3：1、4：1、5：1、9：1或10：1等等。
S76a：去除第二初始掩膜图形25，以位于第一填充层18的上表面的剩余第二刻蚀停止层21为第二掩膜图形26，如图16所示。
作为示例，方案一制备第二掩膜图形26的技术方案与前文制备第一掩膜图形17的技术方案相同。
在本申请提供的制备第二掩膜图形26的方案二中，步骤S70：于第一掩膜图形17上形成第二掩膜图形26还包括：
S75b：形成第二填充层27，第二填充层27覆盖暴露出的第二刻蚀停止层21的上表面及第二初始掩膜图形25，第二填充层27的上表面高于第二初始掩膜图形25的上表面，如图17所示；
S76b：去除部分第二填充层27以及部分第二初始掩膜图形25，使得剩余第二填充层27的上表面及剩余第二初始掩膜图形25的上表面相平齐，且均为平面，使得原第二初始掩膜图形25的顶部因在步骤S732中去除位于暴露出的第二刻蚀停止层21的上表面及第二牺牲图形24的顶面的部分第二初始掩膜材料层251时造成的不对称“牛角”图案得以平整化，如图18所示；
S77b：去除剩余第二填充层27，如图19所示；
S78b：基于剩余第二初始掩膜图形25去除暴露出的顶面的部分第二刻蚀停止层21，如图20所示；
S79b：去除剩余第二初始掩膜图形25，以位于第一填充层27的上表面的剩余第二刻蚀停止层21为第二掩膜图形26，请参考图21所示。
在另一实施例中，在同一刻蚀反应腔室里实施S77b～S79b步骤，通过选择性刻蚀去除剩余第二填充层27、位于剩余选择层27正下方的第二刻蚀停止层21及位于剩余选择层27正下方的第一填充层18，即以剩余第二初始掩膜图形25及剩余第二刻蚀停止层21共同作为掩膜将图形转移至第一填充层18上。需要说明的是，在步骤S601中由于形成的第一填充层18的上表面高于第一掩膜图形17，高出的部分作为缓冲层，在刻蚀去除位于剩余选择层27正下方的第二刻蚀停止层21后继续往下刻蚀位于剩余选择层27正下方的第一填充层18时，由于第二刻蚀停止层21材料和第一填充层18材料刻蚀选择比较高，导致原本剩余第二初始掩膜图形25中高低不平“地貌”在刻蚀到缓冲层后被消除。需要说明的是，图形转移层11可以形成于表面形成有待刻蚀材料层32的基底31上，具体的，图形转移层11形成于待刻蚀材料层32上。
作为示例，第二填充层27采用旋转涂布法形成，第二填充层27可以包括但不仅限于旋涂硬掩膜层(SOH)。
作为示例，S76b：去除部分第二填充层27以及部分第二初始掩膜图形25包括：
S761b：使用平坦化或回刻蚀的方法沿第二填充层27的上表面向下去除部分第二填充层27以及部分第二初始掩膜图形25。
作为示例，第一掩膜图形17沿第一方向延伸，于第一掩膜图形17上形成第二掩膜图形26，第二掩膜图形26沿第二方向延伸，第二方向与第一方向相交，第一方向和第二方向相交的夹角为大于0°且小于等于90°；具体地，第一方向和第二方向相交的夹角为10°、20°、30°、40°、50°或90°等等。
作为示例，通过上述方案一和方案二均可以得到具有对称形貌的第二掩膜图形26，且避免因材料选择比的差异引起的深度差，利于后续转移图形制备孔径均一的电容孔结构，且电容孔不会发生错位。
在一个实施例中，步骤S70：于第一掩膜图形17上形成第二掩膜图形26之后还包括：
步骤S80：基于第一掩膜图形17和第二掩膜图形26图形化图形转移层11，以得到目标掩膜图形33。
在一个实施例中，步骤S80：基于第一掩膜图形17和第二掩膜图形26图形化图形转移层，以得到目标掩膜图形包括：
步骤S81：以第二掩膜图形26为掩膜刻蚀去除部分第一填充层17，以将第二掩膜图形26的图案转移至第一填充层17中；
步骤S82：以第一填充层17中第二掩膜图形26转移的图案及第一掩膜图形17为掩膜刻蚀图形转移层11；
步骤S83：去除第一掩膜图形17、第二掩膜图形26及剩余第一填充层17，以得到目标掩膜图形33，如图22所示。
在本申请的一个实施例中，还提供一种半导体结构的制备方法，包括如下步骤：
步骤S1：提供基底31；
步骤S2：于基底31上形成待刻蚀材料层32；
步骤S3：采用如上述的掩膜结构的制备方法于待刻蚀材料层32的上表面形成目标掩膜图形33，如图22所示；
步骤S4：基于目标掩膜图形33刻蚀待刻蚀材料层32，以形成多个盲孔34；去除目标掩膜图形33后的结构如图23所示。
于上述实施例提供的半导体结构的制备方法中，提供基底；于基底上形成待刻蚀材料层；采用如上述的掩膜结构的制备方法于待刻蚀材料层的上表面形成目标掩膜图形；基于目标掩膜图形刻蚀待刻蚀材料层，以形成孔径均一、孔径方向一致的多个盲孔，增大电容存储电量，提高晶圆的生产良率，利于制备小尺寸DRAM的电容孔。
作为示例，基底31表面具有导电接触垫，待刻蚀材料层32包括介质层；盲孔34包括电容孔，盲孔34的底部暴露出导电接触垫。
在本申请的一个实施例中，本申请还提出了一种半导体结构，半导体结构采用如上述的半导体结构的制备方法制成而得到。
请注意，上述实施例仅出于说明性目的而不意味对本申请的限制。
应该理解的是，除非本文中有明确的说明，所述的步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，所述的步骤的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
Claims (18)
1.一种掩膜结构的制备方法，其特征在于，包括：
形成由下至上依次叠置的图形转移层、第一刻蚀停止层、第一牺牲层及第一硬掩膜层；
图形化所述第一牺牲层及所述第一硬掩膜层，以得到第一牺牲图形，所述第一牺牲图形暴露所述第一刻蚀停止层；
于所述第一牺牲图形的侧壁形成第一初始掩膜图形；
去除所述第一牺牲图形；
基于所述第一初始掩膜图形去除暴露出顶面的部分所述第一刻蚀停止层；
去除所述第一初始掩膜图形，以位于所述图形转移层的上表面的剩余所述第一刻蚀停止层为第一掩膜图形，所述第一掩膜图形沿第一方向延伸；
于所述第一掩膜图形上形成第二掩膜图形，所述第二掩膜图形沿第二方向延伸，所述第二方向与所述第一方向相交。
2.根据权利要求1所述的掩膜结构的制备方法，其特征在于，于所述第一牺牲图形的侧壁形成第一初始掩膜图形，包括：
于所述第一牺牲图形的侧壁、所述第一牺牲图形的顶面及暴露出的所述第一刻蚀停止层的上表面形成第一初始掩膜材料层；
去除位于暴露出的所述第一刻蚀停止层的上表面及所述第一牺牲图形的顶面的部分所述第一初始掩膜材料层，以于所述第一牺牲图形的侧壁形成所述第一初始掩膜图形。
3.根据权利要求1所述的掩膜结构的制备方法，其特征在于，在形成所述第一掩膜图形之后，且形成所述第二掩膜图形的步骤之前，还包括：
形成第一填充层，所述第一填充层覆盖暴露出的所述图形转移层的上表面及所述第一掩膜图形。
4.根据权利要求3所述的掩膜结构的制备方法，其特征在于，所述第一填充层的上表面高于所述第一掩膜图形的上表面。
5.根据权利要求4所述的掩膜结构的制备方法，其特征在于，所述于所述第一掩膜图形上形成第二掩膜图形包括：
于所述第一填充层的上表面形成由下至上依次叠置的第二刻蚀停止层、第二牺牲层及第二硬掩膜层；
图形化所述第二牺牲层及所述第二硬掩膜层，以形成第二牺牲图形，所述第二牺牲图形暴露所述第二刻蚀停止层；
于所述第二牺牲图形的侧壁形成第二初始掩膜图形；
去除所述第二牺牲图形。
6.根据权利要求5所述的掩膜结构的制备方法，其特征在于，所述于所述第二牺牲图形的侧壁形成第二初始掩膜图形包括：
于所述第二牺牲图形的侧壁、所述第二牺牲图形的顶面及暴露出的所述第二刻蚀停止层的上表面形成第二初始掩膜材料层；
去除位于暴露出的所述第二刻蚀停止层的上表面及所述第二牺牲图形的顶面的部分所述第二初始掩膜材料层，以于所述第二牺牲图形的侧壁形成所述第二初始掩膜图形。
7.根据权利要求6所述的掩膜结构的制备方法，其特征在于，所述于所述第一掩膜图形上形成第二掩膜图形还包括：
基于所述第二初始掩膜图形去除暴露出顶面的部分所述第二刻蚀停止层；
去除所述第二初始掩膜图形，以位于所述第一填充层的上表面的剩余所述第二刻蚀停止层为所述第二掩膜图形。
8.根据权利要求6所述的掩膜结构的制备方法，其特征在于，所述于所述第一掩膜图形上形成第二掩膜图形还包括：
形成第二填充层，所述第二填充层覆盖暴露出的所述第二刻蚀停止层的上表面及所述第二初始掩膜图形，所述第二填充层的上表面高于所述第二初始掩膜图形的上表面；
去除部分所述第二填充层以及部分所述第二初始掩膜图形，使得剩余所述第二填充层的上表面及剩余所述第二初始掩膜图形的上表面相平齐，且均为平面；
去除剩余所述第二填充层；
基于剩余所述第二初始掩膜图形去除暴露出的顶面的部分所述第二刻蚀停止层；
去除剩余所述第二初始掩膜图形，以位于所述第一填充层的上表面的剩余所述第二刻蚀停止层为所述第二掩膜图形。
9.根据权利要求8所述的掩膜结构的制备方法，其特征在于，所述去除部分所述第二填充层以及部分所述第二初始掩膜图形包括：
使用平坦化或回刻蚀的方法沿所述第二填充层的上表面向下去除部分所述第二填充层以及部分所述第二初始掩膜图形。
10.根据权利要求8所述的掩膜结构的制备方法，其特征在于，所述第二填充层与所述第一填充层均采用旋转涂布法形成。
11.根据权利要求7所述的掩膜结构的制备方法，其特征在于，去除暴露出顶面的部分所述第二刻蚀停止层时，所述第二刻蚀停止层和所述第一填充层的刻蚀选择比为3：1～10：1。
12.根据权利要求3所述的掩膜结构的制备方法，其特征在于，去除暴露出顶面的部分所述第一刻蚀停止层时，所述第一刻蚀停止层和所述图形转移层的刻蚀选择比为5：1～50：1。
13.根据权利要求7或8所述的掩膜结构的制备方法，其特征在于，所述于所述第一掩膜图形上形成第二掩膜图形之后还包括：
基于所述第一掩膜图形和所述第二掩膜图形图形化所述图形转移层，以得到目标掩膜图形。
14.根据权利要求13所述的掩膜结构的制备方法，其特征在于，所述基于所述第一掩膜图形和所述第二掩膜图形图形化所述图形转移层，以得到目标掩膜图形包括：
以所述第二掩膜图形为掩膜刻蚀去除部分所述第一填充层，以将所述第二掩膜图形的图案转移至所述第一填充层中；
以所述第一填充层中所述第二掩膜图形转移的图案及所述第一掩膜图形为掩膜刻蚀所述图形转移层；
去除所述第一掩膜图形、所述第二掩膜图形及剩余所述第一填充层，以得到所述目标掩膜图形。
15.一种半导体结构的制备方法，其特征在于，包括：
提供基底；
于所述基底上形成待刻蚀材料层；
采用如权利要求13或14所述的掩膜结构的制备方法于所述待刻蚀材料层的上表面形成所述目标掩膜图形；
基于所述目标掩膜图形刻蚀所述待刻蚀材料层，以形成多个盲孔。
16.根据权利要求15所述的半导体结构的制备方法，其特征在于，所述基底表面具有导电接触垫，所述待刻蚀材料层包括介质层。
17.根据权利要求16所述的半导体结构的制备方法，其特征在于，所述盲孔包括电容孔，所述盲孔的底部暴露出所述导电接触垫。
18.一种半导体结构，其特征在于，所述半导体结构采用如权利要求15至17中任一项所述的半导体结构的制备方法制成而得到。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110333446.6A CN113097139A (zh) | 2021-03-29 | 2021-03-29 | 掩膜结构、半导体结构及制备方法 |
| PCT/CN2021/105740 WO2022205665A1 (zh) | 2021-03-29 | 2021-07-12 | 掩膜结构、半导体结构及其制作方法 |
| US17/647,993 US20220310393A1 (en) | 2021-03-29 | 2022-01-14 | Mask structure, semiconductor structure and methods for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110333446.6A CN113097139A (zh) | 2021-03-29 | 2021-03-29 | 掩膜结构、半导体结构及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113097139A true CN113097139A (zh) | 2021-07-09 |
Family
ID=76670576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110333446.6A Pending CN113097139A (zh) | 2021-03-29 | 2021-03-29 | 掩膜结构、半导体结构及制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113097139A (zh) |
| WO (1) | WO2022205665A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022205665A1 (zh) * | 2021-03-29 | 2022-10-06 | 长鑫存储技术有限公司 | 掩膜结构、半导体结构及其制作方法 |
| WO2024036717A1 (zh) * | 2022-08-17 | 2024-02-22 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| WO2024036718A1 (zh) * | 2022-08-17 | 2024-02-22 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8623770B1 (en) * | 2013-02-21 | 2014-01-07 | HGST Netherlands B.V. | Method for sidewall spacer line doubling using atomic layer deposition of a titanium oxide |
| US20160225634A1 (en) * | 2015-02-04 | 2016-08-04 | International Business Machines Corporation | Method for quadruple frequency finfets with single-fin removal |
| CN108206131A (zh) * | 2016-12-20 | 2018-06-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构以及半导体结构的形成方法 |
| CN112133625A (zh) * | 2019-06-24 | 2020-12-25 | 长鑫存储技术有限公司 | 掩膜结构及其形成方法、存储器及其形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103390544B (zh) * | 2012-05-11 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 用于形成硬掩膜层的方法 |
| US9548243B1 (en) * | 2015-06-30 | 2017-01-17 | International Business Machines Corporation | Self aligned via and pillar cut for at least a self aligned double pitch |
| CN110571139B (zh) * | 2018-06-05 | 2021-10-01 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形的制造方法及半导体器件的制造方法 |
| CN113097139A (zh) * | 2021-03-29 | 2021-07-09 | 长鑫存储技术有限公司 | 掩膜结构、半导体结构及制备方法 |
-
2021
- 2021-03-29 CN CN202110333446.6A patent/CN113097139A/zh active Pending
- 2021-07-12 WO PCT/CN2021/105740 patent/WO2022205665A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8623770B1 (en) * | 2013-02-21 | 2014-01-07 | HGST Netherlands B.V. | Method for sidewall spacer line doubling using atomic layer deposition of a titanium oxide |
| US20160225634A1 (en) * | 2015-02-04 | 2016-08-04 | International Business Machines Corporation | Method for quadruple frequency finfets with single-fin removal |
| CN108206131A (zh) * | 2016-12-20 | 2018-06-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构以及半导体结构的形成方法 |
| CN112133625A (zh) * | 2019-06-24 | 2020-12-25 | 长鑫存储技术有限公司 | 掩膜结构及其形成方法、存储器及其形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022205665A1 (zh) * | 2021-03-29 | 2022-10-06 | 长鑫存储技术有限公司 | 掩膜结构、半导体结构及其制作方法 |
| WO2024036717A1 (zh) * | 2022-08-17 | 2024-02-22 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| WO2024036718A1 (zh) * | 2022-08-17 | 2024-02-22 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022205665A1 (zh) | 2022-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102359019B1 (ko) | 3차원 메모리 소자를 위한 트렌치 구조 | |
| CN113097139A (zh) | 掩膜结构、半导体结构及制备方法 | |
| JP2598607B2 (ja) | 多ピン積層コンデンサおよびその製造方法 | |
| CN113097143B (zh) | 掩膜结构、半导体结构及制备方法 | |
| JP7192121B2 (ja) | ３次元メモリデバイスにおける階段構造の形成 | |
| TWI674665B (zh) | 半導體結構暨其形成方法 | |
| KR20200135869A (ko) | 3차원 메모리 소자에서의 계단 형성 | |
| CN113097141A (zh) | 掩膜结构、半导体结构及制备方法 | |
| JP2007318068A (ja) | 半導体素子のコンタクト形成方法 | |
| CN113097145B (zh) | 半导体结构的制备方法 | |
| CN116367536B (zh) | 存储器及其制造方法、电子设备 | |
| CN111199875B (zh) | 图形化硬掩膜层制备方法、电容器阵列结构及其制备方法 | |
| WO2022012333A1 (zh) | 半导体结构及其制造方法 | |
| CN113471148B (zh) | 半导体结构的制造方法 | |
| CN110896047A (zh) | 浅沟槽隔离结构和半导体器件的制备方法 | |
| KR100622284B1 (ko) | 커패시터의 하부 전극 형성 방법 | |
| KR100306183B1 (ko) | 반도체장치및그제조방법 | |
| US20220310393A1 (en) | Mask structure, semiconductor structure and methods for manufacturing same | |
| US20220310607A1 (en) | Mask structure, semiconductor structure and manufacturing method | |
| TWI825469B (zh) | 半導體元件的製造方法 | |
| TWI771167B (zh) | 半導體元件的製造方法 | |
| US11462548B1 (en) | Semicondcutor device and manufacturing method thereof | |
| KR100537204B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| US20220320108A1 (en) | Semiconductor structure and preparation method thereof | |
| CN116133389A (zh) | 半导体结构、dram以及半导体结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210709 |
|
| RJ01 | Rejection of invention patent application after publication |