CN115332081A - 改善pmos ac性能的方法 - Google Patents
改善pmos ac性能的方法 Download PDFInfo
- Publication number
- CN115332081A CN115332081A CN202211022436.1A CN202211022436A CN115332081A CN 115332081 A CN115332081 A CN 115332081A CN 202211022436 A CN202211022436 A CN 202211022436A CN 115332081 A CN115332081 A CN 115332081A
- Authority
- CN
- China
- Prior art keywords
- layer
- side wall
- forming
- etching
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000003475 lamination Methods 0.000 claims abstract description 7
- 230000003647 oxidation Effects 0.000 claims abstract description 7
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 93
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 11
- 239000000463 material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种改善PMOS AC性能的方法，提供衬底，在衬底上形成有源区，有源区上形成有多个栅极结构以及形成与两栅极结构之间的外延层，栅极结构的侧壁形成有用于刻蚀保护的侧墙结构，外延层与栅极结构间形成有用于刻蚀保护的叠层；刻蚀去除叠层，用以形成凹槽；在衬底上形成覆盖栅极结构、外延层的低K介质层，使得低K介质层填充凹槽；在低K介质层上形成第一侧墙；刻蚀第一侧墙至目标厚度。本发明是将栅极与外延层间的填充层由：SIN层、氧化层、SiN层变成氮化硅层和氧化层，降低介质K值，改善了器件的AC性能。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种改善PMOS AC性能的方法。
背景技术
对于PMOS,SiGe(嵌入式锗硅工艺)通过对沟道产生压应力可以显著提高器件性能。
在当前的工艺中,请参阅图1，栅极与SiGe外延层的空间中的填充层是SIN层、氧化层、SiN层(SiGe外延层的硬掩膜层)，由于K(SiN)>K(oxide),SiGe硬掩膜层的存在会对AC(交流)电容产生负向作用。
为解决上述问题，需要提出一种新型的改善PMOS AC性能的方法。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善PMOS AC性能的方法，用于解决现有技术中在当前的工艺中,栅极与SiGe外延层的空间中的填充层是SIN层、氧化层、SiN层，由于K(SiN)>K(oxide),SiGe硬掩膜层的存在会对AC(交流)电容产生负向作用的问题。
为实现上述目的及其他相关目的，本发明提供一种改善PMOS AC性能的方法包括：
步骤一、提供衬底，在所述衬底上形成有源区，所述有源区上形成有多个栅极结构以及形成与两所述栅极结构之间的外延层，所述栅极结构的侧壁形成有用于刻蚀保护的侧墙结构，所述外延层与所述栅极结构间形成有用于刻蚀保护的叠层；
步骤二、刻蚀去除所述叠层，用以形成凹槽；
步骤三、在所述衬底上形成覆盖所述栅极结构、所述外延层的低K介质层，使得所述低K介质层填充所述凹槽；
步骤四、在所述低K介质层上形成第一侧墙；
步骤五、刻蚀所述第一侧墙至目标厚度。
优选地，步骤一中的所述衬底为硅衬底。
优选地，步骤一中的所述外延层为锗硅外延层。
优选地，步骤一中的所述栅极结构由自下而上依次堆叠的多晶硅层、ONO层和栅极绝缘层组成。
优选地，步骤一中所述叠层由自下而上依次堆叠的第一氮化硅层、氧化层、第二氮化硅层组成。
优选地，步骤一中的所述侧墙结构包括第二、三侧墙结构。
优选地，步骤一中的所述第二侧墙的材料为二氧化硅。
优选地，步骤一中所述第三侧墙的结构为氮化硅。
优选地，步骤二中以湿法刻蚀的方法刻蚀所述叠层，使得所述第二氮化硅层去除。
优选地，步骤三中的所述低K介质层的材料为二氧化硅。
优选地，步骤四中所述第一侧墙的材料为氮化硅。
优选地，步骤五中所述刻蚀的方法为干法刻蚀。
如上所述，本发明的改善PMOS AC性能的方法，具有以下有益效果：
本发明是将栅极与外延层间的填充层由：SIN层、氧化层、SiN层变成氮化硅层和氧化层，降低介质K值，改善了器件的AC性能。
附图说明
图1显示为现有技术的PMOS锗硅外延层结构示意图；
图2显示为本发明的刻蚀栅极与外延层间的填充层示意图；
图3显示为本发明的形成低K介质层示意图；
图4显示为本发明的形成侧墙示意图；
图5显示为本发明的继续刻蚀侧墙调节其厚度示意图；
图6显示为本发明的工艺流程示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图6，本发明提供一种改善PMOS AC性能的方法包括：
步骤一，请参阅图1，提供衬底101，在衬底101上形成有源区102，有源区102上形成有多个栅极结构103以及形成与两栅极结构103之间的外延层110，栅极结构103的侧壁形成有用于刻蚀保护的侧墙结构，外延层110与栅极结构103间形成有用于刻蚀保护的叠层，在进行外延层110工艺前，对NMOS的地方需要采用氧化物或氮化物的保护层，然后在显影后，对PMOS进行硅衬底101的刻蚀和残留聚合物的去除，具体地，可在衬底101上形成一层氮化硅层，之后刻蚀打开PMOS区域部分的氮化硅层以定义外延层110的形成区域，之后通过刻蚀、淀积形成外延层110，其中侧墙结构、叠层为刻蚀过程中的保护层；
在本发明的实施方式中，步骤一中的衬底101为硅衬底101。
在本发明的实施方式中，步骤一中的外延层110为锗硅外延层110，COMS工艺流程中的嵌入式锗硅使用选择性锗硅工艺，在进行选择性锗硅工艺前，对NMOS的地方需要采用氧化物或氮化物的保护层，然后在显影后，对PMOS进行硅衬底101的刻蚀和残留聚合物的去除。
在本发明的实施方式中，步骤一中的栅极结构103由自下而上依次堆叠的多晶硅层、ONO层(氧化层、氮化层、氧化层)和栅极绝缘层106组成，栅极绝缘层106的材料为氮化硅或二氧化硅。
在本发明的实施方式中，步骤一中的侧墙结构包括第二、三侧墙结构。
在本发明的实施方式中，步骤一中的第二侧墙104的材料为二氧化硅，通常可由化学气相沉积的方法形成。
在本发明的实施方式中，步骤一中第三侧墙105的结构为氮化硅，通常可由化学气相沉积的方法形成。
在本发明的实施方式中，步骤一中叠层由自下而上依次堆叠的第一氮化硅层107、氧化层108、第二氮化硅层109组成。
步骤二，请参阅图2，刻蚀去除叠层，用以形成凹槽，即刻蚀去除K值较高的叠层，为之后形成K值较低的介质层预留空间；
在本发明的实施方式中，步骤二中以湿法刻蚀的方法刻蚀叠层，使得叠层去除，即将自下而上依次堆叠的第一氮化硅层107、氧化层108、第二氮化硅层109依次刻蚀去除。
步骤三，请参阅图3，在衬底101上形成覆盖栅极结构103、外延层110的低K介质层111，使得低K介质层111填充凹槽；
在本发明的实施方式中，步骤三中的低K介质层111的材料为二氧化硅，通常可由化学气相沉积的方法形成。
步骤四，请参阅图4，在低K介质层111上形成第一侧墙112；
在本发明的实施方式中，步骤四中第一侧墙112的材料为氮化硅。
步骤五，请参阅图5，刻蚀裸露的低K介质层111至目标厚度，即通过刻蚀形成的第一侧墙112，其关键尺寸应控制在所需的范围内。
在本发明的实施方式中，步骤五中刻蚀的方法为干法刻蚀，将叠层去除，即将填充凹槽的第一氮化硅层107、氧化层108、第二氮化硅层109变成填充凹槽的低K介质层111及形成于低K介质层上的第一侧墙112，降低介质K值，改善了器件的AC性能。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
综上，本发明是将栅极与外延层间的填充层由：SIN层、氧化层、SiN层变成氮化硅层和氧化层，降低介质K值，改善了器件的AC性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种改善PMOS AC性能的方法，其特征在于，至少包括：
步骤一、提供衬底，在所述衬底上形成有源区，所述有源区上形成有多个栅极结构以及形成与两所述栅极结构之间的外延层，所述栅极结构的侧壁形成有用于刻蚀保护的侧墙结构，所述外延层与所述栅极结构间形成有用于刻蚀保护的叠层；
步骤二、刻蚀去除所述叠层，用以形成凹槽；
步骤三、在所述衬底上形成覆盖所述栅极结构、所述外延层的低K介质层，使得所述低K介质层填充所述凹槽；
步骤四、在所述低K介质层上形成第一侧墙；
步骤五、刻蚀所述第一侧墙至目标厚度。
2.根据权利要求1所述的改善PMOS AC性能的方法，其特征在于：步骤一中的所述衬底为硅衬底。
3.根据权利要求2所述的改善PMOS AC性能的方法，其特征在于：步骤一中的所述外延层为锗硅外延层。
4.根据权利要求1所述的改善PMOS AC性能的方法，其特征在于：步骤一中的所述栅极结构由自下而上依次堆叠的多晶硅层、ONO层和栅极绝缘层组成。
5.根据权利要求1所述的改善PMOS AC性能的方法，其特征在于：步骤一中的所述侧墙结构包括第二、三侧墙结构。
6.根据权利要求5所述的改善PMOS AC性能的方法，其特征在于：步骤一中所述第二侧墙的结构为氧化硅。
7.根据权利要求5所述的改善PMOS AC性能的方法，其特征在于：步骤一中所述第三侧墙的结构为氮化硅。
8.根据权利要求1所述的改善PMOS AC性能的方法，其特征在于：步骤一中所述叠层由自下而上依次堆叠的第一氮化硅层、氧化层、第二氮化硅层组成。
9.根据权利要求8所述的改善PMOS AC性能的方法，其特征在于：步骤二中以湿法刻蚀的方法去除所述叠层。
10.根据权利要求1所述的改善PMOS AC性能的方法，其特征在于：步骤三中的所述低K介质层的材料为二氧化硅。
11.根据权利要求1所述的改善PMOS AC性能的方法，其特征在于：步骤四中的所述第一侧墙的材料为氮化硅。
12.根据权利要求1所述的改善PMOS AC性能的方法，其特征在于：步骤五中所述刻蚀的方法为干法刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211022436.1A CN115332081A (zh) | 2022-08-25 | 2022-08-25 | 改善pmos ac性能的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211022436.1A CN115332081A (zh) | 2022-08-25 | 2022-08-25 | 改善pmos ac性能的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115332081A true CN115332081A (zh) | 2022-11-11 |
Family
ID=83926931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211022436.1A Pending CN115332081A (zh) | 2022-08-25 | 2022-08-25 | 改善pmos ac性能的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115332081A (zh) |
-
2022
- 2022-08-25 CN CN202211022436.1A patent/CN115332081A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109887913B (zh) | 一种nand串结构及其制备方法 | |
| US8853091B2 (en) | Method for manufacturing a semiconductor die with multiple depth shallow trench isolation | |
| US10388729B2 (en) | Devices and methods of forming self-aligned, uniform nano sheet spacers | |
| US20130082333A1 (en) | Multi-gate field-effect transistors with variable fin heights | |
| CN103985711A (zh) | 具有减少的寄生电容量的FinFET及其制造方法 | |
| WO2008005612A1 (en) | Method for forming a semiconductor device and structure thereof | |
| CN109768049B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN104425220A (zh) | 图案的形成方法 | |
| TWI525823B (zh) | 積體電路裝置及其製造方法 | |
| CN106531797A (zh) | 半导体器件及其形成方法 | |
| CN111755333A (zh) | 一种纳米片场效应晶体管及其制备方法 | |
| CN113394087B (zh) | 后栅工艺中伪栅平坦化方法 | |
| CN101339902B (zh) | 高压半导体器件及其制造方法 | |
| CN109686702B (zh) | 半导体结构及其形成方法 | |
| KR20150044645A (ko) | 다원화된 측벽 산화막 구조를 갖는 반도체 장치 및 그 제조 방법 | |
| CN111435658B (zh) | 形成存储器堆叠结构的方法 | |
| TWI440138B (zh) | 記憶體及其製作方法 | |
| CN105633021A (zh) | 半导体元件的制造方法 | |
| CN115332081A (zh) | 改善pmos ac性能的方法 | |
| CN107452680B (zh) | 半导体装置及其制造方法 | |
| CN111863826B (zh) | 图形化掩膜的制作方法及三维nand存储器的制作方法 | |
| CN105097516A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN105097517A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN107507772B (zh) | 一种沟道孔底部刻蚀方法 | |
| CN106910686B (zh) | 一种半导体器件及其制备方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |