KR102587155B1 - 국부 평탄화/토포그래피 조정을 위한 부위별 보상 에칭 백 - Google Patents

국부 평탄화/토포그래피 조정을 위한 부위별 보상 에칭 백 Download PDF

Info

Publication number
KR102587155B1
KR102587155B1 KR1020210030632A KR20210030632A KR102587155B1 KR 102587155 B1 KR102587155 B1 KR 102587155B1 KR 1020210030632 A KR1020210030632 A KR 1020210030632A KR 20210030632 A KR20210030632 A KR 20210030632A KR 102587155 B1 KR102587155 B1 KR 102587155B1
Authority
KR
South Korea
Prior art keywords
workpiece
etch
temperature control
height
control zones
Prior art date
Application number
KR1020210030632A
Other languages
English (en)
Other versions
KR20220100785A (ko
Inventor
밍 치 리우
훙-웬 수
민-영 고
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20220100785A publication Critical patent/KR20220100785A/ko
Application granted granted Critical
Publication of KR102587155B1 publication Critical patent/KR102587155B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

워크피스가 복수의 온도 제어 존들을 포함하는 워크피스 지지체 상에 위치된다. 워크피스 상의 복수의 부위들에서 복수의 에칭 전 표면 높이들 또는 두께들을 측정함으로써 에칭 전 표면 토포그래피가 결정된다. 복수의 부위들은 워크피스 지지체 상의 복수의 온도 제어 존들에 대응한다. 온도 제어 존들 중 적어도 제1 존은, 제1 존이 온도 제어 존들 중 제2 존의 제2 온도와 상이한 제1 온도를 갖도록, 측정된 복수의 에칭 전 표면 높이들 또는 두께들에 기초하여 가열 또는 냉각된다. 제1 존이 온도 제어 존들 중 제2 존의 제2 온도와 상이한 제1 온도를 갖는 동안 제1 건식 에칭이 수행된다.

Description

국부 평탄화/토포그래피 조정을 위한 부위별 보상 에칭 백{BY-SITE-COMENSATED ETCH BACK FOR LOCAL PLANARIZATION/TOPOGRAPHY ADJUSTMENT}
지난 40년 동안, 집적 회로들의 밀도는 무어의 법칙(Moore’s law)으로 알려진 관계에 의해 증가해왔다. 간단히 말해서, 무어의 법칙에 따르면 집적 회로(IC, integrated circuit)들의 트랜지스터 수는 약 18 개월마다 두 배가 된다고 한다. 이에 따라, 반도체 산업이 이 간단한“법칙”을 계속해서 유지할 수 있는 한 IC들은 약 18 개월마다 속도 및 성능이 두 배가 된다. 대부분에서, 이러한 IC들의 속도 및 성능의 주목할만한 증가는 오늘날의 정보화 시대가 시작되게 했다.
인류의 활동들에 관계 없이 유효한 자연의 법칙과는 달리, 무어의 법칙은 혁신자들이 이와 연관된 기술적 과제들을 극복하는 한에서만 유효하다. 예를 들어, 에칭 백 기술들이 최근 몇 년 동안 반도체 웨이퍼들을 "박형화(thin down)" 하기 위해 개발되었고, 반도체 제조에서의 상이한 상황들에서 사용될 수 있다. 예를 들어, 웨이퍼들은 다른 이유들 중에서도, 광 검출기들에 대한 양자 효율을 개선하는 것을 돕고, 완성된 IC가 소정의 패키지 내에 맞도록 돕기 위해 박형화될 수 있다.
도 1은 본 개시의 일부 실시 예들에 따른 시스템의 블록도를 도시한다.
도 2a는 본 개시의 일부 실시 예들에 따른 워크피스 지지체의 단면도를 도시한다.
도 2b는 본 개시의 일부 실시 예들에 따른 워크피스 지지체의 상면도를 도시한다.
도 3은 워크피스에 걸쳐 균일한 에칭 백을 제공하기 위한 방법의 흐름도를 도시한다.
도 4a 내지 도 7은 균일한 에칭 백을 제공하기 위한 방법의 다양한 스테이지들에서 일부 실시 예들에 따른 일련의 단면도들을 도시한다.
도 8 내지 도 11은 균일한 에칭 백을 제공하기 위한 방법의 다양한 스테이지들에서 일부 실시 예들에 따른 일련의 상면도들을 도시한다.
도 12a 내지 도 12c 및 도 13a 내지 도 13c는 국부 에칭 백 프로세스들이 다수 회 반복되는 일부 실시 예들을 도시한다.
본 개시는 워크피스에 걸쳐 열적 균일성을 제공하기 위한 시스템 및 장치를 제공한다. 이에 따라, 도면들을 참조하여 설명이 이루어지며, 이 도면들에서 같은 참조 부호들은 일반적으로 전체에 걸쳐 같은 요소들을 지칭하기 위해 이용되고, 다양한 구조체들은 반드시 일정한 축척으로 작도된 것은 아니다. 다음의 설명에서, 설명 목적상, 이해를 쉽게 하기 위해 다수의 특정 세부 사항들이 제시된다. 그러나, 해당 기술분야의 통상의 기술자에게는 본 명세서에서 설명된 하나 이상의 양태들이 이러한 특정 세부 사항들의 보다 덜한 정도로 실시될 수 있다는 것이 명백할 수 있다. 다른 경우들에서는 이해를 쉽게 하기 위해 알려진 구조체들 및 디바이스들이 블록도 형태로 도시된다.
반도체 웨이퍼 상의 하나 이상의 층(및/또는 웨이퍼 자체)이 "박형화될" 수 있는 에칭 백 절차들은 반도체 가공에서의 매우 다양한 상황들에서 사용된다. 예를 들어, 이상적인 에칭 백 절차는 웨이퍼의 전체 면에 걸쳐 맨 윗면의 높이 및/또는 두께가 실질적으로 균일한 층으로 시작될 수 있고, 웨이퍼의 전체 면에 걸쳐 에칭 백된 맨 윗면의 높이가 여전히 실질적으로 균일한 층의 박형화된 버전으로 종료될 수 있다. (비록 층의 박형화된 버전의 높이 및/또는 두께가 원래 층의 높이 및/또는 두께보다 훨씬 적지만). 이에 따라, 이상적인 경우, 에칭 백 절차는 층의 맨 윗면 전체에서 물질을 균일하게 제거한다. 불행히도, 현실 세계의 경우들에서, 에칭 백 절차들은 제거율의 작은 불균일로 어려움을 겪으며, 이에 따라 에칭 조건들, 물질 불균일 등의 작은 랜덤 편차로 인해, 에칭 백 층들의 높이 및/또는 두께에 작은 편차가 있다. 따라서, 본 개시는 이전 접근법들보다 더 균일 한 제거율들을 갖는 개선된 국부 에칭 백 절차들을 제공한다.
도 1은 이전 접근법들보다 더 균일한 제거율들을 달성하는 일부 실시 예들에 따른 에칭 시스템(100)을 도시한다. 에칭 시스템(100)은 측정 장치(102) 및 국부 에칭 백 장치(104)를 포함하며, 이들 양자는 제어기(106)에 의해 제어된다. 국부 에칭 백 장치(104)는 워크피스(108)가 먼저 측정 장치(102)에 의해 가공될 수 있고 그 다음 로봇 어셈블리 및/또는 컨베이어에 의해 국부 에칭 백 장치(104)로 이동될 수 있도록(라인 109 참조), 측정 장치(102)의 다운스트림에 있다.
그 다음, 국부 에칭 백 장치(104)는 국부 에칭 백 절차를 통해 균일한 제거를 제공하도록 워크피스(108)를 가공한다.
측정 장치(102)는 윗면 상의 복수의 부위들(각각, S1, S2, S3, ..., Sn)(여기서 n은 임의의 양수일 수 있음)에서 워크피스(108)의 윗면 상의 복수의 사전 에칭 표면 높이들 또는 두께들(h1, h2, h3, ... hn)을 결정하도록 구성된다. 부위들은 보통 서로 크기가 동일한 미리 결정된 영역들이고, 워크피스의 윗면 상에 열들과 행들의 배열로 배열될 수 있다. 일부 실시 예들에서, 예를 들어, 측정 장치(102)는 터널링 전자 현미경(TEM, tunneling electron microscope), 주사 전자 현미경, 원자력 현미경(AFM, atomic force microscope), 또는 각 부위에서 워크피스(108)의 윗면의 높이 또는 두께를 측정하기 위한 몇몇 다른 디바이스를 포함할 수 있다. 부위들에 대한 높이 또는 두께 측정은 단일 측정 디바이스에 의해 순차적으로 수행될 수 있거나, 워크피스(108)의 윗면 상에서 동시에 측정을 수행하는 많은 측정 디바이스들에 의해 병렬적으로 수행될 수 있다. 이상적으로는, 많은 경우, 시스템(100)을 통과하는 각 워크피스(108)의 윗면은 이의 전체 윗면에 걸쳐 균일한 높이 또는 두께를 가질 것이다(예를 들어, 윗면은 평평하거나 편평할 것이다). 그러나, 실제 제조 편차 및 공차로 인해, 각 워크피스(108)의 윗면은 피크들이 있는 일부 영역들 및 밸리들이 있는 다른 영역들을 포함할 수 있다. 이에 따라, 반도체 워크피스들(108)의 윗면들의 전체 높이 및/또는 두께는 서로 다소 랜덤하고/거나 예측할 수 없는 방식으로 달라질 수 있다. 이는 부위별 랜덤(random-by-site)이라고 지칭될 수 있으며, 이는 각 반도체 워크피스가 다양한 부위들에서 다양한 높이들 및/또는 두께들을 갖는 윗면을 갖는다는 것을 의미한다.
측정 장치(102)의 다운스트림에 있는 국부 에칭 백 장치(104)는 다양한 부위들이 각자의 측정된 높이들에 기초하여 약간 상이한 속도들로 에칭되도록 워크피스(108)를 "박형화"하기 위해 워크피스(108)의 윗면을 에칭 백하도록 구성된다. 이에 따라, 이러한 국부 에칭 백 장치(104)는 워크피스(108)의 전체 윗면에 걸쳐 실질적으로 균일한 높이 또는 두께를 가지는 에칭 후 윗면을 갖는 워크피스(108)를 제공한다.
보다 구체적으로, 국부 에칭 백 장치(104)는 워크피스를 진공 챔버(110) 내에 유지시키도록 구성된 하우징, 진공 챔버(110) 내에 배치되고 워크피스(108)를 지지하도록 구성된 워크피스 지지체(112), 및 진공 챔버(110) 내에 있는 플라즈마 소스(114)를 포함한다. 워크피스 지지체(112)의 면은 각각 복수의 온도 제어 요소들(1161, 1162, 1163, ...., 116m)(여기서 m은 임의의 양수일 수 있음)을 갖는 복수의 온도 제어 존들을 포함한다. 일부 실시 예들에서, m은 n과 같을 수 있어, 측정 부위들의 수(s1, s2, s3,...sn)와 온도 제어 요소들의 수(1161, 1162, 1163, ...., 116m)가 1 대 1로 대응되나, 다른 경우들에서는 n이 m보다 크거나 n이 m보다 작다.
플라즈마 소스(114)는 워크피스(108)가 워크피스 지지체(112) 상에 지지되는 동안 워크피스(108)를 에칭하기 위해 이온을 생성하도록 구성된다. 예를 들어, 플라즈마 소스(114)는 유전체 물질들을 에칭하기 위한 CF4, CH3F4, 또는 C4F8과 같은 불소 반응물을 포함할 수 있고/있거나, 폴리실리콘 또는 금속과 같은 전도성 필름들을 에칭하기 위한 Cl2, HB4 및/또는 Ar 반응물을 포함할 수 있다.
제어기(106)는 플라즈마 소스(114)가 워크피스(108)를 에칭하기 위한 이온을 생성하고 워크피스(108)가 워지지체(112) 상에 지지되는 동안 각각 복수의 온도 제어 존들을 각각 제1 복수의 온도들로 가열 또는 냉각하기 위해 복수의 온도 제어 요소들(1161, 1162, 1163, ...., 116m)을 개별적으로 가열 또는 냉각하도록 구성된다. 제1 복수의 온도들은 각각 측정된 복수의 에칭 전 표면 높이들 또는 두께들에 기초한다. 예를 들어, 더 높은 높이들 및/또는 더 큰 두께들을 갖는 것으로 측정되는 몇몇 부위들의 경우, 이러한 부위들에 대응하는 온도 제어 존들이 플라즈마 에칭 동안 가열될 수 있다. 반대로, 더 낮은 높이들 및/또는 더 작은 두께들을 갖는 것으로 측정되는 다른 부위들의 경우, 이러한 부위들에 대응하는 온도 제어 존들은 플라즈마 에칭 동안 냉각될 수 있다. 현장 플라즈마 에칭 동안 온도 제어 요소들의 이러한 개별적인 가열 및/또는 냉각을 제공함으로써, 시스템(100)은 플라즈마 에칭을 "조율(tune)"하기 위해 워크피스(108) 상의 개별 부위들에 대한 에칭 속도들을 조정하고 이전에 달성 가능했던 것보다 더 균일한 에칭 후 토포그래피를 갖는 워크피스(108)를 제공할 수 있다. 각각의 온도 제어 요소는 또한 온도 제어 존의 온도를 측정하도록 구성된 하나 이상의 온도 센서를 포함할 수 있으며, 이에 의해 제1 복수의 온도들에 도달할 때까지 온도 제어 요소들을 정확하게 가열 및/또는 냉각하기 위해 제어기(106)에 피드백을 제공할 수 있다.
일부 예들에서, 제어기(106)는 워크피스 상의 부위들 중 하나 이상의 부위에서 워크피스(108)의 온도를 예측하도록 구성되며, 여기서 제어기는 또한 부위들에서의 워크피스의 온도 예측에 적어도 부분적으로 기초하여 복수의 온도 제어 요소들 중 하나 이상의 온도 제어 요소를 활성화하도록 구성된다. 예를 들어, 워크피스(108)의 중심에 비해 워크피스(108)의 가장자리들에서 열이 더 빠르게 소산될 수 있기 때문에, 제어기(106)는 동일한 높이 및/또는 두께들을 고려할 때, 이를 감안하여 워크피스의 가장자리 부근의 부위들이 워크피스의 중심에서의 부위들보다 약간 더 가열되도록 할 수 있다.
온도 제어 요소들(1161, 1162, 1163, ...., 116m) 및 플라즈마 소스(114)를 사용하는 것에 추가하여 그리고/또는 이 대신에, 국부 에칭 백 기술들은 액상 에칭제 분사 요소(118) 및 세정제 분사 요소(120)를 사용할 수 있다. 일부 실시 예들에서, 액상 에칭제 분사 요소(118) 및 세정제 분사 요소(120)는 단일 (공유) 노즐(121)을 사용하는 별개의 탱크들을 포함할 수 있는 한편, 다른 실시 예들에서, 액상 에칭제 분사 요소(118) 및 세정제 분사 요소(120)는 다수의 노즐들을 공유할 수 있고/거나 서로 별개의 노즐(들)을 사용할 수 있다. 액상 에칭제 분사 요소(118)는 이산화규소 또는 다른 산화물들을 에칭하기 위한 불산(HF); HF, H3PO4, 및/또는 질화규소 또는 산질화규소를 에칭하기 위한 화학적 건식 에칭(CDE); 폴리 실리콘을 에칭하기 위한 테트라메틸암모늄 하이드록사이드(TMAH) 또는 NH4OH와 같은 알칼리 액체; 및/또는 금속을 에칭하기 위한 염산(HCl), NH4OH, 과산화황 혼합물(SPM), 암모니아/과산화물 혼합물(APM), 및/또는 염산/과산화물 혼합물(HPM)을 포함할 수 있다. 작동 중에, 로봇 아암과 같은 노즐 위치 지정 어셈블리는 큰 높이 및/또는 큰 두께를 갖는 것으로 측정된 부위 바로 위에 액상 에칭제 분사 요소(118)에 대응하는 노즐(들)을 위치시킬 수 있다. 대안적으로, 액상 에칭제 분사 요소(118)에 대응하는 노즐(들)은 고정된 상태로 유지될 수 있고, 워크피스 지지체(112)가 큰 높이 및/또는 큰 두께를 갖는 것으로 측정된 부위를 액상 에칭제 분사 요소(118)의 노즐(들) 바로 아래로 이동할 수 있다. 액상 에칭제 분사 요소(118)의 노즐(들)이 원하는 부위 위의 위치에 있을 때, 제어기(106)는 이 부위에서의 워크피스(108)의 높이 및/또는 두께가 워크피스(108) 상의 다른 부위들의 높이들 및/또는 두께들에 비해 감소되도록, 워크피스(108)가 액상 에칭제 분사 요소(118)에 대해 고정되어 있는 동안, 액상 에칭제 분사 요소(118)가 액상 에칭제를 이 부위 상으로만 분사하도록(그리고 다른 인접한 부위들 상에는 분사하지 않도록) 유도할 수 있다. 액상 에칭제가 높이 및/또는 두께를 원하는 양만큼 감소시킨 것으로 결정되면 - 이는 액상 에칭제가 워크피스(108)의 윗면 상에 있는 동안 미리 결정된 시간 동안 액상 에칭제를 도포함으로써 또는 두께 및/또는 높이를 능동적으로 측정함으로써 달성될 수 있음 -, 제어기(106)는 워크피스(108)로부터 액상 에칭제를 세정하기 위해 세정제 분사 요소(120)가 탈 이온수와 같은 액상 세정제를 도포하도록 유도할 수 있다. 이는 시스템(100)이 이전에 달성 가능했던 것보다 더 균일한 에칭 후 토포그래피를 갖는 워크피스(108)를 제공하기 위해 워크피스(108) 상의 개별 부위들마다 에칭 백 속도들을 조정할 수 있게 한다.
간단히 도 2a 내지 도 2b를 참조하면, 복수의 온도 제어 존들을 포함하는 워크피스 지지체(112)의 단면도(도 2a) 및 대응하는 상면도(도 2b)를 볼 수 있다. 워크피스 지지체(112)는 워크피스(108)가 위치되는 일반적으로 평평한 표면을 포함한다. 일반적으로 평평한 표면은 워크피스의 후면 표면 전체와 접촉한다. 온도 제어 존들은 대응하는 온도 제어 요소들(116)을 포함할 수 있으며, 이 온도 제어 요소들(116)은 복수의 개별 가열 요소들(130) 및 복수의 개별 냉각 요소들(132)을 포함할 수 있다. 예를 들어, 제1 온도 제어 요소들(1161)은 제1 개별 가열 요소(1301) 및 제1 개별 냉각 요소(1321)를 포함할 수 있다. 일부 실시 예들에서, 복수의 온도 제어 요소들(116)은 워크피스 지지체(112)의 바디를 통해 유체를 통과시키도록 구성된 복수의 열 도관들을 포함한다. 이에 따라, 워크피스 지지체(112)의 바디는 예를 들어, 플라스틱 또는 금속을 포함할 수 있고, 열 도관은 바디를 통해 유체 흐름을 가능하게 하는 플라스틱 또는 금속 내의 채널들 또는 공극들이다. 유체는 예를 들어, 부위들에 대한 원하는 온도에 기초하여, 냉각 유체 또는 가열 유체를 포함할 수 있다. 다른 실시 예들에서, 복수의 온도 제어 요소들(116) 각각은 히트 파이프(heat pipe) 및/또는 펠티에 디바이스(Peltier device)를 포함하며, 이때 히트 파이프 및/또는 펠티에 디바이스는 각각의 부위들의 측정된 높이들 또는 두께들에 기초하여 워크피스(108) 상의 부위들을 개별적으로 냉각 및/또는 개별적으로 가열하도록 구성된다. 또 다른 실시 예들에서, 온도 제어 요소들(116)은 제어기(106)가 가열을 제어하기 위한 다양한 레벨들의 전류를 유도하는 전기 코일들을 포함하며, 이때 각 전기 코일은 대응하는 부위의 측정된 높이들 또는 두께들에 기초하여 워크피스(108) 상의 해당 부위를 개별적으로 가열하도록 구성된다. 다시, 개별 가열 및/또는 냉각 요소들의 온도는 워크피스(108)의 윗면 상의 부위들에서 측정된 높이들 및/또는 두께들에 기초하여 제어될 수 있기 때문에, 시스템(100)은 워크피스의 균일한 에칭 백을 유도한다.
이제 도 3을 참조하면, 본 개시의 일부 실시 예들에 따른 워크피스를 박형화하기 위한 방법(300)의 흐름도를 볼 수 있다. 예시적인 방법들이 본 명세서에서 일련의 동작들 또는 이벤트들로서 예시되고 설명되지만, 일부 단계들은 본 발명에 따라, 본 명세서에서 제시되고 설명된 것 외에도 상이한 순서로 그리고/또는 다른 단계들과 동시에 발생할 수 있기 때문에, 본 발명은 이러한 동작들 또는 이벤트들의 예시된 순서에 의해 제한되지 않는다는 것이 이해될 것이다. 또한, 본 발명에 따른 방법을 구현하기 위해 예시된 동작들 전부가 필요한 것은 아닐 수 있다. 더욱이, 방법들은 본 명세서에서 예시되고 설명된 시스템들과 관련하여 뿐만 아니라 예시되지 않은 다른 시스템들과 관련하여 구현될 수 있다는 것이 이해될 것이다.
방법(300)은 워크피스가 수용될 때, 302에서 시작하고, 워크피스를 박형화하기 위해 한 번 이상의 연삭 작업들이 수행된다.
간단히 도 4a 내지 도 4b를 참조하면, 동작 302의 일부 예들과 부합하여, 워크피스를 수용하고, 워크피스를 박형화하기 위해 한 번 이상의 연삭 작업을 수행하는 일부 실시 예들의 예들을 볼 수 있다.
도 4a에서, 예를 들어, 일부 실시 예들에 따른 워크피스(400)가 제공된다. 워크피스(400)는 별개의 반도체 기판들을 갖는 적어도 두 개의 집적 회로 구조물들을 포함하는 3차원 집적 회로로서 나타난다. 이에 따라, 워크피스(400)는 제1 반도체 기판(404) 및 제1 상호 연결 구조물(406)을 포함하는 제1 집적 회로 구조물(402)을 포함한다. 제1 반도체 기판(404)은 일부 실시 예들에서 단결정 실리콘 기판이거나, 대안적으로 실리콘 온 절연체(SOI, silicon-on-insulator) 기판이다. 제1 상호 연결 구조물(406)은 유전체 구조물(408), 및 서로 위아래로 적층되고 제1 상호 연결 구조물에서의 컨택트들 및 비아들을 통해 서로에 연결되는 복수의 금속 라인들(410)을 포함한다. 제2 집적 회로 구조물(412)은 제1 상호 연결 구조물(406) 위에 배치된 제2 상호 연결 구조물(414), 및 제2 상호 연결 구조물(414) 위에 배치된 제2 반도체 기판(416)을 포함한다. 일부 실시 예들에서, 제1 반도체 기판(404)은 픽셀들 - 이의 각각은 광 검출기를 포함함 - 의 어레이를 포함하고, 제2 반도체 기판(416)은 동적 랜덤 액세스 메모리(DRAM) 셀들을 포함한다. 또한, 일부 실시 예들에서, 제2 반도체 기판(416)은 대략 500 마이크론 내지 대략 1000 마이크론 범위의 총 두께를 가지며, 이는 일부 실시 예들에서 대략 776 마이크론 두께이다. 도 4a의 실시 예에서, 제2 반도체 기판(416)은 상대적으로 두꺼운 P+ 영역(420)(제2 반도체 기판(416)의 총 두께의 대략 95% 내지 대략 99.8% 범위), 및 상대적으로 얇은 P- 영역(422)을 포함한다. 일부 실시 예들에서, 두꺼운 P+ 영역(420)은 대략 765 마이크론의 두께를 갖고, P- 영역(422)은 예를 들어, 대략 10 마이크론의 두께를 가진다.
도 4a에서는, 제2 반도체 기판(416)의 두께를 대략 775 마이크로 미터에서 대략 20 마이크로 미터로 감소시키기 위해 워크피스(400)에 대해 연삭 작업(화살표 424 참조)이 수행된다. 연삭 작업은 높이(426)에서 종료될 수 있으며, 이는 연삭 작업에 대한 미리 결정된 지속 시간이 충족될 때 충족될 수 있거나 높이 또는 두께의 능동 모니터링이 이러한 높이에 도달했음을 나타낼 때 충족될 수 있다. 연삭 작업을 수행하기 위해, 워크피스(400)는 제1 반도체 기판(404)의 후면이 워크피스 척 바로 위에 위치되도록 수용된다. 제2 반도체 기판(416)의 후면은 스핀들(spindle) 상에 장착되는 다이아몬드 및 레진 접착 연삭 휠과 같은 연삭 휠과 마주한다. 연삭 휠 및/또는 워크피스 척은 연삭 휠에 의해 제2 반도체 기판(416)의 후면 상으로 하향력이 가해지는 동안 서로에 대해 회전하면서, 탈 이온수와 같은 액체가 냉각을 제공하고 연삭 작업 동안 생성된 물질 입자들을 씻어 내기 위해 제2 반도체 기판(416)의 후면 상으로 향하게 된다.
도 4b는 도 4b에서 제2 반도체 기판(416)에 4a의 P- 영역(422)이 없다는 점을 제외하고는, 도 4a의 워크피스와와 유사한 워크피스를 도시한다. 이에 따라, 도 4b에서, 제2 반도체 기판(416)은 이의 윗면으로부터 제2 상호 연결 구조물(414)의 윗면까지 P+ 물질이다. 다시, 제2 반도체 기판(416)의 두께를 대략 775 마이크로 미터에서 대략 20 마이크로 미터로 감소시키기 위해 워크피스에 대해 연삭 작업(화살표 424 참조)이 수행된다. 연삭 작업은 높이(426)에서 종료될 수 있으며, 이는 연삭 작업에 대한 미리 결정된 지속 시간이 충족될 때 충족될 수 있거나 높이 또는 두께의 능동 모니터링이 이러한 높이에 도달했음을 나타낼 때 충족될 수 있다.
다시 도 3을 참조하면, 304에서, 한 번 이상의 습식 또는 건식 에칭이 수행되어 기판을 추가로 박형화하고 연삭 작업으로 인한 돋은 부분, 패인 자국, 또는 균열과 같은 연삭 결함들을 실질적으로 제거한다.
동작 304의 일부 실시 예들이 도 5a에 도시되어 있으며, 여기서 선택적 습식 에칭(500)이 수행된다. 선택적 습식 에칭(500)은 p+ 영역(420)이 p- 영역(422)과 만나는 계면 상에서 중지된다. 예를 들어, 선택적 에칭(500)은 HF, HNO3 및 아세트산의 혼합물인 HNA를 포함할 수 있다. 일부 실시 예들에서, 선택적 습식 에칭은 제2 반도체 기판(416)의 두께를 약 20 마이크론에서 10 마이크론과 1 마이크론 사이로 감소시킨다(화살표 502 참조). P+ 영역(420)과 P- 영역(422) 사이의 계면이 선택적 습식 에칭(500)에 대한 중지 지점에 대응하는 도 4a 및 도 5a의 실시 예는 도 4b 및 도 5b의 실시 예와 비교하여 더 양호한(더작은) 총 두께 편차(TTV, total thickness variation)를 제공한다는 점에서 바람직하다.
도 5b는 도 4b로부터 이어지는 동작 304의 대안적인 실시 예를 도시한다. 도 5b에서, 비선택적 박형화는 건식 식각의 형태로 수행된 다음 미리 결정된 높이로 습식 박형화 - 이에 의해 제2 반도체 기판의 두께가 약 20 마이크론에서 10 마이크론과 1 마이크론 사이로 감소됨 - 된다. 제2 반도체 기판이 P+ 영역만을 포함하는 도 4b 및 도 5b의 실시 예는 도 4a 및 도 5a의 실시 예와 비교하여 별개의 P+ 및 P- 영역들의 형성을 필요로 하지 않으므로 간소화된 프로세스를 제공한다는 점에서 바람직하다.
다시 도 3을 참조하면, 306에서, 제2 반도체 기판의 평탄도 및/또는 두께를 몇몇 다른 프로세스들보다 더 균일하게 만들기 위해 국부 에칭 백 절차가 수행된다. 국부 에칭 백 절차의 일례가 도 6에 도시되어 있으며, 여기서 국부 에칭 백 절차는 제2 반도체 기판의 윗면으로부터 50 옹스트롬 내지 1000 옹스트롬의 P- 물질을 제거할 수 있다. 이러한 국부 에칭 백 절차는 건식 에칭 동안 제2 반도체 기판(416) 상의 다양한 부위들을 상이한 온도들로 가열 및/또는 냉각할 수 있고/거나, 다른 접근법들보다 더 균일한 에칭 백을 제공하기 위해 국부 습식 에칭을 이용할 수 있다.
도 3의 308에서, 매우 평활하거나 평탄한 에칭 후 표면 토포그래피를 제공하도록 하나 이상의 최종 평활화 작업이 수행된다. 예를 들어, 제2 반도체 기판의 최종 두께는 대략 3 마이크론일 수 있으며, 에칭 후 표면은 0.1 마이크론과 0.5 마이크론 사이의 웨이퍼 인 웨이퍼 총 두께 편차를 나타내고, 일부 실시 예들에서 총 두께 편차는 100 옹스트롬보다 크고 0.3 마이크론보다 적다. 일부 경우들에서, 제거 균일성 비율은 0.04% 미만이며, 이는 예를 들어 제2 반도체 기판이 776 마이크론의 두께로 시작되고 최종 후면이 3 마이크론의 두께를 가진다면 제2 반도체 기판의 전체 후면에 걸쳐 약 0.3 마이크론의 편차를 가진다는 것을 의미한다. 이는 적어도 부분적으로 국부 에칭 백 프로세스(306)의 사용으로 인한 것이며, 이제 이에 대한 보다 상세한 예들이 제공된다.
보다 구체적으로, 국부 에칭 백 프로세스(306)는 워크피스가 워크피스 지지체의 면 상에 위치될 때 310에서 시작한다. 워크피스 지지체의 면은 각각 복수의 온도 제어 요소들을 갖는 복수의 온도 제어 존들을 포함한다. 복수의 온도 제어 요소들은 각각 복수의 온도 제어 존들을 개별적으로 가열 또는 냉각하도록 구성된다.
312에서, 워크피스 상의 복수의 부위들 각각에서 복수의 에칭 전 표면 높이들을 측정함으로써 워크피스에 대한 에칭 전 표면 토포그래피가 결정된다. 일부 실시 예들에서, 워크 피스 상의 복수의 부위들은 워크피스 지지체의 면 상의 복수의 온도 제어 존들에 대응한다. 도 8은 워크피스에 대한 하나의 이러한 에칭 전 표면 토포그래피(800)의 일례를 도시하며, 여기서 도 8의 좌측 부분은 워크피스의 상면도를 도시하고 우측 부분은 상이한 색상들 또는 음영이 워크피스의 상이한 높이들 또는 두께들에 어떻게 대응하는지를 도시한다. 도시된 바와 같이, 워크피스는 워크피스의 면 위에 격자로 배열된 복수의 부위들을 포함한다. 부위들의 일부는 높이가 더 크거나 더 두꺼운 한편(802에 의해 도시됨), 다른 부위들은 높이가 더 작거나 더 얇다(804에 의해 도시됨). 도시된 예에서, 더 낮거나 더 얇은 영역들은 "C" 형상을 형성하고, 워크피스의 중심 영역은 더 높거나 더 두껍지만, 다른 워크피스들은 이러한 패턴에서 벗어나는 다른 에칭 전 표면 토포그래피들을 가질 수 있다.
다시 도 3을 참조하면, 314에서, 상이한 부위들에 대해 선택적 에칭을 사용하는 국부 에칭 백이 수행된다.
일부 구현 예들에서(동작 316 참조), 동작 314는 복수의 온도 제어 요소들이 사용되어 각각 복수의 온도 제어 존들을 각각 제1 복수의 온도들로 가열 또는 냉각할 때 실현된다. 제1 복수의 온도들은 각각 측정된 복수의 에칭 전 표면 높이들에 기초하고, 복수의 온도 제어 요소들이 가열 또는 냉각되는 동안 제1 건식 에칭이 수행된다. 도 9 및 도 10은 상이한 부위들이 각자의 측정된 높이들 또는 두께들에 기초하여 상이한 온도들로 가열되고, 부위들이 이들의 측정된 높이들 또는 두께들에 기초하여 상이한 온도들로 가열되는 동안 에칭이 수행되는 하나의 이러한 국부 에칭 백의 일례가 사용되어 국부 에칭 백을 달성한 것을 도시한다. 도 9는 측정된 높이들 및/또는 두께들에 기초한 워크피스 상의 부위들의 가열 맵을 도시한다. 도 9의 도시된 예에서, 더 낮거나 더 얇은 것으로 측정되었던 부위들(예를 들어, 도 8의 "C" 형상에서의 804)은 섭씨 1.9도만큼 능동 냉각되어 이러한 부위들에 대한 에칭 속도를 늦춘다. 예를 들어 워크피스의 중심에서의 다른 부위들(예를 들어, 도 8에서의 802)는 동시에 섭씨 6.4도만큼 가열되어 이러한 부위들에 대한 에칭 속도를 증가시킨다. 측정된 높이들에 기초하는 것 외에도, 이러한 부위들의 가열 및/또는 냉각은 워크피스 지지체의 모델 및/또는 열이 온도 제어 요소들로부터 워크피스 지지체 및/또는 웨이퍼로 어떻게 전달되는지에 기초할 수도 있다. 예를 들어, 워크피스의 외측 가장자리 영역들이 특히 낮거나 얇지 않더라도, 이러한 가장자리 영역들은 열이 자연적으로 더 빠르게 소산될 이들의 가장자리 위치로 인해 열을 더 빠르게 소산할 것으로 모델에 의해 예측되기 때문에, 워크피스의 가장자리 영역들도 가열되며, 이는 모델이 그렇지 않으면 이러한 영역들이 더 낮은 에칭 속도를 가지게 되어, 워크피스의 전체 표면에 걸쳐 불균일한 에칭을 초래함을 나타낼 수 있기 때문이다. 도 10은 도 9의 가열 맵이 적용되는 동안 플라즈마 에칭이 수행될 때 대응하는 에칭 속도 맵을 도시한다. 도시된 바와 같이, 플라즈마 에칭은 이러한 들부위의 가열로 인해 더 높거나 두꺼운 영역들에 대해 더 빠른 에칭 속도를 갖고, 각자의 능동 냉각으로 인해 더 낮거나 더 얇은 영역들에 대해 더 느린 에칭 속도를 가진다.
다른 접근법들에서(동작 318 참조), 동작 314는 노즐이 복수의 부위들 중의 부위의 표면 높이에 기초하여 해당 부위 위에 위치되고, 워크피스가 워크피스 지지체에 대해 고정되어 있는 동안 액상 에칭제가 해당 부위만을 에칭하도록 노즐을 통해 분산될 때 실현된다. 복수의 온도 제어 요소들은 액상 에칭제가 부위 상에 존재하는 동안 온도 제어 존들이 제1 복수의 온도들에 있도록, 각각 복수의 온도 제어 존들을 각각 제1 복수의 온도들로 가열 또는 냉각하는 데 사용된다. 제1 복수의 온도들은 각각 측정된 복수의 에칭 전 표면 높이들에 기초하고, 복수의 온도 제어 요소들이 가열 또는 냉각되는 동안 제1 습식 에칭이 수행된다. 액상 에칭제를 사용하는 이러한 국부 에칭은 또한 일부 실시 예들에서 액상 에칭제의 에칭 속도를 조정하는 데 능동 가열 또는 냉각을 사용할 수 있지만, 다른 실시 예들에서는 처리를 단순화하기 위해 능동 가열 및 냉각이 액상 에칭제와 함께 사용되지 않는다.
320에서, 방법은 워크피스 상의 복수의 부위들 각각에서 복수의 에칭 후 표면 높이들을 측정함으로써 워크피스에 대한 에칭 후 표면 토포그래피를 결정한다. 도 11은 워크피스의 전체 면에 걸쳐 실질적으로 균일한 에칭 후 토포그래피를 갖는 워크피스의 일례를 도시한다.
322에서, 방법은 에칭 후 표면 토포그래피에서의 복수의 측정된 에칭 후 표면 높이들이 미리 결정된 허용 가능한 범위 내에 속하는지 여부를 결정한다. 에칭 후 표면 토포그래피에서의 복수의 측정된 에칭 후 표면 높이들이 미리 결정된 허용 가능한 범위에 속하지 않을 때, 복수의 온도 제어 요소들이 사용되어 각각 복수의 온도 제어 존들을 각각 제2 복수의 온도들로 가열 또는 냉각한다. 복수의 온도들은 각각 측정된 복수의 에칭 후 표면 높이들에 기초하고, 복수의 온도 제어 존들이 각각 복수의 온도들에 있는 동안 건식 에칭이 수행된다. 이에 따라, 국부 에칭 백 프로세스는 일부 경우들에서 다수 회 반복될 수 있다.
도 12a 내지 도 12c 및 도 13a 내지 13c는 국부 에칭 백 프로세스들이 다수 회 반복되는 일부 실시 예들을 도시한다. 이러한 실시 예들은 시간에 따른 워크피스의 면에 대한 횡단면도들을 나타내는 일련의 차트들로서 도시되며, Y 축은 워크피스의 높이 또는 두께를 나타내고 X 축은 워크피스의 면 상의 다양한 인접한 부위들(예를 들어, s1, s2, s3, s4, s5)을 나타낸다.
도 12a는 다양한 부위들에서의 워크피스의 높이들 또는 두께들이 측정된 에칭 전 표면 토포그래피(1200)를 도시한다. 에칭 전 표면 토포그래피(1200)는 제1 높이(1202)를 갖는 것으로 측정된 제1 부위(s1) 및 제1 부위의 양측 상에 제2 높이(1204)를 갖는 것으로 측정된 제2 및 제3 부위들(s2, s3)을 포함한다. 제1 높이(1202)는 제2 높이(1204)보다 크므로, 제1 부위(s1)는 워크피스 상의 "피크"에 대응한다. 도 12b에서, 부위들은 각자의 측정된 높이들 또는 두께들에 기초하여 가열 및/또는 냉각되고, 가열 및/또는 냉각이 적용되는 동안 제1 건식 에칭이 수행됨으로써, 에칭 백의 제1 반복을 달성한다. 예를 들어, 처음에 도 12a에서 제1 부위(s1)가 제2 및 제3 부위들(s2, s3)보다 높기 때문에, 도 12b에서 제1 부위(s1)는 제1 건식 에칭 동안 가열(그리고/또는 제2 및 제3 부위들(s2, s3)은 제1 건식 에칭 동안 냉각)되어 국부 에칭 백을 달성한다. 도 12b에 도시된 바와 같이, 상이한 온도들의 적용은 다양한 부위들에 대해 상이한 에칭 속도들을 초래하여, 제1 건식 에칭은 제1 부위의 제1 높이를 제3 높이(1206)로 감소시키고, 제2 및 제3 부위들의 제2 높이를 제4 높이(1208)로 감소시키되, 제3 높이는 제4 높이보다 낮은 것이다. 이에 따라, 도 12b의 예에서, 적용된 온도는 도 12a의 피크를 "과잉 교정"하고, 업데이트된 에칭 표면 토포그래피(1210)에서 제1 부위(s1)가 제2 및 제3 부위들(s2, s3)에 관해 "밸리"로 나타나게 한다. 그 다음, 도 12b에서의 업데이트된 에칭 표면 토포그래피(1210)에서의 다양한 부위들의 높이들이 측정된다. 도 12c에서는, 새로 측정된 높이들에 기초하여 다양한 부위들에 적용되는 온도들이 조정되고, 제2 건식 식각이 수행된다. 이러한 제2 반복에서는, 제2 및 제3 부위들(s2, s3)이 가열(그리고/또는 제1 부위(s1)가 냉각)되어, 제1 부위(s1)가 제2 및 제3 부위들보다 더 낮은 에칭 속도를 거친다. 결과적으로, 최종 에칭 후 토포그래피(1212)는 각각 제5 높이(1214)를 갖는 제1, 제2 및 제3 부위들(s1, s2, s3)을 포함하여, 워크피스의 전체 면 상의 모든 부위들이 균일한 높이 및/또는 두께를 나타낸다.
도 13a는 다양한 부위들에서의 워크피스의 높이들 또는 두께들이 측정된 에칭 전 표면 토포그래피(1250)를 도시한다. 에칭 전 표면 토포그래피(1250)는 제1 높이(1252)를 갖는 것으로 측정된 제1 부위(s1) 및 제1 부위의 양측 상에 제2 높이(1254)를 갖는 것으로 측정된 제2 및 제3 부위들(s2, s3)을 포함한다. 그러나, 도 13a의 예에서, 제1 높이(1252)는 제2 높이(1254)보다 낮으므로, 제1 부위(s1)는 워크피스 상의 "밸리"에 대응한다. 도 13b에서, 부위들은 각자의 측정된 높이들 또는 두께들에 기초하여 가열 및/또는 냉각되고, 가열 및/또는 냉각이 적용되는 동안 제1 건식 에칭이 수행됨으로써, 에칭 백의 제1 반복을 달성한다. 예를 들어, 제1 부위(s1)가 제2 및 제3 부위들(s2, s3)보다 낮기 때문에, 제1 부위(s1)는 플라즈마 에칭 동안 냉각(그리고/또는 제2 및 제3 부위들은 제1 건식 에칭 동안 가열)되어 국부 에칭 백을 달성한다. 도시된 바와 같이, 상이한 온도들의 적용은 다양한 부위들에 대해 상이한 에칭 속도들을 초래하여, 제1 건식 에칭은 제1 부위(s1)의 제1 높이를 제3 높이(1256)로 감소시키고, 제2 및 제3 부위들(s2, s3)의 제2 높이를 제4 높이(1258)로 감소시키되, 제3 높이(1256)는 제4 높이(1258)보다 큰 것이다. 이에 따라, 도 13b의 예에서, 적용된 온도는 도 밸리를 "부족 교정"하고, 제1 부위(s1)가 제2 및 제3 부위들(s2, s3)에 관해 "피크"로 나타나게 한다. 그 다음, 도 13b 상의 업데이트된 에칭 표면 토포그래피가 측정된다. 도 13c에서는, 다양한 부위들에 적용되는 온도들이 조정되고, 제2 건식 식각이 수행된다. 이러한 제2 반복에서는, 제2 및 제3 부위들(s2, s3)이 냉각(그리고/또는 제1 부위(s1)가 가열)되어, 제1 부위(s1)가 제2 및 제3 부위들보다 더 높은 에칭 속도를 거친다. 결과적으로, 최종 에칭 후 토포그래피(1262)는 각각 제5 높이(1264)를 갖는 제1, 제2 및 제3 부위들(s1, s2, s3)을 포함하여, 워크피스의 전체 면 상의 모든 부위들이 균일한 높이 및/또는 두께를 나타낸다.
이에 따라, 본 개시의 일부 실시 예들은 방법에 관한 것이다. 이 방법에서, 워크피스가 워크피스 지지체의 면 상에 위치된다. 워크피스 지지체의 면은 각각 복수의 온도제어 존들을 개별적으로 냉각 또는 가열하도록 구성된, 각각 복수의 온도 제어 요소들을 갖는 복수의 온도 제어 존들을 포함한다. 워크피스 상의 복수의 부위들 각각에서 복수의 에칭 전 표면 높이들 또는 두께들을 측정함으로써 워크피스에 대한 에칭 전 표면 토포그래피가 결정된다. 워크 피스 상의 복수의 부위들은 워크피스 지지체의 면 상의 복수의 온도 제어 존들에 대응한다. 복수의 온도 제어 요소들이 사용되어 각각 복수의 온도 제어 존들을 각각 제1 복수의 온도들로 가열 또는 냉각한다. 제1 복수의 온도들은 각각 측정된 복수의 에칭 전 표면 높이들 또는 두께들에 기초한다. 복수의 온도 제어 요소들이 제1 복수의 온도들로 가열 또는 냉각되는 동안 제1 건식 에칭이 수행된다.
본 개시의 일부 다른 실시 예들은 에칭 시스템에 관한 것이다. 에칭 시스템은 워크피스를 수용하도록 구성된 측정 장치를 포함한다. 측정 장치는 워크피스의 윗면 상의 복수의 부위들에서 각각 복수의 에칭 전 표면 높이들을 결정하도록 구성된다. 국부 에칭 백 장치는 측정 장치의 다운스트림에 있고, 워크피스를 박형화하기 위해 워크피스의 윗면을 에칭 백하도록 구성된다. 국부 에칭 백 장치는 워크피스를 유지하도록 구성된 하우징; 하우징 내에 배치되고 워크피스를 지지하도록 구성된 워크피스 지지체 - 워크피스 지지체의 면은 각각 복수의 온도 제어 요소들을 갖는 복수의 온도 제어 존들을 포함함 -; 및 워크피스가 워크피스 지지체 상에 지지되는 동안 워크피스를 에칭하기 위한 이온을 생성하도록 구성된 플라즈마 소스를 포함한다. 제어기는 플라즈마 소스가 워크피스를 에칭하기 위한 이온을 생성하고 워크피스가 워크피스 지지체 상에 지지되는 동안 복수의 온도 제어 존들을 각각 제1 복수의 온도들로 각각 가열 또는 냉각하기 위해 복수의 온도 제어 요소들을 개별적으로 가열 또는 냉각하도록 구성된다. 제1 복수의 온도들은 각각 측정된 복수의 에칭 전 표면 높이들 또는 두께들에 기초한다.
또 다른 실시 예들은 제1 집적 회로 구조물 및 제2 집적 회로 구조물을 포함하는 반도체 디바이스에 관한 것이다. 제1 집적 회로 구조물은 제1 반도체 기판 및 제1 상호 연결 구조물을 포함한다. 제1 상호 연결 구조물은 유전체 구조물, 및 서로 위아래로 적층되고 제1 상호 연결 구조물에서의 컨택트들 및 비아들을 통해 서로에 연결되는 복수의 금속 라인들을 포함한다. 제2 집적 회로 구조물은 제1 상호 연결 구조물 위에 배치된 제2 상호 연결 구조물, 및 제2 상호 연결 구조물 위에 배치된 제2 반도체 기판을 포함한다. 제2 반도체 기판은 대략 0.5 마이크론 내지 대략 9 마이크론 범위의 총 두께를 갖고, 총 두께 편차 또는 높이 편차는 100 옹스트롬보다 크고 0.3 마이크론보다 작다.
또한, 명세서 및 첨부된 도면들을 읽고/거나 이해하는 것에 기초하여 당업자들에게 균등한 변경 및/또는 수정이 떠오를 수 있다. 본 명세서에서의 개시는 이러한 모든 수정 및 변경을 포함하고 일반적으로 이에 의해 제한되는 것으로 의도되지 않는다. 또한, 특정 피처 또는 양태가 여러 구현 예들 중 하나에 대해서만 개시되었을 수 있지만, 이러한 특징 또는 양태는 요구될 수 있는 바와 같이 다른 구현 예들의 하나 이상의 다른 특징 및/또는 양태들과 조합될 수 있다. 더 나아가, "구비한다", "갖는", "가진다", "~와 함께"라는 용어들 및/또는 이들의 어미 변형이 본 명세서에서 사용되는 범위에서, 이러한 용어들은 "포함하는"과 같이 포괄적인 의미인 것으로 의도된다. 또한, "예시적인"은 최상이라기 보다는 단지 일례를 의미하는 것으로 의도된다. 또한 본 명세서에서 도시된 피처들, 층들 및/또는 요소들은 단순성과 이해의 용이성을 위해 서로에 관한 특정 치수들 및/또는 배향들로 도시된 것이라는 것과, 실제 치수들 및/또는 배향들은 본 명세서에서 도시된 것과 실질적으로 상이할 수 있다는 것이 이해되어야 한다.
실시 예들
실시 예 1. 방법에 있어서,
워크피스 지지체의 면 상에 워크피스를 위치시키는 단계 - 상기 워크피스 지지체의 면은 복수의 온도 제어 존들을 포함함 -;
상기 워크피스 상의 복수의 부위들에서 복수의 에칭 전 표면 높이들 또는 두께들을 측정함으로써 상기 워크피스에 대한 에칭 전 표면 토포그래피를 결정하는 단계 - 상기 워크피스 상의 상기 복수의 부위들은 상기 워크피스 지지체의 면 상의 상기 복수의 온도 제어 존들에 대응함 -;
상기 온도 제어 존들 중 제1 존이 상기 온도 제어 존들 중 제2 존의 제2 온도와 상이한 제1 온도를 갖도록, 상기 측정된 복수의 에칭 전 표면 높이들 또는 두께들에 기초하여 상기 온도 제어 존들 중 적어도 상기 제1 존을 가열 또는 냉각하는 단계; 및
상기 제1 존이 상기 온도 제어 존들 중 상기 제2 존의 상기 제2 온도와 상이한 상기 제1 온도를 갖는 동안 제1 건식 에칭을 수행하는 단계를 포함하는, 방법.
실시 예 2. 실시 예 1에 있어서,
상기 제1 건식 에칭 동안 상기 복수의 온도 제어 존들의 몇몇 존들은 가열되는 한편 상기 복수의 온도 제어 존들의 다른 존들은 냉각되는 것인, 방법.
실시 예 3. 실시 예 1에 있어서,
상기 워크피스 상의 상기 복수의 부위들에서 복수의 에칭 후 표면 높이들을 측정함으로써 상기 워크피스에 대한 에칭 후 표면 토포그래피를 결정하는 단계를 더 포함하는, 방법.
실시 예 4. 실시 예 3에 있어서,
상기 에칭 후 표면 토포그래피에서의 복수의 측정된 에칭 후 표면 높이들이 미리 결정된 허용 가능한 범위 내에 속하는지 여부를 결정하는 단계; 및
상기 에칭 후 표면 토포그래피에서의 상기 복수의 측정된 에칭 후 표면 높이들이 상기 미리 결정된 허용 가능한 범위에 속하지 않을 때, 각각 상기 복수의 온도 제어 존들을 각각 제2 복수의 온도들로 가열 또는 냉각하는 단계 - 상기 제2 복수의 온도들은 각각 상기 측정된 복수의 에칭 후 표면 높이들에 기초함 -, 및 상기 복수의 온도 제어 존들이 각각 상기 제2 복수의 온도들에 있는 동안 제2 건식 에칭을 수행하는 단계를 더 포함하는, 방법.
실시 예 5. 실시 예 1에 있어서,
상기 워크피스에 대한 상기 에칭 전 표면 토포그래피를 결정하는 단계 전에, 2 마이크로 미터와 10 마이크로 미터 사이의 감소된 두께를 갖는 상기 워크피스를 제공하기 위해 상기 워크피스의 초기 두께의 적어도 95%를 제거하는 단계를 더 포함하되, 상기 감소된 두께를 갖는 상기 워크피스는 상기 에칭 전 표면 토포그래피를 포함하며, 이에 의해 상기 워크피스의 총 높이 또는 두께 편차가 0.1 마이크로 미터와 0.5 마이크로 미터 사이의 범위인 것인, 방법.
실시 예 6. 실시 예 1에 있어서,
상기 워크피스는 적어도 두 개의 반도체 기판들을 포함하는 3차원 집적 회로의 일부인 것인, 방법.
실시 예 7. 실시 예 1에 있어서,
상기 제1 부위의 표면 높이에 기초하여 상기 복수의 부위들 중 제1 부위 위에 노즐을 위치시키는 단계, 및 상기 제1 부위를 에칭하기 위해 상기 노즐을 통해 상기 액체 에칭제를 분사하는 단계 - 한편 상기 복수의 부위들 중 몇몇 부위들은 액체 에칭제로부터 벗어나 있고, 상기 워크피스는 상기 워크피스 지지체에 대해 고정되어 있음 - 를 더 포함하는, 방법.
실시 예 8. 실시 예 1에 있어서,
상기 복수의 온도 제어 존들을 가열 또는 냉각하는 단계는 가열 또는 냉각에 기초한 상기 복수의 부위들에서의 상기 워크피스의 온도 분포를 예측하는 단계를 포함하는 것인, 방법.
실시 예 9. 실시 예 1에 있어서,
상기 에칭 전 표면 토포그래피는 제1 높이를 갖는 제1 부위 및 상기 제1 부위의 일측 상에 제2 높이를 갖는 제2 부위를 포함하며, 상기 제1 높이는 상기 제2 높이보다 높고,
상기 제1 건식 에칭은 상기 제1 부위의 상기 제1 높이를 제3 높이로 감소시키고, 상기 제2 부위의 상기 제2 높이를 제4 높이로 감소시키되, 상기 제3 높이는 상기 제4 높이보다 낮은 것인, 방법.
실시 예 10. 실시 예 9에 있어서,
실질적으로 균일한 높이의 에칭 백된(etched-back) 표면 토포그래피를 제공하기 위해 상기 제1 건식 에칭 후에 제2 건식 에칭을 수행하는 단계를 더 포함하며;
상기 제1 부위 및 상기 제2 부위 각각은 상기 에칭 백된 표면 토포그래피에서 제5 높이를 갖고, 상기 제5 높이는 상기 제3 높이보다 낮은 것인, 방법.
실시 예 11. 실시 예 1에 있어서,
상기 에칭 전 표면 토포그래피는 제1 높이를 갖는 제1 부위 및 상기 제1 부위의 일측 상에 제2 높이를 갖는 제2 부위를 포함하며, 상기 제1 높이는 상기 제2 높이보다 낮고;
상기 제1 건식 에칭은 상기 제1 부위의 상기 제1 높이를 제3 높이로 감소시키고, 상기 제2 부위의 상기 제2 높이를 제4 높이로 감소시키되, 상기 제4 높이는 상기 제3 높이보다 낮은 것인, 방법.
실시 예 12. 실시 예 11에 있어서,
실질적으로 균일한 높이의 에칭 백된 표면 토포그래피를 제공하기 위해 상기 제1 건식 에칭 후에 제2 건식 에칭을 수행하는 단계를 더 포함하며;
상기 제1 부위 및 상기 제2 부위 각각은 상기 에칭 백된 표면 토포그래피에서 제5 높이를 가지며, 상기 제5 높이는 상기 제3 높이보다 낮은 것인, 방법.
실시 예 13. 에칭 시스템에 있어서,
워크피스를 수용하도록 구성된 측정 장치 - 상기 측정 장치는 상기 워크피스의 윗면 상의 복수의 부위들에서 복수의 에칭 전 표면 높이들을 결정하도록 구성됨 -; 및
상기 측정 장치의 다운스트림에 있고, 상기 워크피스를 박형화하기 위해 상기 워크피스의 상기 윗면을 에칭 백하도록 구성된 국부 에칭 백 장치를 포함하며,
상기 국부 에칭 백 장치는,
상기 워크피스를 지지하도록 구성된 워크피스 지지체 - 상기 워크피스 지지체의 면은 각각 복수의 온도 제어 요소들을 갖는 복수의 온도 제어 존들을 포함함 -; 및
상기 워크피스가 상기 워크피스 지지체 상에 지지되는 동안 상기 워크피스를 에칭하기 위한 이온을 생성하도록 구성된 플라즈마 소스를 포함하는 것인, 에칭 시스템.
실시 예 14. 실시 예 13에 있어서,
상기 플라즈마 소스가 상기 워크피스를 에칭하기 위한 상기 이온을 생성하는 동안, 상기 복수의 온도 제어 존들을 제1 복수의 온도들로 가열 또는 냉각하기 위해 상기 복수의 온도 제어 요소들을 개별적으로 가열 또는 냉각하도록 구성된 제어기를 더 포함하며, 상기 제1 복수의 온도들은 상기 측정된 복수의 에칭 전 표면 높이들에 기초하는 것인, 에칭 시스템.
실시 예 15. 실시 예 14에 있어서,
상기 워크피스 지지체는 상기 워크피스가 위치되는 일반적으로 평평한 표면을 포함하는 것인, 에칭 시스템.
실시 예 16. 실시 예 15에 있어서,
상기 일반적으로 평평한 표면은 상기 워크피스의 후면 표면 전체와 접촉하는 것인, 에칭 시스템.
실시 예 17. 실시 예 14에 있어서,
하나 이상의 온도 센서를 더 포함하며, 상기 하나 이상의 온도 센서는 상기 복수의 온도 제어 요소들 각각과 연관된 각각의 위치에서 상기 워크피스의 온도를 측정하도록 구성된 것인, 에칭 시스템.
실시 예 18. 실시 예 14에 있어서,
상기 복수의 온도 제어 요소들은 상기 복수의 온도 제어 존들의 몇몇 온도 제어 존들을 가열하는 한편 동시에 상기 복수의 온도 제어 존들의 다른 온도 제어 존들을 냉각하도록 구성된 것인, 에칭 시스템.
실시 예 19. 실시 예 14에 있어서,
상기 복수의 부위들 중의 부위의 상기 표면 높이에 기초하여 해당 부위 위에 위치되도록 구성된 노즐; 및
상기 부위를 에칭하기 위해 상기 노즐을 통해 액체 에칭제를 분사하는 한편, 상기 복수의 부위들의 다른 부위들이 상기 액체 에칭제로부터 벗어나도록 구성된 분사 시스템을 더 포함하는, 에칭 시스템.
실시 예 20. 반도체 디바이스에 있어서,
제1 반도체 기판 및 제1 상호 연결 구조물을 포함하는 제1 집적 회로 구조물 - 상기 제1 상호 연결 구조물은 유전체 구조물, 및 서로 위아래로 적층되고 상기 제1 상호 연결 구조물에서의 컨택트들 및 비아들을 통해 서로에 연결되는 복수의 금속 라인들을 포함함 -; 및
상기 제1 상호 연결 구조물 위에 배치된 제2 상호 연결 구조물, 및 상기 제2 상호 연결 구조물 위에 배치된 제2 반도체 기판을 포함하는 제2 집적 회로 구조물;
을 포함하며;
상기 제2 반도체 기판은 대략 0.5 마이크론 내지 대략 9 마이크론 범위의 총 두께를 갖고, 총 두께 편차 또는 높이 편차는 100 옹스트롬보다 크고 0.3 마이크론보다 작은 것인, 반도체 디바이스.

Claims (10)

  1. 방법에 있어서,
    워크피스 지지체의 면 상에 워크피스를 위치시키는 단계 - 상기 워크피스 지지체의 면은 복수의 온도 제어 존들을 포함함 -;
    상기 워크피스 상의 복수의 부위들에서 복수의 에칭 전 표면 높이들 또는 두께들을 측정함으로써 상기 워크피스에 대한 에칭 전 표면 토포그래피(topography)를 결정하는 단계 - 상기 에칭 전 표면 토포그래피는 제1 높이를 갖는 제1 부위 및 제2 높이를 갖는 제2 부위를 포함하며, 상기 제1 높이는 상기 제2 높이보다 높고, 상기 워크피스 상의 상기 복수의 부위들은 상기 워크피스 지지체의 면 상의 상기 복수의 온도 제어 존들에 대응함 -;
    상기 제1 부위에 대응하는 상기 온도 제어 존들 중 제1 존이, 상기 제2 부위에 대응하는 상기 온도 제어 존들 중 제2 존의 제2 온도와 상이한 제1 온도를 갖도록, 상기 측정된 복수의 에칭 전 표면 높이들 또는 두께들에 기초하여 상기 온도 제어 존들 중 적어도 상기 제1 존을 가열 또는 냉각하는 단계 - 상기 제1 온도는 상기 제2 온도보다 높음 -; 및
    상기 제1 존이 상기 온도 제어 존들 중 상기 제2 존의 상기 제2 온도와 상이한 상기 제1 온도를 갖는 동안 제1 건식 에칭을 수행하는 단계를 포함하는, 방법.
  2. 제1항에 있어서,
    상기 제1 건식 에칭 동안 상기 복수의 온도 제어 존들의 몇몇 존들은 가열되는 한편 상기 복수의 온도 제어 존들의 다른 존들은 냉각되는 것인, 방법.
  3. 제1항에 있어서,
    상기 워크피스 상의 상기 복수의 부위들에서 복수의 에칭 후 표면 높이들을 측정함으로써 상기 워크피스에 대한 에칭 후 표면 토포그래피를 결정하는 단계를 더 포함하는, 방법.
  4. 제3항에 있어서,
    상기 에칭 후 표면 토포그래피에서의 복수의 측정된 에칭 후 표면 높이들이 미리 결정된 허용 가능한 범위 내에 속하는지 여부를 결정하는 단계; 및
    상기 에칭 후 표면 토포그래피에서의 상기 복수의 측정된 에칭 후 표면 높이들이 상기 미리 결정된 허용 가능한 범위에 속하지 않을 때, 각각 상기 복수의 온도 제어 존들을 각각 제2 복수의 온도들로 가열 또는 냉각하는 단계 - 상기 제2 복수의 온도들은 각각 상기 측정된 복수의 에칭 후 표면 높이들에 기초함 -, 및 상기 복수의 온도 제어 존들이 각각 상기 제2 복수의 온도들에 있는 동안 제2 건식 에칭을 수행하는 단계를 더 포함하는, 방법.
  5. 제1항에 있어서,
    상기 제1 건식 에칭은 상기 제1 부위의 상기 제1 높이를 제3 높이로 감소시키고, 상기 제2 부위의 상기 제2 높이를 제4 높이로 감소시키되, 상기 제3 높이는 상기 제4 높이보다 낮은 것인, 방법.
  6. 제5항에 있어서,
    균일한 높이의 에칭 백된(etched-back) 표면 토포그래피를 제공하기 위해 상기 제1 건식 에칭 후에 제2 건식 에칭을 수행하는 단계를 더 포함하며;
    상기 제1 부위 및 상기 제2 부위 각각은 상기 에칭 백된 표면 토포그래피에서 제5 높이를 갖고, 상기 제5 높이는 상기 제3 높이보다 낮은 것인, 방법.
  7. 에칭 시스템에 있어서,
    워크피스를 수용하도록 구성된 측정 장치 - 상기 측정 장치는 상기 워크피스의 윗면 상의 복수의 부위들에서 복수의 에칭 전 표면 높이들을 결정하도록 구성되고, 상기 복수의 부위들은 제1 에칭 전 표면 높이를 갖는 제1 부위 및 제2 에칭 전 표면 높이를 갖는 제2 부위를 포함하며, 상기 제1 에칭 전 표면 높이는 상기 제2 에칭 전 표면 높이보다 높음 -;
    상기 측정 장치의 다운스트림에 있고, 상기 워크피스를 박형화하기 위해 상기 워크피스의 상기 윗면을 에칭 백하도록 구성된 국부 에칭 백 장치 - 상기 국부 에칭 백 장치는,
    상기 워크피스를 지지하도록 구성된 워크피스 지지체 - 상기 워크피스 지지체의 면은 각각 복수의 온도 제어 요소들을 갖는 복수의 온도 제어 존들을 포함하고, 상기 복수의 온도 제어 존들은 상기 워크피스의 윗면 상의 상기 복수의 부위들에 각각 대응함 -; 및
    상기 워크피스가 상기 워크피스 지지체 상에 지지되는 동안 상기 워크피스를 에칭하기 위한 이온을 생성하도록 구성된 플라즈마 소스를 포함함 - ; 및
    상기 플라즈마 소스가 상기 워크피스를 에칭하기 위한 상기 이온을 생성하는 동안, 상기 복수의 온도 제어 존들을 제1 복수의 온도들로 가열 또는 냉각하기 위해 상기 복수의 온도 제어 요소들을 개별적으로 가열 또는 냉각하도록 구성된 제어기 - 상기 제1 복수의 온도들은 상기 측정된 복수의 에칭 전 표면 높이들에 기초하고, 상기 제1 부위에 대응하는 상기 온도 제어 존들 중 제1 존의 온도는 상기 제2 부위에 대응하는 상기 온도 제어 존들 중 제2 존의 온도보다 높음 -
    를 포함하는, 에칭 시스템.
  8. 제7항에 있어서,
    하나 이상의 온도 센서를 더 포함하며, 상기 하나 이상의 온도 센서는 상기 복수의 온도 제어 요소들 각각과 연관된 각각의 위치에서 상기 워크피스의 온도를 측정하도록 구성된 것인, 에칭 시스템.
  9. 제7항에 있어서,
    상기 복수의 온도 제어 요소들은 상기 복수의 온도 제어 존들의 몇몇 온도 제어 존들을 가열하는 한편 동시에 상기 복수의 온도 제어 존들의 다른 온도 제어 존들을 냉각하도록 구성된 것인, 에칭 시스템.
  10. 제7항에 있어서,
    상기 복수의 부위들 중의 부위의 상기 표면 높이에 기초하여 해당 부위 위에 위치되도록 구성된 노즐; 및
    상기 부위를 에칭하기 위해 상기 노즐을 통해 액체 에칭제를 분사하는 한편, 상기 복수의 부위들의 다른 부위들이 상기 액체 에칭제로부터 벗어나도록 구성된 분사 시스템을 더 포함하는, 에칭 시스템.
KR1020210030632A 2021-01-08 2021-03-09 국부 평탄화/토포그래피 조정을 위한 부위별 보상 에칭 백 KR102587155B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/144,628 2021-01-08
US17/144,628 US20220223425A1 (en) 2021-01-08 2021-01-08 By-site-compensated etch back for local planarization/topography adjustment

Publications (2)

Publication Number Publication Date
KR20220100785A KR20220100785A (ko) 2022-07-18
KR102587155B1 true KR102587155B1 (ko) 2023-10-10

Family

ID=80809252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210030632A KR102587155B1 (ko) 2021-01-08 2021-03-09 국부 평탄화/토포그래피 조정을 위한 부위별 보상 에칭 백

Country Status (5)

Country Link
US (2) US20220223425A1 (ko)
KR (1) KR102587155B1 (ko)
CN (1) CN114758951A (ko)
DE (1) DE102021100485B4 (ko)
TW (1) TWI752842B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269189A (ja) 1999-03-15 2000-09-29 Sony Corp プラズマエッチング法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795493A (en) * 1995-05-01 1998-08-18 Motorola, Inc. Laser assisted plasma chemical etching method
US7122126B1 (en) 2000-09-28 2006-10-17 Materials And Technologies Corporation Wet processing using a fluid meniscus, apparatus and method
US6555017B1 (en) 2000-10-13 2003-04-29 The Regents Of The University Of Caliofornia Surface contouring by controlled application of processing fluid using Marangoni effect
US6746616B1 (en) 2001-03-27 2004-06-08 Advanced Micro Devices, Inc. Method and apparatus for providing etch uniformity using zoned temperature control
US20050211385A1 (en) * 2001-04-30 2005-09-29 Lam Research Corporation, A Delaware Corporation Method and apparatus for controlling spatial temperature distribution
US6921724B2 (en) * 2002-04-02 2005-07-26 Lam Research Corporation Variable temperature processes for tunable electrostatic chuck
KR20030094679A (ko) * 2002-06-07 2003-12-18 삼성전자주식회사 건식 식각 장치
US6794302B1 (en) 2003-03-20 2004-09-21 Taiwan Semiconductor Manufacturing Co., Ltd Dynamic feed forward temperature control to achieve CD etching uniformity
US8232176B2 (en) * 2006-06-22 2012-07-31 Applied Materials, Inc. Dielectric deposition and etch back processes for bottom up gapfill
US7479236B2 (en) * 2006-09-29 2009-01-20 Lam Research Corporation Offset correction techniques for positioning substrates
US7972444B2 (en) * 2007-11-07 2011-07-05 Mattson Technology, Inc. Workpiece support with fluid zones for temperature control
JP6240532B2 (ja) 2014-02-27 2017-11-29 東京エレクトロン株式会社 静電チャックの温度制御方法
US11049797B2 (en) * 2016-04-15 2021-06-29 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing a semiconductor structure comprising a semiconductor device layer formed on a tem, porary substrate having a graded SiGe etch stop layer therebetween
US10453731B2 (en) * 2016-10-21 2019-10-22 Raytheon Company Direct bond method providing thermal expansion matched devices
US10242967B2 (en) 2017-05-16 2019-03-26 Raytheon Company Die encapsulation in oxide bonded wafer stack
CN114175208B (zh) * 2019-07-25 2024-05-24 朗姆研究公司 衬底处理系统

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269189A (ja) 1999-03-15 2000-09-29 Sony Corp プラズマエッチング法

Also Published As

Publication number Publication date
DE102021100485A1 (de) 2022-07-14
US20240021430A1 (en) 2024-01-18
DE102021100485B4 (de) 2024-05-02
TW202230495A (zh) 2022-08-01
TWI752842B (zh) 2022-01-11
KR20220100785A (ko) 2022-07-18
CN114758951A (zh) 2022-07-15
US20220223425A1 (en) 2022-07-14

Similar Documents

Publication Publication Date Title
US6265328B1 (en) Wafer edge engineering method and device
US20100277850A1 (en) Multi-Zone Electrostatic Chuck and Chucking Method
JPH07335613A (ja) 材料層のエッチング方法
US10784114B2 (en) Methods of enhancing surface topography on a substrate for inspection
US6214699B1 (en) Method for forming an isolation structure in a substrate
Tezcan et al. Development of vertical and tapered via etch for 3D through wafer interconnect technology
US20080142052A1 (en) Method for cleaning backside etch during manufacture of integrated circuits
KR102587155B1 (ko) 국부 평탄화/토포그래피 조정을 위한 부위별 보상 에칭 백
US6127237A (en) Etching end point detecting method based on junction current measurement and etching apparatus
JP5113974B2 (ja) マイクロ電子デバイスにおける均一な研磨の方法
CN102386132B (zh) 减少对准容差的方法及其在热处理工艺中的专用设备
US20030109137A1 (en) Method for manufacturing semiconductor device
US9564357B2 (en) Method of forming semiconductor device using etch stop layer
US7223697B2 (en) Chemical mechanical polishing method
US9373524B2 (en) Die level chemical mechanical polishing
CN113658880A (zh) 芯片键合应力的测量方法及芯片键合辅助结构
Krüger et al. Comparison of Silica-and Ceria-Slurry for Direct STI-CMP
US20230036955A1 (en) Plasma processing method for manufacturing semiconductor structure
US11990348B2 (en) Wafer processing apparatus and wafer processing method using the same
Zhao et al. Demonstration of integrating post-thinning clean and TSV exposure recess etch into a wafer backside thinning process
TW405204B (en) Method to control the etching process
US9748152B2 (en) Semiconductor arrangement and formation thereof
JP3951814B2 (ja) Ｓｏｉ基板の製造方法
CN114792616A (zh) 半导体制造设备和制造半导体装置的方法
Elliott et al. An electrical test structure for the measurement of planarization

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant