KR100827441B1 - 비휘발성 메모리 소자 및 이의 제조 방법 - Google Patents
비휘발성 메모리 소자 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR100827441B1 KR100827441B1 KR1020060099523A KR20060099523A KR100827441B1 KR 100827441 B1 KR100827441 B1 KR 100827441B1 KR 1020060099523 A KR1020060099523 A KR 1020060099523A KR 20060099523 A KR20060099523 A KR 20060099523A KR 100827441 B1 KR100827441 B1 KR 100827441B1
- Authority
- KR
- South Korea
- Prior art keywords
- floating gate
- gate electrode
- insulating film
- gate electrodes
- semiconductor substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 125000006850 spacer group Chemical group 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 103
- 238000000034 method Methods 0.000 claims description 46
- 239000011229 interlayer Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 22
- 238000000059 patterning Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000001154 acute effect Effects 0.000 claims description 3
- 239000012535 impurity Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910005540 GaP Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910003811 SiGeC Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 244000208734 Pisonia aculeata Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7887—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
소자 신뢰성이 개선되고, 컨트롤 게이트 전극과 플로팅 게이트 전극 간의 대향 면적이 확보된 메모리 소자가 제공된다. 메모리 소자는 반도체 기판, 반도체 기판 상에 제1 및 제2 플로팅 게이트 전극, 및 제1 및 제2 플로팅 게이트 전극 상에 형성되며, 라인 바디, 및 라인 바디로부터 하부로 연장된 제1, 제2 및 제3 레그를 포함하는 컨트롤 게이트 전극으로서, 제1 레그는 제1 플로팅 게이트 전극의 외측면의 일부를 감싸고, 제2 레그는 제2 플로팅 게이트 전극의 외측면의 일부를 감싸며, 제3 레그는 제1 및 제2 플로팅 게이트 전극의 내측면을 감싸는 컨트롤 게이트 전극을 포함한다.
스페이서, 플로팅 게이트 전극, 컨트롤 게이트 전극, 자기 정렬
Description
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 단면도이다.
도 2 내지 도 11은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 12 내지 도 15는 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 16 내지 도 25는 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
100: 반도체 기판 102: 소스/드레인 영역
118: 층간 절연막 122: 제1 게이트 절연막
131: 제1 플로팅 게이트 전극 132: 제2 플로팅 게이트 전극
140: 제2 게이트 절연막 152: 컨트롤 게이트 전극
본 발명은 비휘발성 메모리 소자 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 소자 신뢰성이 개선되고, 컨트롤 게이트 전극과 플로팅 게이트 전극 간의 대향 면적이 확보된 비휘발성 플래쉬 메모리 소자 및 그 제조 방법에 관한 것이다.
메모리 소자는 마이크로 컨트롤러, 크레디트 카드 등의 장치에서 다양하게 적용되고 있다. 메모리 소자는 DRAM, SRAM 등과 같이 데이터의 입출력이 빠른 반면, 시간이 경과됨에 따라 데이터가 소실되는 휘발성 메모리 소자와 ROM과 같이 데이터의 입출력이 상대적으로 느리지만 데이터를 영구적으로 저장할 수 있는 비휘발성 메모리 소자로 구분될 수 있다. 최근에는 상기 비휘발성 메모리 소자로서 전기적으로 데이터의 입출력이 가능한 EEPROM, 플래쉬 메모리 소자 등이 개발되어 있다.
나아가, 최근 들어 메모리 소자의 고집적화가 요구됨에 따라 하나의 셀 내에서 멀티 비트의 프로그래밍을 수행할 수 있는 구조가 개발되고 있다.
그런데, 디자인 룰이 감소하면서 소자의 크기가 작아짐에 따라, 플로팅 게이트 전극이나, 컨트롤 게이트 전극이 미세하게 미스얼라인되더라도 소자 특성을 현저하게 열화시켜, 소자 신뢰성을 저하시킨다. 또한, 소자의 크기가 작아지면, 컨트롤 게이트 전극과 플로팅 게이트 전극 간의 대향 면적이 감소되어, 이들간에 충분한 크기의 커패시턴스가 확보되기 어렵다. 따라서, 구동 전압이 상대적으로 증가하게 된다.
본 발명이 이루고자 하는 기술적 과제는 소자 신뢰성이 개선되고, 컨트롤 게이트 전극과 플로팅 게이트 전극 간의 대향 면적이 확보된 비휘발성 메모리 소자를 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 소자 신뢰성이 개선되고, 컨트롤 게이트 전극과 플로팅 게이트 전극 간의 대향 면적이 확보된 비휘발성 메모리 소자의 제조 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 비휘발성 메모리 소자는 반도체 기판, 상기 반도체 기판 상에 제1 및 제2 플로팅 게이트 전극, 및 상기 제1 및 제2 플로팅 게이트 전극 상에 형성되며, 라인 바디, 및 상기 라인 바디로부터 하부로 연장된 제1, 제2 및 제3 레그를 포함하는 컨트롤 게이트 전극으로서, 상기 제1 레그는 상기 제1 플로팅 게이트 전극의 외측면의 일부를 감싸고, 상기 제2 레그는 상기 제2 플로팅 게이트 전극의 외측면의 일부를 감싸며, 상기 제3 레그는 상기 제1 및 제2 플로팅 게이트 전극의 내측면을 감싸는 컨트롤 게이트 전극을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법은 반도체 기판 상에 개구부를 갖는 제1 절연막을 형성 하고, 상기 제1 절연막의 상기 개구부 측 측벽에 제1 및 제2 플로팅 게이트 전극을 형성하고, 상기 제1 절연막을 부분 식각하여, 상기 제1 및 제2 플로팅 게이트 전극의 외측면을 일부 노출하고, 상기 제1 및 제2 플로팅 게이트 전극 상에 라인 바디, 및 상기 라인 바디로부터 하부로 연장된 제1, 제2 및 제3 레그를 포함하는 컨트롤 게이트 전극으로서, 상기 제1 레그는 상기 제1 플로팅 게이트 전극의 외측면의 일부를 감싸고, 상기 제2 레그는 상기 제2 플로팅 게이트 전극의 외측면의 일부를 감싸며, 상기 제3 레그는 상기 제1 및 제2 플로팅 게이트 전극의 내측면을 감싸는 컨트롤 게이트 전극을 형성하는 것을 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는한 복수형도 포함한다. 명세서에서 사용되는 포함한다(comprises) 및/또는 포함하는(comprising)은 언급된 구성요소, 단계, 동작 및/또는 소자 이외의 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는 의미로 사용한다. 그리고, ″및/또는″은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다. 또, 이하 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
또한, 본 명세서의 사용되는 용어인 "내측"은 비휘발성 메모리 소자의 셀의 중심축을 기준으로 상기 셀의 중앙과 가까운 방향을, "외측"은 비휘발성 메모리 소자의 셀의 중심축을 기준으로 상기 셀의 중앙으로부터 먼 방향을 지칭할 수 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 따른 비휘발성 메모리 소자에 대해 설명한다. 비휘발성 메모리 소자의 구체적인 일예로서 NOR형 플래쉬 메모리 소자가 예시될 것이다. 그러나, 이에 제한되지 않으며, NAND형의 플래쉬 메모리 소자나, EEPROM 등에도 적용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 단면도이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 소자는 반도체 기판(100) 상에 형성된 제1 및 제2 플로팅 게이트 전극(131, 132)과 제1 및 제2 플로팅 게이트 전극(131, 132)을 감싸는 컨트롤 게이트 전극(152)을 포함한다.
반도체 기판(100)은 예를 들어 Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC, InAs 및 InP로 이루어지는 군에서 선택되는 적어도 하나의 물질로 이루어진 것일 수 있 다. 반도체 기판(100)은 P형 기판 또는 N형 기판이 적용될 수 있다. 또, 도면으로 도시하지는 않았지만, 반도체 기판(100)은 p형 또는 n형 불순물이 도핑되어 있는 P형 웰 또는 N형 웰을 포함할 수 있다.
반도체 기판(100) 내에는 서로 이격된 소스/드레인 영역(102)이 형성되어 있다. 소스/드레인 영역(102)에는 p형 또는 n형 불순물이 도핑되어 있으며, 마주하는 한쌍의 소스/드레인 영역(100) 사이에는 채널 영역이 형성되어 있다.
한쌍의 소스/드레인 영역(100) 사이의 채널 영역 위에는 제1 플로팅 게이트 전극(131) 및 제2 플로팅 게이트 전극(132)이 형성되어 있다. 제1 및 제2 플로팅 게이트 전극(131, 132)은 서로 전기적으로 분리되어 있으며, 채널 영역의 중앙부를 중심으로 대칭적인 형상을 갖는다. 이와 같이 제1 및 제2 플로팅 게이트 전극(131, 132)이 전기적으로 분리된 구조로부터 제1 플로팅 게이트 전극(131)과 제2 플로팅 게이트 전극(132)에 각각 서로 다른 데이터 값을 저장하는 것이 가능해진다. 따라서, 도 1에 도시된 단위셀에서 멀티 비트의 데이터 프로그래밍을 할 수 있다. 그러나, 이에 제한되는 것은 아니며, 본 실시예의 변형예는 제1 플로팅 게이트 전극(131)과 제2 플로팅 전극(132)이 전기적으로 연결되거나, 일체형으로 형성된 구조를 가질 수도 있다.
제1 및 제2 플로팅 게이트 전극(131, 132)은 예를 들어, 반도체 소자에서 널리 적용되는 스페이서와 유사한 형상으로 이루어질 수 있다. 즉, 도 1에 예시된 것처럼 제1 및 제2 플로팅 게이트 전극(131, 132)의 외측면은 각각 반도체 기판(100)의 상면와 수직을 이루며, 내측면은 상부로부터 하부로 갈수록 폭이 커지도록 경사 진 형상, 예컨대 완만한 곡선 형상으로 이루어질 수 있다. 이 경우, 제1 및 제2 플로팅 게이트 전극(131, 132)의 상단은 뾰족한 예각으로 이루어진 팁(tip) 형상을 가짐으로써, 전계가 집중되는 효과가 있다. 따라서, 소거 동작시 동작 속도가 빨라지고, 구동 전압을 낮출 수 있게 된다.
제1 플로팅 게이트 전극(131) 및 제2 플로팅 게이트 전극(132)은 예컨대, n형 불순물 또는 p형 불순물이 도핑된 폴리실리콘이나 금속 등과 같은 도전성 물질로 이루어질 수 있다.
제1 플로팅 게이트 전극(131) 및 제2 플로팅 게이트 전극(132) 위에는 컨트롤 게이트 전극(152)이 형성되어 있다. 컨트롤 게이트 전극(152)은 하나 또는 2 이상의 도전막으로 이루어질 수 있다. 적용가능한 도전막으로는 n형 불순물 또는 p형 불순물이 도핑된 폴리실리콘막, 금속막, 금속 실리사이드막 등이 예시될 수 있다.
이러한 컨트롤 게이트 전극(152)은 제1 및 제2 플로팅 게이트 전극(131, 132)의 외측면의 일부와, 상단의 팁과, 내측면을 감싸도록 형성되어 있다.
더욱 구체적으로 설명하면, 컨트롤 게이트 전극(152)은 라인 바디(152a)와 라인 바디(152a)로부터 아래쪽으로 연장된 3개의 레그(leg)를 포함하며, 대략 'E'자를 90°만큼 회전한 형상으로 이루어져 있다. 라인 바디(152a)의 일 측단으로부터 연장된 제1 레그(152b)는 제1 플로팅 게이트 전극(131)의 외측면의 일부를 감싸며, 라인 바디(152a)의 타 측단으로부터 연장된 제2 레그(152c)는 제2 플로팅 게이트 전극(132)의 외측면의 일부를 감싼다. 그리고, 라인 바디(152a)의 중앙으로부터 연장된 제3 레그(152d)는 제1 플로팅 게이트 전극(131)과 제2 플로팅 게이트 전 극(132)의 내측면을 감싸며, 제3 레그(152d)의 하단은 반도체 기판(100)의 채널 영역의 중앙부에 대향한다. 제1 플로팅 게이트 전극(131)과 제2 플로팅 게이트 전극(132)의 상단의 팁은 제1 레그(152b)와 제3 레그(152d), 및 제2 레그(152c)와 제3 레그(152d)에 의해 각각 둘러싸여 있다.
제1 레그(152b)와 제2 레그(152c)는 길이가 실질적으로 동일하지만, 제3 레그(152d)는 제1 레그(152b) 및 제2 레그(152c)보다 길이가 더 길다. 또, 제1 레그(152b) 및 제2 레그(152c)는 반도체 기판(100)에 수직한 형상을 가지며 연장되어 있지만, 제3 레그(152d)는 제1 및 제2 플로팅 게이트 전극(131, 132)의 내측면의 형상을 따라 완만한 곡선형을 이루며 연장되어 있다.
이와 같은 구조는 컨트롤 게이트 전극(152)과 제1 및 제2 플로팅 게이트 전극(131, 132)간 대향 면적을 충분히 확보하는 데에 기여한다. 즉, 컨트롤 게이트 전극(152)이 제1 및 제2 플로팅 게이트 전극(131, 132)의 상면에만 대향하는 경우보다 내측 대향 면적 및 외측 대향 면적만큼 대향 면적이 증가된다. 따라서, 컨트롤 게이트 전극(152)과 제1 및 제2 플로팅 게이트 전극(131, 132)간의 커패시턴스가 증가할 것임을 이해할 수 있을 것이다. 상기 커패시턴스의 증가는 소자의 동작 특성을 개선한다. 예를 들어, 제1 및 제2 플로팅 게이트 전극(131, 132)이 유도되는 전압 커플링 효과를 증가시키기 때문에, 컨트롤 게이트 전극(152)에 인가되는 구동 전압을 감소시킬 수 있다.
상기 커패시턴스의 증가량은 제1 및 제2 레그(152b, 152c)의 길이에 의해 제어될 수 있다. 즉, 제3 레그(152d)의 경우 제1 및 제2 플로팅 게이트 전극(131, 132)의 내측면과 전부 대향하기 때문에 대향 면적 조절의 여지가 크지 않지만, 제1 및 제2 레그(152b, 152c)의 경우에는 제1 및 제2 플로팅 게이트 전극(131, 132)의 외측면의 일부와 대향하기 때문에, 이들의 대향 면적을 조절할 마진이 크다. 따라서, 제1 및 제2 레그(152b, 152c)의 길이는 설계되는 상기 커패시턴스의 값에 따라 다양하게 변형될 수 있을 것이다.
한편, 이상에서 설명한 반도체 기판(100), 제1 및 제2 플로팅 게이트 전극(131, 132) 및 컨트롤 게이트 전극(152)들 사이에는 각각 적어도 하나의 절연막이 개재될 수 있다.
예를 들어, 반도체 기판(100)의 채널 영역과 제1 및 제2 플로팅 게이트 전극(131, 132) 사이에는 제1 게이트 절연막(122)이 개재된다. 제1 게이트 절연막(122)은 예를 들어 실리콘 산화막으로 이루어질 수 있다.
또, 제1 및 제2 플로팅 게이트 전극(131, 132)과 컨트롤 게이트 전극(152) 사이, 및 컨트롤 게이트 전극(152)의 제3 레그(152d)의 하단과 그에 대향하는 반도체 기판(100)의 채널 영역 사이에는 제2 게이트 절연막(140)이 개재된다. 제2 게이트 절연막(140)은 예를 들어 실리콘 산화막으로 이루어질 수 있다. 제1 게이트 절연막(122)과 제2 게이트 절연막(140)은 각각 약 50Å 내지 150Å의 두께를 가질 수 있으며, 이들은 서로 동일한 두께를 가질 수 있다.
그리고, 반도체 기판(100)과 컨트롤 게이트 전극(152)의 사이에는 층간 절연막(118)이 개재될 수 있다.
더욱 상세히 설명하면, 층간 절연막(118)은 반도체 기판(100)의 소스/드레인 영역(102)과 컨트롤 게이트 전극(152)의 제1 및 제2 레그(152b, 152c)의 하단 사이에 각각 개재된다. 따라서, 층간 절연막(118)의 상면의 높이는 제1 및 제2 플로팅 게이트 전극(131, 132)의 상단의 높이보다 낮으며, 두께는 반도체 기판(100)으로부터 컨트롤 게이트 전극(152)의 제1 및 제2 레그(152b, 152c)의 하단까지의 거리와 동일할 것이다. 층간 절연막(118)은 예를 들면, 실리콘 산화막으로 이루어진다.
한편, 도 1에서는 층간 절연막(118)의 외측면이 컨트롤 게이트 전극(152)의 외측면과 정렬된 예가 도시되어 있지만, 이에 한정되지 않는다. 즉, 층간 절연막(118)은 컨트롤 게이트 전극(152)보다 돌출되어 양측으로 연장되어 있을 수도 있고, 컨트롤 게이트 전극(152)보다 내측으로 리세스되어 있을 수도 있다. 또, 도 1의 비휘발성 메모리 소자에 상술한 층간 절연막(152)과는 별도의 층간 절연막을 더 포함할 수도 있다. 추가되는 층간 절연막은 도 1의 비휘발성 메모리 소자를 덮는 형상일 수 있다. 나아가, 본 발명은 층간 절연막(118)에, 또는 추가되는 층간 절연막에 더 형성되는 콘택홀, 콘택 플러그 및 기타 다른 배선을 포함하는 경우를 배제하지 않는다. 상기 구조들은 본 기술 분야에서 널리 공지된 것이으로서, 본 발명이 모호하게 해석되는 것을 회피하기 위하여 구체적인 설명은 생략하기로 한다.
이하, 상기한 바와 같은 구조를 갖는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 동작에 대해 간략하게 설명한다.
먼저, 데이터 프로그램(program) 동작을 수행하는 경우, 컨트롤 게이트 전극(152)에 고전압을 인가한다. 그러면, 제1 및 제2 플로팅 게이트 전극(131, 132)도 커플링되어 전압이 인가된다. 상술한 바와 같이 컨트롤 게이트 전극(152)과 제1 및 제2 플로팅 게이트 전극(131, 132)간 대향 면적이 큰 경우, 커패시턴스가 크기 때문에, 전압 커플링 효과가 증가할 것이다. 다시 말해, 제1 및 제2 플로팅 게이트 전극(131, 132)에도 충분한 크기의 커플링 전압이 유도될 것이다.
컨트롤 게이트 전극(152), 제1 및 제2 플로팅 게이트 전극(131, 132)에 인가된 전압이 문턱 전압(threshold voltage)보다 높으면 하부의 반도체 기판(100) 상에 채널이 형성된다. 즉, 채널 영역이 턴온된다.
이때, 채널 영역 양쪽의 소스/드레인 영역(102)에 각각 다른 전압을 인가하게 되면, 턴온된 채널 영역을 따라 전계가 형성된다. 그러면, 턴온된 채널 영역을 따라 전계의 반대 방향으로 전자가 흐르게 되는데, 이동하는 전자가 가속, 다른 원자와의 충돌, 기타 다른 원인 등에 의해 에너지를 얻게 되면, CHEI(Channel Hot Electron Injection) 방식에 의해 인접하는 플로팅 게이트 전극(131, 또는 132)으로 주입된다. 즉, 데이터 프로그램이 이루어진다. 여기서, 소스/드레인 영역(102) 사이에 형성되는 전계의 방향을 바꾸어주면 전자가 주입되는 플로팅 게이트 전극이 바뀌게 되므로, 멀티 비트의 프로그램이 가능해진다.
다음으로, 데이터 소거(erase) 동작을 수행하는 경우, 소스/드레인 영역(102)에 모두 접지 전압을 인가하고, 컨트롤 게이트 전극(152)에 고전압을 인가한다. 그러면, 컨트롤 게이트 전극(152)으로부터 제1 및 제2 플로팅 게이트 전극(131, 132) 방향으로 전계가 형성되는데, 컨트롤 게이트 전극(152)에 인가되는 전압이 충분히 높으면, 제1 플로팅 게이트 전극(131) 및/또는 제2 플로팅 게이트 전극(132) 내에 주입되어 있던 전자들이 F-N(Fowler-Nordheim) 터널링 방식으로 제 2 게이트 절연막(140)을 통과하여 컨트롤 게이트 전극(152) 측으로 이동할 수 있다. 즉, 데이터가 소거가 이루어질 수 있다. 이때, 상술한 바와 같이 제1 및 제2 플로팅 게이트 전극(131, 132)은 상단에 뾰족한 팁을 구비하며, 여기에서 전계 집중 효과가 나타나기 때문에, F-N 터널링에 필요한 전압의 크기가 감소할 수 있다. 따라서, 소거를 위한 구동 전압이 감소할 수 있을 것이다.
이하, 상기한 바와 같은 비휘발성 메모리 소자를 제조하는 방법들에 대해 설명한다.
도 2 내지 도 11은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 단면도들로서, 각 공정 단계별 중간 구조물들의 단면도들을 도시한다.
도 2를 참조하면, 반도체 기판(100) 상에 층간 절연막용 제1 절연막(110)을 형성한다.
반도체 기판(100)은 Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC, InAs 및 InP로 이루어지는 군에서 선택되는 적어도 하나의 물질로 이루어진 것일 수 있다.
제1 절연막(110)은 산화막 계열의 물질, 예를 들어 실리콘 산화막으로 이루어질 수 있다. 제1 절연막(110)은 예를 들어 화학 기상 증착(Chemical Vapor Deposition; CVD), 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition; LPCVD), 또는 플라즈마 강화 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD) 등의 방법으로 형성된다.
도 3을 참조하면, 제1 절연막(110)을 패터닝하여 플로팅 게이트 전극이 형성 되는 영역을 정의하는 개구부(OA)를 형성하고, 하부의 반도체 기판(100) 표면을 노출한다. 제1 절연막(110)의 패터닝은 예를 들어 사진 식각 공정으로 진행될 수 있다. 예를 들어 포토레지스트와 같은 식각 마스크용 물질을 도포하고, 노광 및 현상하여 포토레지스트 패턴을 형성한 다음 이를 식각 마스크로 이용하여 건식 식각함으로써, 개구부(OA)를 구비하는 제1 절연막(112)을 형성할 수 있다.
도 4를 참조하면, 개구부(OA)에 노출된 반도체 기판(100)의 표면에 예컨대 실리콘 산화막으로 이루어진 제2 절연막(120)을 형성한다. 제2 절연막(120)은 제1 절연막(110)과 동일한 방법으로 형성한 다음 패터닝하여 이루어지거나, 열 산화 공정에 의해 노출된 반도체 기판(100)의 표면을 선택적으로 산화시킴으로써 형성될 수 있다.
도 5를 참조하면, 도 4의 결과물의 전면에 플로팅 게이트 전극용 도전막(130)을 형성한다. 플로팅 게이트 전극용 도전막(130)은 예를 들어 n형 불순물 또는 p형 불순물이 도핑된 폴리실리콘이나 금속으로 이루어질 수 있으며, LPCVD, 원자층 증착(Atomic Layer Deposition; ALD), 물리 기상 증착(Physical Vapor Deposition; PVD), 금속 유기 화학 기상 증착(Metal Organic CVD; MOCVD) 등의 방법으로 형성될 수 있다.
도 6을 참조하면, 플로팅 게이트 전극용 도전막(130)을 에치백하여 제1 절연막(112)의 측벽에 제1 및 제2 플로팅 게이트 전극(131, 132)을 형성한다. 상기 에치백 공정으로 형성되는 제1 및 제2 플로팅 게이트 전극(131, 132)은 도 1을 참조하여 이미 설명한 바와 같은 반도체 소자에서 널리 적용되는 스페이서와 유사한 형 상을 가지게 된다.
본 단계에서, 제1 절연막(112) 상의 플로팅 게이트 전극용 도전막(130)이 모두 제거되어 제1 절연막(112)의 표면이 노출된다. 또, 본 단계에서 제1 및 제2 플로팅 게이트 전극(131, 132) 사이의 제2 절연막(120)을 제거하여 반도체 기판(100)의 표면이 노출되도록 한다. 그 결과, 제2 절연막(120)이 분리되어 각각 제1 플로팅 게이트 전극(131)과 반도체 기판(100) 사이 및 제2 플로팅 게이트 전극(132)과 반도체 기판(100) 사이에 개재된 제1 게이트 절연막(122)이 완성된다.
제1 및 제2 플로팅 게이트 전극(131, 132)과 제1 게이트 절연막(122)의 형성은 하나의 식각 가스를 이용한 에치백 공정으로 이루어질 수도 있지만, 제2 절연막(122)의 노출 후에 제2 절연막(122)에 대한 선택비가 높은 식각 가스로 교체하여 진행될 수도 있다.
도 7을 참조하면, 제1 절연막(112)을 에치백하여 제1 절연막(112)을 부분 제거함으로써, 제1 절연막(114)의 상면을 제1 및 제2 플로팅 게이트 전극(131, 132)의 상단보다 낮게 한다. 상술한 도 6의 단계에서, 제1 및 제2 플로팅 게이트 전극(131, 132)의 내측면은 노출되어 있지만, 외측면은 여전히 제1 절연막(112)에 의해 둘러싸여 있다. 따라서, 본 단계에서 제1 절연막(112)을 부분 제거함으로써, 제1 및 제2 플로팅 게이트 전극(131, 132)의 외측면을 부분적으로 노출한다. 제1 및 제2 플로팅 게이트 전극(131, 132)의 외측면의 노출 정도는 설계되는 제1 및 제2 플로팅 게이트 전극(131, 132)과 컨트롤 게이트 전극간의 커패시턴스에 따라 조절될 수 있을 것이다. 만약, 도 6의 단계에서 이미 제1 절연막(112)이 충분히 리세스 되어 제1 및 제2 플로팅 게이트 전극(131, 132)의 외측면이 노출되어 있는 경우, 본 단계는 생략될 수도 있다.
한편, 본 실시예의 변형예는 제2 절연막(120)이 도 6의 단계에서 분리되지 않고, 도 7의 단계에서 분리되는 것을 포함할 수 있다. 또, 본 실시예의 다른 변형예는 제2 절연막(120)이 도 6 및 도 7의 단계에도 불구하고 분리되지 않는 경우를 포함할 수 있다. 이 경우, 분리되지 않은 제2 절연막(120)의 영역은 후속 공정으로 형성되는 제2 게이트 절연막과 통합되어 기능하게 될 것이다.
도 8을 참조하면, 제1 및 제2 플로팅 게이트 전극(131, 132)의 표면과, 노출된 반도체 기판(100)의 표면 상에 제2 게이트 절연막(140)을 형성한다. 제1 및 제2 플로팅 게이트 전극(131, 132)이 폴리실리콘 계열의 물질로 이루어진 경우, 열 산화 공정만으로 제1 및 제2 플로팅 게이트 전극(131, 132)의 표면과, 노출된 반도체 기판(100)의 표면 상에 실리콘 산화막으로 이루어진 제2 게이트 절연막(140)이 선택적으로 형성될 수 있다.
도 9를 참조하면, 도 8의 결과물의 전면에 컨트롤 게이트 전극용 도전막(150)을 형성한다. 컨트롤 게이트 전극용 도전막(150)은 적어도, 제1 및 제2 플로팅 게이트 전극(131, 132) 사이를 매립하고, 제1 및 제2 플로팅 게이트 전극(131, 132)의 외측면을 덮도록 형성된다. 컨트롤 게이트 전극용 도전막(150)은 예를 들어 n형 불순물 또는 p형 불순물이 도핑된 폴리실리콘이나 금속으로 이루어질 수 있으며, LPCVD, ALD, PVD, MOCVD 등의 방법으로 형성될 수 있다.
도 10을 참조하면, 컨트롤 게이트 전극용 도전막(150)을 패터닝하여 라인 바 디(152a)와 라인 바디(152a)로부터 아래쪽으로 각각 연장된 제1, 제2 및 제3 레그(152b, 152c, 152d)를 포함하는 컨트롤 게이트 전극(152)을 형성한다. 컨트롤 게이트 전극용 도전막(150)의 패터닝은 예를 들어 사진 식각 공정으로 진행될 수 있다. 더욱 구체적인 방법은 본 기술 분야에 널리 공지되어 있으므로, 그 설명은 생략한다. 컨트롤 게이트 전극용 도전막(150)의 패터닝 결과 하부의 제1 절연막(114)이 노출된다.
도 11을 참조하면, 컨트롤 게이트 전극(152)을 식각 마스크로 이용하여 노출된 제1 절연막(114)을 식각한다. 그 결과, 컨트롤 게이트 전극의 제1 레그(152b) 및 제2 레그(152c)의 하단과 반도체 기판(100) 사이에 개재된 층간 절연막(118)이 완성된다.
본 단계는 컨트롤 게이트 전극(152)을 식각 마스크로 이용하기 때문에, 이방성 식각으로 진행되는 경우 층간 절연막(118)의 외측면은 컨트롤 게이트 전극(152)의 외측면과 정렬되게 된다. 만약, 본 단계를 등방성 식각으로 진행하게 되면, 도 11의 도시예와는 달리, 층간 절연막(118)의 외측면이 컨트롤 게이트 전극(152)의 외측면의 안쪽으로 리세스될 수도 있다. 나아가, 본 단계는 생략될 수도 있는데, 이 경우, 층간 절연막(114)은 컨트롤 게이트 전극(152)으로부터 외측으로 돌출되어 연장된 형상을 가지게 될 것이다.
이어서, 제1 및 제2 플로팅 게이트 전극(131, 132)의 외측의 반도체 기판(100)에 n형 불순물 또는 p형 불순물을 도핑함으로써, 도 2에 도시된 바와 같은 소스/드레인 영역(102)을 형성한다.
도 12 내지 도 15는 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 단면도들로서, 각 단계별 중간 구조물들을 도시한다. 본 실시예에서 도 2 내지 도 11을 참조하여 설명한 것과 동일한 단계, 구성 요소 등에 대해서는 중복 설명을 생략하거나 간략화하기로 한다.
도 12를 참조하면, 반도체 기판(100) 상에 희생 절연막용 제3 절연막(160)을 형성한다. 제3 절연막(160)은 후속 공정으로 형성되는 층간 절연막과 식각 선택비가 큰 물질로 이루어질 수 있다. 예를 들면, 제3 절연막(160)은 실리콘 질화막으로 이루어질 수 있다. 제3 절연막(160)의 형성은 예를 들어, CVD, LPCVD, 또는 PECVD 등의 방법으로 이루어질 수 있다.
도 13을 참조하면, 제3 절연막(160)을 패터닝하여 희생 절연막(162)을 형성한다. 제3 절연막(160)의 패터닝은 예를 들어 사진 식각 공정으로 진행될 수 있다. 희생 절연막(162)은 후속 공정으로 형성되는 층간 절연막의 개구부에 대응되도록 패터닝된다.
도 14를 참조하면, 도 13의 결과물의 전면에 층간 절연막용 제1 절연막(110a)을 형성한다. 제1 절연막(110a)은 도 2를 참조하여 설명한 제1 절연막과 실질적으로 동일한 물질 및 동일한 형성 방법으로 이루어질 수 있다.
도 15를 참조하면, 제1 절연막(110a)을 평탄화하여, 희생 절연막(162)의 표면을 노출한다. 제1 절연막(110a)의 평탄화는 화학 기계적 연마(Chemical Mechanical Polishing; CMP) 또는 에치백 등의 방법으로 이루어질 수 있다. CMP 공정이 적용되는 경우, 희생 절연막(162)이 연마 스토퍼로 이용될 수 있다.
이어서, 노출된 희생 절연막(162)을 제거한다. 희생 절연막(162)의 제거는 예를 들어, 습식 식각의 방법으로 진행될 수 있다. 습식 식각은 등방성 식각으로서, 통상의 패터닝 공정에서 패턴 프로파일을 원하지 않는 형상으로, 예를 들어 테이퍼지도록 형성할 수 있다. 그러나, 본 실시예에서는 이미 제1 절연막(112)의 패턴이 수직으로 형성되어 있기 때문에, 습식 식각을 적용하더라도 식각에 따른 제1 절연막(112) 패턴의 프로파일에 거의 영향을 주지 않는다.
희생 절연막(162)의 제거 결과, 도 3에 도시된 바와 같이 제1 절연막(112) 사이에 개구부(OA)가 형성된다. 습식 식각은 건식 식각에 비해 하부 구조물에 가하는 어택이 일반적으로 작다. 따라서, 습식 식각에 의한 개구부(OA)의 형성은 하부의 반도체 기판(100)(후속 공정에 의해 반도체 기판의 채널 영역을 이룸)의 어택을 방지하는 효과를 가져올 수 있을 것이다. 그 이후의 공정은 도 3 내지 도 11을 참조하여 설명한 방법과 동일하게 진행된다.
도 16 내지 도 25는 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 단면도들로서, 각 단계별 중간 구조물들을 도시한다. 본 실시예에서 도 2 내지 도 11을 참조하여 설명한 것과 동일한 단계, 구성 요소 등에 대해서는 중복 설명을 생략하거나 간략화하기로 한다.
도 16을 참조하면, 반도체 기판(100) 상에 층간 절연막용 제1 절연막(111) 및 하드 마스크용 제4 절연막(170)을 순차적으로 형성한다.
제1 절연막(111)은 도 2를 참조하여 설명한 제1 절연막(110)과 실질적으로 동일하지만, 두께는 더 두꺼울 수 있다.
그리고, 하드 마스크용 제4 절연막(170)은 제1 절연막(111)과 식각 선택비가 높은 물질로 이루어질 수 있다. 예를 들어 제1 절연막(111)이 실리콘 산화막으로 이루어진 경우, 하드 마스크용 제4 절연막(170)은 실리콘 질화막으로 이루어질 수 있다.
제1 절연막(111)과 하드 마스크용 제4 절연막(170)의 형성은 도 2를 참조하여 설명한 제1 절연막(111)의 형성 방법과 동일한 방법으로 진행될 수 있다.
이어서, 하드 마스크용 제4 절연막(170) 및 제1 절연막(111)을 패터닝하여 개구부(OA)를 형성한다. 하드 마스크용 제4 절연막(170)과 제1 절연막(111)의 패터닝은 사진 식각 공정으로 이루어질 수 있다.
도 17을 참조하면, 하드 마스크용 제4 절연막(170)을 개구부(OA)의 중심을 기준으로 외측 방향으로 리세스되도록 일부 제거하여 하드 마스크(172)를 형성한다. 하드 마스크용 제4 절연막(170)의 일부 제거는 등방성 식각, 예컨대 습식 식각을 이용하는 풀백(pull-back) 공정으로 진행될 수 있다. 하드 마스크(172)가 리세스되는 정도에 따라 후속 공정으로 형성되는 컨트롤 게이트 전극의 제1 및 제2 레그의 폭이 결정된다. 본 단계에서 하드 마스크(172)의 두께도 함께 작아질 수 있음은 물론이다.
도 18을 참조하면, 도 4를 참조하여 설명한 것과 동일한 방법으로 개구부(OA)의 노출된 반도체 기판(100)의 표면에 제2 절연막(120)을 형성한다.
도 19를 참조하면, 도 18의 전면에 플로팅 게이트 전극용 도전막(130)을 형성한다. 플로팅 게이트 전극용 도전막(130)의 형성은 도 5를 참조하여 설명한 것과 동일한 물질 및 방법으로 진행된다.
도 20을 참조하면, 플로팅 게이트 전극용 도전막(130)을 에치백하여 제1 절연막(111)의 측벽에 제1 및 제2 플로팅 게이트 전극(131, 132)과, 제1 게이트 절연막(122)을 형성한다. 본 단계는 도 6의 단계와 실질적으로 동일하지만, 제1 및 제2 플로팅 게이트 전극(131, 132)의 외측벽이 제1 절연막(111)의 개구부(OA)측 내측벽보다 아래쪽으로 더 리세스되어 잔류하는 점이 상이하다. 다시 말하면, 제1 및 제2 플로팅 게이트 전극(131, 132)의 상단의 높이는 제1 절연막(111)의 상면의 높이보다 낮다.
도 21을 참조하면, 하드 마스크(172)가 가리지 않는 제1 절연막(111) 영역을 부분 제거한다. 본 단계는 예를 들어 건식 식각으로 진행될 수 있다. 식각되는 제1 절연막(116)의 깊이는 적어도 제1 및 제2 플로팅 전극(131, 132)의 외측면의 일부가 드러날 수 있을 때까지로 조절된다. 여기서, 제1 절연막(116)의 식각 깊이에 따라 제1 및 제2 플로팅 게이트 전극(131, 132)과 컨트롤 게이트 전극(152)간의 커패시턴스가 달라질 수 있음은 상술한 바와 같다.
도 22를 참조하면, 도 8을 참조하여 설명한 것과 동일한 방법으로 제1 및 제2 플로팅 게이트 전극(131, 132)의 표면과, 노출된 반도체 기판(100)의 표면 상에 제2 게이트 절연막(140)을 형성한다.
도 23을 참조하면, 도 9의 단계와 동일한 방법으로 도 22의 결과물 상에 컨트롤 게이트 전극용 도전막(150)을 형성한다. 이때, 제1 절연막(116)으로 둘러싸인 개구부를 완전히 매립하도록 한다. 공정 마진을 위해서는 컨트롤 게이트 전극용 도 전막(150)이 하드 마스크(172)의 위쪽까지 형성되도록 한다.
도 24를 참조하면, 컨트롤 게이트 전극용 도전막(150)을 예컨대 CMP 또는 에치백 등의 방법으로 평탄화한다. CMP 공정이 적용되는 경우, 하드 마스크(172)가 연마 스토퍼로 이용될 수 있다. 상기 평탄화의 결과, 제1 절연막(116) 및 하드 마스크(172) 내에 매립된 컨트롤 게이트 전극(152)이 완성된다.
본 단계에서는 컨트롤 게이트 전극(152)이 사진 식각 공정을 이용하지 않고 자기 정렬되어(self-aligned) 형성되기 때문에, 미스얼라인될 확률이 없거나 최소화된다. 따라서, 공정 마진 확보에 유리하다.
도 25를 참조하면, 컨트롤 게이트 전극(152)을 식각 마스크로 이용하여 하드 마스크(172) 및 하부의 제1 절연막(116)을 순차적으로 식각한다. 상기 식각은 이방성 식각, 예를 들어 건식 식각으로 진행될 수 있다. 또는 하드 마스크(172)는 습식 식각 방식으로, 제1 절연막(116)은 건식 식각 방식으로 진행될 수도 있다. 그 결과, 도 25에 도시된 바와 같이 컨트롤 게이트 전극(152)의 외측벽에 정렬된 층간 절연막(118)이 완성된다. 그러나, 도 11을 참조하여 설명하였듯이 층간 절연막(118)의 형성은 다양한 변형이 가능함은 물론이다.
이어서, 제1 및 제2 플로팅 게이트 전극(131, 132)의 외측의 반도체 기판(100)에 n형 불순물 또는 p형 불순물을 도핑함으로써, 도 2에 도시된 바와 같은 소스/드레인 영역(102)을 형성한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들을 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
본 발명의 실시예들에 따른 비휘발성 메모리 소자 및 그 제조 방법에 의하면 제1 및 제2 플로팅 게이트 전극이 자기 정렬되어 형성되기 때문에, 미스얼라인될 확률이 최소화된다. 또, 본 발명의 몇몇 실시예들에서는 컨트롤 게이트 전극의 경우에도 자기 정렬되어 형성되기 때문에, 미스얼라인될 확률이 최소화된다. 따라서, 소자 신뢰성이 개선될 수 있다.
또, 본 발명의 실시예들에 따른 비휘발성 메모리 소자 및 그 제조 방법에 의하면 컨트롤 게이트 전극이 제1 및 제2 플로팅 전극의 상단 및 내측면 뿐만 아니라, 외측면까지도 감싸기 때문에, 이들간의 대향 면적이 증가할 수 있다. 따라서, 이들간의 커패시턴스가 증가하여 전압 커플링이 효과적으로 일어날 수 있다.
Claims (20)
- 반도체 기판;상기 반도체 기판 상에 제1 및 제2 플로팅 게이트 전극;상기 제1 및 제2 플로팅 게이트 전극 상에 형성되며, 라인 바디, 및 상기 라인 바디로부터 하부로 연장된 제1, 제2 및 제3 레그를 포함하는 컨트롤 게이트 전극으로서, 상기 제1 레그는 상기 제1 플로팅 게이트 전극의 외측면의 일부를 감싸고, 상기 제2 레그는 상기 제2 플로팅 게이트 전극의 외측면의 일부를 감싸며, 상기 제3 레그는 상기 제1 및 제2 플로팅 게이트 전극의 내측면을 감싸는 컨트롤 게이트 전극;상기 제1 및 제2 플로팅 게이트 전극과 상기 반도체 기판 사이에 개재된 제1 게이트 절연막; 및상기 제1 및 제2 플로팅 게이트 전극과 상기 컨트롤 게이트 전극 사이에 개재된 제2 게이트 절연막을 포함하는 비휘발성 메모리 소자.
- 제1 항에 있어서,상기 제3 레그는 상기 제1 및 상기 제2 레그보다 길이가 긴 비휘발성 메모리 소자.
- 제1 항에 있어서,상기 컨트롤 게이트 전극은 E자를 90°만큼 회전한 형상을 갖는 비휘발성 메모리 소자.
- 제1 항에 있어서,상기 제2 게이트 절연막은 상기 반도체 기판과 상기 제3 레그 사이에 더 개재되어 있는 비휘발성 메모리 소자.
- 제1 항에 있어서,상기 제1 및 제2 플로팅 게이트 전극은 각각 상단에 예각의 팁을 가지며, 외측면은 상기 반도체 기판에 수직하고, 내측면은 하부로 갈수록 폭이 커지도록 경사져 있는 비휘발성 메모리 소자.
- 제1 항에 있어서,상기 제1 및 제2 플로팅 게이트 전극은 스페이서 형상을 갖는 비휘발성 메모리 소자.
- 제1 항에 있어서,상기 반도체 기판과 상기 제1 레그의 하단 사이, 및 상기 반도체 기판과 상기 제2 레그의 하단 사이에 개재된 층간 절연막을 더 포함하는 비휘발성 메모리 소자.
- 반도체 기판 상에 개구부를 갖는 제1 절연막을 형성하고,상기 제1 절연막의 상기 개구부 측 측벽에 제1 및 제2 플로팅 게이트 전극을 형성하고,상기 제1 절연막을 부분 식각하여, 상기 제1 및 제2 플로팅 게이트 전극의 외측면을 일부 노출하고,상기 제1 및 제2 플로팅 게이트 전극 상에 라인 바디, 및 상기 라인 바디로부터 하부로 연장된 제1, 제2 및 제3 레그를 포함하는 컨트롤 게이트 전극으로서, 상기 제1 레그는 상기 제1 플로팅 게이트 전극의 외측면의 일부를 감싸고, 상기 제2 레그는 상기 제2 플로팅 게이트 전극의 외측면의 일부를 감싸며, 상기 제3 레그는 상기 제1 및 제2 플로팅 게이트 전극의 내측면을 감싸는 컨트롤 게이트 전극을 형성하는 것을 포함하는 비휘발성 메모리 소자의 제조 방법.
- 제8 항에 있어서,상기 제3 레그는 상기 제1 및 상기 제2 레그보다 길이가 긴 비휘발성 메모리 소자의 제조 방법.
- 제8 항에 있어서,상기 컨트롤 게이트 전극은 E자를 90°만큼 회전한 형상을 갖는 비휘발성 메모리 소자의 제조 방법.
- 제8 항에 있어서,상기 개구부를 갖는 제1 절연막을 형성하는 것은,상기 반도체 기판의 전면에 제1 절연막을 형성하고,상기 제1 절연막을 패터닝하여 상기 개구부를 형성하는 것을 포함하는 비휘발성 메모리 소자의 제조 방법.
- 제8 항에 있어서,상기 개구부를 갖는 제1 절연막을 형성하는 것은,상기 반도체 기판의 전면에 희생 절연막용 절연막을 형성하고 패터닝하여 희생 절연막을 형성하고,상기 희생 절연막이 형성된 상기 반도체 기판의 전면에 제1 절연막을 형성하고,상기 제1 절연막을 평탄화하여 상기 희생 절연막을 노출하고,상기 희생 절연막을 제거하는 것을 포함하는 비휘발성 메모리 소자의 제조 방법.
- 제8 항에 있어서,상기 제1 및 제2 플로팅 게이트 전극을 형성하는 것은,상기 개구부를 갖는 제1 절연막이 형성된 반도체 기판의 전면에 플로팅 게이트 전극용 도전막을 형성하고,상기 플로팅 게이트 전극용 도전막을 에치백하는 것을 포함하는 비휘발성 메모리 소자의 제조 방법.
- 제13 항에 있어서,상기 제1 및 제2 플로팅 게이트 전극은 각각 상단에 예각의 팁을 가지며, 외측면은 상기 반도체 기판에 수직하고, 내측면은 하부로 갈수록 폭이 커지도록 경사져 있는 형상으로 형성되는 비휘발성 메모리 소자의 제조 방법.
- 제13 항에 있어서,상기 제1 및 제2 플로팅 게이트 전극은 스페이서 형상으로 형성되는 비휘발성 메모리 소자의 제조 방법.
- 제8 항에 있어서,상기 컨트롤 게이트 전극을 형성하는 것은,상기 제1 및 제2 플로팅 게이트 전극이 형성되어 있는 반도체 기판의 전면에 상기 제1 및 제2 플로팅 게이트 전극 사이를 매립하고, 상기 제1 및 제2 플로팅 게이트 전극의 외측면을 덮도록 컨트롤 게이트 전극용 도전막을 형성하고,상기 컨트롤 게이트 전극용 도전막을 패터닝하는 것을 포함하는 비휘발성 메모리 소자의 제조 방법.
- 제8 항에 있어서,상기 제1 및 제2 플로팅 게이트 전극의 형성 전에, 상기 개구부 내에 제2 절연막을 형성하고,상기 제1 및 제2 플로팅 게이트 전극의 형성 후에, 상기 제2 절연막을 패터닝하여 상기 반도체 기판과 상기 제1 및 제2 플로팅 게이트 전극 사이에 개재된 제1 게이트 절연막을 형성하고,상기 제1 및 제2 플로팅 게이트 전극의 표면 및 상기 제1 및 제2 플로팅 게이트 전극 사이에 노출된 상기 반도체 기판의 표면에 제2 게이트 절연막을 형성하는 것을 더 포함하는 비휘발성 메모리 소자의 제조 방법.
- 제8 항에 있어서,상기 개구부를 갖는 제1 절연막의 형성시에 상기 제1 절연막 상에 상기 제1 절연막과 함께 상기 개구부를 공유하는 하드 마스크용 절연막을 형성하는 것을 더 포함하며,상기 개구부를 갖는 제1 절연막의 형성 후에, 상기 하드 마스크용 절연막을 상기 개구부를 중심으로 외측 방향으로 리세스되도록 일부 제거하여 제1 절연막의 개구부 측 상면을 노출하는 하드 마스크를 형성하는 것을 더 포함하고,상기 제1 및 제2 플로팅 게이트 전극을 형성하는 것은 상기 제1 및 제2 플로팅 게이트 전극의 상단이 상기 제1 절연막의 상면보다 낮게 형성하는 것이고,상기 제1 절연막을 부분 식각하는 것은 상기 하드 마스크를 식각 마스크로 이용하여 상기 노출된 제1 절연막을 부분 식각하는 것이고,상기 컨트롤 게이트 전극을 형성하는 것은, 상기 부분 식각된 제1 절연막 내의 상기 개구부를 완전히 매립하도록 컨트롤 게이트 전극용 도전막을 형성하고, 평탄화하는 것을 포함하는 비휘발성 메모리 소자의 제조 방법.
- 제18 항에 있어서,상기 컨트롤 게이트 전극을 형성한 후에,상기 컨트롤 게이트 전극을 식각 마스크로 이용하여 상기 하드 마스크 및 하부의 제1 절연막을 식각하는 것을 더 포함하는 비휘발성 메모리 소자의 제조 방법.
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060099523A KR100827441B1 (ko) | 2006-10-12 | 2006-10-12 | 비휘발성 메모리 소자 및 이의 제조 방법 |
| US11/589,725 US7579236B2 (en) | 2006-10-12 | 2006-10-31 | Nonvolatile memory device, method of fabricating and method of operating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060099523A KR100827441B1 (ko) | 2006-10-12 | 2006-10-12 | 비휘발성 메모리 소자 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080033006A KR20080033006A (ko) | 2008-04-16 |
| KR100827441B1 true KR100827441B1 (ko) | 2008-05-06 |
Family
ID=39302353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060099523A KR100827441B1 (ko) | 2006-10-12 | 2006-10-12 | 비휘발성 메모리 소자 및 이의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7579236B2 (ko) |
| KR (1) | KR100827441B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100940666B1 (ko) * | 2007-11-29 | 2010-02-05 | 주식회사 동부하이텍 | 플래시 메모리 소자 및 그 제조 방법 |
| US20110133266A1 (en) * | 2009-12-03 | 2011-06-09 | Sanh Tang | Flash Memory Having a Floating Gate in the Shape of a Curved Section |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000053585A (ko) * | 1999-01-25 | 2000-08-25 | 다카노 야스아키 | 불휘발성 반도체 기억 장치와 그 제조 방법 |
| KR20020096610A (ko) * | 2001-06-21 | 2002-12-31 | 삼성전자 주식회사 | 플로팅 게이트를 갖는 불휘발성 메모리 장치 및 그 제조방법 |
| KR20050017121A (ko) * | 2003-08-08 | 2005-02-22 | 동부아남반도체 주식회사 | 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성방법 |
| KR20050069188A (ko) * | 2003-12-31 | 2005-07-05 | 동부아남반도체 주식회사 | 플래시 메모리 제조방법 |
| JP2006066702A (ja) * | 2004-08-27 | 2006-03-09 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2006066695A (ja) * | 2004-08-27 | 2006-03-09 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6780712B2 (en) * | 2002-10-30 | 2004-08-24 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a flash memory device having finger-like floating gates structure |
| US20040084713A1 (en) * | 2002-10-30 | 2004-05-06 | Taiwan Semiconductor Manufacturing Company | Structure with composite floating gate by poly spacer in flash |
| KR100514526B1 (ko) | 2003-10-08 | 2005-09-13 | 동부아남반도체 주식회사 | 반도체 소자 및 그 제조방법 |
| US7547599B2 (en) * | 2005-05-26 | 2009-06-16 | Micron Technology, Inc. | Multi-state memory cell |
-
2006
- 2006-10-12 KR KR1020060099523A patent/KR100827441B1/ko active IP Right Grant
- 2006-10-31 US US11/589,725 patent/US7579236B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000053585A (ko) * | 1999-01-25 | 2000-08-25 | 다카노 야스아키 | 불휘발성 반도체 기억 장치와 그 제조 방법 |
| KR20020096610A (ko) * | 2001-06-21 | 2002-12-31 | 삼성전자 주식회사 | 플로팅 게이트를 갖는 불휘발성 메모리 장치 및 그 제조방법 |
| KR20050017121A (ko) * | 2003-08-08 | 2005-02-22 | 동부아남반도체 주식회사 | 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성방법 |
| KR20050069188A (ko) * | 2003-12-31 | 2005-07-05 | 동부아남반도체 주식회사 | 플래시 메모리 제조방법 |
| JP2006066702A (ja) * | 2004-08-27 | 2006-03-09 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2006066695A (ja) * | 2004-08-27 | 2006-03-09 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080087934A1 (en) | 2008-04-17 |
| KR20080033006A (ko) | 2008-04-16 |
| US7579236B2 (en) | 2009-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7005349B2 (en) | Method of manufacturing twin-ONO-type SONOS memory using reverse self-alignment process | |
| US8372699B2 (en) | Method for forming a split-gate memory cell | |
| KR101643014B1 (ko) | 스플릿 게이트 메모리 셀을 제조하기 위한 방법 | |
| US6686243B2 (en) | Fabrication method for flash memory | |
| TWI446547B (zh) | 製造非揮發性記憶體裝置之方法 | |
| US10381358B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2005530357A (ja) | 導電スペーサで拡張されたフローティングゲート | |
| US20070254433A1 (en) | Method of fabricating flash memory device | |
| JP2004104125A (ja) | 不揮発性メモリ装置の製造方法 | |
| JP2006513576A (ja) | 改良された浮遊ゲート絶縁と浮遊ゲートの製造方法 | |
| KR100889361B1 (ko) | 비휘발성 메모리 소자 및 이의 제조 방법 | |
| TWI332253B (en) | Memory cell and method for fabricating the same | |
| US7541243B2 (en) | Methods of forming integrated circuit devices having gate electrodes formed on non-uniformly thick gate insulating layers | |
| KR100827441B1 (ko) | 비휘발성 메모리 소자 및 이의 제조 방법 | |
| US7528047B2 (en) | Self-aligned split gate memory cell and method of forming | |
| TW202121662A (zh) | 形成具有間隔物限定之浮動閘和離散地形成之多晶矽閘的分離閘快閃記憶體單元的方法 | |
| US20220139718A1 (en) | Integrated circuit device | |
| EP1792336A2 (en) | Programming and erasing structure for a floating gate memory cell and method of making | |
| KR100683389B1 (ko) | 플래시 메모리의 셀 트랜지스터 및 그 제조 방법 | |
| JP2009049208A (ja) | 半導体装置およびその製造方法 | |
| KR100772905B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US20050064661A1 (en) | Method of fabricating a flash memory cell | |
| KR100924862B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| JP2003258136A (ja) | フラッシュメモリ装置の製造方法 | |
| KR100823694B1 (ko) | 불휘발성 메모리 장치의 플로팅 게이트 구조물의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment |
Payment date: 20190329 Year of fee payment: 12 |