TWI446547B - 製造非揮發性記憶體裝置之方法 - Google Patents

製造非揮發性記憶體裝置之方法 Download PDF

Info

Publication number
TWI446547B
TWI446547B TW097102097A TW97102097A TWI446547B TW I446547 B TWI446547 B TW I446547B TW 097102097 A TW097102097 A TW 097102097A TW 97102097 A TW97102097 A TW 97102097A TW I446547 B TWI446547 B TW I446547B
Authority
TW
Taiwan
Prior art keywords
forming
layer
control gate
gate electrode
sidewall spacer
Prior art date
Application number
TW097102097A
Other languages
English (en)
Other versions
TW200847444A (en
Inventor
Rajesh Rao
Ramachandran Muralidhar
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200847444A publication Critical patent/TW200847444A/zh
Application granted granted Critical
Publication of TWI446547B publication Critical patent/TWI446547B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

製造非揮發性記憶體裝置之方法
本發明大體上係關於半導體裝置，且特定而言之係關於非揮發性記憶體。
本申請案已在美國於2007年1月23日的專利申請案第11/625,882號提出。
非揮發性記憶體(NVM)在目前的半導體產品中已起著一重要的角色，不管是獨立裝置或是嵌入式應用，諸如具有邏輯的一板載晶片。大多數微控制器包含這樣的一NVM。典型的，這樣的NVM具有一於各記憶體裝置之浮閘極。另一種使提供改良的可靠性能成為可能的是利用奈米晶體於電荷儲存層，但是其較小的儲存窗使編程狀態與擦除狀態之間存在較小差異。其主要原因在於擦除期間，電子被回注到電荷儲存層中。擦除時，在典型的NMOS儲存單元內的控制閘極，與一負電壓相對於基板進行偏壓，以推動電子從電荷儲存層至基板。由於該控制閘極係典型地與源極及汲極之相同的傳導性型進行摻雜，因此該負偏壓係亦推動電子從控制閘極至儲存層。在擦除期間將達到移開儲存層之電子的比率同電子從閘極到電荷層的比率是一樣之點上。當發生無進一步產生擦除時，係產生即使電子之淨差額仍保持在電荷儲存層中。該現象甚至更大程度地顯現於矽－氧化物－氧化氮－矽(SONOS)儲存單元。
一種以減少該回注的已知方法，係為利用一具有N－型源 極/汲極的P－摻雜閘極。然而，該裝置不易於製造，其因為在源極/汲極植入期間該閘極較佳地作為一個罩，使得該閘極接受與源極/汲極一樣的摻雜，除非進行特定地罩的步驟。增加罩往往使得源極/汲極不能自對準於閘極。因此，對改良於達到控制閘極摻雜成與源極/汲極不同的傳導型之技術係為必要。
在某一方面上，完成非揮發性記憶體(NVM)單元係藉由首先摻雜閘極材料層至一於電荷儲存層上的P－型，隨後在閘極材料上形成一植入罩層。該罩層及該閘極材料可在同一時間內圖案化，使得植入罩僅在控制閘極上，而非源極/汲極之區域上。因此源極/汲極植入於位於控制閘極上的植入罩。該植入罩係選擇為一種材料，該材料不但係為一用於源極/汲極植入之罩，而且能選擇其他用於製造MOS電晶體之材料(諸如氧化物，氮化物，及矽)之蝕刻。在源極/汲極植入之後移除植入罩，使得閘極保持P－型。通過參照附圖及隨後描述將得到更好的理解。
如圖1所示半導體裝置10包括：一基板12；一電荷儲存層14，其於基板12上；一重摻雜多晶矽層16，其於電荷儲存層14上；一植入障壁層18，其於多晶矽層16上；及一氧化層20，其於植入障壁層18上。基板12係較佳為矽但也可以是另一諸如鍺或矽鍺(SiGe)之半導體材料。所示矽基板12是一主體矽基板，但同時也可以成為在一絕緣體上半導體(SOI)基板內的頂部半導體層。電荷儲存層14包括奈米 晶體，諸如從多晶矽層16與基板12之絕緣層隔離出來的奈米晶體15。奈米晶體亦稱為奈米團簇。植入障壁層18係較佳為矽鍺或氮化鈦。其他材料，例如除氮化鈦外的氮化物材料，可能同樣發現為有效。植入障壁層18應有效地阻擋植入，並且應該能夠選擇氧化物，氮化物，及矽進行蝕刻。植入障壁層18起著在源極/汲極植入期間作為多晶矽層16之保護層的作用。電荷儲存層14其較佳厚度大約在170埃至350埃。電荷儲存層14及植入障壁層18可具有相同厚度，其較佳為1000埃和1500埃。氧化層大約較佳為100埃至300埃。多晶矽是一種常見的閘極材料。
如圖2所示在通過氧化層20、植入障壁層18、多晶矽層16，及電荷儲存層14之閘極圖案化步驟之後的半導體裝置10。此具有曝露基板12之效果。所形成的多晶矽層16之剩餘部分是用以成為非揮發性記體單元之一控制閘極。此蝕刻使用一光致抗蝕罩且可能需要一化學劑的變化使得以蝕刻不同層。如果植入障壁層18係氮化鈦(氬和氯之混合物)，其將得到一有效的蝕刻化學性質。如果該植入障壁層18係矽鍺，在感應耦合等離子體容器中可能會使用溴化氫(HBr)化學性質。也可使用習知的蝕刻化學作用到氧化物、多晶矽、及電荷儲存層14。電荷儲存層14一般包括多晶矽奈米晶體及氧化物，但是也可具有不同的絕緣材料或不同的奈米晶體。
如圖3所示在執行氧化物生長階段之後的半導體裝置10，其氧化層22形成在多晶矽層16之剩餘部分和曝露基板 12邊上。
如圖4所示在多晶矽層16、植入障壁層18、氧化層20、及電荷儲存層14之剩餘部分之周圍形成側壁間隔件24後的半導體裝置10。側壁間隔件係較佳為高溫氧化(HTO)間隔件，其借由隨著一非等向性蝕刻執行一基本等角沉澱以普通間隔件形式形成。該非等向性蝕刻離開基板靠近曝露的側壁間隔件24。氧化層20將會變薄但基本上還有剩餘。側壁間隔件24的底部(於氧化層22之上)係較佳大約為100埃。
如圖5所示形成氧化層26在基板12之曝露部分上執行氧化物生長階段後的半導體裝置10。
如圖6所示在側壁間隔件24側邊上形成側壁間隔件28後的半導體裝置10。側壁間隔件28較佳地包括多晶矽。在非等向性蝕刻其形成側壁間隔件28期間，氧化層20防止植入障壁層18受到蝕刻，該植入障壁層18用以形成側壁間隔件28。
如圖7所示在多晶矽層16、植入障壁層18、氧化層20、及電荷儲存層14之剩餘部分之某一側上移除側壁間隔件24之後的半導體裝置10。此蝕刻步驟只需要一罩(其不需要非常的精密)。該罩只需滿足避免側壁間隔件28之側邊(係為剩餘的一邊)的曝露之精密度，其可容易達到。所形成的剩餘側壁間隔件28係為用於NVM單元之一選擇閘極。
如圖8所示係為執行較佳為砷之N－型摻雜物之延伸植入後的半導體裝置10，側壁間隔件24及側壁間隔件28係作為一罩，該罩導致汲極區30靠近於側壁間隔件24及源極區31 靠近於側壁間隔件28之形成。在此次植入中，側壁間隔件28係亦使其部分地摻雜到N－型。同時在圖8中，氮化物之側壁間隔件32圍繞於側壁間隔件24及側壁間隔件28。
如圖9所示在執行一深的源極/汲極植入，其增加產生源極/汲極連接之摻雜濃度之後的半導體裝置10。此植入產生汲極區34及源極區36。該深的源極/汲極植入可以是磷或砷或其兩者。通過此次植入側壁間隔件28亦進一步摻雜於N－型。
如圖10所示在移除氧化層20及植入障壁層18之剩餘部分之後的半導體裝置10。此過程可能需要一化學劑的變化從蝕刻氧化物到蝕刻矽鍺或氮化鈦。濕的化學劑更佳於移除植入障壁層18。在移除植入障壁層18後，側壁間隔件32的氮化物，側間隔件28的多晶矽，側壁間隔件24的氧化物，及基板12的矽，係都被曝露。因此選用蝕刻化學於移除植入障壁層，其必須能蝕刻植入障壁層18同時較佳於無嚴重地蝕刻氧化物、氮化物、或矽。這亦可說明，蝕刻該植入障壁層之蝕刻化學係較佳地選擇於氧化物、氮化物、及矽。如果該植入障壁層18是SiGe，RCA清洗係可用作於濕蝕刻。在某種形式中，該RCA清洗是一個具有兩步驟的過程，其中第一步驟包括曝露含有氨氫氧化物、過氧化氫、及水的混合劑。第二步驟包括曝露含有鹽酸、過氧化氫、及水的混合劑。如果該植入障壁層18是TiN，一包括硫酸和過氧化氫的混合劑之過氧硫酸清洗係可可用作於濕蝕刻。
如圖11所示在其基底側壁間隔件32上形成側壁間隔件38及在多晶矽層16之剩餘部分上並靠近於側壁間隔件24上形成側壁間隔件40之後的半導體裝置10。如果該植入障壁層18是SiGe，RCA清洗係可用作於濕蝕刻。在某方面中，該RCA清洗是一個具有兩個步驟的過程，其中該第一步驟包括曝露其含有氨氫氧化物、過氧化氫、及水的混合劑。第二步驟包括曝露其含有鹽酸、過氧化氫、及水的混合劑。如果該植入障壁層18是TiN，一包括硫酸及過氧化氫之混合劑之過氧硫酸清洗係可用作於濕蝕刻。
如圖12所示在執行用於產生閘極及源極/汲極連接之矽化步驟之後的半導體裝置10。其在側壁間隔件28之頂端部分中產生矽化物區46，在多晶矽部分16中產生矽化物區44，在汲極區34中產生矽化物區42，及在源極區域36中產生矽化物部分48。在圖12所示的非揮發性記憶體半導體裝置10中，該控制閘極係P－型及該源極及汲極係N－型。因為接收形成源極及汲極區域34及36之該等植入，所以側壁間隔件28(作為選擇閘極)係亦為N－型。側壁間隔件28也可在原處進行摻雜。隨後的進程將導致側壁間隔件28變得以均勻地形式摻雜更多至N－型。側壁間隔件24在控制閘極和選擇閘極之間提供電絕緣。源極區34及汲極區36被置於控制閘極相對側。
如圖13所示半導體裝置50包括：基板52；一電荷儲存層54，其在基板52上；一多晶矽層56，其在電荷儲存層54上；一植入障壁層58，其在多晶矽層56上；及一氧化層 60，其在植入障壁層58上。如圖1所示，基板52較佳為矽，但也可以是其他半導體材料諸如鍺或矽鍺。在圖中矽基板52是一主體矽基板，但同時也可以成為在半導體(SOI)基板內的頂部半導體層。電荷儲存層54包括奈米晶體，例如從多晶矽層56及基板52隔離出的絕緣層內的奈米晶體55。植入障壁層58係較佳為矽鍺或氮化鈦。可發現其他材料亦為有效。植入障壁層58應能有效地阻擋植入，並應能選擇氧化物、氮化物、及矽進行蝕刻。電荷儲存層54係較佳大約為170埃至350埃之厚度。多晶矽層56及植入障壁層58可能具有相同的厚度，其較佳為1000埃至1500埃。氧化層60係較佳大約在100埃至300埃。多晶矽層56係為重摻雜於P型。此可借由在植入障壁層58之沉澱或原處摻雜之前執行植入。在原處摻雜係較佳於避免附加的植入步驟。
如同圖2，圖14所示在通過氧化層60、植入障壁層58、多晶矽層56、及電荷儲存層54之閘極圖案化步驟後的半導體裝置50。此具有曝露基板52之放果。所形成的多晶矽層56之剩餘部分係用以變為非揮發性記體單元之一控制閘極。此蝕刻使用一光致抗蝕罩且可能需要一化學劑的變化使得蝕刻不同層。如果植入障壁層18係氮化鈦(氬和氯之混合物)，其將得到一有效的蝕刻化學性質。如果該植入障壁層58係SiGe，在一感應耦合等離子體容器中可能會使用溴化氫(HBr)化學性質。也可使用普通的蝕刻化學作用到氧化物、多晶矽、及電荷儲存層54。電荷儲存層54一般 包括多晶矽奈米晶體及氧化物，但是也可具有不同的絕緣材料或不同的奈米晶體。
如圖15所示在層54、56、58、及60之剩餘部分周圍形成HTO側壁間隔件62後的半導體裝置50。可能會產生一些薄的氧化層60但是將基本上保持。
如圖16所示在執行把N－型延伸植入之後的半導體裝置50，其植入障壁層58防止植入到達多晶矽層56之剩餘部分。該植入導致源極/汲極區64靠近於側壁間隔件62之側邊上之形成。由於多晶矽層56之剩餘部分將會成為控制閘極並且由於將增加加熱步驟，因此源極/汲極區域64將基本上靠近於該控制閘極且在其間有一通道。
如圖17所示在層54、56、58、及60之剩餘部分周圍形成側壁間隔件66後的半導體裝置50。該側壁間隔件係為氮化間隔件。
如圖18所示在執行一深的源極/汲極植入以形成源極/汲極區68後的半導體裝置50。
如圖19所示在移除氧化層60及植入障壁層58之後的半導體裝置50。如同圖10中之移除氧化層20及植入障壁層18，此過程可能需要一化學劑的變化從蝕刻氧化物到蝕刻矽鍺或氮化鈦。濕的化學劑更佳於移除植入障壁層58。在移除植入障壁層58後，側壁間隔件66的氮化物，側壁間隔件24的氧化物，及基板52的矽，係都被曝露。因此選用蝕刻化學於移除植入障壁層，其必須能蝕刻植入障壁層18同時較佳於無嚴重地蝕刻氧化物、氮化物、或矽。這亦可說明， 蝕刻該植入障壁層之蝕刻化學係較佳地選擇於氧化物、氮化物、及矽。如果該植入障壁層18是SiGe，RCA清洗係可用作於濕蝕刻。在某種形式中，該RCA清洗是一個具有兩步驟的過程，其中第一步驟包括曝露含有氨氫氧化物、過氧化氫、及水的混合劑。第二步驟包括曝露含有鹽酸、過氧化氫、及水的混合劑。如果該植入障壁層18是TiN，一包括硫酸和過氧化氫的混合劑之過氧硫酸清洗係可可用作於濕蝕刻。
如圖20所示在該層56之剩餘部分內形成矽化物區70及在基板52內且於源極/汲極68內形成矽化物區72後的半導體裝置50。圖20之半導體裝置50是一具有矽化物源極/汲極、矽化物控制閘極、及P－型控制閘極的NVM單元。
隨著P型摻雜於閘極中，其只有極少數的電子存在於閘極內，因此可以忽略閘極上的電子至電荷儲存層14或54上之移動或流量。上述係可藉由隨下一過程達到：在某一實施例中具有控制閘極係自對準至汲極及選擇閘極係自對準於源極之利益，在另一實施例中，源極和汲極係自對準於控制閘極。在所述之兩者實施例中移除植入障壁層係借由利用一化學劑達到，該化學劑係選擇於曝露其他元件。此允許於植入罩層之一非罩移除，使得可以很易於產生與控制閘極的連接。
在以上描述中，特定實施例已以參照的形式對本發明進行了描述。然而，一般技術者應理解其在沒有離開本發明之範疇(已在隨後的請求項闡明)下可產生各種修改和變 化。舉例說明，使用在此描述之外的其他化學劑係可被使用於蝕刻障壁層(選擇於曝露其他特徵)。也可執行附加步驟，例如在形成氮化物側壁間隔件之前一薄氧化層可能生成於多晶矽側壁間隔件上。因此，該說明及圖形係視為一說明而非一限制意義，並且所有的這些修改都將被包含在本發明之範疇中。
利益、優勢、解決問題，及可能導致任何利益、優勢、或解決之任一(數個)元素(使其發生或變得多意)係都不被視為緊要、需要，或基本特徵或任一或全部請求項之元素。在文中使用的該等術語"一(a、 an)"，定義為一個或一個以上(即使在請求項或說明書中其他元件明確規定為一個或多個)。在文中使用的該術語"複數個(plurality)"係定義為兩個或兩個以上。在文中使用的另一術語，係定義為至少第二個或至少更多。在文中使用的該術語"耦合(coupled)"定義為連接，雖然無需直接連接，且無需機械連接。此外，該等術語"前面(front)"、"後面(back)"、"頂部(top)"，"底部(bottom)"、"在…上面(over)"、"在…下面(under)"及其他類似在說明文及請求項內的術語，上述係為以目的的形式進行描述而非以固定的相對位置進行描述。應明白，之所以使用該等術語是其可在適當的情況下進行互換，使得在文中所描述的本發明之該等實施例(舉例而言)在此等說明或文中其他所描述之外亦能夠進行其他方向的操作。
10‧‧‧半導體裝置
12‧‧‧基板
14‧‧‧電荷儲存層
15‧‧‧奈米晶體
16‧‧‧多晶矽層
18‧‧‧植入障壁層
20‧‧‧氧化層
22‧‧‧氧化層
24‧‧‧側壁間隔件
26‧‧‧氧化層
28‧‧‧側壁間隔件
30‧‧‧汲極區
31‧‧‧源極區
32‧‧‧側壁間隔件
34‧‧‧汲極區
36‧‧‧源極區
38‧‧‧側壁間隔件
40‧‧‧側壁間隔件
42‧‧‧矽化物區
44‧‧‧矽化物區
46‧‧‧矽化物區
48‧‧‧矽化物區
50‧‧‧半導體裝置
52‧‧‧基板
54‧‧‧電荷儲存層
55‧‧‧奈米晶體
56‧‧‧多晶矽層
58‧‧‧植入障壁層
60‧‧‧氧化層
62‧‧‧側壁間隔件
64‧‧‧源極/汲極區
66‧‧‧側壁間隔件
68‧‧‧源極/汲極區
70‧‧‧側壁間隔件
72‧‧‧側壁間隔件
本發明係以舉例之方法說明，且不僅限於該等附圖，其中類似的代號係表示類似的元件。熟練此項技術者應明白所說明的該圖式內之元件只為簡單及清楚起見，並無須依比例描繪。
圖1是一根據第一實施例於處理階段中的半導體裝置之剖面圖；圖2是圖1在而後處理階段中的半導體裝置之剖面圖；圖3是圖2在而後處理階段中的半導體裝置之剖面圖；圖4是圖3在而後處理階段中的半導體裝置之剖面圖；圖5是圖4在而後處理階段中的半導體裝置之剖面圖；圖6是圖5在而後處理階段中的半導體裝置之剖面圖；圖7是圖6在而後處理階段中的半導體裝置之剖面圖；圖8是圖7在而後處理階段中的半導體裝置之剖面圖；圖9是圖8在而後處理階段中的半導體裝置之剖面圖；圖10是圖9在而後處理階段中的半導體裝置之剖面圖；圖11是圖10在而後處理階段中的半導體裝置之剖面圖；圖12是圖11在而後處理階段中的半導體裝置之剖面圖；圖13是一根據第二實施例於處理階段中的半導體裝置之剖面圖；圖14是圖13在而後處理階段中的半導體裝置之剖面圖；圖15是圖14在而後處理階段中的半導體裝置之剖面圖；圖16是圖15在而後處理階段中的半導體裝置之剖面圖；圖17是圖16在而後處理階段中的半導體裝置之剖面圖；圖18是圖17在而後處理階段中的半導體裝置之剖面圖； 圖19是圖18在而後處理階段中的半導體裝置之剖面圖；及圖20是圖19在而後處理階段中的半導體裝置之剖面圖。
10‧‧‧半導體裝置
12‧‧‧基板
14‧‧‧電荷儲存層
15‧‧‧奈米晶體
16‧‧‧多晶矽層
22‧‧‧氧化層
24‧‧‧側壁間隔件
26‧‧‧氧化層
28‧‧‧側壁間隔件
32‧‧‧側壁間隔件
34‧‧‧汲極區
36‧‧‧源極區
38‧‧‧側壁間隔件
40‧‧‧側壁間隔件
42‧‧‧矽化物區
46‧‧‧矽化物區
48‧‧‧矽化物區

Claims (12)

  1. 一種利用一半導體基板形成一非揮發性記憶體裝置之方法，包括以下步驟：形成一電荷儲存層，該電荷儲存層包括一可儲存電荷的材料；形成一控制閘極電極，其覆蓋於該電荷儲存層；形成一保護層，其覆蓋於該控制閘極電極，該保護層藉由一可予蝕刻但不蝕刻氧化物、矽和氮化物之蝕刻劑而允許蝕刻選擇性；形成一第一側壁間隔件，其靠近於該控制閘極電極；形成一第二側壁間隔件，其靠近於該第一側壁間隔件；從該控制閘極電極之一側移除該第二側壁間隔件，同時留下靠近於該控制閘極電極之一相對側之剩餘的第二側壁間隔件；在該半導體基板內形成第一和第二電流電極區，其分別地對準於該第一側壁間隔件的一外緣及該第二側壁間隔件之一外緣；從該剩餘的第二側壁間隔件形成一選擇閘極電極；移除覆蓋於該控制閘極電極的該保護層；及製作電觸點至該控制閘極電極、該選擇閘極電極和該第一和第二電流電極區。
  2. 根據請求項1之方法，進一步包括形成該電荷儲存層作為一奈米團簇層。
  3. 根據請求項1之方法，其中形成該保護層還包括：形成一第一材料層，該第一層包括矽鍺或一氮化物材料；及形成一第二材料層覆蓋於該第一材料層，該第二材料層包括一氧化物。
  4. 根據請求項1之方法，進一步包括：由一電介質材料形成該第一側壁間隔件；及由一傳導材料形成該第二側壁間隔件。
  5. 根據請求項1之方法，進一步包括：形成一第三側壁間隔件，其靠近於該剩餘的第二側壁間隔件和該第一側壁間隔件之曝露部分，該第三側壁間隔件包括一電介質材料。
  6. 根據請求項5之方法，還包括：形成一第四側壁間隔件，其覆蓋於該控制閘極電極之一部分且靠近於該第一側壁間隔件之一曝露的內側壁，該第四側壁間隔件包括電絕緣材料；及形成一第五側壁間隔件，其橫向地在該第三側壁間隔件之外，該第五側壁間隔件亦包括電絕緣材料。
  7. 一種利用一半導體基板形成一非揮發性記憶體裝置的方法，包括以下步驟：形成一電荷儲存層，其覆蓋於該半導體基板；形成一控制閘極電極，其覆蓋於該電荷儲存層；形成一保護層，其覆蓋於該控制閘極電極，該保護層包括一藉由可予蝕刻但不蝕刻氧化物、矽和氮化物之蝕 刻劑之材料而提供蝕刻選擇性；形成一絕緣側壁間隔件，其靠近於該電荷儲存層、該控制閘極電極和該保護層之曝露側；在該半導體基板內形成第一和第二電流電極區，其對準於該控制閘極電極之相對側，由摻雜物形成該第一和第二電流電極區，該等摻雜物藉由該保護層與該控制閘極電極阻隔；從該控制閘極電極上，藉由不對氧化物、矽和氮化物蝕刻之該蝕刻劑移除該保護層，以留下該絕緣側壁間隔件延伸在該控制閘極電極上；及製作電觸點到該控制閘極電極和該第一和第二電流電極區，其中形成該絕緣側壁間隔件進一步包括在靠近於該電荷儲存層、該控制閘極電極和該保護層的側壁形成一氧化物側壁間隔件，隨後形成一靠近於該氧化物側壁間隔件的氮化物側壁間隔件，並且與該氧化物側壁間隔件相較進一步移除該控制閘極電極上的氮化物側壁間隔件。
  8. 根據請求項7之方法，進一步包括使用矽鍺或氮化鈦之其中一者作為該保護層。
  9. 根據請求項7之方法，其中形成該保護層，該方法進一步包括以下步驟：形成一第一材料層，該第一層包括矽鍺或一氮化物材料；及形成一第二材料層覆蓋於該第一材料層，該第二材料 層包括一氧化物。
  10. 根據請求項7之方法，其中形成該電荷儲存層進一步包括在一氧化層中形成複數個奈米團簇。
  11. 根據請求項7之方法，其中形成該控制閘極電極進一步包括先於形成該保護層，形成一P傳導性多晶矽材料層用於該控制閘極電極，且該非揮發性記憶體裝置歷經摻雜物之摻雜，其轉換該第一和第二電流電極區為N傳導性區而無須利用一罩層且無須變更該P傳導性多晶矽材料層。
  12. 一種利用一半導體基板形成一非揮發性記憶體裝置之方法，其包括以下步驟：形成一電荷儲存層，其覆蓋於該半導體基板；形成一控制閘極電極，其覆蓋於該電荷儲存層；形成一保護層，其覆蓋於該控制閘極電極，該保護層包括一藉由可予蝕刻但不蝕刻氧化物、矽和氮化物之蝕刻劑之材料而提供蝕刻選擇性；形成一絕緣側壁間隔件，其靠近於該電荷儲存層、該控制閘極電極和該保護層之曝露側；在該半導體基板內形成第一和第二電流電極區，其對準於該控制閘極電極之相對側，由摻雜物形成該第一和第二電流電極區，該等摻雜物藉由該保護層與該控制閘極電極阻隔；從該控制閘極電極上，藉由不對氧化物、矽和氮化物蝕刻之該蝕刻劑移除該保護層，以留下該絕緣側壁間隔 件延伸在該控制閘極電極上；及製作電觸點到該控制閘極電極和該第一和第二電流電極區，其中形成該控制閘極電極進一步包括先於形成該保護層，形成一P傳導性多晶矽材料層用於該控制閘極電極，且該非揮發性記憶體裝置歷經摻雜物之摻雜，其轉換該第一和第二電流電極區為N傳導性區而無須利用一罩層且無須變更該P傳導性多晶矽材料層。
TW097102097A 2007-01-23 2008-01-18 製造非揮發性記憶體裝置之方法 TWI446547B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/625,882 US7557008B2 (en) 2007-01-23 2007-01-23 Method of making a non-volatile memory device

Publications (2)

Publication Number Publication Date
TW200847444A TW200847444A (en) 2008-12-01
TWI446547B true TWI446547B (zh) 2014-07-21

Family

ID=39641664

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097102097A TWI446547B (zh) 2007-01-23 2008-01-18 製造非揮發性記憶體裝置之方法

Country Status (7)

Country Link
US (1) US7557008B2 (zh)
EP (1) EP2106618B1 (zh)
JP (1) JP5356253B2 (zh)
KR (1) KR101440321B1 (zh)
CN (1) CN101578706B (zh)
TW (1) TWI446547B (zh)
WO (1) WO2008091736A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US7838363B2 (en) * 2007-10-31 2010-11-23 Freescale Semiconductor, Inc. Method of forming a split gate non-volatile memory cell
JP2009212399A (ja) * 2008-03-05 2009-09-17 Nec Electronics Corp 不揮発性半導体記憶装置及びその製造方法
US8158519B2 (en) * 2008-10-20 2012-04-17 Eon Silicon Solution Inc. Method of manufacturing non-volatile memory cell using self-aligned metal silicide
CN101814509A (zh) * 2010-04-15 2010-08-25 复旦大学 一种半导体器件结构及其制备方法
CN103515206B (zh) * 2012-06-19 2016-03-16 中芯国际集成电路制造(上海)有限公司 一种纳米量子点浮栅的制备方法
KR20140029055A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
US20140167142A1 (en) * 2012-12-14 2014-06-19 Spansion Llc Use Disposable Gate Cap to Form Transistors, and Split Gate Charge Trapping Memory Cells
JP6026914B2 (ja) 2013-02-12 2016-11-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9685518B2 (en) * 2013-11-13 2017-06-20 Taiwan Semiconductor Manfucturing Co., Ltd. Method of forming semiconductor structure of control gate, and semiconductor device
CN105826256B (zh) * 2015-01-06 2020-02-07 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法
KR102434370B1 (ko) * 2015-08-27 2022-08-19 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US10290722B2 (en) * 2016-10-31 2019-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method of fabricating thereof
US11437392B2 (en) * 2020-07-28 2022-09-06 Globalfoundries Singapore Pte. Ltd. Compact memory cell with a shared conductive select gate and methods of making such a memory cell

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3259349B2 (ja) * 1992-06-09 2002-02-25 ソニー株式会社 不揮発性半導体装置及びその製造方法
JP3133667B2 (ja) * 1995-02-23 2001-02-13 三洋電機株式会社 スプリットゲート型トランジスタ、スプリットゲート型トランジスタの製造方法、不揮発性半導体メモリ
JP3611403B2 (ja) * 1996-06-19 2005-01-19 株式会社リコー 半導体記憶装置の製造方法
KR100275746B1 (ko) * 1998-10-26 2000-12-15 윤종용 적층 게이트 측벽 및 활성 영역의 손상을 방지할 수 있는 비휘발성 메모리 장치의 제조 방법
US6091104A (en) * 1999-03-24 2000-07-18 Chen; Chiou-Feng Flash memory cell with self-aligned gates and fabrication process
EP1172856A1 (en) * 2000-07-03 2002-01-16 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for fabricating the same
TW466700B (en) * 2000-12-04 2001-12-01 United Microelectronics Corp Manufacturing method of salicide
US20020132413A1 (en) * 2001-03-13 2002-09-19 Ting-Chang Chang Method of fabricating a MOS transistor
US7332768B2 (en) * 2001-04-27 2008-02-19 Interuniversitair Microelektronica Centrum (Imec) Non-volatile memory devices
TW546840B (en) * 2001-07-27 2003-08-11 Hitachi Ltd Non-volatile semiconductor memory device
JP4198903B2 (ja) * 2001-08-31 2008-12-17 株式会社東芝 半導体記憶装置
CN100483743C (zh) 2001-11-21 2009-04-29 夏普株式会社 半导体存储器件及其制造和操作方法及便携式电子装置
JP2005150765A (ja) * 2001-11-21 2005-06-09 Sharp Corp 半導体記憶装置、その製造方法及び動作方法、並びに携帯電子機器
JP4647175B2 (ja) * 2002-04-18 2011-03-09 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US6690059B1 (en) 2002-08-22 2004-02-10 Atmel Corporation Nanocrystal electron device
US7005335B2 (en) * 2003-07-15 2006-02-28 Hewlett-Packard Development, L.P. Array of nanoscopic mosfet transistors and fabrication methods
US6816414B1 (en) * 2003-07-31 2004-11-09 Freescale Semiconductor, Inc. Nonvolatile memory and method of making same
JP4746835B2 (ja) * 2003-10-20 2011-08-10 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
JP4601316B2 (ja) * 2004-03-31 2010-12-22 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
KR100585148B1 (ko) * 2004-06-22 2006-05-30 삼성전자주식회사 실리콘 저매늄 희생층을 이용한 반도체 소자의 미세 패턴형성방법 및 그 패턴 형성방법을 이용한 자기정렬 콘택형성방법
JP4795660B2 (ja) * 2004-09-29 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置
US7087952B2 (en) * 2004-11-01 2006-08-08 International Business Machines Corporation Dual function FinFET, finmemory and method of manufacture
US7186616B2 (en) * 2005-03-16 2007-03-06 Freescale Semiconductor, Inc. Method of removing nanoclusters in a semiconductor device
KR100735534B1 (ko) * 2006-04-04 2007-07-04 삼성전자주식회사 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법
US7670959B2 (en) * 2006-12-26 2010-03-02 Spansion Llc Memory device etch methods

Also Published As

Publication number Publication date
CN101578706B (zh) 2011-05-18
TW200847444A (en) 2008-12-01
US20080176371A1 (en) 2008-07-24
EP2106618A1 (en) 2009-10-07
WO2008091736A1 (en) 2008-07-31
EP2106618B1 (en) 2018-11-14
CN101578706A (zh) 2009-11-11
US7557008B2 (en) 2009-07-07
KR101440321B1 (ko) 2014-09-15
JP2010517270A (ja) 2010-05-20
KR20090115715A (ko) 2009-11-05
JP5356253B2 (ja) 2013-12-04
EP2106618A4 (en) 2011-05-25

Similar Documents

Publication Publication Date Title
TWI446547B (zh) 製造非揮發性記憶體裝置之方法
JP5734744B2 (ja) 半導体装置およびその製造方法
US7811886B2 (en) Split-gate thin film storage NVM cell with reduced load-up/trap-up effects
US7579243B2 (en) Split gate memory cell method
TWI328881B (zh)
US8372699B2 (en) Method for forming a split-gate memory cell
CN107305892B (zh) 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
JP2011040458A (ja) 半導体装置およびその製造方法
JP2005229107A (ja) 電界効果トランジスタ及びその製造方法
JP2004056095A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2008251825A (ja) 半導体記憶装置の製造方法
US20090256186A1 (en) Split gate non-volatile memory cell
US5915178A (en) Method for improving the endurance of split gate flash EEPROM devices via the addition of a shallow source side implanted region
JP4374480B2 (ja) 半導体メモリ素子及びその製造方法
TW201703123A (zh) 半導體裝置及其製造方法
JP2003332476A (ja) 平坦しないゲート絶縁膜を具備する不揮発性メモリ装置及びその製造方法
JP3544308B2 (ja) 不揮発性半導体記憶装置の製造方法
US20090023259A1 (en) Method of Producing Non Volatile Memory Device
US6903405B2 (en) Semiconductor memory device with a pair of floating gates
JPH07115143A (ja) 不揮発性メモリの製造方法
US7528047B2 (en) Self-aligned split gate memory cell and method of forming
US20050006695A1 (en) Memory cells with nonuniform floating gate structures and methods of forming the same
JP2001044395A (ja) 不揮発性半導体記憶装置およびその製造方法
US20120187469A1 (en) Method of manufacturing semiconductor storage device and semiconductor storage device
TW201644037A (zh) 非揮發性記憶體及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees