JP2008091937A - エピタキシャル層を利用するトランジスター構造及びその製造方法 - Google Patents

エピタキシャル層を利用するトランジスター構造及びその製造方法 Download PDF

Info

Publication number
JP2008091937A
JP2008091937A JP2007292266A JP2007292266A JP2008091937A JP 2008091937 A JP2008091937 A JP 2008091937A JP 2007292266 A JP2007292266 A JP 2007292266A JP 2007292266 A JP2007292266 A JP 2007292266A JP 2008091937 A JP2008091937 A JP 2008091937A
Authority
JP
Japan
Prior art keywords
layer
epitaxial layers
gate electrode
epitaxial
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007292266A
Other languages
English (en)
Other versions
JP5514400B2 (ja
Inventor
Jae-Man Yoon
在萬 尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008091937A publication Critical patent/JP2008091937A/ja
Application granted granted Critical
Publication of JP5514400B2 publication Critical patent/JP5514400B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction

Abstract

【課題】エピタキシャル層を利用したトランジスター構造及びその製造方法を提供する。
【解決手段】第１及び第２エピタキシャル層が半導体基板の表面上に互いに一定間隔離れている。ゲート電極は前記基板の表面上に形成され、第１エピタキシャル層と第２エピタキシャル層との間に設けられたギャップ内に延び、ギャップに隣接した第１及び第２エピタキシャル層の各々に部分的にオーバーラップされる。第１及び第２不純物領域は、少なくとも部分的に各々第１及び第２エピタキシャル層内に含まれ、ゲート絶縁層は、ゲート電極と半導体基板との間に位置する。非プレーナチャネル領域は、ゲート電極によってオーバーラップされた第１及び第２エピタキシャル層の一定領域及び第１及び第２エピタキシャル層間に位置する半導体基板の一表面領域内に設けられうる。
【選択図】図４Ｂ

Description

本発明は半導体素子構造及びその製造方法に係り、より詳細には、チャンネル長を延ばせる非平面チャンネル構造を有する半導体素子及びその製造方法に関する。
電界効果トランジスター（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒｓ、以下、ＦＥＴ）のような半導体素子はパワー素子応用において持続的に重要になりつつある。ＦＥＴの小型化が進むに伴い、製造メーカーは適正な素子性能を維持するためにトランジスターデザインを再調整しなければならない。
従来のトランジスター構造及びその製造方法が図１を参照して以下に説明される。
図１を参照すれば、素子分離層がシリコン基板１０の一定領域に形成された後、ゲート酸化膜１２及びゲート電極１６が前記シリコン基板１０上に形成される。次に、酸化膜または窒化膜スペーサ１８が前記ゲート電極１６の側壁上に形成された後、イオン注入を行ってＬＤＤ形のソース／ドレーン領域２０が形成される。
半導体素子の集積度が高くなるにつれて、前記素子のトランジスターの小型化が要求されている。例えば、図１に示された素子のように、プレーナトランジスタを使用する通常のメモリセルデザインにおいて、セルサイズは写真フィーチャ（ｌｉｔｈｏｇｒａｐｈｉｃ ｆｅａｔｕｒｅｓ）Ｆを減らすことによって最小化する。ここで、前記Ｆはフォトリソグラフィによってパターニングできるフィーチャサイズの最小線幅である。従って、最小のセルサイズを得るには、できる限りトランジスターのサイズ、言い換えれば、チャンネル長を縮める必要がある。
しかし、チャンネル長を縮めれば、前記素子において性能の低下が起こる。前記素子の電気的特性、例えばホットキャリア注入、ドレーン漏れ電流、パンチスルーが悪くなる。このように電気的特性が悪い素子を含むメモリセルは短チャンネル効果によってデータ維持時間が短縮されるとともにパワー消耗が増える。
そこで、本発明が解決しようとする技術的課題は、少なくともエピタキシャル層を利用して半導体基板上にソース／ドレーン領域を形成した非プレーナチャネル（ｎｏｎ−ｐｌａｎａｒ ｃｈａｎｎｅｌ）構造を有するトランジスターを提供するところにある。
また、本発明が解決しようとする他の技術的課題は、前記トランジスターを製造する方法を提供するところにある。
前記技術的課題を達成するために、本発明の一側面によれば、本発明に係る半導体素子は、一表面を有する半導体基板と、前記半導体基板の前記表面上に互いに所定間隔離れている第１及び第２エピタキシャル層とを含む。ゲート電極は前記基板の表面上に形成され、前記第１エピタキシャルと第２エピタキシャル層との間に設けられたギャップ内に延び、前記ギャップに隣接した第１及び第２エピタキシャル層の各々に部分的にオーバーラップされる。第１及び第２不純物領域は少なくとも部分的に各々第１及び第２エピタキシャル層内に含まれ、ゲート絶縁層は前記ゲート電極と前記半導体基板との間に位置する。
前記他の技術的課題を達成するために、本発明に係る半導体素子の製造方法は、半導体基板の一表面上に第１及び第２エピタキシャル層を選択的に成長する段階と、前記半導体基板の表面及び前記第１及び第２エピタキシャル層の少なくとも一定領域上にゲート絶縁層を形成する段階と、前記ゲート絶縁層上にゲート電極を形成するが、前記ゲート電極は前記第１エピタキシャルと第２エピタキシャル層との間に設けられたギャップ内に延び、前記ギャップに隣接した第１及び第２エピタキシャル層の各々に部分的にオーバーラップさせる段階と、前記第１及び第２エピタキシャル層内に各々第１及び第２不純物領域を形成する段階とを含む。
前述したように、本発明によれば、非プレーナチャネル領域はゲート電極によってオーバーラップされた第１及び第２エピタキシャル層の一定領域及び第１及び第２エピタキシャル層間に位置する半導体基板の一表面領域内に限定されうる。
本発明はチャンネル領域が非プレーナ構造を有する。これにより、ゲート電極の幅が同一である場合、本発明の素子のチャンネル領域の長さはゲート電極が単に平らなシリコン基板とオーバーラップされた従来の素子に対するチャンネル領域よりも長くなる。
以下、添付した図面を参照し、本発明の実施形態について詳細に説明する。本発明の特徴及び利点は添付図面による詳細な説明から明らかになるであろう。しかし、図面は必ずしも一定の割合をもって拡大または縮小されているわけではなく、限定的に説明されたものではなくても、本発明の範囲内に該当するものは本発明の他の実施形態になりうる。
図２Ａないし図２Ｊは、本発明の一実施形態に従い半導体素子のトランジスターを製造する方法を説明する断面図である。
図２Ａないし図２Ｃを参照すれば、素子分離層がシリコン基板３０（半導体基板）上に形成され、これによりアクティブ領域３１及びフィールド領域３２が限定される。次に、犠牲酸化層３４がシリコン基板３０上に形成される。この時、前記犠牲酸化層３４はテトラエチルオルトシリケート（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ、以下、ＴＥＯＳ）から形成されうる。Ｓｉの成長が後続する選択的なエピタキシャル成長（Ｓｅｌｅｃｔｉｖｅ Ｅｐｉｔａｘｉａｌ Ｇｒｏｗｔｈ、以下、ＳＥＧ）工程中に前記犠牲酸化層３４上に起こってはならず、前記犠牲酸化層３４のエッチング速度が素子分離層用として使用された高密度プラズマ（ＨＤＰ）酸化層よりも速くなければならない。
次に、フォトリソグラフィによってフォトレジストパターン３６が犠牲酸化層３４上に形成される。前記アクティブ領域３１の犠牲酸化層３４の一部は前記フォトレジストパターン３６をマスクとしてエッチングされ、これにより犠牲酸化層パターン３５が形成される。前記犠牲酸化層パターン３５を形成するために、ドライエッチング及びウェットエッチング法が利用されうる。しかし、ドライエッチング中にはエピタキシャルシリコン層が成長するアクティブ領域３１の表面が損傷される恐れがある。このため、前記犠牲酸化層パターン３５はウェットエッチング法を利用して形成することが有利である。
次に、図２Ｃに示されたように、前記犠牲酸化層パターン３５はフォトレジストストリップ工程によってフォトレジストパターン３６を除去することにより、シリコン基板３０上に成功的に形成される。
図２Ｄを参照すれば、エピタキシャルシリコン層３８が低圧化学気相蒸着法（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、以下、ＬＰＣＶＤ）によってシリコン基板３０上のアクティブ領域３１の露出された部分上に選択的に成長される。ＳＥＧ工程において、エピタキシャルシリコン層３８はシリコン基板３０上に形成された犠牲酸化膜パターン３５及び素子分離領域３２の酸化膜上においては成長されない。
図３Ａは、図２Ｄの半導体基板のレイアウトの上面図である。図３Ａに示されたように、シリコン基板３０の表面にはフィールド領域３２によって取り囲まれたアクティブ領域３１が形成されている。そして、エピタキシャル側面過成長（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ、以下、ＥＬＯ）現象がＳＥＧ工程中に起こってエピタキシャル層が垂直に、そして側面に成長する。従って、エピタキシャル層３８がアクティブ領域の選択的領域上においてのみ選択的に成長するとしても、エピタキシャル層３８がフィールド領域３２に延びる。しかし、エピタキシャル層３８は隣接したアクティブ領域３１の他のエピタキシャル層３８と接触されない。従って、エピタキシャル層３８の膜厚は隣接したアクティブ領域３１間の間隔を考慮して決定され、素子のデザインルールによって調節される。
図２Ｅを参照すれば、犠牲酸化膜パターン３５が湿式洗浄工程によって除去される。前記犠牲酸化膜パターン３５を除去する時、フィールド酸化膜３２のエッチングはフィールド領域の酸化層に対してエッチング選択比を有する湿式洗浄条件を利用して最小化する。次に、ゲート酸化膜４０、すなわちゲート絶縁層がＭＯＳＦＥＴの熱酸化層として露出されたシリコン基板３０及びエピタキシャル層３８上に蒸着される。
図２Ｆを参照すれば、ＭＯＳＦＥＴのゲート電極層４３がゲート酸化膜４０上に形成される。前記ゲート電極層４３は不純物がドーピングされたポリシリコンから形成される。
図２Ｇを参照すれば、ゲート電極層４３の表面は化学機械的研磨（ＣＭＰ）工程によって平坦化される。後続するゲート電極パターンを形成する時に焦点深度のマージンを得るために、ゲート電極層４３の湾曲領域はＣＭＰ工程によって除去する。これにより、ゲート電極層４３と後続する低抵抗導電層４６との間の境界面は平面構造となる。
図２Ｈを参照すれば、低抵抗導電層４６、例えばタングステン（Ｗ）、ＷＳｉｘまたはＣｏＳｉｘのような金属がゲート電極層４３上に蒸着される。次に、絶縁層４８、例えば窒化膜（ＳｉＮ）、高温酸化膜（ＨＴＯ）、またはＨＤＰ酸化膜が低抵抗導電層４６上に蒸着されて後続するパターン形成工程においてハードマスクとして使用される。
図２Ｉを参照すれば、ゲート酸化膜４０、ゲート電極層４３、低抵抗導電層４６及びマスク絶縁層４８よりなるゲートパターン５０がフォトリソグラフィによってスタックパターン状にシリコン基板３０上に形成される。そして、ゲート電極はゲート酸化膜４０上に形成されたポリシリコン層及び前記ポリシリコン層上に形成された金属層を含む。前記ゲート酸化膜４０は前記ゲート電極及び前記ゲート電極によってオーバーラップされたエピタキシャル層３８の領域間に位置する。また、図２Ｉに示されたように、ソース／ドレーンドーピング層５２がゲートパターン５０の両側壁に露出されたエピタキシャル層３８に低濃度の不純物イオンを注入することによって形成される。
図３Ｂに示されたように、エピタキシャル層３８はゲートパターン５０及びフィールド領域３２の一定部分をオーバーラップする。前記エピタキシャル層３８はアクティブ領域３１及びフィールド領域３２間の境界を横切って延びる。前記エピタキシャル層３８は完全にアクティブ領域３１を横切って延び、部分的にはアクティブ領域３１の反対側にあるフィールド領域３２とオーバーラップされる。
図２Ｊを参照すれば、ＳｉＮまたはＨＴＯの絶縁層がシリコン基板３０の全面に蒸着された後にエッチングされてゲートパターン５０の両側壁上に側壁またはスペーサ５６が形成される。次に、ソース／ドレーン接合５４が高濃度の不純物イオン注入によって形成されてＭＯＳＦＥＴが完成される。Ｎ−ＭＯＳＦＥＴの場合、高濃度のドーピング層は１×１０１５ないし５×１０１５の濃度及び５〜３０ＫｅＶのエネルギーの砒素（Ａｓ）を利用してエピタキシャルシリコン層の表面に形成される。Ｐ−ＭＯＳＦＥＴの場合、ドーピング層は１×１０１５ないし５×１０１５の濃度及び１０〜３０ＫｅＶのエネルギーの２フッ化ホウ素（ＢＦ２）やホウ素（Ｂ）を利用してエピタキシャルシリコン層の表面に形成される。
図４Ａ及び図４Ｂは、本発明の一つまたはそれ以上の原理によって半導体素子のトランジスターを製造する他の方法を説明する素子の断面図である。図２Ａないし２Ｅに関する段階は本方法において同一なため、再び図示しない。
図４Ａに示されたように、ゲート酸化膜４０が露出されたシリコン基板３０及びエピタキシャル層３８上に蒸着された後に、ゲート電極層４３Ａ、例えば不純物がドーピングされたポリシリコン層がゲート酸化膜４０上に薄く蒸着され、次に、タングステンのような低抵抗導電層４６Ａが厚く蒸着される。これにより、ゲート電極層４３Ａと低抵抗導電層４６Ａとの間の境界面は非平面構造となる。
次に、導電層４６ＡがＣＭＰ工程によって平坦化される。従って、第１及び第２実施形態に説明されたように、ＣＭＰ工程がゲート電極層４３の蒸着後に行われたり、あるいは低抵抗を有する導電層４６Ａを蒸着した後に行われたりする。残りの工程段階は第１実施形態と同一である。
従って、図２Ｊに示されたように、前述した実施形態に従い形成されたＦＥＴはエピタキシャル層３８及びシリコン基板３０によって形成されたグルーブに存在する。これにより、チャンネル領域は非プレーナチャネル構造を有する。すなわち、非プレーナチャネル領域は、ゲート電極がシリコン基板３０上に蒸着されたエピタキシャル層３８とオーバーラップされた領域と、ゲート電極がシリコン基板３０とオーバーラップされた領域とを含む。換言すれば、図２Ｊ及び図３Ｂに示されたように、非プレーナチャネル領域は、ゲート電極によってオーバーラップされたエピタキシャル層３８の領域及びエピタキシャル層３８間に位置するシリコン基板３０の一表面領域内に設けられる。チャネル長はソース／ドレーン領域５２と基板３０との間の湾曲した領域６２及び湾曲した領域６４の長さ、及びエピタキシャル層３８間の部分６０の長さの和である。
従って、ゲート電極の幅が同一である場合、図２Ｊの素子のチャンネル領域の長さはゲート電極が単に平らなシリコン基板とオーバーラップされた従来の素子に対するチャンネル領域よりも長い。
図面及び明細書において、本発明の最適の実施形態が説明されている。そして、特定の用語が使用されたが、特定の用語は単に一般的でかつ叙述的な意味から使用されたものであって、本発明を制限するために使用されたものではない。本発明の範囲は特許請求の範囲によって定まる。
従来のトランジスター構造を示した図である。 本発明の一つまたはそれ以上の原理によって半導体素子の製造する方法を説明する断面図である。 本発明の一つまたはそれ以上の原理によって半導体素子の製造する方法を説明する断面図である。 本発明の一つまたはそれ以上の原理によって半導体素子の製造する方法を説明する断面図である。 本発明の一つまたはそれ以上の原理によって半導体素子の製造する方法を説明する断面図である。 本発明の一つまたはそれ以上の原理によって半導体素子の製造する方法を説明する断面図である。 本発明の一つまたはそれ以上の原理によって半導体素子の製造する方法を説明する断面図である。 本発明の一つまたはそれ以上の原理によって半導体素子の製造する方法を説明する断面図である。 本発明の一つまたはそれ以上の原理によって半導体素子の製造する方法を説明する断面図である。 本発明の一つまたはそれ以上の原理によって半導体素子の製造する方法を説明する断面図である。 本発明の一つまたはそれ以上の原理によって半導体素子の製造する方法を説明する断面図である。 図２Ａないし図２Ｊに説明された半導体素子の最上レベルのレイアウト図である。 図２Ａないし図２Ｊに説明された半導体素子の最上レベルのレイアウト図である。 本発明の一つまたはそれ以上の原理によって半導体素子を製造する方法を説明する断面図である。 本発明の一つまたはそれ以上の原理によって半導体素子を製造する方法を説明する断面図である。
符号の説明
３０ シリコン基板
３１ アクティブ領域
３２ フィールド領域
３４ 犠牲酸化層
３８ エピタキシャル層
４０ ゲート酸化膜
４３Ａ ゲート電極層
４６Ａ 低抵抗導電層

Claims (8)

  1. 半導体基板の一表面上に第１及び第２エピタキシャル層を選択的に成長するが、前記第１及び第２エピタキシャル層を前記半導体基板の表面上において互いに離れるように選択的に成長する段階と、
    前記半導体基板の表面及び前記第１及び第２エピタキシャル層の少なくとも一定領域上にゲート絶縁層を形成する段階と、
    前記ゲート絶縁層上にゲート電極を形成するが、前記ゲート電極は、前記第１エピタキシャルと第２エピタキシャル層との間に設けられたギャップ内に延び、前記ギャップに隣接した第１及び第２エピタキシャル層の各々に部分的にオーバーラップさせる段階と、
    前記第１及び第２エピタキシャル層内に各々第１及び第２不純物領域を形成する段階とを含んでなることを特徴とする半導体素子の製造方法。
  2. 前記半導体基板上に第１及び第２エピタキシャル層を選択的に成長する段階は、
    前記半導体基板上に犠牲酸化層を蒸着する段階と、
    前記基板の一定領域を露出する犠牲酸化層をパターニングする段階と、
    前記基板の露出された領域上に第１及び第２エピタキシャル層を成長する段階とを含んでなることを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記基板の露出された領域上に第１及び第２エピタキシャル層を成長した後、犠牲酸化層を除去する段階をさらに含むことを特徴とする請求項２に記載の半導体素子の製造方法。
  4. 前記第１及び第２不純物領域を形成する段階は、
    前記ゲート電極をマスクとして前記第１及び第２エピタキシャル層に第１イオン注入を行う段階と、
    前記第１及び第２エピタキシャル層の領域とオーバーラップされるように前記ゲート電極の側壁上にスペーサを形成する段階と、
    前記スペーサをマスクとして前記第１及び第２エピタキシャル層に第２イオン注入を行う段階とを含んでなることを特徴とする請求項１に記載の半導体素子の製造方法。
  5. 前記ゲート電極を形成する段階は、
    前記ゲート絶縁層上にポリシリコン層を蒸着する段階と、
    前記ポリシリコン層上に金属層を蒸着する段階と、
    前記金属層の上部表面を平坦化させる段階とを含んでなることを特徴とする請求項１に記載の半導体素子の製造方法。
  6. 前記金属層の上部表面は化学機械的研磨によって平坦化されることを特徴とする請求項５に記載の半導体素子の製造方法。
  7. 前記ゲート電極を形成する段階は、
    前記ゲート絶縁層上にポリシリコン層を蒸着する段階と、
    前記ポリシリコン層の上部表面を平坦化させる段階と、
    前記ポリシリコンの平坦化された上部表面上に金属層を蒸着する段階とを含んでなることを特徴とする請求項１に記載の半導体素子の製造方法。
  8. 前記金属層の上部表面は化学機械的研磨によって平坦化されることを特徴とする請求項７に記載の半導体素子の製造方法。
JP2007292266A 2001-12-12 2007-11-09 エピタキシャル層を利用するトランジスター構造の製造方法 Expired - Fee Related JP5514400B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/012,570 2001-12-12
US10/012,570 US6570200B1 (en) 2001-12-12 2001-12-12 Transistor structure using epitaxial layers and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002059123A Division JP2003197907A (ja) 2001-12-12 2002-03-05 エピタキシャル層を利用するトランジスター構造及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008091937A true JP2008091937A (ja) 2008-04-17
JP5514400B2 JP5514400B2 (ja) 2014-06-04

Family

ID=21755585

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002059123A Pending JP2003197907A (ja) 2001-12-12 2002-03-05 エピタキシャル層を利用するトランジスター構造及びその製造方法
JP2007292266A Expired - Fee Related JP5514400B2 (ja) 2001-12-12 2007-11-09 エピタキシャル層を利用するトランジスター構造の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002059123A Pending JP2003197907A (ja) 2001-12-12 2002-03-05 エピタキシャル層を利用するトランジスター構造及びその製造方法

Country Status (5)

Country Link
US (2) US6570200B1 (ja)
JP (2) JP2003197907A (ja)
KR (1) KR100396901B1 (ja)
DE (1) DE10215365B4 (ja)
TW (1) TW563251B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756625B2 (en) * 2002-06-21 2004-06-29 Micron Technology, Inc. Memory cell and method for forming the same
US7045844B2 (en) * 2002-06-21 2006-05-16 Micron Technology, Inc. Memory cell and method for forming the same
WO2005067699A1 (en) * 2003-12-23 2005-07-28 Ventria Bioscience Methods of expressing heterologous protein in plant seeds using monocot non seed-storage protein promoters
KR100699839B1 (ko) * 2005-04-21 2007-03-27 삼성전자주식회사 다중채널을 갖는 반도체 장치 및 그의 제조방법.
US7372092B2 (en) * 2005-05-05 2008-05-13 Micron Technology, Inc. Memory cell, device, and system
GB0524673D0 (en) * 2005-12-02 2006-01-11 Sherwood Technology Ltd Laser-imageable marking composition
US8014970B2 (en) * 2006-04-08 2011-09-06 Vialogy Corporation Software enabled video and sensor interoperability system and method
WO2007117705A2 (en) * 2006-04-08 2007-10-18 Vialogy Corp. Software enabled video and sensor interoperability system and method
CN110931514B (zh) * 2019-11-29 2022-04-08 云谷（固安）科技有限公司 阵列基板和显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04350942A (ja) * 1991-05-29 1992-12-04 Nec Corp 半導体装置の製造方法
JPH0918002A (ja) * 1995-06-30 1997-01-17 Sony Corp 配線形成方法及び半導体装置の製造方法
JPH09129880A (ja) * 1995-09-30 1997-05-16 Samsung Electron Co Ltd 半導体装置のゲート電極の形成方法
JP2000082813A (ja) * 1998-06-25 2000-03-21 Toshiba Corp Ｍｉｓ型半導体装置およびその製造方法
JP2001274382A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274555B1 (ko) * 1991-06-26 2000-12-15 윌리엄 비. 켐플러 절연 게이트 전계 효과 트랜지스터 구조물 및 이의 제조 방법
US5869359A (en) 1997-08-20 1999-02-09 Prabhakar; Venkatraman Process for forming silicon on insulator devices having elevated source and drain regions
US6160299A (en) 1997-08-29 2000-12-12 Texas Instruments Incorporated Shallow-implant elevated source/drain doping from a sidewall dopant source
US5945707A (en) 1998-04-07 1999-08-31 International Business Machines Corporation DRAM cell with grooved transfer device
US5970352A (en) 1998-04-23 1999-10-19 Kabushiki Kaisha Toshiba Field effect transistor having elevated source and drain regions and methods for manufacturing the same
US6232641B1 (en) * 1998-05-29 2001-05-15 Kabushiki Kaisha Toshiba Semiconductor apparatus having elevated source and drain structure and manufacturing method therefor
KR100363840B1 (ko) * 1999-12-27 2002-12-06 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
US6399450B1 (en) * 2000-07-05 2002-06-04 Advanced Micro Devices, Inc. Low thermal budget process for manufacturing MOS transistors having elevated source and drain regions
US6403434B1 (en) * 2001-02-09 2002-06-11 Advanced Micro Devices, Inc. Process for manufacturing MOS transistors having elevated source and drain regions and a high-k gate dielectric

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04350942A (ja) * 1991-05-29 1992-12-04 Nec Corp 半導体装置の製造方法
JPH0918002A (ja) * 1995-06-30 1997-01-17 Sony Corp 配線形成方法及び半導体装置の製造方法
JPH09129880A (ja) * 1995-09-30 1997-05-16 Samsung Electron Co Ltd 半導体装置のゲート電極の形成方法
JP2000082813A (ja) * 1998-06-25 2000-03-21 Toshiba Corp Ｍｉｓ型半導体装置およびその製造方法
JP2001274382A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE10215365B4 (de) 2006-10-05
KR100396901B1 (ko) 2003-09-02
US6570200B1 (en) 2003-05-27
US6589831B2 (en) 2003-07-08
DE10215365A1 (de) 2003-07-10
TW563251B (en) 2003-11-21
US20030107062A1 (en) 2003-06-12
JP2003197907A (ja) 2003-07-11
US20030107063A1 (en) 2003-06-12
KR20030050735A (ko) 2003-06-25
JP5514400B2 (ja) 2014-06-04

Similar Documents

Publication Publication Date Title
JP5514400B2 (ja) エピタキシャル層を利用するトランジスター構造の製造方法
US7244666B2 (en) Multi-gate transistor formed with active patterns of uniform critical dimension
EP1979937B1 (en) Methods of forming field effect transistors and methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array
US7541645B2 (en) Metal oxide semiconductor (MOS) transistors having buffer regions below source and drain regions
US20060118876A1 (en) Fin field effect transistor and method of manufacturing the same
US20050285204A1 (en) Semiconductor device including a multi-channel fin field effect transistor and method of fabricating the same
JP2005039270A (ja) メモリ素子およびその製造方法
JP2004327961A (ja) Ｍｏｓトランジスタ及びその製造方法
JP2007027738A (ja) 半導体装置及びその製作方法
JP2008124189A (ja) 半導体装置及びその製造方法
US7629215B2 (en) Semiconductor device and method of manufacturing the same
KR100429886B1 (ko) 균일한 실리사이드 접합을 갖는 집적 회로 반도체 소자 및그 제조방법
KR100486253B1 (ko) 수직형 트랜지스터의 제조방법
US11610777B2 (en) Semiconductor device and method for fabricating the same
KR100541800B1 (ko) 반도체 소자 제조방법
JP4056523B2 (ja) Ｓｒａｍデバイスの製造方法
KR100586553B1 (ko) 반도체 소자의 게이트 및 이의 형성 방법
KR100625394B1 (ko) 반도체 소자의 제조 방법
KR100611083B1 (ko) 모스 트랜지스터 및 그 제조 방법
US20010015465A1 (en) Method for forming a transistor for a semiconductior device
US7208384B2 (en) Transistors and manufacturing methods thereof
KR100557967B1 (ko) 반도체 소자의 제조방법
KR100323725B1 (ko) 반도체소자 및 그의 제조방법
KR20040046074A (ko) 반도체 소자의 전계효과 트랜지스터 형성방법
KR20080001926A (ko) 반도체 소자의 리세스 게이트 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130528

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130717

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140331

R150 Certificate of patent or registration of utility model

Ref document number: 5514400

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees