JP2004327961A - Ｍｏｓトランジスタ及びその製造方法 - Google Patents

Ｍｏｓトランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2004327961A
JP2004327961A JP2004064425A JP2004064425A JP2004327961A JP 2004327961 A JP2004327961 A JP 2004327961A JP 2004064425 A JP2004064425 A JP 2004064425A JP 2004064425 A JP2004064425 A JP 2004064425A JP 2004327961 A JP2004327961 A JP 2004327961A
Authority
JP
Japan
Prior art keywords
epitaxial layer
layer
semiconductor substrate
gate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004064425A
Other languages
English (en)
Other versions
JP4722405B2 (ja
Inventor
Chang-Woo Oh
昌佑 呉
Dong-Gun Park
東健 朴
Chang-Sub Lee
昌燮 李
Jeong-Dong Choe
晶東 崔
Seiei Ri
成泳 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004327961A publication Critical patent/JP2004327961A/ja
Application granted granted Critical
Publication of JP4722405B2 publication Critical patent/JP4722405B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ＭＯＳトランジスタ及びその製造方法を提供する。
【解決手段】このトランジスタは、半導体基板に定義された活性領域と、活性領域内に互いに離隔されて形成された一対のソース／ドレイン領域を含む。ソース領域及びドレイン領域の間に定義され、ソース／ドレイン領域のジャンクションの深さより低くリセスされた領域を有するチャンネル領域が形成されている。チャンネル領域上にゲート絶縁膜が形成されており、ゲート絶縁膜上にゲートパターンが形成されている。ゲートパターンは前記ソース／ドレイン領域に隣接する側壁を有する。このトランジスタはソース／ドレイン領域の下部と直接接触し、ソース／ドレイン領域各々の下部でゲートパターンに垂直に整列された側壁を有する酸化膜パターンを有する。
【選択図】図３

Description

本発明は半導体素子及びその製造方法に関するものであって、さらに具体的には、半導体基板上に形成されたトランジスタ及びその製造方法に関するものである。
一般的に、トランジスタはバルクシリコン基板上に多数のパターンを形成し、前記シリコン基板内に不純物を注入することによって形成される。トランジスタの大きさが縮小してチャンネルの長さが短くなることによって、長チャンネルを有するトランジスタと異なる効果、すなわち、短チャンネル効果が発生する。
図１は従来のバルクシリコン基板に形成されるトランジスタを示す断面図である。
図１を参照すると、従来のトランジスタは半導体基板１０上にゲート絶縁膜１４が形成され、前記ゲート絶縁膜１４上にゲート電極１６が形成されている。前記ゲート電極１６の両側に隣接した半導体基板１０内に不純物が注入されたソース／ドレイン領域１２が形成されている。前記ソース／ドレイン領域１２の間の領域はトランジスタのチャンネル領域に該当する。
図示したようなトランジスタ構造で、チャンネルの長さが短くなることによって、チャンネル領域に対するソース／ドレイン領域の電気的な影響が増加して、しきい値電圧の変化、漏洩電流の増加及びソースとドレイン間のパンチスルーなど様々な短チャンネル効果が発生する。この短チャンネル効果はトランジスタの微細化を制限して、高集積素子製造を妨害する要因になる。
前記短チャンネル效果を抑制するため最近導入したことがＳＯＩ基板（ＳｉｌｉｃｏｎＯｎ Ｉｎｓｕｌａｔｏｒ ｓｕｂｓｔｒａｔｅ）上に製造されたＳＯＩ型トランジスタである。
図２は従来のＳＯＩI型トランジスタを示す断面図である。
図２を参照すると、ＳＯＩ型トランジスタはシリコン基板１０、埋没絶縁膜２２及びＳＯＩ層２５を含むＳＯＩ基板上にゲート絶縁膜２６が形成され、前記ゲート絶縁膜２６上にゲート電極２８が形成されている。前記ゲート電極２８の両側に隣接したＳＯＩ層内に不純物が注入されたソース／ドレイン領域２４が形成されている。前記ソース／ドレイン領域２４の間の領域はトランジスタのチャンネル領域に該当する。
図示したように、ＳＯＩ型トランジスタのソース／ドレインジャンクションは前記埋没絶縁膜２２と接している。したがって、ソース／ドレインジャンクションの空乏層形成が抑制されて、短チャンネル效果及び漏洩電流を減少させることができる。
しかし、チャンネル下部のＳＯＩ層が前記埋没絶縁膜２２及び素子分離膜によって孤立しているので、フローティングボディー效果を防止し難く、素子動作時に発生する熱の分散が難しい短所を有するだけではなく、製造単価も高い短所を有する。
特開平１０−１２８８７号公報
本発明の課題は、バルクシリコン基板に形成されたトランジスタの問題点を克服することができるトランジスタ及びその製造方法を提供することにある。
本発明の他の課題は、ＳＯＩ型トランジスタの問題点を克服することができるトランジスタ及びその製造方法を提供することにある。
本発明のまた他の課題は、バルクシリコン基板及びＳＯＩ型トランジスタの問題点を克服することができるトランジスタ及びその製造方法を提供することにある。
上述の課題を解決するために本発明は、フィン型ソース／ドレイン領域及びリセスされた（凹むように形成された）チャンネル領域を有するトランジスタを提供する。このトランジスタは、半導体基板に定義（画定）された活性領域と、前記活性領域内に互いに離隔されて形成された一対のソース／ドレイン領域を含む。前記ソース領域及びドレイン領域の間に定義され、前記ソース／ドレイン領域のジャンクションの深さより低くリセスされた領域を有するチャンネル領域が形成されている。前記チャンネル領域上にゲート絶縁膜が形成されており、前記ゲート絶縁膜上にゲートパターンが形成されている。前記ゲートパターンは前記ソース／ドレイン領域に隣接する側壁を有する。このトランジスタは、前記ソース／ドレイン領域の下部と直接接触し、ソース／ドレイン領域各々の下部で前記ゲートパターンの側壁に垂直に整列された側壁を有する酸化膜パターンを有する。
本発明によると、前記活性領域は前記半導体基板上に突き出された側壁を有する垂直部と、前記垂直部の上部で互いに反対方向に延長した一対の水平フィン(ｆｉｎ)を含むことができる。前記垂直部の上部面は前記水平フィンの底面より低いリセス領域を有することができ、前記リセス領域にトランジスタのチャンネル領域が形成されることができる。前記酸化膜パターンは前記フィンと前記半導体基板との間に介在されることができ、前記ソース／ドレイン領域は前記フィン内に形成されることができる。
このトランジスタは前記活性領域を限定する素子分離膜をさらに含むことができる。前記酸化膜パターンは前記素子分離膜と連結され、前記素子分離膜は前記ゲートパターン及び前記ソース／ドレイン領域の全面に覆われることもできる。また、前記素子分離膜は半導体基板がエッチングされたトレンチ上に形成されることによって、前記酸化膜パターンの底面より低い底面を有することもできる。
上述の課題を解決するため本発明は、フィン型ソース／ドレイン領域及びリセスされたチャンネル領域を有するトランジスタの製造方法を提供する。この方法は、半導体基板上に第１エピタキシャル層、第２エピタキシャル層及びマスク層を順次に形成し、前記マスク層、前記第２エピタキシャル層及び前記第１エピタキシャル層を順次にパターニングして、前記半導体基板を露出させるゲートオープニングを形成することを含む。前記露出した半導体基板上に前記第２エピタキシャル層の底面より低いリセス領域を有する第３エピタキシャル層を成長させ、前記第３エピタキシャル層上にゲート絶縁膜を形成する。前記ゲートオープニングに満たされたゲートパターンを形成する。前記第１エピタキシャル層を除去して前記第２エピタキシャル層の底面及び前記第３エピタキシャル層の側面を露出させる。前記第２エピタキシャル層及び前記半導体基板の間のギャップ領域に絶縁膜を満たす。
具体的に、この方法は、半導体基板上に活性領域を限定するオープニングを有する犠牲膜パターンを形成し、前記オープニングに露出した半導体基板上に第１エピタキシャル層及び第２エピタキシャル層を成長させることを含む。前記半導体基板の全面にマスク層を形成し、前記第１、第２エピタキシャル層及び前記マスク層を順次にパターニングして、前記活性領域の上部を横切るゲートオープニングを形成することができる。続いて、前記ゲートオープニングによって露出した半導体基板上に前記第２エピタキシャル層の底面より低いリセス領域を有する第３エピタキシャル層を成長させ、前記第３エピタキシャル層上にゲート絶縁膜を形成する。前記ゲートオープニング内に満たされたゲートパターンを形成し、前記マスク層及び前記犠牲膜パターンを除去する。前記第１エピタキシャル層を除去して前記第２エピタキシャル層の底面及び前記第３エピタキシャル層の側壁を露出させた後、前記第２エピタキシャル層と前記半導体基板との間のギャップ領域に酸化膜を満たす。
これと異なる方法で、本発明は半導体基板上に第１、第２エピタキシャル層及びマスク層を形成し、前記半導体基板、前記第１、第２エピタキシャル層及び前記マスク層をパターニングして活性領域を限定するトレンチを形成することを含むこともできる。前記トレンチを満たす素子分離膜を形成し、前記活性領域上の前記第１、第２エピタキシャル層及び前記マスク層をパターニングして、前記半導体基板を露出させるゲートオープニングを形成する。前記露出した半導体基板上に第３エピタキシャル層及びゲート絶縁膜を順に形成し、前記ゲートオープニング内に満たされたゲートパターンを形成する。前記素子分離膜を垂直にリセスさせて前記第１エピタキシャル層の側壁を露出させる。前記第１エピタキシャル層を除去して前記第２エピタキシャル層の底面及び前記第３エピタキシャル層の側面を露出させ、前記第２エピタキシャル層及び前記活性領域の間のギャップ領域を満たし、前記半導体基板の全面を覆う絶縁膜を形成する。前記マスク層を除去して前記ゲートパターンの両側の前記第２エピタキシャル層を露出させる。前記ゲートオープニングを形成した後、前記マスク層をイオン注入マスクとして使用して、前記露出した半導体基板内にチャンネル形成のために不純物を注入することもできる。また、前記マスク層が除去されて露出した前記第２エピタキシャル層内にソース／ドレイン領域の形成のために不純物を注入することもできる。
また他の方法で、本発明は半導体基板上に第１、第２エピタキシャル層及びマスク層を形成し、前記第１、第２エピタキシャル層及び前記マスク層をパターニングして、半導体基板の一部分を露出させるゲートオープニングを形成することもできる。前記露出した半導体基板上に第３エピタキシャル層及びゲート絶縁膜を順次に形成する。前記マスク層上に前記ゲートオープニングを満たす導電膜を形成する。前記第１、第２エピタキシャル層、前記マスク層及び前記導電膜をパターニングして活性領域を限定する。前記活性領域上には前記第３エピタキシャル層及び前記第３エピタキシャル層の両側の第１及び第２エピタキシャル層を含むパターンが積層される。この時に、前記第１エピタキシャル層をパターニングした後、続いて前記半導体基板の一部分をエッチングして前記活性領域を限定するトレンチを形成することもできる。
前記第１エピタキシャル層を除去して前記第２エピタキシャル層の底面及び前記第３エピタキシャル層の側面を露出させる。前記第２エピタキシャル層及び前記活性領域の間のギャップ領域を満たし、前記半導体基板の全面を覆う絶縁膜を形成する。続いて、化学機械的研磨工程を適用して前記絶縁膜及び前記導電膜を順次に研磨して前記マスク層を露出させる。その結果、前記ゲートオープニング内に満たされたゲートパターンが形成され、前記下部ゲートパターン及び前記マスク層を囲む素子分離膜が形成される。前記マスク層を除去して前記ゲートパターンの両側の前記第２エピタキシャル層を露出させる。
本発明によると、ＳＯＩ型トランジスタのように、トランジスタのソース／ドレイン領域の下部が絶縁膜パターンに接触し、バルクシリコン基板に形成されたトランジスタと同様一にチャンネルはシリコン基板と連結される。したがって、短チャンネル效果を最小化させることができると同時に、フローティングボディー效果を克服することができ、トランジスタの動作時に発生する熱も効果的に分散させることができる。
さらに、ソース／ドレイン領域が形成される水平フィンの側壁に整列されるようにゲートパターンを形成することによって、ゲートパターンの誤整列により発生することができるソース／ドレイン領域の非対称を防止することができる。これによって、セルアレイ内のトランジスタの特性散布を減らすことができる。また、チャンネル領域がソース／ドレイン領域の底面より低いリセス領域を有することによって、最小線幅のゲートパターンを形成しても、チャンネルの長さをゲート線幅に比べて相対的に長く形成することができるので、ソース／ドレイン領域の間のパンチスルー及び短チャンネル效果の発生を抑制することができる。
以下、添付の図面を参照して本発明の望ましい実施の形態を詳細に説明する。しかし、本発明はここで説明される実施の形態に限定されず、他の形態で具体化されることもできる。むしろ、ここで紹介される実施の形態は開示した内容が徹底し、完全になれるように、そして当業者に本発明の思想を十分に伝達するために提供されるものである。図面において、層及び領域の厚さは明確性のために誇張されたものである。また、層が他の層、または基板“上”にあると言及される場合に、それは他の層または基板上に直接形成されることができるもの、またはそれらの間に第３の層が介在されることもできる。明細書全体にわたって同一の参照番号で表示された部分は同一の構成要素を示す。
図３は本発明の望ましい実施の形態によるトランジスタを示す斜視図である。
図３を参照すると、本発明によるトランジスタは、半導体基板上に突き出された垂直部３３及び前記垂直部の上部で互いに反対方向に延長した水平フィン３５を含む。前記水平フィン３５内に各々ソース／ドレイン領域７４、１１０、１４８が形成される。前記垂直部の上部面は前記水平フィンの底面より低いリセス領域を含む。前記ソース／ドレイン領域７４、１１０、１４８の間の領域はトランジスタのチャンネル領域に該当する。したがって、本発明によるトランジスタのチャンネル領域はソース／ドレイン領域より低いリセス領域に形成される。前記チャンネル領域上にゲート絶縁膜６６、１０６、１３２が形成され、前記ゲート絶縁膜６６、１０６、１３２上にゲートパターン６８、１０８、１３４ａが形成されている。前記水平フィン３５は前記半導体基板から所定の間隔離隔されており、前記水平フィン３５、すなわち前記ソース／ドレイン領域と前記半導体基板との間に絶縁膜パターン７０、１１２が介在される。前記ゲートパターン６８、１０８、１３４ａは前記垂直部３３の側壁に垂直に整列された側壁を有する。言い換えれば、前記ソース／ドレイン領域７４、１１０、１４８及び前記絶縁膜パターン７０、１１２は各々前記ゲート電極を基準に対称的に配置される。
図示したように、本発明によるトランジスタはチャンネル領域の底面より高くなったソース／ドレイン領域を有する。したがって、ゲートパターンが最小の線幅を有しても、トランジスタのチャンネル長さはゲート線幅より相対的に長く形成され、ソース／ドレイン領域の底面が酸化膜パターンと接するので、短チャンネル效果を防止することができる。また、前記チャンネル領域は半導体基板と連結されるので、フローティングボディー效果を效果的に制御することができるだけではなく、熱を效果的に分散させることができる。
前記ゲートパターンの上部及び前記ソース／ドレイン領域の表面にシリサイド層が形成されることもできる。この時に、前記ゲートパターンの側壁にスペーサを形成して前記ソース／ドレイン領域上のシリサイド層が前記ゲートパターンと直接的に接触することを防止することができる。
図４Ａ乃至図９Ａは本発明の第１実施の形態によるトランジスタの製造方法を説明するための平面図である。
図４Ｂ乃至図９Ｂは各々図４Ａ乃至図９ＡのＡ−Ａ’に沿って切断した断面図である。
図４Ａ及び図４Ｂを参照すると、半導体基板５０上にオープニング５４を有する犠牲膜パターン５２を形成する。前記オープニング５４が活性領域を限定する。前記オープニング５４内に露出した半導体基板上に第１エピタキシャル層５６及び第２エピタキシャル層５８を順次に成長させる。前記第１エピタキシャル層５６及び前記第２エピタキシャル層５８は前記半導体基板５０と同程度の格子常数（格子定数）を有し、互いにエッチング選択性を有する物質として、例えば、前記第１エピタキシャル層５６はシリコンゲルマニウムエピタキシャル層であり得る。前記第２エピタキシャル層５８はシリコンエピタキシャル層であり得る。
図５Ａ及び図５Ｂを参照すると、前記半導体基板の全面にマスク層６０を形成する。前記マスク層６０をパターニングして前記活性領域の上部を横切るゲートオープニング６２を形成する。前記ゲートオープニング６２は前記犠牲膜５２の上部を横切る。続いて、前記ゲートオープニング６２内の前記第２エピタキシャル層５８及び前記第１エピタキシャル層５６をエッチングして前記半導体基板５０を露出させる。その結果、前記半導体基板は前記ゲートオープニング６２の両側の前記活性領域上に積層された第１及び第２エピタキシャル層５６、５８を有するようになる。
図６Ａ図６Ｂを参照すると、前記ゲートオープニング６２内に露出した前記半導体基板５０上に第３エピタキシャル層６４を成長させる。前記第３エピタキシャル層６４は前記第１エピタキシャル層５６とエッチング選択性を有する物質として、シリコンエピタキシャル層であることが望ましい。前記第３エピタキシャル層６４は前記半導体基板の表面及び前記第１及び第２エピタキシャル層５６、５８の側壁から成長する。したがって、その成長時間を調節すると、前記第３エピタキシャル層６４は前記第２エピタキシャル層５８の底面より低いリセス領域を有するように成長させることができる。
図７Ａ及び図７Ｂを参照すると、前記第３エピタキシャル層６４に局部的にチャンネルドーピングした後、ゲート絶縁膜６６を形成する。前記ゲート絶縁膜６６が形成された半導体基板５０の全面に導電膜を形成し、化学機械的研磨工程を適用して前記導電膜を研磨して前記ゲートオープニング６２内に満たされたゲートパターン６８を形成する。前記導電膜はポリシリコン膜、金属膜、金属シリサイド膜及びポリシリサイド膜のうちで選択された一つ、またはそれらの積層膜で形成することができる。前記ゲートパターン６８は前記ゲート絶縁膜６６の上部だけではなく、前記犠牲膜パターン５２の上部を横切る。これと異なる構造として、図８Ａ及び図８Ｂに示したように、前記ゲートオープニング６２の側壁に内側スペーサ６７を形成した後、ゲートオープニング６２内に導電膜を形成することもできる。この場合に、内側スペーサ６７を有する導電膜パターン６８がゲートパターンに該当する。この構造は、ソース／ドレイン領域の不純物が拡散してゲートパターン６８とオーバーラップされることによるＧＩＢＬ（ｇａｔｅ ｉｎｄｕｃｅｄ ｂｒｅａｋｄｏｗｎ ｌｅａｋａｇｅ）電流を減少させることができ、フォトリソグラフィ工程で定義することができない短いチャンネルの長さを有するトランジスタを形成する。
図９Ａ及び図９Ｂを参照すると、前記マスク層６０及び前記犠牲膜パターン５２を除去する。その結果、前記活性領域上の前記第１エピタキシャル層５６の側壁が露出し、前記第２エピタキシャル層５８及び前記ゲートパターン６８の表面が露出する。
続いて、等方性エッチング法を適用して前記第１エピタキシャル層５６を除去する。前記第１エピタキシャル層５６は前記第２エピタキシャル層５８とエッチング選択性を有するので、前記第１エピタキシャル層５６が除去されることによって、前記第２エピタキシャル層５８の底面が露出する。前記第２エピタキシャル層５８は前記第３エピタキシャル層６４の上部で互いに反対方向に延長した水平フィン形態を有する。
続いて、図９Ａ及び図９Ｂを参照すると、前記第２エピタキシャル層５８及び前記半導体基板５０の間のギャップ領域を満たす酸化膜７０を前記半導体基板の全面に形成する。前記酸化膜７０は前記半導体基板に熱酸化工程を適用することによって、前記ギャップ領域に満たされることができる。
図１０Ａ及び図１０Ｂを参照すると、前記ゲートパターン６８をイオン注入マスクとして使用して、前記半導体基板内に不純物を注入して前記第２エピタキシャル層５８内にソース／ドレイン領域７４を形成する。前記ソース／ドレイン領域７４は前記ゲートパターン６８の側壁にスペーサ７２を形成することによって、ＬＤＤ構造、またはＤＤＤ構造で形成することもできる。また、前記ソース／ドレイン領域７４の表面にシリサイド層をさらに形成することもできる。
図示しないが、イオン注入工程が適用される間に、前記第２エピタキシャル層６８に隣接する半導体基板内にも不純物拡散層が形成されることができる。前記不純物拡散層は前記活性領域を囲み、隣接したトランジスタの間のパンチスルーを防止することができる。
続いて、図１０Ａ及び図１０Ｂを参照すると、前記半導体基板５０の全面に絶縁膜７６を形成する。前記絶縁膜は前記活性領域周辺の半導体基板上で素子分離膜の機能を実行するだけでなく、前記ソース／ドレイン領域７４及び前記ゲートパターン６８が形成された半導体基板の全面を覆うことによって、層間絶縁膜の機能を実行する。
図１１Ａ及び図１２Ａは本発明の第２実施の形態を説明するための平面図である。
図１１Ｂ及び図１２Ｂは各々図１１Ａ及び図１２ＡのＢ−Ｂ’に沿って切断した断面図である。
図１１Ａ及び図１１Ｂを参照すると、第１実施の形態のように、前記半導体基板上に活性領域を限定する犠牲膜パターン５２を形成した後、前記オープニング５４内に露出した半導体基板上に第１エピタキシャル層８６を成長させる。この時に、前記第１エピタキシャル層８６は所定の厚さ以上で形成する場合、そのエッジに傾いたファセット（ｆａｃｅｔ）が形成されることができる。前記ファセット上に第２エピタキシャル層(図４Ｂの５８)が成長する場合、前記第１エピタキシャル層８６を除去する後続工程で前記第１エピタキシャル層８６が前記第２エピタキシャル層により保護されて除去されない可能性もある。これを防止するために、前記オープニング５４の側壁に側壁スペーサ７８を形成する。前記側壁スペーサ７８は前記第１エピタキシャル層８６の一部分、すなわち、前記第１エピタキシャル層８６のファセットを覆う。
図１２Ａ図１２Ｂを参照すると、前記側壁スペーサ７８が形成された半導体基板に選択的エピタキシャル成長工程を適用して、前記第１エピタキシャル層８６上に第２エピタキシャル層８８を成長させる。
以後の工程は、前記第１実施の形態で説明したように実施することができる。前記側壁スペーサ７８は前記犠牲膜パターン５２または前記マスク層(図５Ｂの６０)と同一のエッチング選択性を有する物質で形成することができる。したがって、前記マスク層(図５Ｂの６０)または前記犠牲膜パターン５２を除去する間除去することができる。
図１３Ａ乃至図１６Ａは本発明の第３実施の形態によるトランジスタの製造方法を説明するための平面図である。
図１３Ｂ乃至図１６Ｂは各々図１２Ａ乃至図１５ＡのＣ−Ｃ’に沿って切断した断面図である。
図１３Ａ乃至図１３Ｂを参照すると、半導体基板上に第１エピタキシャル層９２、第２ エピタキシャル層９４及びマスク層９６を順次に形成する。前記第１エピタキシャル層９２及び前記第２エピタキシャル層９４は前記半導体基板９０の格子常数と同一の物質として、例えば、前記第１エピタキシャル層９２はシリコンゲルマニウムエピタキシャル層であり得る。前記第２エピタキシャル層９４はシリコンエピタキシャル層であり得る。前記マスク層９６はシリコン窒化膜で形成することが望ましい。
図１４Ａ及び図１４Ｂを参照すると、前記第１エピタキシャル層９２、前記第２エピタキシャル層９４及び前記マスク層９６をパターニングして前記第１及び第２エピタキシャル層９２、９４及び前記マスク層９６が積層された活性領域９８を限定するトレンチを形成する。図示したように、前記第１エピタキシャル層９２をパターニングした後、続いて前記半導体基板の一部分をさらにエッチングすることもできる。前記トレンチ内に絶縁膜を満たして素子分離膜１００を形成する。図示したように、前記第１及び第２エピタキシャル層９２、９４及び前記マスク層９６は前記素子分離膜１００によって囲まれる。
図１５Ａ及び図１５Ｂを参照すると、前記活性領域上の前記第１及び第２エピタキシャル層９２、９４及び前記マスク層９６の一部分をパターニングして、前記半導体基板の一部分が露出したゲートオープニング１０２を形成する。図示しないが、前記素子分離膜１００の上部を一部パターニングすることによって、前記ゲートオープニング１０２は前記素子分離膜１００の上部を横切るように形成することもできる。前記ゲートオープニング１００内に露出した前記半導体基板上に第３エピタキシャル層１０４を成長させる。前記第１実施の形態のように、前記第３エピタキシャル層１０４の成長時間を適切に調節して前記第３エピタキシャル層１０４が前記第２エピタキシャル層９４の底面より低いリセス領域を有するように成長させる。
前記第３エピタキシャル層１０４上にゲート絶縁膜１０６を形成し、前記ゲートオープニング１０２を満たすゲートパターン１０８を形成する。図示しないが、前記ゲートパターン１０８と直接的に接触し、前記素子分離膜１００の上部を横切るワードラインをさらに形成することもできる。しかし、前記ゲートオープニング１０２が前記素子分離膜１００の上部を横切るように形成した場合に、前記ゲートパターン１０８は前記素子分離膜の上部を横切る。前記ゲートパターン１０８はポリシリコン膜、金属膜、金属シリサイド膜及びポリサイド膜からなるグループのうちで選択された一つ、またはこれらの積層膜で形成することもできる。
図１６Ａ及び図１６Ｂを参照すると、前記マスク層９６を除去する。前記素子分離膜１００の一部分をリセスさせて前記第１エピタキシャル層９２の側壁を露出させる。前記第１エピタキシャル層９２を除去する。前記第１エピタキシャル層９２の側壁が露出しているので、前記第１エピタキシャル層９２は等方性エッチング法を適用して除去することができる。その結果、前記第２エピタキシャル層９４の底面及び前記第３エピタキシャル層１０４の側壁の一部が露出する。続いて、前記半導体基板９０の全面に前記第２エピタキシャル層９４及び前記半導体基板９０の間のギャップ領域を満たす絶縁膜１１２を形成する。
以下、前記第１実施の形態と同一の方法で前記第２エピタキシャル層９４内にソース／ドレイン領域を形成し、前記半導体基板の全面を覆う層間絶縁膜を形成する。
図１７Ａ乃至図２１Ａは本発明の第４実施の形態を説明するための平面図である。
図１７Ｂ乃至図２１Ｂは各々図１６Ａ乃至図２０ＡのＤ−Ｄ’に沿って切断した断面図である。
図１７Ａ乃至図１７Ｂを参照すると、半導体基板１２０上に第１エピタキシャル層１２２、第２エピタキシャル層１２４及びマスク層１２６を形成する。前記第１及び第２エピタキシャル層１２２、１２４は第１実施の形態と同一の物質である。
図１８Ａ及び図１８Ｂを参照すると、前記第１及び第２エピタキシャル層１２２、１２４及び前記マスク層１２６をパターニングして前記半導体基板１２０の一部分を露出させるゲートオープニング１２８を形成する。前記露出した半導体基板１２０上に第３エピタキシャル層１３０を形成する。前記第３エピタキシャル層１３０は成長速度を適切に調節して、前記第２エピタキシャル層１２４の底面より低いリセス領域を有するように形成することができる。前記第３エピタキシャル層１３０上にゲート絶縁膜１３２を形成し、前記半導体基板１２０の全面に前記ゲートオープニング１２８を満たす導電膜１３４を形成する。
図１９Ａ及び図１９Ｂを参照すると、前記導電膜１３４は、前記第１、第２エピタキシャル層１２２、１２４、前記マスク層１２６及び前記半導体基板１２０の一部分をパターニングして活性領域１４０を限定するトレンチ１４２を形成する。前記活性領域１４０上には前記第１エピタキシャル層１２２、前記第２エピタキシャル層１２４及び前記第３エピタキシャル層１３０を含む積層されたパターンが形成される。前記活性領域１４０は一方向には前記第３エピタキシャル層１３０の側壁に整列され、他の方向には前記第３エピタキシャル層１３０の両側の前記半導体基板の一部分を含む。
続いて、前記第１エピタキシャル層１２２を除去して前記第２エピタキシャル層１２４の底面及び前記第３エピタキシャル層１３０の側壁の一部を露出させる。
図２０Ａ及び図２０Ｂを参照すると、前記半導体基板１２０の全面に前記第２エピタキシャル層１２４及び前記半導体基板１２０の間のギャップ領域１４４を満たす絶縁膜を形成する。前記絶縁膜は熱酸化工程及び化学的気相蒸着を順次に適用することによって、前記ギャップ領域を満たし、前記半導体基板の全面を覆うように形成することができる。前記絶縁膜及び前記導電膜１３４をエッチングして前記マスク層１２６を露出させる。その結果、図示したように、前記ゲートオープニング１２８に満たされたゲートパターン１３４ａが形成され、前記活性領域１４０の周辺を囲む素子分離膜１４６が形成される。
図２１Ａ乃至図２１Ｂを参照すると、前記ゲートパターン１３４ａと直接的に接触し、前記素子分離膜１４６の上部を横切るゲートライン１５０を形成する。前記ゲートライン１５０はポリシリコン膜、金属膜、金属シリサイド膜、ポリサイド膜で構成されたグループのうちで選択された一つで形成することができる。続いて、前記マスク層１２６を除去して前記第２エピタキシャル層１２４を露出させる。前記露出した第２エピタキシャル層１２４内に不純物を注入してソース／ドレイン領域１４８を形成する。前記ソース／ドレイン領域１４８はＤＤＤ構造、またはＬＤＤ構造で形成することができ、前記ゲートパターン１３４ａの側壁にはスペーサが形成されることもできる。また、前記ゲートライン１５０及び前記ソース／ドレイン領域１４８上にシリサイド層がさらに形成されることもできる。
通常のＭＯＳトランジスタを示す断面図である。 通常のＳＯＩ ＭＯＳトランジスタを示す断面図である。 本発明の望ましい実施の形態によるＭＯＳトランジスタを説明するための斜視図である。 本発明の第１実施の形態によるＭＯＳトランジスタの製造方法を説明するための平面図である。 図４Ａ乃至図９ＡのＡ−Ａ’に沿って切断した断面図である。 本発明の第１実施の形態によるＭＯＳトランジスタの製造方法を説明するための平面図である。 図４Ａ乃至図９ＡのＡ−Ａ’に沿って切断した断面図である。 本発明の第１実施の形態によるＭＯＳトランジスタの製造方法を説明するための平面図である。 図４Ａ乃至図９ＡのＡ−Ａ’に沿って切断した断面図である。 本発明の第１実施の形態によるＭＯＳトランジスタの製造方法を説明するための平面図である。 図４Ａ乃至図９ＡのＡ−Ａ’に沿って切断した断面図である。 本発明の第１実施の形態によるＭＯＳトランジスタの製造方法を説明するための平面図である。 図４Ａ乃至図９ＡのＡ−Ａ’に沿って切断した断面図である。 本発明の第１実施の形態によるＭＯＳトランジスタの製造方法を説明するための平面図である。 図４Ａ乃至図９ＡのＡ−Ａ’に沿って切断した断面図である。 本発明の第１実施の形態によるＭＯＳトランジスタの製造方法を説明するための平面図である。 図４Ａ乃至図９ＡのＡ−Ａ’に沿って切断した断面図である。 本発明の第２実施の形態によるＭＯＳトランジスタの製造方法を説明するための平面図である。 図１１Ａ乃至図１２ＡのＢ−Ｂ’に沿って切断した断面図である。 本発明の第２実施の形態によるＭＯＳトランジスタの製造方法を説明するための平面図である。 図１１Ａ乃至図１２ＡのＢ−Ｂ’に沿って切断した断面図である。 本発明の第３実施の形態によるＭＯＳトランジスタの製造方法を説明するための平面図である。 図１２Ａ乃至図１５ＡのＣ−Ｃ’に沿って切断した断面図である。 本発明の第３実施の形態によるＭＯＳトランジスタの製造方法を説明するための平面図である。 図１２Ａ乃至図１５ＡのＣ−Ｃ’に沿って切断した断面図である。 本発明の第３実施の形態によるＭＯＳトランジスタの製造方法を説明するための平面図である。 図１２Ａ乃至図１５ＡのＣ−Ｃ’に沿って切断した断面図である。 本発明の第３実施の形態によるＭＯＳトランジスタの製造方法を説明するための平面図である。 図１２Ａ乃至図１５ＡのＣ−Ｃ’に沿って切断した断面図である。 本発明の第４実施の形態によるＭＯＳトランジスタの製造方法を説明するための平面図である。 図１７Ａ乃至図２１ＢのＤ−Ｄ’に沿って切断した断面図である。 本発明の第４実施の形態によるＭＯＳトランジスタの製造方法を説明するための平面図である。 図１７Ａ乃至図２１ＢのＤ−Ｄ’に沿って切断した断面図である。 本発明の第４実施の形態によるＭＯＳトランジスタの製造方法を説明するための平面図である。 図１７Ａ乃至図２１ＢのＤ−Ｄ’に沿って切断した断面図である。 本発明の第４実施の形態によるＭＯＳトランジスタの製造方法を説明するための平面図である。 図１７Ａ乃至図２１ＢのＤ−Ｄ’に沿って切断した断面図である。 本発明の第４実施の形態によるＭＯＳトランジスタの製造方法を説明するための平面図である。 図１７Ａ乃至図２１ＢのＤ−Ｄ’に沿って切断した断面図である。
符号の説明
１０ 半導体基板
３３ 垂直部
３５ 水平フィン
６６，１０６，１３２ ゲート絶縁膜
６８，１０８，１３４ａ ゲートパターン
７０，１１２ 絶縁膜パターン
７４，１１０，１４８ ソース／ドレイン領域

Claims (23)

  1. 半導体基板に定義された活性領域と、
    前記活性領域内に互いに離隔されて形成された一対のソース／ドレイン領域と、
    前記ソース領域及びドレイン領域の間に定義され、前記ソース／ドレイン領域のジャンクションの深さより低くリセスされた領域を有するチャンネル領域と、
    前記チャンネル領域上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成され、前記ソース／ドレイン領域に隣接する側壁を有するゲートパターンと、
    前記ソース／ドレイン領域の下部と直接接触し、ソース／ドレイン領域各々の下部で前記ゲートパターンに自己整列された側壁を有する酸化膜パターンとを含むことを特徴とするトランジスタ。
  2. 前記活性領域は前記半導体基板上に突き出された側壁を有する垂直部と、
    前記垂直部の上部で互いに反対方向に延長した一対の水平フィンとを含み、前記垂直部の上部面は前記水平フィンの底面より低いリセス領域を有することを特徴とする請求項１に記載のトランジスタ。
  3. 前記チャンネル領域は前記リセス領域で形成されたことを特徴とする請求項２に記載のトランジスタ。
  4. 前記酸化膜パターンは前記水平フィンと前記半導体基板との間に介在され、
    前記ゲートパターンは前記垂直部の側壁に垂直に整列された側壁を有することを特徴とする請求項２に記載のトランジスタ。
  5. 前記ソース／ドレイン領域は前記水平フィンに各々形成されたことを特徴とする請求項２に記載のトランジスタ。
  6. 前記ゲートパターンは、
    前記ゲート絶縁膜上に形成された導電膜パターンと、
    前記導電膜パターンの側壁に形成された内側スペーサとを含み、
    前記酸化膜パターンは前記内側スペーサの外側壁に整列された側壁とを有することを特徴とする請求項１に記載のトランジスタ。
  7. 半導体基板上に形成され、前記活性領域を限定する素子分離膜をさらに含み、
    前記素子分離膜は前記ソース／ドレイン領域及び前記ゲートパターンを有する半導体基板の全面を覆うことを特徴とする請求項１に記載のトランジスタ。
  8. 前記酸化膜パターンは前記素子分離膜と連結されることを特徴とする請求項７に記載のトランジスタ。
  9. 前記素子分離膜の底面は前記酸化膜パターンの底面より低いことを特徴とする請求項７に記載のトランジスタ。
  10. 前記ゲートパターンは前記活性領域の上部を横切り、前記素子分離膜上に重畳した部分を有することを特徴とする請求項７に記載のトランジスタ。
  11. 前記ゲートパターンは、
    前記活性領域上に形成されたゲートパターンと、
    前記ゲートパターンと接触し、前記素子分離膜の上部を横切るゲートラインとを含むことを特徴とする請求項７に記載のトランジスタ。
  12. 半導体基板上に第１エピタキシャル層、第２エピタキシャル層及びマスク層を順次に形成する段階と、
    前記マスク層、前記第２エピタキシャル層及び前記第１エピタキシャル層を順次にパターニングして、前記半導体基板を露出させるゲートオープニングを形成する段階と、
    前記露出した半導体基板上に前記第２エピタキシャル層の底面より低いリセス領域を有する第３エピタキシャル層を成長させる段階と、
    前記第３エピタキシャル層上にゲート絶縁膜を形成する段階と、
    前記ゲートオープニングに満たされたゲートパターンを形成する段階と、
    前記第１エピタキシャル層を除去して、前記第２エピタキシャル層の底面及び前記第３エピタキシャル層の側面を露出させる段階と、
    前記第２エピタキシャル層及び前記半導体基板の間のギャップ領域に絶縁膜を満たす段階とを含むことを特徴とするトランジスタ製造方法。
  13. 前記マスク層をイオン注入マスクとして使用して前記第３エピタキシャル層内に不純物を注入する段階をさらに含むことを特徴とする請求項１２に記載のトランジスタ製造方法。
  14. 前記マスク層を除去する段階と、
    前記ゲートパターンをイオン注入マスクとして使用して前記第２エピタキシャル層内にソース／ドレイン領域を形成するために不純物を注入する段階とをさらに含むことを特徴とする請求項１２に記載のトランジスタ製造方法。
  15. 前記ゲートパターンを形成する前に、
    前記ゲートオープニングの側壁に内側スペーサを形成する段階をさらに含むことを特徴とする請求項１２に記載のトランジスタ製造方法。
  16. 半導体基板上に活性領域を限定するオープニングを有する犠牲膜パターンを形成する段階と、
    前記オープニングに露出した半導体基板上に第１エピタキシャル層及び第２エピタキシャル層を成長させる段階と、
    前記半導体基板の全面にマスク層を形成する段階と、
    前記第１、第２エピタキシャル層及び前記マスク層を順次にパターニングして前記活性領域の上部を横切るゲートオープニングを形成する段階と、
    前記ゲートオープニングにより露出した半導体基板上に前記第２エピタキシャル層の底面より低いリセス領域を有する第３エピタキシャル層を成長させる段階と、
    前記第３エピタキシャル層上にゲート絶縁膜を形成する段階と、
    前記ゲートオープニング内に満たされたゲートパターンを形成する段階と、
    前記マスク層及び前記犠牲膜パターンを除去する段階と、
    前記第１エピタキシャル層を除去して前記第２エピタキシャル層の底面及び前記第３エピタキシャル層の側壁を露出させる段階と、
    前記第２エピタキシャル層と前記半導体基板との間のギャップ領域に酸化膜を満たす段階とを含むことを特徴とするトランジスタ製造方法。
  17. 前記マスク層をイオン注入マスクとして使用して前記第３エピタキシャル層内にチャンネル領域形成のための不純物イオンを注入する段階と、
    前記ゲートパターンをイオン注入マスクとして使用して前記露出した第２エピタキシャル層内にソース／ドレイン領域を形成するために不純物を注入する段階とをさらに含むことを特徴とする請求項１６に記載のトランジスタ製造方法。
  18. 半導体基板上に第１、第２エピタキシャル層及びマスク層を形成する段階と、
    前記半導体基板、前記第１、第２エピタキシャル層及び前記マスク層をパターニングして活性領域を限定するトレンチを形成する段階と、
    前記トレンチを満たす素子分離膜を形成する段階と、
    前記活性領域上の前記第１、第２エピタキシャル層及び前記マスク層をパターニングして、前記半導体基板を露出させるゲートオープニングを形成する段階と、
    前記露出した半導体基板上に第３エピタキシャル層及びゲート絶縁膜を順次に形成する段階と、
    前記ゲートオープニング内に満たされたゲートパターンを形成する段階と、
    前記素子分離膜を垂直にリセスさせて、前記第１エピタキシャル層の側壁を露出させる段階と、
    前記第１エピタキシャル層を除去して、前記第２エピタキシャル層の底面及び前記第３エピタキシャル層の側面を露出させる段階と、
    前記第２エピタキシャル層及び前記活性領域の間のギャップ領域を満たし、前記半導体基板の全面を覆う絶縁膜を形成する段階と、
    前記マスク層を除去して、前記ゲートパターンの両側の前記第２エピタキシャル層を露出させる段階とを含むことを特徴とするトランジスタ製造方法。
  19. 前記マスク層をイオン注入マスクとして使用して、前記ゲートオープニング内に露出した前記半導体基板内にチャンネル形成のために不純物を注入する段階と、
    前記ゲートパターンをイオン注入マスクとして使用して、前記ゲートパターンの両側に露出した前記第２エピタキシャル層内にソース／ドレイン領域を形成するために不純物を注入する段階とをさらに含むことを特徴とする請求項１８に記載のトランジスタ製造方法。
  20. 半導体基板上に、第１、第２エピタキシャル層及びマスク層を形成する段階と、
    前記第１、第２エピタキシャル層及び前記マスク層をパターニングして半導体基板の一部分を露出させるゲートオープニングを形成する段階と、
    前記露出した半導体基板上に第３エピタキシャル層及びゲート絶縁膜を順次に形成する段階と、
    前記マスク層上に前記ゲートオープニングを満たす導電膜を形成する段階と、
    前記第１、第２エピタキシャル層、前記マスク層及び前記導電膜をパターニングして、前記第３エピタキシャル層及び前記第３エピタキシャル層の両側の第１及び第２エピタキシャル層を含むパターンが積層された活性領域を限定する段階と、
    前記第１エピタキシャル層を除去して前記第２エピタキシャル層の底面及び前記第３エピタキシャル層の側面を露出させる段階と、
    前記第２エピタキシャル層及び前記活性領域の間のギャップ領域を満たし、前記半導体基板の全面を覆う絶縁膜を形成する段階と、
    化学機械的研磨工程を適用して、前記絶縁膜及び前記導電膜を順次に研磨して前記マスク層を露出させると同時に、前記ゲートオープニング内に満たされたゲートパターンを形成し、前記下部ゲートパターン及び前記マスク層を囲む素子分離膜を形成する段階と、
    前記マスク層を除去して前記ゲートパターンの両側の前記第２エピタキシャル層を露出させる段階とを含むことを特徴とするトランジスタ製造方法。
  21. 前記マスク層をイオン注入マスクとして使用して、前記ゲートオープニング内に露出した前記半導体基板内にチャンネル形成のために不純物を注入する段階と、
    前記ゲートパターンをイオン注入マスクとして使用して、前記ゲートパターンの両側に露出した前記第２エピタキシャル層内にソース／ドレイン領域を形成するために不純物を注入する段階とをさらに含むことを特徴とする請求項２０に記載のトランジスタ製造方法。
  22. 前記活性領域を限定する段階で、
    前記第１エピタキシャル層をパターニングした後、続いて前記半導体基板の一部分をパターニングして前記活性領域を限定するトレンチを形成する段階をさらに含むことを特徴とする請求項２０に記載のトランジスタ製造方法。
  23. 前記ゲートパターンと直接接触し、前記素子分離膜の上部を横切るゲートラインを形成する段階をさらに含むことを特徴とする請求項２０に記載のトランジスタ製造方法。
JP2004064425A 2003-04-23 2004-03-08 トランジスタ製造方法 Expired - Fee Related JP4722405B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2003-0025824A KR100505113B1 (ko) 2003-04-23 2003-04-23 모스 트랜지스터 및 그 제조방법
KR2003-025824 2003-04-23

Publications (2)

Publication Number Publication Date
JP2004327961A true JP2004327961A (ja) 2004-11-18
JP4722405B2 JP4722405B2 (ja) 2011-07-13

Family

ID=33297339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004064425A Expired - Fee Related JP4722405B2 (ja) 2003-04-23 2004-03-08 トランジスタ製造方法

Country Status (3)

Country Link
US (3) US20040212024A1 (ja)
JP (1) JP4722405B2 (ja)
KR (1) KR100505113B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027231A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 半導体装置の製造方法及び、半導体装置
WO2011064891A1 (ja) * 2009-11-30 2011-06-03 富士通セミコンダクター株式会社 半導体装置の製造方法、ダイナミックスレッショルドトランジスタの製造方法
JP2012227276A (ja) * 2011-04-18 2012-11-15 Fujitsu Semiconductor Ltd 半導体装置およびその製造方法
KR20160112891A (ko) * 2015-03-19 2016-09-28 삼성전자주식회사 반도체 장치 및 그 제조 방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599789B1 (en) * 2000-11-15 2003-07-29 Micron Technology, Inc. Method of forming a field effect transistor
US7071043B2 (en) * 2002-08-15 2006-07-04 Micron Technology, Inc. Methods of forming a field effect transistor having source/drain material over insulative material
KR100678456B1 (ko) 2004-12-03 2007-02-02 삼성전자주식회사 리세스드 채널을 갖는 핀구조의 모스 트랜지스터 및 그제조방법
US7352034B2 (en) * 2005-08-25 2008-04-01 International Business Machines Corporation Semiconductor structures integrating damascene-body FinFET's and planar devices on a common substrate and methods for forming such semiconductor structures
KR100818084B1 (ko) * 2005-12-28 2008-03-31 주식회사 하이닉스반도체 트랜지스터 및 그 형성방법
JP2009522800A (ja) * 2006-01-05 2009-06-11 エヌエックスピー ビー ヴィ 半導体装置の製造方法およびこの方法によって得られた半導体装置
JP2007294680A (ja) * 2006-04-25 2007-11-08 Toshiba Corp 半導体素子、半導体装置及びそれらの製造方法
KR100713001B1 (ko) * 2006-05-02 2007-05-02 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조방법
US8008144B2 (en) 2006-05-11 2011-08-30 Micron Technology, Inc. Dual work function recessed access device and methods of forming
US8860174B2 (en) * 2006-05-11 2014-10-14 Micron Technology, Inc. Recessed antifuse structures and methods of making the same
US20070262395A1 (en) 2006-05-11 2007-11-15 Gibbons Jasper S Memory cell access devices and methods of making the same
KR100713941B1 (ko) * 2006-06-12 2007-05-07 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP4455618B2 (ja) * 2007-06-26 2010-04-21 株式会社東芝 半導体装置の製造方法
US7824986B2 (en) 2008-11-05 2010-11-02 Micron Technology, Inc. Methods of forming a plurality of transistor gates, and methods of forming a plurality of transistor gates having at least two different work functions
KR20120003640A (ko) * 2010-07-05 2012-01-11 삼성전자주식회사 반도체 장치의 제조 방법
CN102479821B (zh) * 2010-11-30 2014-07-16 中国科学院微电子研究所 半导体器件及其形成方法
KR20130045716A (ko) 2011-10-26 2013-05-06 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9362362B2 (en) 2014-04-09 2016-06-07 International Business Machines Corporation FinFET with dielectric isolated channel
CN105990144B (zh) * 2015-02-04 2021-04-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
US10217831B1 (en) * 2017-08-31 2019-02-26 Vanguard International Semiconductor Corporation High electron mobility transistor devices
KR102005148B1 (ko) 2017-09-20 2019-07-29 전남대학교산학협력단 누설전류 특성이 개선된 비평탄형 채널을 갖는 트랜지스터
KR102096152B1 (ko) 2018-01-17 2020-04-01 전남대학교산학협력단 누설전류 특성이 개선된 비평탄형 채널을 갖는 트랜지스터
CN111192920A (zh) * 2018-11-15 2020-05-22 长鑫存储技术有限公司 晶体管、半导体器件及晶体管的形成方法
KR102102062B1 (ko) 2018-12-13 2020-04-17 전남대학교산학협력단 누설전류 특성이 개선된 매립형 채널 어레이 트랜지스터

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01268061A (ja) * 1988-04-20 1989-10-25 Hitachi Ltd 半導体装置
JPH022172A (ja) * 1987-12-18 1990-01-08 Commiss Energ Atom 金属絶縁半導体型トランジスタの製造方法
JPH03133142A (ja) * 1989-10-19 1991-06-06 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JPH03231471A (ja) * 1990-02-06 1991-10-15 Agency Of Ind Science & Technol 絶縁ゲート電界効果トランジスタ
JPH05206460A (ja) * 1991-09-23 1993-08-13 Siemens Ag 基板上の単結晶領域製造方法、ｍｏｓトランジスタ及びバイポーラトランジスタの製造方法
JPH07226513A (ja) * 1994-01-28 1995-08-22 Lg Semicon Co Ltd Ｍｏｓトランジスタの製造方法
US5891763A (en) * 1997-10-22 1999-04-06 Wanlass; Frank M. Damascene pattering of SOI MOS transistors
JP2000082813A (ja) * 1998-06-25 2000-03-21 Toshiba Corp Ｍｉｓ型半導体装置およびその製造方法
JP2000277731A (ja) * 1999-03-26 2000-10-06 Sanyo Electric Co Ltd 半導体装置
JP2000332242A (ja) * 1999-05-21 2000-11-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2002208696A (ja) * 2001-01-11 2002-07-26 Seiko Epson Corp 半導体装置及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065751B2 (ja) 1987-09-07 1994-01-19 日本電気株式会社 絶縁ゲート電界効果トランジスタ
US5552329A (en) * 1994-01-05 1996-09-03 Lg Semicon Co., Ltd. Method of making metal oxide semiconductor transistors
US6420764B1 (en) * 1995-02-28 2002-07-16 Stmicroelectronics, Inc. Field effect transitor having dielectrically isolated sources and drains and methods for making same
US5693975A (en) * 1995-10-05 1997-12-02 Integrated Device Technology, Inc. Compact P-channel/N-channel transistor structure
EP0834189B1 (en) * 1996-03-29 2004-07-14 Koninklijke Philips Electronics N.V. Manufacture of a semiconductor device with an epitaxial semiconductor zone
US6011290A (en) * 1998-01-20 2000-01-04 Advanced Micro Devices Short channel length MOSFET transistor
US6091123A (en) * 1998-06-08 2000-07-18 Advanced Micro Devices Self-aligned SOI device with body contact and NiSi2 gate
US6326281B1 (en) * 1998-09-23 2001-12-04 Texas Instruments Incorporated Integrated circuit isolation
US6180465B1 (en) * 1998-11-20 2001-01-30 Advanced Micro Devices Method of making high performance MOSFET with channel scaling mask feature
GB2354880A (en) * 1999-09-30 2001-04-04 Mitel Semiconductor Ltd Metal oxide semiconductor field effect transistors
KR100304713B1 (ko) 1999-10-12 2001-11-02 윤종용 부분적인 ｓｏｉ 구조를 갖는 반도체소자 및 그 제조방법
DE60139053D1 (de) * 2000-04-03 2009-08-06 Ihara Chemical Ind Co Verfahren zur herstellung von estern der amicsäure
KR100403519B1 (ko) 2001-03-07 2003-10-30 재단법인서울대학교산학협력재단 실리콘 이중막 전력 트랜지스터 및 그 제조 방법
US6864547B2 (en) * 2001-06-15 2005-03-08 Agere Systems Inc. Semiconductor device having a ghost source/drain region and a method of manufacture therefor
CN1395316A (zh) * 2001-07-04 2003-02-05 松下电器产业株式会社 半导体器件及其制造方法
US6649460B2 (en) * 2001-10-25 2003-11-18 International Business Machines Corporation Fabricating a substantially self-aligned MOSFET
US7122431B2 (en) * 2003-01-16 2006-10-17 Samsung Electronics Co., Ltd. Methods of fabrication metal oxide semiconductor (MOS) transistors having buffer regions below source and drain regions
KR100499159B1 (ko) * 2003-02-28 2005-07-01 삼성전자주식회사 리세스 채널을 갖는 반도체장치 및 그 제조방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022172A (ja) * 1987-12-18 1990-01-08 Commiss Energ Atom 金属絶縁半導体型トランジスタの製造方法
JPH01268061A (ja) * 1988-04-20 1989-10-25 Hitachi Ltd 半導体装置
JPH03133142A (ja) * 1989-10-19 1991-06-06 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JPH03231471A (ja) * 1990-02-06 1991-10-15 Agency Of Ind Science & Technol 絶縁ゲート電界効果トランジスタ
JPH05206460A (ja) * 1991-09-23 1993-08-13 Siemens Ag 基板上の単結晶領域製造方法、ｍｏｓトランジスタ及びバイポーラトランジスタの製造方法
JPH07226513A (ja) * 1994-01-28 1995-08-22 Lg Semicon Co Ltd Ｍｏｓトランジスタの製造方法
US5891763A (en) * 1997-10-22 1999-04-06 Wanlass; Frank M. Damascene pattering of SOI MOS transistors
JP2000082813A (ja) * 1998-06-25 2000-03-21 Toshiba Corp Ｍｉｓ型半導体装置およびその製造方法
JP2000277731A (ja) * 1999-03-26 2000-10-06 Sanyo Electric Co Ltd 半導体装置
JP2000332242A (ja) * 1999-05-21 2000-11-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2002208696A (ja) * 2001-01-11 2002-07-26 Seiko Epson Corp 半導体装置及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027231A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 半導体装置の製造方法及び、半導体装置
WO2011064891A1 (ja) * 2009-11-30 2011-06-03 富士通セミコンダクター株式会社 半導体装置の製造方法、ダイナミックスレッショルドトランジスタの製造方法
JP5422669B2 (ja) * 2009-11-30 2014-02-19 富士通セミコンダクター株式会社 半導体装置の製造方法、ダイナミックスレッショルドトランジスタの製造方法
US8709898B2 (en) 2009-11-30 2014-04-29 Fujitsu Semiconductor Limited Fabrication method of semiconductor device and fabrication method of dynamic threshold transistor
US9178034B2 (en) 2009-11-30 2015-11-03 Fujitsu Semiconductor Limited Fabrication method of semiconductor device and fabrication method of dynamic threshold transistor
JP2012227276A (ja) * 2011-04-18 2012-11-15 Fujitsu Semiconductor Ltd 半導体装置およびその製造方法
KR20160112891A (ko) * 2015-03-19 2016-09-28 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102250980B1 (ko) 2015-03-19 2021-05-12 삼성전자주식회사 반도체 장치 및 그 제조 방법
USRE49525E1 (en) 2015-03-19 2023-05-09 Samsung Electronics Co., Ltd. Semiconductor device having gate electrode with spacers on fin structure and silicide layer filling the recess

Also Published As

Publication number Publication date
KR20040092017A (ko) 2004-11-03
KR100505113B1 (ko) 2005-07-29
US20110079831A1 (en) 2011-04-07
US20080224206A1 (en) 2008-09-18
US20040212024A1 (en) 2004-10-28
JP4722405B2 (ja) 2011-07-13
US7883969B2 (en) 2011-02-08

Similar Documents

Publication Publication Date Title
JP4722405B2 (ja) トランジスタ製造方法
US7394116B2 (en) Semiconductor device including a multi-channel fin field effect transistor including protruding active portions and method of fabricating the same
TWI509736B (zh) 半導體結構及其形成方法
KR100748261B1 (ko) 낮은 누설전류를 갖는 ｆｉｎ 전계효과트랜지스터 및 그제조 방법
KR100532353B1 (ko) 핀 전계 효과 트랜지스터 및 그 제조방법
KR100763542B1 (ko) 다중 채널 모오스 트랜지스터를 포함하는 반도체 장치의제조 방법
KR101316959B1 (ko) 전기적 절연을 제공하는 방법 및 전기적 절연을 포함하는 반도체 구조물
US7332386B2 (en) Methods of fabricating fin field transistors
JP5001528B2 (ja) ゲートオールアラウンド型の半導体素子及びその製造方法
KR100781580B1 (ko) 이중 구조 핀 전계 효과 트랜지스터 및 그 제조 방법
US7541645B2 (en) Metal oxide semiconductor (MOS) transistors having buffer regions below source and drain regions
JP5713837B2 (ja) 半導体装置の製造方法
US10319647B2 (en) Semiconductor structure with overlapping fins having different directions, and methods of fabricating the same
US20090239346A1 (en) Semiconductor device with finfet and method of fabricating the same
KR100843711B1 (ko) 리세스 채널 영역을 갖는 트랜지스터를 채택하는반도체소자 및 그 제조방법
JP2006504268A (ja) Ｕ字型のゲート構造を有する半導体デバイス
CN111106111B (zh) 半导体装置及其制造方法及包括该半导体装置的电子设备
JP2005333136A (ja) 電界効果トランジスタを備える半導体素子及びその製造方法
KR20080037140A (ko) 핀 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그제조 방법
JP5514400B2 (ja) エピタキシャル層を利用するトランジスター構造の製造方法
KR100618827B1 (ko) ＦｉｎＦＥＴ을 포함하는 반도체 소자 및 그 제조방법
US7535064B2 (en) Semiconductor device having a fin and method of manufacturing the same
JPH113993A (ja) 半導体装置及びその製造方法
US20240178320A1 (en) Semiconductor transistor with precise geometries and related manufacture method thereof
US20240128357A1 (en) 3d-transistor structure with precise geometries

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110406

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4722405

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees