JP2007294680A - 半導体素子、半導体装置及びそれらの製造方法 - Google Patents
半導体素子、半導体装置及びそれらの製造方法 Download PDFInfo
- Publication number
- JP2007294680A JP2007294680A JP2006120841A JP2006120841A JP2007294680A JP 2007294680 A JP2007294680 A JP 2007294680A JP 2006120841 A JP2006120841 A JP 2006120841A JP 2006120841 A JP2006120841 A JP 2006120841A JP 2007294680 A JP2007294680 A JP 2007294680A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor
- region
- source
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 291
- 238000000034 method Methods 0.000 title claims description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 230000008569 process Effects 0.000 title description 18
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 239000002184 metal Substances 0.000 claims abstract description 52
- 239000012535 impurity Substances 0.000 claims abstract description 38
- 150000001875 compounds Chemical class 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 5
- 239000000969 carrier Substances 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 230000008901 benefit Effects 0.000 description 27
- 239000000463 material Substances 0.000 description 27
- 239000010410 layer Substances 0.000 description 26
- 230000000052 comparative effect Effects 0.000 description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 16
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 230000005669 field effect Effects 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 9
- 238000009826 distribution Methods 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 239000012670 alkaline solution Substances 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- 229910001882 dioxygen Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000010306 acid treatment Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052691 Erbium Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- ZMIGMASIKSOYAM-UHFFFAOYSA-N cerium Chemical compound [Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce] ZMIGMASIKSOYAM-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】チャネル領域の電位に対するゲート電極の制御性を向上させ、且つ電流駆動力が高くすることを可能にする。
【解決手段】半導体基板1に形成された、特定の導電型の不純物を含む半導体領域3と、半導体領域中に相互に向かい合う様に形成され、金属または金属と半導体領域をなす半導体との化合物を含むソースおよびドレイン領域4a、4bと、ソースおよびドレイン領域と、ソース領域とドレイン領域との間の半導体領域を覆うとともにソースおよびドレイン領域のそれぞれの一部を覆うように形成された絶縁膜5と、絶縁膜上に形成されたゲート電極6と、を有し、ソースおよびドレイン領域間の半導体領域の少なくとも一部の領域上に於ける絶縁膜とゲート電極との界面は、ソースおよびドレイン領域と半導体領域との接合部の上に於ける絶縁膜とゲート電極との界面よりも半導体領域側に存在する。
【選択図】図1
【解決手段】半導体基板1に形成された、特定の導電型の不純物を含む半導体領域3と、半導体領域中に相互に向かい合う様に形成され、金属または金属と半導体領域をなす半導体との化合物を含むソースおよびドレイン領域4a、4bと、ソースおよびドレイン領域と、ソース領域とドレイン領域との間の半導体領域を覆うとともにソースおよびドレイン領域のそれぞれの一部を覆うように形成された絶縁膜5と、絶縁膜上に形成されたゲート電極6と、を有し、ソースおよびドレイン領域間の半導体領域の少なくとも一部の領域上に於ける絶縁膜とゲート電極との界面は、ソースおよびドレイン領域と半導体領域との接合部の上に於ける絶縁膜とゲート電極との界面よりも半導体領域側に存在する。
【選択図】図1
Description
本発明は半導体素子、半導体装置及びそれらの製造方法に関する。
従来の半導体装置に於いては短チャネル効果抑制の観点からソース・ドレイン領域の浅い事が要求され、また寄生抵抗低減の観点からソース・ドレイン領域の抵抗が低い事が要求されると言う二律背反があり、その解決の為にソース・ドレイン領域を金属または金属珪化物(シリサイドとも言う)等の材料で形成するいわゆるショットキー型電界効果トランジスタが考案されている。
また、短チャネル効果抑制のためにリセスゲート構造が提案されている(例えば、特許文献1、2参照)。
その一方で、チャネル領域の電位に対するゲート電極の制御性を高めると言う観点からゲート絶縁膜の酸化膜換算膜厚(そのゲート絶縁膜の実際の厚さと酸化シリコンの誘電率との積をそのゲート絶縁膜の誘電率で割った値)を薄くする事が求められ、同時にゲート絶縁膜を貫いてゲート電極へと流れる漏れ電流を減らすと言う観点からゲート絶縁膜の厚さを厚くする事が求められており、その解決の為に従来の酸化シリコンよりも誘電率の高い材料(いわゆる高誘電率材料)をゲート絶縁膜に用いる事が検討されている。この様にソース・ドレイン領域を金属で形成し、ゲート絶縁膜を高誘電率材料で形成する事が検討されている(例えば、非特許文献1参照)。
米国特許第6,956,263号明細書
米国特許出願公開第2004/0212024号明細書
Shiyang Zhu et al., "Low temperature MOSFET technology with Schottky barrier source/drain, high-K gate dielectric and metal gate electrode," Solid-State Electronics vol. 48 (2004) pp.1987-1992
上記特許文献1に記載の半導体素子は、リセス構造がソース・ドレイン領域に掛かった構造を有しており、本発明の実施形態で詳細に説明するように、本発明者によって初めて得られた知見から、電流駆動力が低くなるという問題がある。
また、上記特許文献2に記載の半導体素子は、ゲート電極の側面がソース・ドレイン領域端と一致している構造を有しており、本発明の実施形態で詳細に説明するように、本発明者によって初めて得られた知見から、チャネル領域の電位に対するゲート電極の制御性が弱くなるという問題がある。
また、ショットキー型電界効果トランジスタに於いては、ソース・ドレイン領域とチャネル領域との接合部に形成されるショットキー障壁の抵抗が電流駆動力に多大な影響を及ぼし、十分に高い電流駆動力を実現する事は困難であると言う問題が存在する。特にゲート絶縁膜に高誘電体材料を用いた素子に於いては、ゲート絶縁膜を貫く電気力線に依るソース領域とチャネル領域との容量結合に依り、チャネル領域の電位がソース領域の電位に近づけられる為に、ソース・ドレイン領域とチャネル領域との接合部に形成されるショットキー障壁が厚くなり、その抵抗が増して電流駆動力が低下すると言う問題が在る。この事は素子の高速動作の大きな妨げとなっていた。
本発明は、上記事情を考慮してなされたものであって、チャネル領域の電位に対するゲート電極の制御性が向上し、且つ電流駆動力の高い半導体素子、半導体装置、およびこれらの製造方法を提供することを目的とする。
本発明の第1の態様に依る半導体素子は、半導体基板に形成された、特定の導電型の不純物を含む半導体領域と、前記半導体領域中に相互に向かい合う様に形成され、金属または金属と前記半導体領域をなす半導体との化合物を含むソースおよびドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域を覆うとともに前記ソースおよびドレイン領域のそれぞれの一部を覆うように形成された絶縁膜と、前記絶縁膜上に形成されたゲート電極と、を有し、前記ソースおよびドレイン領域間の前記半導体領域の少なくとも一部の領域上に於ける前記絶縁膜と前記ゲート電極との界面は、前記ソースおよびドレイン領域と前記半導体領域との接合部の上に於ける前記絶縁膜と前記ゲート電極との界面よりも前記半導体領域側に存在する事を特徴とする。
なお、前記半導体領域の多数キャリアが正孔であり、且つ前記ソース・ドレイン領域に含まれる金属または金属と半導体との化合物の仕事関数が、前記半導体領域をなす半導体の禁制帯の中央と電子の真空準位との差以下であってもよい。
なお、前記半導体領域の多数キャリアが電子であり、且つ前記ソース・ドレイン領域をなす金属または金属と半導体との化合物の仕事関数が、前記半導体領域をなす半導体の禁制帯の中央と電子の真空準位との差以上であってもよい。
なお、前記半導体領域の前記少なくとも一部の領域と、前記ソースおよびドレイン領域との距離が、前記絶縁膜の酸化膜換算膜厚の1倍以上且つ3倍以下であってもよい。
なお、前記半導体領域の前記少なくとも一部の領域に於ける前記絶縁膜と前記ゲート電極との界面と、前記ソースおよびドレイン領域と前記半導体領域との接合部の上に於ける前記絶縁膜と前記ゲート電極との界面との最大距離が、前記絶縁膜の酸化膜換算膜厚の2倍以上であってもよい。
なお、前記半導体領域が単結晶半導体よりなっていてもよい。
なお、前記半導体領域の前記少なくとも一部の領域は、前記ソースおよびドレイン領域と前記半導体領域との接合部上に於ける前記ソースおよびドレイン領域と前記絶縁膜との界面に対して傾斜する第1の面と、前記ソースおよびドレイン領域と前記絶縁膜との界面に対して平行な第2の面とを有し、前記第1の面{111}面であり、前記第2の面は{100}面であってもよい。
なお、前記半導体領域が前記半導体基板上に板状に形成されており、且つ前記絶縁膜及び前記ゲート電極が、前記半導体領域を上方及び側方より取り囲む様に形成されていてもよい。
また、本発明の第2の態様に依る半導体装置は、半導体領域の多数キャリアが正孔である上記のいずれかに記載の半導体素子と、半導体領域の多数キャリアが電子である上記のいずれかに記載の半導体素子と、を共に含み且つ前記ソース・ドレイン領域をなす金属または金属と半導体との化合物が、Ni(ニッケル)またはCo(コバルト)を含んでいてもよい。
また、本発明の第3の態様に依る半導体素子の製造方法は、半導体基板に第1導電型の不純物を導入する工程と、前記半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜の少なくとも一部を選択的に除去する工程と、前記半導体基板に前記第1の絶縁膜を覆うように第2の絶縁膜を形成する工程と、前記第2の絶縁膜の少なくとも一部を除去して前記第1の絶縁膜の少なくとも上部を露出させる工程と、前記第1の絶縁膜を除去し、底面に前記半導体基板が露出し、側面が前記第2の絶縁膜の側面となる開口を形成する工程と、前記第2の絶縁膜と前記開口の底面および側面を覆うように第3の絶縁膜を形成する工程と、前記第3の絶縁膜に異方性エッチングを施して少なくとも一部を除去し且つ前記開口の側面に前記第3の絶縁膜を残存させる工程と、前記第2の絶縁膜および残存した前記第3の絶縁膜をマスクとして前記半導体基板の一部を除去して前記半導体基板に溝を形成する工程と、前記第3の絶縁膜を除去し、前記第2の絶縁膜の側面を露出する工程と、少なくとも前記第2の絶縁膜の側面および前記開口の底面を覆うように第4の絶縁膜を形成する工程と、前記開口を覆うように前記第4の絶縁膜上にゲート電極膜を形成する工程と、前記第4の絶縁膜および前記ゲート電極膜の少なくとも一部を除去して前記第2の絶縁膜の少なくとも上部を露出させる工程と、前記第2の絶縁膜を除去する工程と、前記半導体基板にソース・ドレイン領域を形成する工程と、を備えた事を特徴とする。
本発明に依れば、チャネル領域の電位に対するゲート電極の制御性が向上し、且つ電流駆動力の高い半導体素子、半導体装置、およびこれらの製造方法を提供することができる。
以下に図面を用いて本発明の実施形態を詳細に説明する。また本発明は以下の実施形態に限定されるものではなく、種々変更して用いる事ができる。
(第1実施形態)
本発明の第1実施形態による半導体素子の断面を図1に示す。本実施形態の半導体素子はショットキー型電界効果トランジスタであって、半導体基板1上に形成されている。そして、この半導体基板1の素子分離領域2の内に特定の導電型の不純物を含みチャネル領域を成す半導体領域3が形成され、その半導体領域3内に向かい合う様にソース領域4aとドレイン領域4bとが形成されている。そしてソース領域4aとドレイン領域4bとの間の半導体領域3の上に、ゲート絶縁膜5を介してゲート電極6が形成されている。ソース領域4aとドレイン領域4bとの間の半導体領域3のほぼ中央部に於けるゲート電極6とゲート絶縁膜5との界面は、ソース領域4aおよびドレイン領域4bと、チャネルを成す半導体領域3との接合部に於けるゲート電極6とゲート絶縁膜5との界面よりも、半導体基板1側に形成されている。すなわち、図1に示す寸法Aが零ではないことを意味し、さらにゲート電極6は、ソース領域4aおよびドレイン領域4bの、それぞれが向かい合う側の端部を上方と側方とから取り囲む様に形成されていることを意味している。また、ゲート絶縁膜5と半導体領域3との界面は、ソース領域4aおよびドレイン領域4b上と、このソース領域4aおよびドレイン領域4bとチャネルを成す半導体領域3との接合部からチャネルの中央方向に所定距離(図1に示す寸法B)の位置までの間の半導体領域3上では平坦であるが、上記所定距離の位置からチャネルの中央に進むにつれて半導体領域3側に傾斜し、チャネルの中央付近では平坦となっている。なお、図1に於いては層間絶縁膜、配線金属、ゲート電極と配線金属との接合領域等は省略してある。また、各部分の縮尺は正確ではない。
本発明の第1実施形態による半導体素子の断面を図1に示す。本実施形態の半導体素子はショットキー型電界効果トランジスタであって、半導体基板1上に形成されている。そして、この半導体基板1の素子分離領域2の内に特定の導電型の不純物を含みチャネル領域を成す半導体領域3が形成され、その半導体領域3内に向かい合う様にソース領域4aとドレイン領域4bとが形成されている。そしてソース領域4aとドレイン領域4bとの間の半導体領域3の上に、ゲート絶縁膜5を介してゲート電極6が形成されている。ソース領域4aとドレイン領域4bとの間の半導体領域3のほぼ中央部に於けるゲート電極6とゲート絶縁膜5との界面は、ソース領域4aおよびドレイン領域4bと、チャネルを成す半導体領域3との接合部に於けるゲート電極6とゲート絶縁膜5との界面よりも、半導体基板1側に形成されている。すなわち、図1に示す寸法Aが零ではないことを意味し、さらにゲート電極6は、ソース領域4aおよびドレイン領域4bの、それぞれが向かい合う側の端部を上方と側方とから取り囲む様に形成されていることを意味している。また、ゲート絶縁膜5と半導体領域3との界面は、ソース領域4aおよびドレイン領域4b上と、このソース領域4aおよびドレイン領域4bとチャネルを成す半導体領域3との接合部からチャネルの中央方向に所定距離(図1に示す寸法B)の位置までの間の半導体領域3上では平坦であるが、上記所定距離の位置からチャネルの中央に進むにつれて半導体領域3側に傾斜し、チャネルの中央付近では平坦となっている。なお、図1に於いては層間絶縁膜、配線金属、ゲート電極と配線金属との接合領域等は省略してある。また、各部分の縮尺は正確ではない。
本実施形態の半導体素子は、ゲート電極とゲート絶縁膜との界面が平坦に形成されている従来の構造の素子と比較して極めて高い電流駆動力が得られる。
この事を以下に説明する。シミュレーションに依り本実施形態の半導体素子の電流駆動力を計算した結果を図2のグラフg1に示す。シミュレーションに用いた本実施形態の半導体素子はn型のショットキー型電界効果トランジスタであって、その構造は、ソース領域4aとドレイン領域4bとの間隔が35nm、ゲート絶縁膜5の酸化膜換算膜厚が1nm、ゲート絶縁膜5の比誘電率が20、ソース領域4aおよびドレイン領域4bが金属であってチャネル領域を成す半導体領域3との間に形成されるショットキーバリアの高さが0.2eV、ソース領域4aおよびドレイン領域4bの接合深さが10nmである。そして、ソース領域4aとドレイン領域4bとの間の半導体領域3のほぼ中央部に於けるゲート電極6とゲート絶縁膜5との界面と、ソース領域4aおよびドレイン領域4bと、チャネルを成す半導体領域3との接合部に於けるゲート電極6とゲート絶縁膜5との界面との間の距離(図1にAで示す寸法)5nmである。また、ソース領域4aおよびドレイン領域4bとチャネルをなす半導体領域3との接合部から、ゲート絶縁膜5と半導体領域3との界面が半導体基板1側に傾斜し始める位置までの距離、すなわちソースおよびドレイン領域4a、4bと半導体領域3との接合部の上に於けるゲート絶縁膜5とゲート電極6との界面よりも、ゲート絶縁膜5とゲート電極6との界面が半導体基板1側に存在する領域と、ソースおよびドレイン領域4a、4bとの距離(図1にBで示す寸法)が1nmである。また、ソース領域4aと半導体基板1との電位は0、ドレイン電圧は0.7Vである。ドレイン電圧=ゲート電圧=0.7Vに於けるドレイン電流の値は198.7μA/μmである。
比較例1として、ゲート電極とゲート絶縁膜との界面がソース領域およびドレイン領域上と、ソース領域とドレイン領域との間の半導体領域上も平坦である従来構造の半導体素子のシミュレーションを行った。この比較例1の半導体素子は、ゲート電極とゲート絶縁膜との界面が平坦である以外は本実施形態と同じ構成となっている。この比較例1の場合、すなわち図1にAで示す寸法が「0」である場合のドレイン電流のゲート電圧依存性を図2のグラフg2で示す。この比較例1の素子の場合のドレイン電圧=ゲート電圧=0.7Vに於けるドレイン電流の値は80.1μA/μmである。
それ故、図2のグラフg1に示す本実施形態の半導体素子の場合には、比較例1の素子の場合と比較して約247%の高い電流駆動力が得られている。この事は今回の検討に依り新たに得られた知見である。
また、従来技術に於いて説明した様に、ショットキー型電界効果トランジスタに於いてゲート絶縁膜を誘電率の高い材料で形成すると電流駆動力は低下する。そこで、比較例2として、比較例1の半導体素子に於いてゲート絶縁膜を比誘電率が3.9(酸化シリコンの比誘電率の値)に換えた構造の半導体素子のシミュレーションを行った。この比較例2の半導体素子のシミュレーション結果を図2のグラフg3に示す。上述の「ゲート絶縁膜を誘電率の高い材料で形成すると電流駆動力が低下する」ことは、図2のグラフg2とグラフg3との比較からもわかる。
この比較例2の半導体素子の場合のドレイン電圧=ゲート電圧=0.7Vに於けるドレイン電流の値は137.2μA/μmである。それ故、図2のグラフg1に示す本実施形態の半導体素子の場合には、比較例2の半導体素子の場合と比較して約145%の高い電流駆動力が得られている。この事もまた今回の検討に依り新たに得られた知見である。
この様に本実施形態の半導体素子に於いては極めて高い電流駆動力が得られる。
本実施形態の半導体素子に於いて高い電流駆動力が得られる理由を考える為に、ドレイン電圧=ゲート電圧=0.7Vに於ける、本実施形態、比較例1、および比較例2の半導体素子内のそれぞれの電位分布を調べた。本実施形態、比較例1、および比較例2の半導体素子のそれぞれのソース領域近傍の基板表面に於ける電位分布を図3に示す。図3において、横軸は基板表面に沿った位置を示し、ソース領域4aとドレイン領域4bとの間の領域(長さが35nm)の中央を0としてある。横軸の値が−17.5nm以下の領域はソース領域に、−17.5nmより大きい領域はソース領域4aとドレイン領域4bとの間の領域に各々対応する。縦軸は電位を表しており、今回の検討で調べたのはn型の素子である為にキャリアの感ずるポテンシャルは電位と逆符号になるので、縦軸の目盛りは下にいくほど大きな値となる様に取ってある。また、ここに示す電位にはソース領域を形成する金属とソース・ドレイン領域の間の領域を形成する半導体との内蔵電位も含まれている。グラフk1、k2、k3は、本実施形態、比較例1、比較例2にそれぞれ対応している。
図3からわかるように、ソース領域4aとドレイン領域4bとの間の領域の電位は、本実施形態の半導体素子に於いて最も高く、すなわちショットキーバリアが最も薄く、比較例1の半導体素子(ゲート絶縁膜の比誘電率が20の素子)に於いて最も低く、すなわちショットキーバリアが最も厚く、比較例2の半導体素子(ゲート絶縁膜の比誘電率が3.9の素子)に於いては前二者の中間にある事が判る。この事もまた今回の検討で新たに得られた知見である。
この様に本実施形態の半導体素子に於いてはソース領域とチャネル領域との接合部に形成されるショットキー障壁が薄くなる為に、ショットキー障壁の抵抗が低減され、その結果として高い電流駆動力が得られている事が判る。この事もまた今回の検討で新たに得られた知見である。
次に本実施形態の半導体素子に於いて、ソース領域とチャネル領域との接合部に形成されるショットキー障壁が薄くなる理由を考える。例えば、特許文献2に記載された従来構造の素子に於いては、ソースおよびドレイン領域近傍のチャネル領域の上方にのみゲート電極が形成されているのに対し、本発明の構造の素子に於いては、図1に示した様にソースおよびドレイン領域近傍のチャネル領域を上方と側方とより取り囲む様にゲート電極が形成されている。それ故、ソース領域近傍のチャネル領域の電位に対するゲート電極の制御性が強まる。その結果として、ソース領域近傍のチャネル領域の電位はソース領域の電位よりもゲート電極の電位に近づけられ、本実施形態の半導体素子に於いては従来構造の素子と比較してソース領域近傍のチャネル領域の電位が高く、すなわちショットキー障壁が薄くなる事が判る。この事もまた今回の検討で新たに得られた知見である。
この様に、本実施形態の半導体素子のように高い電流駆動力が得られるためには、ゲート電極がソースおよびドレイン領域近傍のチャネル領域を上方及び側方より取り囲む様に形成されている事が本質的である。ソースおよびドレイン領域とチャネル領域との接合部に於けるゲート電極とゲート絶縁膜との界面よりも、ゲート電極とゲート絶縁膜との界面が半導体基板側に形成されている領域が、素子を流れる電流の主方向に垂直な方向(素子の幅方向、すなわち紙面に垂直な方向)の一部のみにしか形成されていないと、素子を流れる電流の主方向に垂直な方向に見てゲート電極とゲート絶縁膜との界面が半導体基板側に形成されていない領域は、ショットキー障壁の抵抗が高く、その結果として高い電流駆動力は実現されない。それ故、ゲート電極とゲート絶縁膜との界面が、ソース・ドレイン領域とチャネル領域との接合部に於けるゲート電極とゲート絶縁膜との界面よりも半導体基板側に形成されている領域は素子を流れる電流の主方向に垂直な方向全体に渡って形成されている事が好ましい。また例えば図4に示す様にゲート電極6がソースおよびドレイン領域4a、4b近傍のチャネル領域の側方にのみ形成されている構造も好ましくない。ゲート電極6はソースおよびドレイン領域4a、4b近傍のチャネル領域の上方と側方との双方に存在する様に形成されている事が高い電流駆動力の実現に本質的である。
次に、ゲート電極6とゲート絶縁膜5との界面が、チャネル領域の中央近傍に於いてチャネル領域に近く形成されている領域の深さ(図1にAで示す寸法)と、ソース領域4aおよびドレイン領域4bと半導体領域3との接合部から、ゲート絶縁膜5と半導体領域3との界面が半導体領域3側に傾斜し始める位置までの距離(図1にBで示す寸法)との好ましい範囲を考える。両者を系統的に変えてシミュレーションを行って得られたドレイン電圧=ゲート電圧=0.7Vに於けるドレイン電流の値の、縦軸に寸法Aを横軸に寸法Bを取った平面内に於ける等高線を図5に示す。まずゲート電極とゲート絶縁膜との界面が、チャネル領域の中央近傍に於いてチャネル領域に近く形成されている領域の深さ(図1にAで示す寸法)の好ましい範囲を考える。図5に於いて電流駆動力が、比較例2の半導体素子の電流駆動力(137.2μA/μm)よりも高い事を要請すると、図1に示す寸法Aは2nm程度以上であると好ましい事が判る。なお寸法Aは、ゲート電極6とゲート絶縁膜5との界面がチャネル領域に近く形成された領域に於けるゲート電極6とゲート絶縁膜5との界面と、ソースおよびドレイン領域4a、4bとチャネル領域との接合部上に於けるゲート電極6とゲート絶縁膜5との界面との最大距離を表している。また、寸法Bは、ゲート電極6とゲート絶縁膜5との界面がチャネル領域に近く形成された領域と、ソースおよびドレイン領域4a、4bとの距離を表している。
上述した様に本実施形態の半導体素子に於いて高い電流駆動力が得られる事の本質はソース領域とチャネル領域との接合部に形成されるショットキー障壁が薄くなる事であり、その事の本質はソース領域とチャネル領域との接合部近傍に於ける電位分布である。電位分布は系の相似変形でほぼ相似に変化するので、寸法Aはゲート絶縁膜の酸化膜換算膜厚の2倍程度以上であると好ましいと言い換えられる事が判る。この事もまた今回の検討で新たに得られた知見である。
次に、ソース領域4aおよびドレイン領域4bと半導体領域3との接合部から、ゲート絶縁膜5と半導体領域3との界面が半導体領域3側に傾斜し始める位置までの距離(図1にBで示す寸法)の好ましい範囲を考える。図5に於いて電流駆動力が、比較例2の半導体素子の電流駆動力(137.2μA/μm)よりも高い事を要請すると、図1に示す寸法Bは3nm程度以下であると好ましい事が判る。そしてこの事は、寸法Bはゲート絶縁膜の酸化膜換算膜厚の3倍程度以下であると好ましいと言い換えられる事が判る。この事もまた今回の検討で新たに得られた知見である。
次に、ドレイン電圧=ゲート電圧=0.7Vに於けるドレイン電流の値の、図1に示す寸法Aに対する依存性を図6に示す。この図6に於いては、図1に示す寸法Bをパラメーターとして表現しており、この寸法Bは0.0nm、0.5nm、1.0nm、1.5nm、2.0nm、3.0nm、4.0nm、5.0nmと変化させてある。横軸の値が0nmである半導体素子はゲート電極とゲート絶縁膜との界面が平坦に形成されている半導体素子、すなわち比較例1の半導体素子である。図6を見ると、図1に示す寸法Bが0.0nmである半導体素子と、0.5nmである半導体素子とは、図1に示す寸法Aの如何に依って、比較例1の半導体素子よりも電流駆動力が低くなる場合が在り、それ以外の素子の場合は常に、比較例1の半導体素子よりも電流駆動力が高い事が判る。それ故、図1に示す寸法Bは1nm程度以上であると好ましい事が判る。そしてこの事は、寸法Bはゲート絶縁膜の酸化膜換算膜厚の1倍程度以上であると好ましいと言い換えられる事が判る。この事もまた今回の検討で新たに得られた知見である。従来技術で述べた特許文献1に記載の半導体素子はリセスゲート構造を有しているが、寸法Bが「0」であるため、本実施形態に比べて高い電流駆動力を得ることができない。
以上説明したように、本実施形態に依れば、ソース・ドレイン領域の接合深さが浅くて且つ抵抗が低く、ゲート電流が抑制されると同時にチャネル領域の電位に対するゲート電極の制御性が向上し、且つ電流駆動力の高い半導体素子を提供することができる。
(製造方法)
次に、本実施形態に依る半導体素子の製造方法について以下に説明する。
次に、本実施形態に依る半導体素子の製造方法について以下に説明する。
先ず図7に示す様に、{100}面を有する半導体基板1に例えばトレンチ素子分離法に依り素子分離領域2を形成する。続いてPウエル形成領域に例えばB(ホウ素)イオンを加速電圧100keV、ドーズ量2.0×1012cm−2で注入し、その後に例えば1050℃、30秒の熱工程を施す事に依りP型の不純物を含む半導体領域3を形成する。なお、{100}面とは、(100)面、またはそれと結晶学的に等価な面を指す。具体的には、(100)面と結晶学的に等価な面は、(010)面、(001)面、(−100)面、(0−10)面、(00−1)面である。
次に図8に示す様に、例えば厚さ100nmの例えば窒化シリコン膜7を例えば化学的気相成長法(以下ではCVD(Chemical Vapor Deposition)法と記す)等の方法で形成し、続いて前記窒化シリコン膜7に例えば反応性イオンエッチング法(以下ではRIE(Reactive Ion Etching)法と記す)等の異方性エッチングを施す事に依り、底面に半導体領域3が露出する開口7aを形成する。
次に図9に示す様に、例えばKOH(水酸化カリウム)等のアルカリ性溶液に浸漬する等の方法に依り、露出した半導体領域3にエッチングを施し、半導体体領域3に溝8を形成する。このとき、半導体基板1と同じ{100}面よりも、{111}面のエッチング速度が遅いので、溝8は、{100}面を有するエッチング速度の速い底面8aと、{111}面を有するエッチング速度の遅い傾斜した側面8bとから構成される。なお、{111}面とは、(111)面、またはそれと結晶学的に等価な面を指す。具体的には、(111)面と結晶学的に等価な面は(−111)面、(1−11)面、(11−1)面、(−1−1−1)面、(−1−11)面、(−11−1)面、(1−1−1)面である。
次に図10に示す様に、例えば熱燐酸処理等の処理を施す事に依り、窒化シリコン膜7を除去する。続いて例えばCVD法等の方法に依り例えば厚さ5nmの例えばHfO2(二酸化ハフニウム)膜9を形成する。続いて例えばCVD法等の方法に依り例えば厚さ100nmの例えばW(タングステン)膜10を形成する。続いて例えば化学的機械的研磨法(以下ではCMP(Chemical Mechanical Polishing)法と記す)等の方法を用いて表面を平坦化する。
次に図11に示す様に、例えばRIE法等の異方性エッチングを施す事に依り、W膜10及びHfO2膜9を加工し、ゲート電極6及びゲート絶縁膜5を形成する。
次に、例えばEr(エルビウム)を半導体基板1表面に堆積し、その後、熱工程を施す事に依り、図1に示すように半導体基板1の表面にエルビウム・シリサイドよりなるソース領域4aおよびドレイン領域4bを形成する。以後は周知の技術を用いて層間絶縁膜形成工程や配線形成工程等を経て本実施形態の半導体素子を形成する。
本実施形態に於いてはn型のショットキー型電界効果トランジスタの場合を例に取って示したが、不純物の導電型を逆にすればp型のショットキー型電界効果トランジスタの場合にも、そして光蝕刻法等の方法を用いて基板内の特定の領域にのみ不純物を導入すれば相補型のショットキー型電界効果トランジスタの場合に対しても同様に形成することができ、本実施形態と同様の効果を得ることができる。また、ショットキー型電界効果トランジスタに限らず不純物を含む半導体よりなるソース・ドレインを持つ電界効果トランジスタの場合も同様の効果を得ることができる。また、それらを一部として含む半導体装置にも用いる事ができる。
また、本実施形態に於いてはショットキー型電界効果トランジスタのみの形成工程を示したが、ショットキー型電界効果トランジスタの他に、不純物を含む半導体よりなるソース・ドレインを持つ電界効果トランジスタやバイポーラー型トランジスタや単一電子トランジスタ等の能動素子、または抵抗体やダイオードやインダクターやキャパシター等の受動素子、または例えば強誘電体を用いた素子や磁性体を用いた素子をも含む半導体装置の一部としてショットキー型電界効果トランジスタを形成する場合にも用いる事ができる。OEIC(オプト・エレクトリカル・インテグレーテッド・サーキット)やMEMS(マイクロ・エレクトロ・メカニカル・システム)の一部としてショットキー型電界効果トランジスタを形成する場合もまた同様である。
また、本実施形態では、p型半導体領域を形成する為の不純物としてはB(ボロン)を用いたが、p型半導体領域を形成する為の不純物として他のIII族不純物を用いてもよい。また、本実施形態では言及していないがn型半導体領域を形成するには不純物としてV族不純物を用いる事ができる。また、III族やV族の不純物の導入はそれらを含む化合物の形で行ってもよい。化合物半導体を用いる場合には他の族の不純物を用いてもよい。
また、本実施形態では、不純物の導入はイオン注入を用いて行ったが、イオン注入以外の例えば固相拡散や気相拡散等の方法を用いて行ってもよい。また、不純物を含有する半導体を堆積するないしは成長させる等の方法を用いてもよい。
また、本実施形態では、ソースおよびドレイン領域を形成する為のシリサイド層の形成にはErを用いたが他の金属を用いてもよい。また、ソースおよびドレイン領域はシリサイドではなく金属を用いて形成してもよい。金属を用いるとソースおよびドレイン領域の抵抗が更に低減されると言う利点がある。但し、本実施形態に示した様にソースおよびドレイン領域をシリサイドで形成すればソースおよびドレイン領域をゲート電極および素子分離領域に対して自己整合的に形成する事が容易であるので工程が簡略になると言う利点がある。n型素子のソースおよびドレイン領域のフェルミレベルは基板に用いる半導体の伝導帯の下端に近い値である事が好ましいので、ソースおよびドレイン領域を形成する金属ないし金属と半導体との化合物の仕事関数はチャネル領域を成す半導体の禁制帯中央と電子の真空準位との差以下である事が好ましい。この観点に鑑みるとシリコン基板を用いる場合にはErあるいは希土類元素あるいはTi(チタン)、Zr(ジルコニウム)、Hf(ハフニウム)、Ta(タンタル)、Nb(ニオブ)またはAl(アルミニウム)等の金属を用いるのが好ましい。また、p型素子のソースおよびドレイン領域のフェルミレベルは基板に用いる半導体の価電子帯の上端に近い値である事が好ましいので、ソースおよびドレイン領域を形成する金属ないし金属と半導体との化合物の仕事関数はチャネル領域を成す半導体の禁制帯中央と電子の真空準位との差以上である事が好ましい。この観点に鑑みるとシリコン基板を用いる場合にはPt(白金)あるいはPd(パラジウム)、Ir(イリジウム)、Re(レニウム)、Ru(ルテニウム)、W(タングステン)等の金属を用いるのが好ましい。但し、n型とp型との双方の素子を含む相補型半導体装置を形成する場合には、基板に用いる半導体の禁制帯中央近傍にフェルミレベルが在る材料をn型とp型との双方に用いると、工程が簡略になると言う利点がある。この観点に鑑みると基板にシリコンを用いた相補型半導体装置を形成する場合にはNi(ニッケル)またはCo(コバルト)等の金属を用いるのが好ましい。ソース・ドレイン領域をシリサイド層で形成する場合も金属に依り形成する場合も、好ましい金属の種類は同様である。
また、本実施形態では、ソースおよびドレイン形成領域への不純物導入には言及していないが、ソースおよびドレイン形成領域に不純物を導入してもよい。特に、ソースおよびドレイン形成領域にチャネル領域とは逆の導電型の不純物を高濃度に導入する事は、ソースおよびドレイン領域とチャネル領域との接合部に形成されるショットキー障壁を薄くすることができ抵抗を低下させるので好ましい。
また、本実施形態では通常の基板、いわゆるバルク基板上に素子を形成したが、SOI(Silicon On Insulator)基板上にSOI素子を形成してもよい。SOI素子を形成する場合のチャネル領域の不純物濃度は完全空乏型素子となる様に設定しても部分空乏型素子となる様に設定しても良い。完全空乏型素子となる様に設定するとチャネル領域の不純物濃度が低く抑えられるのでキャリアの移動度が向上し、電流駆動能力が更に向上すると言う利点が得られるし、寄生バイポーラー効果が抑制されると言う別の利点も得られるので好ましい。
また、本実施形態ではバルク基板上に、すなわち単結晶半導体上に素子を形成したが、多結晶半導体ないし非晶質半導体の上に素子を形成してもよい。その場合には例えばガラス基板等の上に素子を形成する事が可能となると言う利点がある。また本実施形態に示した様に単結晶半導体上に素子を形成すると、チャネル領域が単結晶半導体で形成されるので、チャネルを走行するキャリアの散乱が抑制されて高い電流駆動力が得られると言う利点が在る。
また、本実施形態では明記しなかったが、基板を形成する半導体は例えばシリコンやゲルマニウム等のIV族の半導体でもよいし、例えばGaAs(ガリウム・砒素)やInP(インジウム・リン)やInAs(インジウム・砒素)やInSb(インジウム・アンチモン)等の化合物半導体でもよい。三種類以上の元素よりなる化合物半導体でもよい。
また、本実施形態では、ゲート電極はWを用いたが、多結晶シリコンや単結晶シリコンや非晶質シリコン等の半導体、高融点金属または必ずしも高融点とは限らない金属、金属を含む化合物等、またはそれらの積層等で形成してもよい。金属または金属を含む化合物でゲート電極を形成するとゲート抵抗が抑制されるので素子の高速動作が得られ、好ましい。また金属でゲートを形成すると酸化反応が進みにくいので、ゲート絶縁膜とゲート電極との界面の制御性が良いと言う利点も有る。また、ゲート電極の少なくとも一部に多結晶シリコン等の半導体を用いると仕事関数の制御が容易であるので素子のしきい値電圧の調節が容易になると言う別の利点がある。また、ゲート電極に不純物を含む半導体を用いる場合には不純物を含有する半導体を堆積しても良いし、不純物の導入は例えばイオン注入や固相拡散や気相拡散等の方法を用いてもよい。不純物を含有する半導体を堆積すれば、不純物を高濃度に投入する事が可能になりその結果として抵抗が低減されると言う利点が在る。またイオン注入の方法を用いればn型素子とp型素子とを持つ相補型半導体装置を形成する場合に工程が簡略になると言う利点がある。
また、本実施形態では、ゲート電極の上部は電極が露出する構造であるが、上部に例えば酸化シリコンや窒化シリコンや酸化窒化シリコン等の絶縁物を設けてもよい。特に例えばゲート電極が金属を含む材料で形成されている場合等、製造工程の途中でゲート電極を保護する必要が在る場合等はゲート電極の上部に酸化シリコンや窒化シリコンや酸化窒化シリコン等の保護材料を設ける事は大切である。
また、本実施形態では、ゲート電極の形成はゲート電極材料を堆積した後に異方性エッチングを施すと言う方法で形成しているが、例えばダマシンプロセス等のような埋め込み等の方法を用いてゲート電極を形成してもよい。
また、本実施形態では、素子を流れる電流の主方向に測ったゲート電極の長さは、ゲート電極の上部も下部も等しいが、この事は本質的ではない。例えばゲート電極の上部を測った長さの方が下部を測った長さより長いアルファベットの「T」の字の様な形であってもよい。この場合にはゲート抵抗を低減する事ができると言う他の利点も得られる。
また、本実施形態では、ゲート絶縁膜としてCVD法に依り形成したHfO2膜を用いたが、Hf(ハフニウム)の異なる価数の酸化物または、Zr(ジルコニウム)、Ti(チタン)、Sc(スカンジウム)、Y(イットリウム)、Ta(タンタル)、Al(アルミニウム)、La(ランタン)、Ce(セリウム)、Pr(プラセオジム)、またはランタノイド系列の元素等の他の金属等の酸化物等またはこれらの元素を初めとする様々な元素に加えてシリコンをも含むシリケート材料等、またはそれらに窒素をも含有させた絶縁膜等、他の高誘電体膜またはそれらの積層等の他の絶縁膜を用いてもよい。これらの様に誘電率の高い材料を用いると、所望の酸化膜換算膜厚を実現する為に必要な、幾何学的な意味の膜厚を厚く設定する事が可能となるので、チャネル領域の電位に対するゲート電極の制御性を保ちつつゲート電流が抑制されると言う利点が得られる。それ故、誘電率の高い膜は従来、ゲート絶縁膜に用いられていた酸化シリコンと比較して、十分に誘電率の高い例えば金属酸化物等の材料を用いる場合に特にその効果が著しい。
更に、絶縁膜中に窒素が存在すると、絶縁膜中の特定の元素のみが結晶化して析出する事が抑制されるので好ましい。また、絶縁膜中に窒素が存在すると、ゲート電極として不純物を含有する半導体を用いる場合に不純物が基板中に拡散する事を抑制すると言う別の利点もあるので好ましい。
また、絶縁膜の形成方法はCVD法に限るものではなく、蒸着法またはスパッタ法またはエピタキシャル成長法等の他の方法を用いてもよい。また、絶縁膜として或る物質の酸化物を用いる等の場合には、まずその物質の膜を形成しておいてそれを酸化する等の方法を用いてもよい。
また、ゲート絶縁膜は誘電率の高い材料と低い材料との積層としてもよい。その場合には、チャネル領域の電位に対するゲート電極の制御性を保ちつつゲート電流が抑制されると言う利点が得られると同時に、ゲート絶縁膜を通じてのソース領域とチャネル領域との容量結合を抑制し、それに依る電流駆動力の低下が抑制されると言う利点もまた得られる。更に誘電率の高い材料のみでゲート絶縁膜を形成した場合に比べてゲート絶縁膜の幾何学的な意味の膜厚が薄く形成されるので、ゲートから出た電気力線がゲート絶縁膜の側面から外へ漏れる事に依る、チャネル領域の電位に対するゲート電極の制御性の低下を抑制している。その場合に積層ゲート絶縁膜の内で半導体層に近い方の膜は酸化シリコンないし窒化シリコンないし酸化窒化シリコン等としても良い。但し、ゲート絶縁膜を貫く電気力線に依りソース領域とチャネル領域との間に形成される容量結合を抑制する事は電流駆動力の向上につながるので、この膜の誘電率は低い事が好ましい。それ故、酸化シリコンを用いる事が好ましい。また、この膜を酸化シリコンで形成するとキャリアの移動度が向上するので電流駆動能力が更に向上すると言う利点がある。また、絶縁膜中や半導体層との界面に存在する電荷や準位等が少ない事が望ましいので、この事に鑑みると半導体層と接する膜には酸化シリコンを用いる事が好ましい。
一方、ゲート電極に不純物を含有する半導体を用いた場合に於いてゲート電極中の不純物がチャネル領域に拡散する事を防ぐと言う観点から考えると、窒素の存在に依り不純物の拡散が抑制される事が知られているので窒化シリコンまたは酸化窒化シリコンを用いる事が好ましい。またこれらの膜の形成方法は例えば堆積に依り可能であるし、半導体層としてシリコンを用いる場合には、昇温状態の酸素あるいは窒素気体に曝す等の方法を用いる事に依り可能であるし、必ずしも昇温を伴わない励起状態の酸素あるいは窒素気体に曝してもよい。昇温を伴わない励起状態の酸素あるいは窒素気体に曝すと言う方法で形成すれば、チャネル領域中の不純物が拡散に依り濃度分布を変える事が抑制されるので好ましい。
更に酸化窒化シリコンを用いる場合には、先ず酸化シリコン膜を形成し、その後に昇温状態または励起状態の窒素を含む気体に曝す事に依り絶縁膜中に窒素を導入してもよい。この場合に於いて昇温を伴わない励起状態の窒素気体に曝すと言う方法で形成すれば、チャネル領域中の不純物が拡散に依り濃度分布を変える事が抑制されるので好ましい。
また、酸化窒化シリコンを用いる場合には、先ず窒化シリコン膜を形成し、その後に昇温状態または励起状態の酸素を含む気体に曝す事に依り絶縁膜中に酸素を導入してもよい。この場合に於いて昇温を伴わない励起状態の酸素気体に曝すと言う方法で形成すれば、チャネル領域中の不純物が拡散に依り濃度分布を変える事が抑制されるので好ましい。また、ゲート絶縁膜は二層の積層に限らず、三層以上の積層となる様に形成してもよい。
また、ゲート絶縁膜を形成する絶縁膜等の厚さは本実施形態の値に限るものではない。更に、ゲート絶縁膜は一様な厚さを持つとしたが、この事は本質的ではない。
また、本実施形態では、ソースおよびドレイン領域はゲート電極ないしゲート絶縁膜の形成後に形成したがこの事は本質ではなく、ゲート電極ないしゲート絶縁膜の形成に先立ってソースおよびドレイン領域を形成してもよい。ゲート絶縁膜ないしゲート電極の形成に先立ってソースおよびドレイン領域を形成すると、ゲート絶縁膜ないしゲート電極は、金属と半導体との化合物形成の為の熱工程に曝されない。それ故、ゲート電極ないしゲート絶縁膜が昇温する事の好ましくない材料で形成されている場合に有利である。また本実施形態の様に、ゲート電極ないしゲート絶縁膜の形成の後にソースおよびドレイン領域を形成すると、ソースおよびドレイン領域を形成する金属ないし金属と半導体との化合物は、ゲート電極ないしゲート絶縁膜形成の為の熱工程に曝されない。それ故、ソースおよびドレイン領域が昇温する事の好ましくない材料で形成されている場合に有利である。
また、本実施形態では、ゲート電極の側壁には言及していないが、ゲート電極に側壁を形成してもよい。側壁を設けると、ソースおよびドレイン領域形成時にソースおよびドレイン領域とゲート電極とが電気的に短絡される事が防止されると言う利点が在る。
また、本実施形態に示した様に側壁を設けずにソースおよびドレイン領域を形成すれば、ソースおよびドレイン領域のゲート電極下への回りこみの長さ、すなわちソースおよびドレイン領域とゲート電極との重なり長、に対する制御性が良くなると言う利点が得られるし、製造工程が簡略になると言う他の利点も得られる。
また、本実施形態では、(100)面の半導体基板1を用いたので、チャネル領域に溝を形成する為の方法としてアルカリ溶液に浸漬すると言う方法を用いたが、例えばRIE法等の方法を用いてもよいし、例えば化学的気相エッチング(以下ではCDE(Chemical Dry Etching)法と記す)等の他の方法を用いても良い。RIE法ないしCDE法等の方法は従来の半導体装置製造工程で頻繁に使用されている為に性質のよく知られている方法なので工程の制御が容易であると言う利点があるとともに、(100)以外の半導体基板にも用いることができる。また、アルカリ溶液、特にKOH(水酸化カリウム)またはTMAH(Tetra Methyl Ammonium Hydroxide)等に浸漬すると言う方法は、側壁の傾斜角度は半導体の結晶学的な面方位で決まるので、その制御が容易であると言う利点が在る。
また、本実施形態では、素子分離はトレンチ素子分離法を用いて行ったが、例えば局所酸化法やメサ型素子分離法等の他の方法を用いて素子分離を行ってもよい。
また、本実施形態では、ゲート電極形成後の後酸化には言及していないが、ゲート電極やゲート絶縁膜等の材料等に鑑みて可能であれば、後酸化工程を行ってもよい。また、必ずしも後酸化に限らず例えば薬液処理または反応性の気体に曝す等の方法でゲート電極下端の角を丸める処理を行ってもよい。これらの工程が可能な場合にはそれに依りゲート電極下端角部の電場が緩和されるので好ましい。
また、本実施形態では、層間絶縁膜には言及していないが、例えば低誘電率材料等の酸化シリコン以外の物質を層間絶縁膜に用いてもよい。層間絶縁膜の誘電率を低くすると素子の寄生容量が低減されるので素子の高速動作が得られると言う利点がある。
また、コンタクト孔に関しては言及していないが、自己整合コンタクトを形成する事も可能である。自己整合コンタクトを用いると素子の面積を低減する事ができるので、集積度の向上が図られ、好ましい。
また、本実施形態では明記していないが、配線の為の金属層の形成は例えばスパッタ法等を用いて行ってもよいし堆積法等の方法を用いて行ってもよい。また、金属の選択成長等の方法を用いてもよいしダマシン法等の方法を用いてもよい。また、配線金属の材料は例えばシリコンを含有するAl(アルミニウム)等を用いても、例えばCu(銅)等の金属を用いてもよい。特にCuは抵抗率が低いので好ましい。
なお、本実施形態に於いては単一の素子のみの構造を示したが、ここに示した実施形態は単一の素子の場合に限定されるものではなく、かつ同様の効果が得られる事は無論である。
(第2実施形態)
次に、本発明の第2実施形態による半導体素子の断面を図12に示す。本実施形態の半導体素子は、図1に示す第1実施形態の半導体素子において、ゲート電極6の側面にもゲート絶縁膜5を形成した構成となっている。なお、ここでは層間絶縁膜ないし配線の為の金属ないしゲート電極と配線金属との接合領域等は省略されている。また、各部分の縮尺は正確ではない。
次に、本発明の第2実施形態による半導体素子の断面を図12に示す。本実施形態の半導体素子は、図1に示す第1実施形態の半導体素子において、ゲート電極6の側面にもゲート絶縁膜5を形成した構成となっている。なお、ここでは層間絶縁膜ないし配線の為の金属ないしゲート電極と配線金属との接合領域等は省略されている。また、各部分の縮尺は正確ではない。
次に本実施形態の半導体素子の製造方法について以下に説明する。
第1実施形態で説明した図7に示される工程に引き続いて図13に示す様に、例えばCVD法等の方法に依り例えば厚さ50nmの窒化シリコン膜を堆積し、続いて例えばRIE法等の異方性エッチングを施す事に依り上記窒化シリコン膜を加工してダミーゲート電極11を形成する。
次に図14に示す様に、ダミーゲート電極11を含む半導体基板1の上に例えばCVD法等の方法に依り、例えば厚さ100nmの例えば酸化シリコン膜12を形成する。続いて例えばCMP法等の方法に依り前記酸化シリコン膜12の表面を平坦化し、ダミーゲート電極11の上部を露出させる。
次に図15に示す様に、例えば熱燐酸処理等の方法に依りダミーゲート電極11を除去することにより、底面に半導体領域3が露出した開口が形成される。続いて例えばCVD法等の方法を用いる事に依り例えば厚さ10nmの例えば窒化シリコン膜を形成し、この窒化シリコン膜に例えばRIE法等の異方性エッチングを施す事に依り、上記開口の側部に窒化シリコンからなる側壁13を形成する。
次に図16に示す様に、例えばKOH等のアルカリ溶液に浸漬する等の方法に依り、露出している半導体領域3をエッチングして溝14を形成する。この溝14は、図9に示す第1実施形態の製造方法の場合と同様に、(100)面の底面14aと、(111)面の傾斜した側面14bから構成される。
次に図17に示す様に例えば熱燐酸処理等の方法に依り側壁13を除去する。続いて例えばCVD法等の方法に依り例えば厚さ5nmの例えばHfO2膜15を形成する。
次に図18に示す様に、例えばCVD法等の方法を用いる事に依り、ゲート電極となる例えば厚さ100nmの例えばW膜を形成する。続いて例えばCMP法等の方法を用いる事に依りW膜及びHfO2膜15の表面を平坦化して酸化シリコン膜12の表面を露出させる事に依り、ゲート電極6及びゲート絶縁膜5を形成する。
次に図19に示す様に例えばRIE法等の方法を用いる事に依り酸化シリコン膜12を除去する。
以後は第1実施形態と同様にソースおよびドレイン領域の形成工程や層間絶縁膜の形成工程や配線工程等を経て図12に示す本実施形態の半導体素子を形成する。
本実施形態に示した様にして素子を形成すると、チャネル領域中央の、ゲート電極とゲート絶縁膜との界面がチャネル領域に近く形成されている領域と、ゲート電極ないしソースおよびドレイン領域とが自己整合的に形成されると言う利点が在る。
一方、第1実施形態で説明した製造方法を用いて素子を形成すると、工程が簡略になると言う利点が得られる。また第1実施形態で説明した製造方法を用いて素子を形成すると、ゲート電極材料とゲート側壁を形成する場合のゲート側壁材料とを独立に選択する事が可能になるので、例えばチャネル領域の電位に対するゲート電極の制御性を高める為にゲート絶縁膜材料には誘電率の高い材料を用い、ゲート電極の側面とソースおよびドレイン領域との間に形成される寄生容量を抑制する為にゲート側壁材料は誘電率の低い材料を用いる等の事が可能となる。
一方、本実施形態に示した様にして素子を形成すると、ゲート絶縁膜とゲート側壁とが同時に形成されるので工程が簡略になると言う利点が在る。
また、ゲート電極ないしゲート絶縁膜の形成に先立ってソースおよびドレイン領域を形成する場合には、ゲート電極形成領域を取り囲む様に形成した酸化シリコン膜を層間絶縁膜として用いる、ないしは層間絶縁膜の一部として用いる事が可能である。この様にすると工程が簡略化されると言う利点が在る。
以上説明したように、本実施形態に依れば、ソース・ドレイン領域の接合深さが浅くて且つ抵抗が低く、ゲート電流が抑制されると同時にチャネル領域の電位に対するゲート電極の制御性が向上し、且つ電流駆動力の高い半導体素子、およびその製造方法を提供することができる。
本実施形態に於いても第1実施形態に記した様な種々の変形が可能であり、同様の効果が得られる。
(第3実施形態)
次に、本発明の第3実施形態による半導体素子の斜視図を図20に示す。また、図20の切断面Cに依る断面図を図21に示し、図20の切断面Dに依る断面図を図22に示す。この半導体装置は支持基板16の上に埋め込み絶縁膜17を介して半導体層の形成されたいわゆるSOI基板上に形成されており、半導体層が加工されてチャネル領域3及びソースおよびドレイン領域4a、4bが形成されている。なお、図20に於いてドレイン領域4bはゲート電極6の奥に在るが、ゲート電極6の陰になっているので図20には記されていない。また、ここでは層間絶縁膜ないし配線の為の金属ないしゲート電極と配線金属との接合領域等は省略されている。また、各部分の縮尺は正確ではない。
次に、本発明の第3実施形態による半導体素子の斜視図を図20に示す。また、図20の切断面Cに依る断面図を図21に示し、図20の切断面Dに依る断面図を図22に示す。この半導体装置は支持基板16の上に埋め込み絶縁膜17を介して半導体層の形成されたいわゆるSOI基板上に形成されており、半導体層が加工されてチャネル領域3及びソースおよびドレイン領域4a、4bが形成されている。なお、図20に於いてドレイン領域4bはゲート電極6の奥に在るが、ゲート電極6の陰になっているので図20には記されていない。また、ここでは層間絶縁膜ないし配線の為の金属ないしゲート電極と配線金属との接合領域等は省略されている。また、各部分の縮尺は正確ではない。
本実施形態の半導体素子も図1に示す第1実施形態の半導体素子と同様に、ゲート電極6とゲート絶縁膜5との界面がチャネル領域に近く形成された領域を有している。そして、ゲート電極6とゲート絶縁膜5との界面がチャネル領域に近く形成された領域に於けるゲート電極6とゲート絶縁膜5との界面と、ソースおよびドレイン領域4a、4bとチャネル領域との接合部上に於けるゲート電極6とゲート絶縁膜5との界面との最大距離A(図21、22参照)は、第1実施形態と同様に、ゲート絶縁膜5の酸化膜換算膜厚の2倍以上であることが好ましい。また、ゲート電極6とゲート絶縁膜5との界面がチャネル領域に近く形成された領域と、ソースおよびドレイン領域4a、4bとの距離B(図21、図22参照)は、第1実施形態と同様に、ゲート絶縁膜5の酸化膜換算膜厚の1倍以上且つ3倍以下であることが好ましい。
本実施形態の素子はソースおよびドレイン領域4a、4bとチャネル領域3との境界近傍のチャネル領域が、チャネル領域3とソースおよびドレイン領域4a、4bを成す半導体層の稜の近傍に於いては、ゲート電極6に依り半導体層の上方及び側方とチャネル領域3の中央側との合計で三方向より、ゲート絶縁膜5を介して囲まれている。それ故、第1および第2実施形態に記した効果が更に顕著に現れると言う利点がある。
なお、本実施形態に於いては板状の半導体層の上面と両側面との三面に於いて、チャネル領域3およびソース・ドレイン領域4a、4bの形成される半導体層と、ゲート絶縁膜とが接しているが、この事は本質ではない。例えば半導体層の上面には厚い絶縁膜を設ける事で、半導体層とゲート絶縁膜5とは半導体層の両側面の二面のみで接する様にしてもよい。
また、チャネル領域3およびソース・ドレイン領域4a、4bの形成される半導体層と、ゲート絶縁膜とが二面でのみ接する場合には、本実施形態に示した様に半導体層の側面で接する事に必然性はなく、例えば半導体層の、半導体基板表面に垂直方向に測った長さが、半導体基板表面に平行方向に測った長さよりも極めて短くなる様に半導体層を形成し、半導体層の上下の二面で半導体層とゲート絶縁膜とが接する様にしてもよい。また、半導体層を棒状に加工し、それを取り囲む様にゲート電極を設けてもよい。また、ゲート絶縁膜とチャネル及びソース・ドレイン領域を成す半導体層とが複数の面で接する素子に於いて、幾つかの面に於いては本実施形態、第1および第2実施形態に示した様に、ある面ではゲート電極の底部が平面ではなく、他の面に於いてはゲート電極の底部が平面であってもよい。
本実施形態も第1実施形態と同様に、ソース・ドレイン領域の接合深さが浅くて且つ抵抗が低く、ゲート電流が抑制されると同時にチャネル領域の電位に対するゲート電極の制御性が向上し、且つ電流駆動力の高い半導体素子を提供することができる。
本実施形態に於いても上記実施形態に記した様な種々の変形が可能であり、同様の効果が得られる。
1 半導体基板
2 素子分離領域
3 チャネルを成す半導体領域
4a ソース領域
4b ドレイン領域
5 ゲート絶縁膜
6 ゲート電極
7 窒化シリコン膜
8 溝
8a 溝の底面
8b 溝の側面
9 二酸化ハフニウム膜
10 タングステン膜
11 ダミーゲート電極
12 酸化シリコン膜
13 側壁
14 溝
14a 溝の底面
14b 溝の側面
15 二酸化ハフニウム膜
16 支持基板
17 埋め込み絶縁膜
2 素子分離領域
3 チャネルを成す半導体領域
4a ソース領域
4b ドレイン領域
5 ゲート絶縁膜
6 ゲート電極
7 窒化シリコン膜
8 溝
8a 溝の底面
8b 溝の側面
9 二酸化ハフニウム膜
10 タングステン膜
11 ダミーゲート電極
12 酸化シリコン膜
13 側壁
14 溝
14a 溝の底面
14b 溝の側面
15 二酸化ハフニウム膜
16 支持基板
17 埋め込み絶縁膜
Claims (10)
- 半導体基板に形成された、特定の導電型の不純物を含む半導体領域と、
前記半導体領域中に相互に向かい合う様に形成され、金属または金属と前記半導体領域をなす半導体との化合物を含むソースおよびドレイン領域と、
前記ソース領域と前記ドレイン領域との間の前記半導体領域を覆うとともに前記ソースおよびドレイン領域のそれぞれの一部を覆うように形成された絶縁膜と、
前記絶縁膜上に形成されたゲート電極と、
を有し、
前記ソースおよびドレイン領域間の前記半導体領域の少なくとも一部の領域上に於ける前記絶縁膜と前記ゲート電極との界面は、前記ソースおよびドレイン領域と前記半導体領域との接合部の上に於ける前記絶縁膜と前記ゲート電極との界面よりも前記半導体領域側に存在する事を特徴とする半導体素子。 - 前記半導体領域の多数キャリアが正孔であり、且つ前記ソース・ドレイン領域に含まれる金属または金属と半導体との化合物の仕事関数が、前記半導体領域をなす半導体の禁制帯の中央と電子の真空準位との差以下である事を特徴とする請求項1記載の半導体素子。
- 前記半導体領域の多数キャリアが電子であり、且つ前記ソース・ドレイン領域をなす金属または金属と半導体との化合物の仕事関数が、前記半導体領域をなす半導体の禁制帯の中央と電子の真空準位との差以上である事を特徴とする請求項1記載の半導体素子。
- 前記半導体領域の前記少なくとも一部の領域と、前記ソースおよびドレイン領域との距離が、前記絶縁膜の酸化膜換算膜厚の1倍以上且つ3倍以下である事を特徴とする請求項1乃至3のいずれかに記載の半導体素子。
- 前記半導体領域の前記少なくとも一部の領域に於ける前記絶縁膜と前記ゲート電極との界面と、前記ソースおよびドレイン領域と前記半導体領域との接合部上に於ける前記絶縁膜と前記ゲート電極との界面との最大距離が、前記絶縁膜の酸化膜換算膜厚の2倍以上である事を特徴とする請求項1乃至4のいずれかに記載の半導体素子。
- 前記半導体領域が単結晶半導体よりなる事を特徴とする請求項1乃至5のいずれかに記載の半導体素子。
- 前記半導体領域の前記少なくとも一部の領域は、前記ソースおよびドレイン領域と前記半導体領域との接合部上に於ける前記ソースおよびドレイン領域と前記絶縁膜との界面に対して傾斜する第1の面と、前記ソースおよびドレイン領域と前記絶縁膜との界面に対して平行な第2の面とを有し、前記第1の面{111}面であり、前記第2の面は{100}面であることを特徴とする請求項6記載の半導体素子。
- 前記半導体領域が前記半導体基板上に板状に形成されており、且つ前記絶縁膜及び前記ゲート電極が、前記半導体領域を上方及び側方より取り囲む様に形成されている事を特徴とする請求項1乃至7のいずれかに記載の半導体素子。
- 前記半導体領域の多数キャリアが正孔である請求項1乃至8のいずれかに記載の半導体素子と、前記半導体領域の多数キャリアが電子である請求項1乃至8のいずれかに記載の半導体素子と、を共に含み且つ前記ソース・ドレイン領域をなす金属または金属と半導体との化合物が、Ni(ニッケル)またはCo(コバルト)を含む事を特徴とする半導体装置。
- 半導体基板に第1導電型の不純物を導入する工程と、
前記半導体基板上に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜の少なくとも一部を選択的に除去する工程と、
前記半導体基板に前記第1の絶縁膜を覆うように第2の絶縁膜を形成する工程と、
前記第2の絶縁膜の少なくとも一部を除去して前記第1の絶縁膜の少なくとも上部を露出させる工程と、
前記第1の絶縁膜を除去し、底面に前記半導体基板が露出し、側面が前記第2の絶縁膜の側面となる開口を形成する工程と、
前記第2の絶縁膜と前記開口の底面および側面を覆うように第3の絶縁膜を形成する工程と、
前記第3の絶縁膜に異方性エッチングを施して少なくとも一部を除去し且つ前記開口の側面に前記第3の絶縁膜を残存させる工程と、
前記第2の絶縁膜および残存した前記第3の絶縁膜をマスクとして前記半導体基板の一部を除去して前記半導体基板に溝を形成する工程と、
前記第3の絶縁膜を除去し、前記第2の絶縁膜の側面を露出する工程と、
少なくとも前記第2の絶縁膜の側面および前記開口の底面を覆うように第4の絶縁膜を形成する工程と、
前記開口を覆うように前記第4の絶縁膜上にゲート電極膜を形成する工程と、
前記第4の絶縁膜および前記ゲート電極膜の少なくとも一部を除去して前記第2の絶縁膜の少なくとも上部を露出させる工程と、
前記第2の絶縁膜を除去する工程と、
前記半導体基板にソース・ドレイン領域を形成する工程と、
を備えた事を特徴とする半導体素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006120841A JP2007294680A (ja) | 2006-04-25 | 2006-04-25 | 半導体素子、半導体装置及びそれらの製造方法 |
US11/785,945 US20070252180A1 (en) | 2006-04-25 | 2007-04-23 | Semiconductor element, semiconductor device, and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006120841A JP2007294680A (ja) | 2006-04-25 | 2006-04-25 | 半導体素子、半導体装置及びそれらの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007294680A true JP2007294680A (ja) | 2007-11-08 |
Family
ID=38647523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006120841A Pending JP2007294680A (ja) | 2006-04-25 | 2006-04-25 | 半導体素子、半導体装置及びそれらの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070252180A1 (ja) |
JP (1) | JP2007294680A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008117838A (ja) * | 2006-11-01 | 2008-05-22 | Elpida Memory Inc | 半導体装置及びその製造方法 |
WO2009147772A1 (ja) * | 2008-06-05 | 2009-12-10 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2010010508A (ja) * | 2008-06-30 | 2010-01-14 | Sony Corp | 半導体装置および半導体装置の製造方法 |
JP2011049410A (ja) * | 2009-08-28 | 2011-03-10 | National Institute Of Advanced Industrial Science & Technology | 炭化珪素絶縁ゲート電界効果トランジスタを用いたインバータ回路および論理ゲート回路 |
JP2011514677A (ja) * | 2008-03-06 | 2011-05-06 | マイクロン テクノロジー, インク. | 空洞画定ゲートを有するデバイスおよびその製造方法 |
JP2011166163A (ja) * | 2011-04-15 | 2011-08-25 | Sony Corp | 半導体装置の製造方法 |
JP2013207020A (ja) * | 2012-03-28 | 2013-10-07 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタおよびその製造方法 |
US9570514B2 (en) | 2014-06-06 | 2017-02-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9484435B2 (en) * | 2007-12-19 | 2016-11-01 | Texas Instruments Incorporated | MOS transistor with varying channel width |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4243997A (en) * | 1976-03-25 | 1981-01-06 | Tokyo Shibaura Electric Co., Ltd. | Semiconductor device |
US6956263B1 (en) * | 1999-12-28 | 2005-10-18 | Intel Corporation | Field effect transistor structure with self-aligned raised source/drain extensions |
US7214991B2 (en) * | 2002-12-06 | 2007-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | CMOS inverters configured using multiple-gate transistors |
KR100505113B1 (ko) * | 2003-04-23 | 2005-07-29 | 삼성전자주식회사 | 모스 트랜지스터 및 그 제조방법 |
-
2006
- 2006-04-25 JP JP2006120841A patent/JP2007294680A/ja active Pending
-
2007
- 2007-04-23 US US11/785,945 patent/US20070252180A1/en not_active Abandoned
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008117838A (ja) * | 2006-11-01 | 2008-05-22 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2011514677A (ja) * | 2008-03-06 | 2011-05-06 | マイクロン テクノロジー, インク. | 空洞画定ゲートを有するデバイスおよびその製造方法 |
WO2009147772A1 (ja) * | 2008-06-05 | 2009-12-10 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2010010508A (ja) * | 2008-06-30 | 2010-01-14 | Sony Corp | 半導体装置および半導体装置の製造方法 |
US8242558B2 (en) | 2008-06-30 | 2012-08-14 | Sony Corporation | Semiconductor device and method for production of semiconductor device |
JP2011049410A (ja) * | 2009-08-28 | 2011-03-10 | National Institute Of Advanced Industrial Science & Technology | 炭化珪素絶縁ゲート電界効果トランジスタを用いたインバータ回路および論理ゲート回路 |
JP2011166163A (ja) * | 2011-04-15 | 2011-08-25 | Sony Corp | 半導体装置の製造方法 |
JP2013207020A (ja) * | 2012-03-28 | 2013-10-07 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタおよびその製造方法 |
US9570514B2 (en) | 2014-06-06 | 2017-02-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20070252180A1 (en) | 2007-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10923565B2 (en) | Self-aligned contact air gap formation | |
TWI327777B (en) | Strained silicon mos device with box layer between the source and drain regions | |
TWI544630B (zh) | 具有高濃度的硼摻雜鍺之電晶體 | |
US6278165B1 (en) | MIS transistor having a large driving current and method for producing the same | |
EP1964179B1 (en) | Methods of manufacturing reduced-resistance finfets | |
US20170194351A1 (en) | Semiconductor-Metal-On-Insulator Structures, Methods of Forming Such Structures, and Semiconductor Devices Including Such Structures | |
JP2007294680A (ja) | 半導体素子、半導体装置及びそれらの製造方法 | |
US20200235207A1 (en) | Iii-v semiconductor devices with selective oxidation | |
TW200403851A (en) | Semiconductor device and its manufacturing method | |
US10410911B2 (en) | Buried insulator regions and methods of formation thereof | |
JP2007019177A (ja) | 半導体装置 | |
US10840145B2 (en) | Vertical field-effect transistor devices with non-uniform thickness bottom spacers | |
US7947569B2 (en) | Method for producing a semiconductor including a foreign material layer | |
US20230087151A1 (en) | Field plate arrangement for trench gate fet | |
US8754527B2 (en) | Self aligned borderless contact | |
US20140327058A1 (en) | Self-aligned contacts for replacement metal gate transistors | |
JP5616720B2 (ja) | 半導体装置およびその製造方法 | |
JP2006093216A (ja) | 半導体装置 | |
JP4875115B2 (ja) | 半導体素子及び半導体装置 | |
US20070114618A1 (en) | Semiconductor device and method of manufacturing the same | |
TWI442511B (zh) | 半導體裝置中之分層形成 | |
US12046643B2 (en) | Semiconductor structures with power rail disposed under active gate | |
JP2004193281A (ja) | 半導体装置とその製造方法 | |
JP2005064190A (ja) | 半導体装置及びその製造方法 | |
JP2006237512A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091113 |