KR100949004B1 - Ｍｉｍ 구조의 커패시터 제조방법 - Google Patents

Ｍｉｍ 구조의 커패시터 제조방법 Download PDF

Info

Publication number
KR100949004B1
KR100949004B1 KR1020020083531A KR20020083531A KR100949004B1 KR 100949004 B1 KR100949004 B1 KR 100949004B1 KR 1020020083531 A KR1020020083531 A KR 1020020083531A KR 20020083531 A KR20020083531 A KR 20020083531A KR 100949004 B1 KR100949004 B1 KR 100949004B1
Authority
KR
South Korea
Prior art keywords
etching
film
nitride
mim structure
nitride film
Prior art date
Application number
KR1020020083531A
Other languages
English (en)
Other versions
KR20040057083A (ko
Inventor
조보연
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020020083531A priority Critical patent/KR100949004B1/ko
Priority to US10/743,573 priority patent/US7247572B2/en
Publication of KR20040057083A publication Critical patent/KR20040057083A/ko
Application granted granted Critical
Publication of KR100949004B1 publication Critical patent/KR100949004B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 니트라이드막과 Ti/TiN막이 적층된 MIM 구조의 커패시터 제조방법으로서, Cl2, CHF3, Ar으로 구성되는 혼합가스를 이용하여 Ti/TiN 메탈라인을 에칭하는 단계; 및 CHF3, Ar으로 구성되는 혼합가스를 이용하여 니트라이드막을 에칭하는 단계를 포함하여 구성된다.

Description

ＭＩＭ 구조의 커패시터 제조방법{Method Building Capcitor Layer in MIM Structure}
도1은 일반적인 에칭방법에 의하여 구성되는 MIM 커패시터 구조,
도2는 본 발명의 에칭방법에 따라 니트라이드막을 에칭한 경우의 MIM 커패시터 구조, 그리고
도3은 본 발명에 따른 평탄한 니트라이드 잔존막을 형성하는 메탈 RIE 공정의 플로우챠트이다.
-도면의 주요부분에 대한 부호의 설명-
21: 하부메탈라인 22: 니트라이드막
23: 상부메탈라인 24: 니트라이드 잔존막
S31,32,33,34,35,36: 적층 및 에칭 단계
본 발명은 반도체 소자의 제조방법에 관한 것으로, 상세하게는 MIM 커패시터 제조시 니트라이드의 잔류물을 효과적으로 제거할 수 있는 개선된 MIM 커패시터의 제조방법에 관한 것이다.
반도체 소자에 사용하는 커패시터는 PIP(Poly Insulator Poly)구조와 MIM(Metal Insulator Metal)구조로 크게 구별되고 있다. 각 구조는 사용하는 용도에 따라 적절히 선택되고 있다. 이들 중 MIM구조는 고주파를 사용하는 반도체 소자에 주로 이용되고 있다. 왜냐하면, 고주파 소자에는 RC지연에 의하여 소자특성이 달라지므로, 가급적 전기적 특성이 좋은 메탈을 사용하는 MIM 구조가 바람직하기 때문이다.
도1은 일반적인 MIM 구조를 도시하고 있다. 도1에 도시된 바와같이, MIM 구조는 제1메탈라인(11), 절연라인(12), 및 제2메탈라인(13)이 순서대로 적층된다. 제1메탈라인(11)은 예를들어 2개의 Ti/TiN 막 사이에 AlCu막을 삽입한 형태로 구성되고, 제2메탈라인(13)은 예를들어 하나의 Ti/TiN막으로 구성된다. 절연라인(12)은 제1 및 제2 메탈라인 사이에 위치하며, 성분은 예를들어 니트라이드(Nitride) 막으로 구성된다.
이러한 구조의 MIM 커패시터를 형성하는 방법은 일반적으로 메탈 반응성 이온에칭(Metal Reactive Ion Etching) 공정을 이용하며, 이러한 공정에서는 니트라이드 막의 표면에 거칠게 형성되는 니트라이드 잔류물(14)이 생성된다. 이와같이, 울퉁불퉁한 니드라이트 잔류물(14)이 발생하는 것은 얇은 니트라이드 막의 사용과 공정조건의 부적정에 기인하는 것으로, 이러한 원인들은 적은 에칭 마진 및 니트라이드 제거능력이 탁월한 공정조건의 미적용으로 이어진다. 또한, 울퉁불퉁한 니트라이드 잔류물은 메탈 클리닝 공정에서 막의 성질이 변하여 후속 공정에서도 제거가 되지 않는다. 이러한 니트라이드 잔류물을 제거하기 위하여 에칭시간을 증가시 키면 곳곳에서 하부층이 들어나서, 후속 공정인 패터닝 공정에서 패턴 불량을 야기함으로써 패턴 쇼트의 원인이 되므로, 이러한 방법을 사용하는 것도 한계가 있다.
본 발명은 이러한 종래의 울퉁불퉁한 니트라이트 잔류물의 문제점을 해결하기 위한 것으로, 니트라이트 막의 에칭시 평탄하게 제거할 수 있는 공정방법을 제공함으로써, MIM 특성을 향상시키고, 메탈 에칭시의 공정의 안정성을 제고하고, 또한 후속 공정의 공정 마진을 높이는 것을 목적으로 한다.
이러한 목적을 달성하기 위하여 본 발명은 반응성 이온에칭공정의 조건에서 상부 메탈라인인 Ti/TiN 막의 에칭조건과 절연라인인 니트라이드 막의 에칭조건을 변경하여, Ti/TiN가 완전히 제거된 시점에서 니트라이트막 만을 효과적으로 제거할 수 있는 에칭조건을 제공함으로써, 니트라이트 잔류물의 표면을 평탄화게 에칭될 수 있는 에칭방법을 제공한다.
이하, 첨부도면을 참조하여 본 발명을 상세히 설명한다.
도2는 본 발명의 에칭방법에 따라 니트라이드막을 에칭한 경우의 MIM 구조이다. 도2에 도시된 바와같이, MIM 구조는 하부메탈라인(21), 니트라이드 막(22), 및 상부메탈라인(23)이 순서대로 적층되어 있다. 하부메탈라인(21)은 예를들어 2개의 Ti/TiN 막 사이에 AlCu 막을 삽입한 형태로 구성되고, 상부메탈라인(23)은 예를들어 하나의 Ti/TiN막으로 구성된다. 절연막으로 사용되어 커패시터 기능을 하는 니트라이드 막(22)은 제1 및 제2 메탈라인 사이에 위치한다. 도2에 도시된 바 와같이, 본 발명의 에칭방법에 따라 형성된 니트라이드 막의 잔존막(24)은 평탄한 표면을 이루고 있다.
이하에서는 도2의 니트라이드 잔존막을 형성하는 에칭공정방법을 설명한다.
도3은 본 발명에 따른 평탄한 니트라이드 잔존막을 형성하는 메탈 RIE 공정의 플로우챠트이다. 도3에 도시된 바와같이, MIM 구조에서 니트라이드 막을 에칭하는 방법은, 하부메탈라인 디포지션(S31), 니트라이드막 디포지션(S32), 상부메탈라인 디포지션(S33), 포토레지스트 패터닝(S34), 상부메탈라인 에칭(S35) 그리고 니트라이드막 에칭(S36) 등의 순서로 진행된다.
먼저, 하부메타라인에 해당하는 Ti/TiN막, AlCu막, Ti/TiN막의 적층 메탈라인을 약 5000Å 정도의 두께로 디포지션한다. 이때, 스퍼터링 등의 방법이 이용된다.
다음으로, 커피시터 역할을 하는 절연층인 니트라이드막(PE-SiN)이 약 600Å 정도의 두께로 디포지션한다.
니트라이드막의 상부에 적층되는 상부메탈라인은 Ti/TiN막의 두께가 각각 500Å 및 1500Å 정도의 두께를 이루도록 디포지션한다.
패터닝을 위하여 사용되는 포토레지스트는 13000Å 정도의 두께로 도포한다.
패터닝까지 완료되면, 메탈 RIE를 다음의 조건으로 실시한다. 먼저, 상부메탈라인인 Ti/TiN의 에칭조건으로서, 8mT/900W 소스에, 150W 바이어스를 가하고, 반응가스로서 함량비가 5:1:5인 Cl2, CHF3 및 Ar으로 혼합된 플라즈마를 가하여, 약 45 내지 55초 도안, 바람직하게느 약 50초 동안 에칭공정을 실시한다. 이 단계에서 중요한 것은 CHF3 를 이용하여 SiN 노즐을 제거한다는 점이다. 그리고, Cl2 를 이용하여 에칭공정이 이루어지고 있지만, 추가적으로 Ti/TiN막의 측벽을 보호하고 아울러 Ti와 계면을 이루고 있는 니트라이드를 어느 정도 제거하기 위하여 CHF3 이 사용되고 있으며, 또한 균일도(Uinformity)를 향상시키기 위하여 Ar를 사용하고 있다.
상부메탈라인인 Ti/TiN막의 에칭이 완료되면, 니트라이드막의 에칭조건을 8mT/900W 소스, 150W 바이어스, 반응가스로서 함량비가 1:2인 Cl2 및 Ar으로 변경하고, 약 5초 내지 7.5초 동안, 바람직하게는 약 6초 동안 에칭공정을 실시한다. 이 단계에서는 CHF3 를 사용하지 않고, Cl2 를 이용하여 남아 있는 메탈을 제거한다. 만약, 이 단계에서 CHF3 를 사용한다면 하부층의 니트라이드가 과도하게 에칭되어 MIM 특성을 저하시키기 때문이다. 또한, 이 단계에서는 Cl2 와 Ar의 양을 1:2 의 비로 한다. 이는, 효과적으로 메탈 잔류물을 제거하고 균일도를 향상시킬 수 있다. 한편, 이 단계에서 소요되는 시간은 상부메탈라인 에칭시간의 10 내지 15%로 설정한다. 이는 적절한 잔류 니트라이드 두께 및 메탈 진류물의 제거 등을 고려할 때 가장 적절한 소요시간이다.
한편, 에칭에 사용되는 바이어스전압은 150W 이상으로 한다.
이상의 에칭방법에 의하면, 니트라이트 막을 평탄하게 에칭할 수 있게 됨으로써, MIM 특성의 향상, 메탈 에칭시의 공정의 안정성 제고, 또한 후속 공정의 공 정 마진의 증대 등의 효과가 있다.

Claims (5)

  1. 니트라이드막과 Ti/TiN막이 적층된 MIM 구조의 커패시터 제조방법에 있어서,
    Cl2, CHF3 및 Ar으로 구성되는 혼합가스를 이용하여 Ti/TiN막을 에칭하는 단계; 및
    Cl2 및 Ar으로 구성되는 혼합가스를 이용하여 니트라이드막을 에칭하는 단계를 포함하는 것을 특징으로 하는 MIM 구조의 커패시터 제조방법.
  2. 제1항에 있어서, 상기 Ti/TiN막을 에칭하는 단계는
    함량비가 5:1:5인 Cl2, CHF3 및 Ar으로 구성되는 혼합가스를 45 내지 55초 동안 반응시키는 것을 특징으로 하는 MIM 구조의 커패시터 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 니트라이드막을 에칭하는 단계는
    함량비가 1:2인 Cl2 및 Ar으로 구성되는 혼합가스를 5 내지 7.5초 동안 반응시키는 것을 특징으로 하는 MIM 구조의 커패시터 제조방법.
  4. 제3항에 있어서,
    각 단계는 150 내지 250W 의 바이어스 전압을 사용하는 것을 특징으로 하는 MIM 구조의 커패시터 제조방법.
  5. 제4항에 있어서,
    각 단계의 바이어스 전압은 동일하게 설정하는 것을 특징으로 하는 MIM 구조의 커패시터 제조방법.
KR1020020083531A 2002-12-24 2002-12-24 Ｍｉｍ 구조의 커패시터 제조방법 KR100949004B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020083531A KR100949004B1 (ko) 2002-12-24 2002-12-24 Ｍｉｍ 구조의 커패시터 제조방법
US10/743,573 US7247572B2 (en) 2002-12-24 2003-12-22 Method for fabricating a capacitor using a metal insulator metal structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020083531A KR100949004B1 (ko) 2002-12-24 2002-12-24 Ｍｉｍ 구조의 커패시터 제조방법

Publications (2)

Publication Number Publication Date
KR20040057083A KR20040057083A (ko) 2004-07-02
KR100949004B1 true KR100949004B1 (ko) 2010-03-23

Family

ID=32733065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020083531A KR100949004B1 (ko) 2002-12-24 2002-12-24 Ｍｉｍ 구조의 커패시터 제조방법

Country Status (2)

Country Link
US (1) US7247572B2 (ko)
KR (1) KR100949004B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880317B1 (ko) * 2002-11-06 2009-01-28 동부일렉트로닉스 주식회사 Ｍｉｍ 구조의 커패시터 제조방법
KR100815969B1 (ko) * 2007-06-26 2008-03-24 주식회사 동부하이텍 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법
KR100955834B1 (ko) * 2007-12-24 2010-05-06 주식회사 동부하이텍 Mim 구조 커패시터 제조방법
KR100924879B1 (ko) * 2007-12-24 2009-11-02 주식회사 동부하이텍 Ｍｉｍ 구조 커패시터 제조방법
JP5955045B2 (ja) * 2012-03-14 2016-07-20 ラピスセミコンダクタ株式会社 半導体装置の製造方法及び半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030064590A1 (en) * 1998-01-13 2003-04-03 Hwang Jeng H. Method of plasma etching platinum
US6576526B2 (en) * 2001-07-09 2003-06-10 Chartered Semiconductor Manufacturing Ltd. Darc layer for MIM process integration

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406447A (en) * 1992-01-06 1995-04-11 Nec Corporation Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film
US5494837A (en) * 1994-09-27 1996-02-27 Purdue Research Foundation Method of forming semiconductor-on-insulator electronic devices by growing monocrystalline semiconducting regions from trench sidewalls
US6004884A (en) * 1996-02-15 1999-12-21 Lam Research Corporation Methods and apparatus for etching semiconductor wafers
WO1998038944A1 (en) 1997-03-05 1998-09-11 Board Of Regents, The University Of Texas System Self-sealed irrigation system
JP3024747B2 (ja) * 1997-03-05 2000-03-21 日本電気株式会社 半導体メモリの製造方法
GB2337633B (en) * 1998-05-20 2003-04-02 Mitel Corp Method of forming capacitors in a semiconductor device
US6368517B1 (en) * 1999-02-17 2002-04-09 Applied Materials, Inc. Method for preventing corrosion of a dielectric material
US6504202B1 (en) * 2000-02-02 2003-01-07 Lsi Logic Corporation Interconnect-embedded metal-insulator-metal capacitor
US6368953B1 (en) * 2000-05-09 2002-04-09 International Business Machines Corporation Encapsulated metal structures for semiconductor devices and MIM capacitors including the same
US6319772B1 (en) * 2000-10-30 2001-11-20 Chartered Semiconductor Manufacturing Ltd. Method for making low-leakage DRAM structures using selective silicon epitaxial growth (SEG) on an insulating layer
US6468858B1 (en) * 2001-03-23 2002-10-22 Taiwan Semiconductor Manufacturing Company Method of forming a metal insulator metal capacitor structure
JP3822569B2 (ja) * 2003-02-28 2006-09-20 株式会社東芝 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030064590A1 (en) * 1998-01-13 2003-04-03 Hwang Jeng H. Method of plasma etching platinum
US6576526B2 (en) * 2001-07-09 2003-06-10 Chartered Semiconductor Manufacturing Ltd. Darc layer for MIM process integration

Also Published As

Publication number Publication date
KR20040057083A (ko) 2004-07-02
US7247572B2 (en) 2007-07-24
US20040147085A1 (en) 2004-07-29

Similar Documents

Publication Publication Date Title
US6913994B2 (en) Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects
KR100607777B1 (ko) 반도체 소자의 제조 방법
KR100949004B1 (ko) Ｍｉｍ 구조의 커패시터 제조방법
JP3312604B2 (ja) 半導体装置の製造方法
US7279382B2 (en) Methods of manufacturing semiconductor devices having capacitors
KR100688686B1 (ko) Ｍｉｍ 구조 커패시터 제조방법
KR100880317B1 (ko) Ｍｉｍ 구조의 커패시터 제조방법
US7341955B2 (en) Method for fabricating semiconductor device
KR100824627B1 (ko) 반도체 소자의 제조방법
US20090160022A1 (en) Method of fabricating mim structure capacitor
KR100639000B1 (ko) 금속-절연체-금속 커패시터의 제조방법
KR100997776B1 (ko) 반도체 소자의 제조방법
KR100859254B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100688786B1 (ko) 금속 절연체 금속 캐패시터 제조 방법
US20050014381A1 (en) Method of forming metal line layer in semiconductor device
KR100435785B1 (ko) 반도체 소자의 금속배선 형성방법
KR920007067B1 (ko) 층간배선 금속의 제조방법
US20050233563A1 (en) Recess reduction for leakage improvement in high density capacitors
KR100562326B1 (ko) 반도체 소자의 비아홀 형성 방법
CN115831863A (zh) 功率mos器件及其制备方法
KR20050015116A (ko) 반도체 소자의 제조 방법
KR19990069748A (ko) 반도체 소자의 제조 방법
KR100688725B1 (ko) 반도체 다마신 공정에서의 ｍｉｍ 캐패시터 제조 방법
KR20010005182A (ko) 반도체소자의 폴리사이드 배선 형성 방법
KR20030086004A (ko) 반도체 소자의 ｍｉｍ형 커패시터 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee