KR100688686B1 - Ｍｉｍ 구조 커패시터 제조방법 - Google Patents

Abstract

본 발명은 MIM 구조의 커패시터에서 나이트라이드막 잔존물을 제거시키는 MIM 커패시터 제조방법에 관한 것이다. 즉, 본 발명에서는 MIM 구조의 커패시터 제조에 있어서, 금속 RIE 공정 시 MIM 구조의 절연층으로 형성되는 나이트라이드막의 잔존물을 제거시킴으로써 MIM 구조 커패시터의 특성을 향상시킬 수 있으며, 금속 식각 공정의 안정성을 확보할 수 있어 생산성을 도모할 수 있고, 또한 후속 공정의 공정 마진을 증대시킬 수 있다.

MIM, 커패시터, RIE, 옥사이드

Description

ＭＩＭ 구조 커패시터 제조방법{METHOD FOR FABRICATING MIM STRUCTURE CAPACITOR}

도 1은 종래 MIM 구조 커패시터 제조 공정 단면도,

도 2a 내지 도 2b는 본 발명의 실시 예에 따른 MIM 구조 커패시터 제조 공정 단면도.

<도면의 주요 부호에 대한 간략한 설명>

211 : Ti막 213 : TiN막

215 : AlCu막 217 : Ti막

219 : TiN막 220 : 나이트라이드막

232 : Ti막 234 : TiN막

210 : 하부 금속층 230 : 상부 금속층

본 발명은 반도체 소자의 커패시터 제조 방법에 관한 것으로, 특히 금속/절연체/금속(Metal/Insulator/Metal: MIM) 구조 커패시터에서 나이트라이드막 잔존물 을 제거시키는 MIM 구조 커패시터 제조방법에 관한 것이다.

통상적으로, 반도체 소자에 사용하는 커패시터는 그 구조에 따라 크게 PIP(Poly Insulator Poly) 커패시터와 MIM 커패시터로 구분되며, 상기 각 구조의 커패시터는 각각의 고유한 특성이 있어 반도체 소자의 특성에 따라 적절히 선택되어 사용되고 있다.

이중 특히 MIM 구조 커패시터는 고주파를 사용하는 반도체 소자에 사용되고 있는데, 이는 상기 PIP 구조의 커패시터는 상부 전극 및 하부 전극을 도전성 폴리실리콘으로 사용하기 때문에 상분전극/하부전극과 절연체 박막 계면에서 산화반응이 일어나 커패시턴스의 용량이 줄어드는 문제점이 있는 반면, MIM 구조 커패시터는 비저항이 작고 내부에 공핍에 의한 기생 커패시턴스가 없어 높은 용량의 구현이 가능하기 때문이다.

즉, 고주파를 사용하는 반도체 소자에서는 RC 지연에 의해 소자 특성이 달라질 수 있기 때문에 가급적 전기적 특성이 좋은 Metal을 사용하는 MIM 구조의 커패시터가 사용되는 것이다.

도 1은 종래 MIM(Metal Insulator Metal) 커패시터의 공정 단면도를 도시한 것으로, 상기 도 1에서와 같이 MIM 구조를 위해 티타늄/질화 티타늄(Ti/TiN)(100, 102), 알루미늄 구리(AlCu)(104), 티타늄/질화 티타늄(Ti/TiN)(106, 108)으로 된 하부 전극 금속층을 형성하고, 하부 전극 금속층 위로 절연층인 나이트라이드(Nitride)막(110)과 상부 전극 금속층인 티타뉴/질화 티타늄(Ti/TiN)(112, 114)을 차례로 증착시킨다. 이어 상기 상부 전극 금속층 위로 포토레지스트(photo-resist) 를 도포하고, 포토레지스트층을 패터닝(patterning)하여 패터닝된 포토레지스트층을 식각 마스크로 한 반응성 이온 식각(Reactive Ion Etching ; RIE) 공정을 통해 상부 전극 금속층(112, 114) 및 절연층의 나이트라이드막(110)을 차례로 식각하여 MIM 구조를 형성시키게 된다.

그러나, 상기한 바와 같은 종래 MIM 커패시터의 구조에서는 기본적으로 금속(metal) RIE 공정에서 상기 도 1에서 보여지는 바와 같이 나이트라이드 잔존물(Nitride reside)(116)가 발생하게 되는데, 이는 스톱 물질(stop material)로 사용되는 나이트라이드막(110)의 두께가 얇아서 식각 마진이 작거나 나이트라이드 제거능력이 탁월한 공정 조건을 적용하지 못하기 때문이다.

또한, 상기 나이트라이드 잔존물은 금속 세정(metal cleaning) 공정에서 막의 성질 변화를 일으켜 후속 공정에서도 제거가 되지 않게 되는데, 상기 나이트라이드 잔존물은 후속 공정인 패터닝 공정에 패턴 불량을 야기하기도 하여 결국 패턴 쇼트를 발생시키는 문제점이 있었으며, 이를 위해 나이트라이드 잔존물을 제거하고자 식각 시간을 증가시키는 경우에는 하부층(sub layer)이 늘어나게 되는 문제점이 있었다.

따라서, 본 발명의 목적은 MIM 구조의 커패시터 특성을 향상시키고 금속식각 시 공정을 안정화시키며, 후속 공정의 공정 마진을 확보할 수 있는 MIM 구조 커패시터 제조 방법을 제공함에 있다.

상술한 목적을 달성하기 위한 본 발명은 MIM 구조 커패시터 제조방법으로서, (a)MIM 구조 커패시터를 위해 하부 금속 전극층/절연층/상부 금속 전극층을 순차적으로 증착시키는 단계와, (b)상기 상부 전극층위로 포토레지스트를 도포하고, 포토레지스트층을 패터닝하는 단계와, (c)상기 패터닝된 포토레지스트층을 식각 마스크로 하여 상기 상부 금속 전극층과 절연층을 식각시키는 단계와, (d)상기 식각 후 상기 나이트라이드 잔존물 상부로 식각 버퍼층으로 옥사이드막을 증착시키는 단계와, (e)상기 옥사이드막을 상기 하부 전극층 엔드포인트까지 식각하여 나이트라이드 잔존물을 제거시키는 단계를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.

도 2a 내지 도 2b는 본 발명의 실시 예에 따른 MIM 커패시터 제조 공정 단면도를 도시한 것이다. 이하 상기 도 2a 내지 도 2b를 참조하여 MIM 구조 커패시터 제조방법을 상세히 설명하기로 한다.

먼저 도 2a에서와 같이 2개의 티타늄/질화 티타늄(Ti/TiN)(211, 213), 알루미늄 구리(AlCu)(215)으로 구성되는 하부 전극 금속층(210)을 스퍼터링(sputtering)을 이용하여 증착 형성하고, 상기 하부 전극 금속층(210) 위로 MIM 구조 커패시터의 절연층으로서 나이트라이막(220)을 증착시키며, 상기 나이트라이드막(220) 상부에 하나의 티타늄/질화 티타늄(Ti/TiN)(232, 234)으로 구성되는 상부 전극 금속층(230)을 형성시킨다.

이어 상기 상부 전극 금속층(230) 위로 포토레지스트를 도포하고, 포토레지 스트층을 패터닝하여 패터닝된 포토레지스트층을 식각 마스크(도시하지 않음)로 한 반응성 이온 식각(Reactive Ion Etching ; RIE) 공정을 통해 상부 전극 금속층(230) 및 절연층의 나이트라이드막(220)을 차례로 식각하여 MIM 구조를 형성시키게 된다. 이때 상기 하부 전극 금속층(210)은 5000Å의 두께로 형성하고, 절연층의 나이트라이드막(220)은 600Å의 두께로 형성한다. 또한 상부 전극 금속층(230)은 Ti/TiN막(232, 234)이 각각 500Å/1500Å의 두께로 형성되며, 포토레지스트 마스크는 13000Å으로 형성된다.

한편, 상기 상부 전극 금속층(230) 및 절연층의 나이트라이드막(220)에 대한 금속 RIE 공정 시 나이트라이드막의 표면에 거칠게 형성되는 나이트라이드 잔존물(240)에 의해 문제가 발생하였음을 전술한 바와 같다.

따라서, 본 발명에서는 상기 나이트라이드 잔존물을 제거하기 위한 제1조건으로 아래 예시된 바와 같은 금속 RIE 공정 조건에서 같이 상부 전극 금속층(230)과 절연층인 나이트라이드막(220)을 식각시킨다.

[금속 RIE 조건]

Ti/TiN :8mT/900W(source)/150W(bias)/50Cl₂/10CHF₃/50Ar/50sec(time etch)

Nitride :8mT/900W(source)/150W(bias)/20CHF₃/150Ar/10sec(time etch)

상기 금속 RIE 공정 조건으로 식각 시 중요한 것은 상기 상부 전극 금속층(230)인 Ti/TiN막(232, 234)이 완전히 제거된 시점에서 순수히 나이트라이드막 (220)을 제거하는 공정을 사용하여 1차 제거를 실시하게 된다.

이하 상기 금속 RIE 공정 조건에 따른 식각 공정을 상세히 설명하면, 먼저 상부 전극 금속층(230)인 Ti/TiN막(232, 234)을 제거하는 공정은 전통적으로 사용하는 Cl₂를 이용하여 식각을 하지만, 추가적으로 Ti/TiN의 측벽을 보호하고 더욱이 Ti와 계면에 있는 나이트라이드막을 어느 정도 제거하기 위해 CHF₃를 사용하며, 또한 유니포머티(uniformity)를 형성시키기 위해 Ar를 사용한다.

그 다음으로 제거되지 않고 남아 있는 나이트라이드 잔존물(Nitride residue)(240)을 제거하기 위하여 CHF₃를 전 공정에서 사용하는 양보다 더 추가로 사용하고, 이와 같은 추가의 Ar을 이용하여 Cl을 사용하지 않고 순수히 나이트라이드막(220)을 제거시킨다. 한편, 상기 나이트라이드막(220) 제거를 위해 F가 함유된 모든 가스(gas)가 사용 가능한 것은 아니다. 예를 들어 CF₄등의 가스는 Ti/TiN(112, 114)의 패터닝을 함에 있어 문제가 발생하는 바, 본 발명에서는 CHF₃ 가스만을 적용하였다.

위와 같은 조건의 금속 RIE 공정을 수행한 이후에도, 상기 도 2a에서와 같이 나이트라이드 잔존물(240)이 완전 제거되지는 않는다. 이에 따라 본 발명의 실시 예에서는 상기 나이트라이드 잔존물(240) 제거를 위한 제2조건으로 옥사이드막(250)을 이용하게 된다.

즉, 상기 도 2a에서와 같이 나이트라이드막 잔존물(240) 상부로 나이트라이 드막 잔존물(240)의 제거를 위해 나이트라이드막 식각 버퍼층으로 사용하기 위한 옥사이드막(Oxide)(250)을 100∼1000Å 두께로 증착시킨다.

이어, 상기 나이트라이드막 식각 조건으로 상기 옥사이드막(250)을 EPD(End Point Detector)로 검출한 후, 추가로 동일 조건을 적용하여 식각을 수행시키게 되는데, 이와 같은 식각공정을 통해 도 2b에서 보여지는 바와 같이 나이트라이드 잔존물(240)을 완전히 제거할 수 있다.

상기한 바와 같이 본 발명에서는 MIM 구조의 커패시터 제조에 있어서, 금속 RIE 공정 시 MIM 구조의 절연층으로 형성되는 나이트라이드막의 잔존물을 제거시킴으로써 MIM 구조 커패시터의 특성을 향상시킬 수 있으며, 금속 식각 공정의 안정성을 확보할 수 있어 생산성을 도모할 수 있고, 또한 후속 공정의 공정 마진을 증대시킬 수 있게 된다.

한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.

이상에서 설명한 바와 같이, 본 발명에서는 MIM 구조의 커패시터 제조에 있어서, 금속 RIE 공정 시 MIM 구조의 절연층으로 형성되는 나이트라이드막의 잔존물을 제거시킴으로써 MIM 구조 커패시터의 특성을 향상시킬 수 있으며, 금속 식각 공정의 안정성을 확보할 수 있어 생산성을 도모할 수 있고, 또한 후속 공정의 공정 마진을 증대시킬 수 있게 되는 이점이 있다.

Claims (16)

1. MIM 구조 커패시터 제조방법으로서,

   (a)MIM 구조 커패시터를 위해 하부 금속 전극층/절연층/상부 금속 전극층을 순차적으로 증착시키는 단계와,

   (b)상기 상부 전극층위로 포토레지스트를 도포하고, 포토레지스트층을 패터닝하는 단계와,

   (c)상기 패터닝된 포토레지스트층을 식각 마스크로 하여 상기 상부 금속 전극층과 절연층을 선택 식각하는 단계와,

   (d)상기 식각 후 상기 절연층 잔존물 상부로 식각 버퍼층인 옥사이드막을 증착시키는 단계와,

   (e)상기 옥사이드막을 상기 하부 전극층 엔드포인트까지 식각하여 상기 절연층 잔존물을 제거시키는 단계

   를 포함하는 MIM 구조 커패시터 제조 방법.
2. 제1항에 있어서,

   상기 하부 전극 금속층은, 2개의 Ti/TiN막 사이에 AlCu막이 삽입된 형태로 형성되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.
3. 제2항에 있어서,

   상기 하부 전극 금속층은, 5000Å의 두께로 형성되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.
4. 제1항에 있어서,

   상기 절연층은, 나이트라이드막으로 형성되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.
5. 제4항에 있어서,

   상기 나이트라이드막은, 600Å의 두께로 형성되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.
6. 제1항에 있어서,

   상기 상부 전극 금속층은 Ti/TiN으로 형성되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.
7. 제6항에 있어서,

   상기 상부 전극 금속층의 Ti/TiN은, 각각 500Å/1500Å의 두께로 형성되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.
8. 제1항에 있어서,

   상기 상부 전극 금속층과 절연층은, 금속 RIE 공정으로 식각되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.
9. 제8항에 있어서,

   상기 상부 전극 금속층의 Ti/TiN은, 8mT, 900W의 소스전압, 150W의 바이어스 전압 조건에서 Cl₂/CHF₃/Ar계 플라즈마로 50 sec간 식각 수행되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.
10. 제9항에 있어서,

    상기 Cl₂/CHF₃/Ar계 플라즈마는, 10sccm의 CHF₃, 50sccm의 Cl₂와 Ar으로 구성 되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.
11. 제8항에 있어서,

    상기 절연층의 나이트라이드막은, 8mT, 900W의 소스전압, 150W의 바이어스 전압 조건에서 Cl₂/CHF₃/Ar계 플라즈마로 10 sec간 식각 수행되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.
12. 제11항에 있어서,

    상기 Cl₂/CHF₃/Ar계 플라즈마는, 20sccm의 CHF₃, 150sccm Ar으로 구성되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.
13. 제1항에 있어서,

    상기 포토레지스트 식각 마스크는, 13000Å의 두께로 형성되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.
14. 제1항에 있어서,

    상기 옥사이드막은, Cl₂/CHF₃/Ar계 플라즈마로 식각 수행되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.
15. 제14항에 있어서,

    상기 CHF₃는, 5∼10sccm으로 설정되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.
16. 제14항에 있어서,

    상기 옥사이드막은, 100∼1000Å두께로 형성되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.

Images