KR100688686B1 - Method for fabricating mim structure capacitor - Google Patents

Method for fabricating mim structure capacitor Download PDF

Info

Publication number
KR100688686B1
KR100688686B1 KR1020050132818A KR20050132818A KR100688686B1 KR 100688686 B1 KR100688686 B1 KR 100688686B1 KR 1020050132818 A KR1020050132818 A KR 1020050132818A KR 20050132818 A KR20050132818 A KR 20050132818A KR 100688686 B1 KR100688686 B1 KR 100688686B1
Authority
KR
South Korea
Prior art keywords
layer
mim structure
etching
structure capacitor
metal
Prior art date
Application number
KR1020050132818A
Other languages
Korean (ko)
Inventor
조보연
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050132818A priority Critical patent/KR100688686B1/en
Application granted granted Critical
Publication of KR100688686B1 publication Critical patent/KR100688686B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Abstract

A method for fabricating a capacitor of an MIM(metal insulator metal) structure is provided to guarantee stability of a metal etch process by eliminating a residual nitride layer made of an insulation layer having an MIM structure in a metal RIE(reactive ion etch) process. A lower metal electrode layer(210), an insulation layer(220) and an upper metal electrode layer(230) are sequentially deposited to form a capacitor of an MIM structure. Photoresist is deposited on the upper electrode layer, and a photoresist layer is patterned. The upper metal electrode layer and an insulation layer are selectively etched by using the patterned photoresist layer as an etch mask. An oxide layer is deposited as an etch buffer layer on the residual insulation layer. The oxide layer is etched to an end point of the lower electrode layer to eliminate the residual insulation layer. The lower metal electrode layer has the thickness of 5000 angstroms. The insulation layer is made of a nitride layer having the thickness of 600 angstroms.

Description

ＭＩＭ 구조 커패시터 제조방법{METHOD FOR FABRICATING MIM STRUCTURE CAPACITOR}MIM structure capacitor manufacturing method {METHOD FOR FABRICATING MIM STRUCTURE CAPACITOR}

도 1은 종래 MIM 구조 커패시터 제조 공정 단면도,1 is a cross-sectional view of a conventional MIM structure capacitor manufacturing process,

도 2a 내지 도 2b는 본 발명의 실시 예에 따른 MIM 구조 커패시터 제조 공정 단면도.2A to 2B are cross-sectional views of a MIM structure capacitor manufacturing process according to an embodiment of the present invention.

<도면의 주요 부호에 대한 간략한 설명><Brief description of the major symbols in the drawings>

211 : Ti막 213 : TiN막211 Ti film 213 TiN film

215 : AlCu막 217 : Ti막215: AlCu film 217: Ti film

219 : TiN막 220 : 나이트라이드막219 TiN film 220 Nitride film

232 : Ti막 234 : TiN막232: Ti film 234: TiN film

210 : 하부 금속층 230 : 상부 금속층210: lower metal layer 230: upper metal layer

본 발명은 반도체 소자의 커패시터 제조 방법에 관한 것으로, 특히 금속/절연체/금속(Metal/Insulator/Metal: MIM) 구조 커패시터에서 나이트라이드막 잔존물 을 제거시키는 MIM 구조 커패시터 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a capacitor of a semiconductor device, and more particularly to a method of manufacturing a MIM structure capacitor that removes nitride film residues from a metal / insulator / metal (MIM) structure capacitor.

통상적으로, 반도체 소자에 사용하는 커패시터는 그 구조에 따라 크게 PIP(Poly Insulator Poly) 커패시터와 MIM 커패시터로 구분되며, 상기 각 구조의 커패시터는 각각의 고유한 특성이 있어 반도체 소자의 특성에 따라 적절히 선택되어 사용되고 있다.In general, capacitors used in semiconductor devices are classified into PIP (Poly Insulator Poly) capacitors and MIM capacitors according to the structure thereof. Capacitors of each structure have their own characteristics and are appropriately selected according to the characteristics of the semiconductor device. It is used.

이중 특히 MIM 구조 커패시터는 고주파를 사용하는 반도체 소자에 사용되고 있는데, 이는 상기 PIP 구조의 커패시터는 상부 전극 및 하부 전극을 도전성 폴리실리콘으로 사용하기 때문에 상분전극/하부전극과 절연체 박막 계면에서 산화반응이 일어나 커패시턴스의 용량이 줄어드는 문제점이 있는 반면, MIM 구조 커패시터는 비저항이 작고 내부에 공핍에 의한 기생 커패시턴스가 없어 높은 용량의 구현이 가능하기 때문이다.Particularly, MIM structure capacitors are used in semiconductor devices using high frequency. Since the PIP structure capacitors use upper electrodes and lower electrodes as conductive polysilicon, oxidation reaction occurs at the upper and lower electrodes and the insulator thin film interface. This is because the capacitance of the capacitance is reduced, whereas the MIM structure capacitor has a small specific resistance and there is no parasitic capacitance due to depletion therein, thereby enabling high capacitance.

즉, 고주파를 사용하는 반도체 소자에서는 RC 지연에 의해 소자 특성이 달라질 수 있기 때문에 가급적 전기적 특성이 좋은 Metal을 사용하는 MIM 구조의 커패시터가 사용되는 것이다.That is, in the semiconductor device using high frequency, since the device characteristics may be changed by RC delay, a capacitor having a MIM structure using metal having good electrical characteristics is used.

도 1은 종래 MIM(Metal Insulator Metal) 커패시터의 공정 단면도를 도시한 것으로, 상기 도 1에서와 같이 MIM 구조를 위해 티타늄/질화 티타늄(Ti/TiN)(100, 102), 알루미늄 구리(AlCu)(104), 티타늄/질화 티타늄(Ti/TiN)(106, 108)으로 된 하부 전극 금속층을 형성하고, 하부 전극 금속층 위로 절연층인 나이트라이드(Nitride)막(110)과 상부 전극 금속층인 티타뉴/질화 티타늄(Ti/TiN)(112, 114)을 차례로 증착시킨다. 이어 상기 상부 전극 금속층 위로 포토레지스트(photo-resist) 를 도포하고, 포토레지스트층을 패터닝(patterning)하여 패터닝된 포토레지스트층을 식각 마스크로 한 반응성 이온 식각(Reactive Ion Etching ; RIE) 공정을 통해 상부 전극 금속층(112, 114) 및 절연층의 나이트라이드막(110)을 차례로 식각하여 MIM 구조를 형성시키게 된다.FIG. 1 is a cross-sectional view of a conventional metal insulator metal (MIM) capacitor, and as shown in FIG. 1, titanium / titanium nitride (Ti / TiN) 100 and 102 and aluminum copper (AlCu) ( 104, a lower electrode metal layer of titanium / titanium nitride (Ti / TiN) 106, 108 is formed, and a nitride film 110 as an insulating layer and a titanium electrode as an upper electrode metal layer are formed on the lower electrode metal layer. Titanium nitride (Ti / TiN) 112 and 114 are deposited one after the other. Next, a photoresist is applied onto the upper electrode metal layer, and the photoresist layer is patterned to form an upper portion through a reactive ion etching (RIE) process using the patterned photoresist layer as an etching mask. The electrode metal layers 112 and 114 and the nitride film 110 of the insulating layer are sequentially etched to form a MIM structure.

그러나, 상기한 바와 같은 종래 MIM 커패시터의 구조에서는 기본적으로 금속(metal) RIE 공정에서 상기 도 1에서 보여지는 바와 같이 나이트라이드 잔존물(Nitride reside)(116)가 발생하게 되는데, 이는 스톱 물질(stop material)로 사용되는 나이트라이드막(110)의 두께가 얇아서 식각 마진이 작거나 나이트라이드 제거능력이 탁월한 공정 조건을 적용하지 못하기 때문이다. However, in the structure of the conventional MIM capacitor as described above, in the metal RIE process, nitride reside 116 is generated as shown in FIG. 1, which is a stop material. This is because the thickness of the nitride film 110 used as) is small and the etching margin is small or the process conditions with excellent nitride removal ability cannot be applied.

또한, 상기 나이트라이드 잔존물은 금속 세정(metal cleaning) 공정에서 막의 성질 변화를 일으켜 후속 공정에서도 제거가 되지 않게 되는데, 상기 나이트라이드 잔존물은 후속 공정인 패터닝 공정에 패턴 불량을 야기하기도 하여 결국 패턴 쇼트를 발생시키는 문제점이 있었으며, 이를 위해 나이트라이드 잔존물을 제거하고자 식각 시간을 증가시키는 경우에는 하부층(sub layer)이 늘어나게 되는 문제점이 있었다. In addition, the nitride residues change the properties of the film in the metal cleaning process so that they cannot be removed in subsequent processes. The nitride residues may cause pattern defects in the subsequent patterning process, resulting in a pattern short. There was a problem that occurs, for this purpose, when the etching time is increased to remove the nitride residues, there was a problem that the sub layer is increased.

따라서, 본 발명의 목적은 MIM 구조의 커패시터 특성을 향상시키고 금속식각 시 공정을 안정화시키며, 후속 공정의 공정 마진을 확보할 수 있는 MIM 구조 커패시터 제조 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a MIM structure capacitor manufacturing method capable of improving the characteristics of the capacitor of the MIM structure, stabilizing a process during metal etching, and securing a process margin of a subsequent process.

상술한 목적을 달성하기 위한 본 발명은 MIM 구조 커패시터 제조방법으로서, (a)MIM 구조 커패시터를 위해 하부 금속 전극층/절연층/상부 금속 전극층을 순차적으로 증착시키는 단계와, (b)상기 상부 전극층위로 포토레지스트를 도포하고, 포토레지스트층을 패터닝하는 단계와, (c)상기 패터닝된 포토레지스트층을 식각 마스크로 하여 상기 상부 금속 전극층과 절연층을 식각시키는 단계와, (d)상기 식각 후 상기 나이트라이드 잔존물 상부로 식각 버퍼층으로 옥사이드막을 증착시키는 단계와, (e)상기 옥사이드막을 상기 하부 전극층 엔드포인트까지 식각하여 나이트라이드 잔존물을 제거시키는 단계를 포함하는 것을 특징으로 한다.The present invention for achieving the above object is a method of manufacturing a MIM structure capacitor, (a) sequentially depositing a lower metal electrode layer / insulating layer / upper metal electrode layer for the MIM structure capacitor, and (b) onto the upper electrode layer Applying a photoresist and patterning the photoresist layer; (c) etching the upper metal electrode layer and the insulating layer using the patterned photoresist layer as an etch mask; and (d) the nitrate after the etching. Depositing an oxide film onto the etch residue layer as an etch buffer layer, and (e) etching the oxide film to the lower electrode layer endpoint to remove nitride residues.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the operation of the preferred embodiment according to the present invention.

도 2a 내지 도 2b는 본 발명의 실시 예에 따른 MIM 커패시터 제조 공정 단면도를 도시한 것이다. 이하 상기 도 2a 내지 도 2b를 참조하여 MIM 구조 커패시터 제조방법을 상세히 설명하기로 한다.2A to 2B illustrate cross-sectional views of a MIM capacitor manufacturing process according to an exemplary embodiment of the present invention. Hereinafter, a method of manufacturing a MIM structure capacitor will be described in detail with reference to FIGS. 2A to 2B.

먼저 도 2a에서와 같이 2개의 티타늄/질화 티타늄(Ti/TiN)(211, 213), 알루미늄 구리(AlCu)(215)으로 구성되는 하부 전극 금속층(210)을 스퍼터링(sputtering)을 이용하여 증착 형성하고, 상기 하부 전극 금속층(210) 위로 MIM 구조 커패시터의 절연층으로서 나이트라이막(220)을 증착시키며, 상기 나이트라이드막(220) 상부에 하나의 티타늄/질화 티타늄(Ti/TiN)(232, 234)으로 구성되는 상부 전극 금속층(230)을 형성시킨다. First, as shown in FIG. 2A, the lower electrode metal layer 210 including two titanium / titanium nitride (Ti / TiN) 211 and 213 and aluminum copper (AlCu) 215 is formed by sputtering. The nitride layer 220 is deposited on the lower electrode metal layer 210 as an insulating layer of the MIM structure capacitor, and one titanium / titanium nitride (Ti / TiN) 232 is formed on the nitride layer 220. An upper electrode metal layer 230 composed of 234 is formed.

이어 상기 상부 전극 금속층(230) 위로 포토레지스트를 도포하고, 포토레지 스트층을 패터닝하여 패터닝된 포토레지스트층을 식각 마스크(도시하지 않음)로 한 반응성 이온 식각(Reactive Ion Etching ; RIE) 공정을 통해 상부 전극 금속층(230) 및 절연층의 나이트라이드막(220)을 차례로 식각하여 MIM 구조를 형성시키게 된다. 이때 상기 하부 전극 금속층(210)은 5000Å의 두께로 형성하고, 절연층의 나이트라이드막(220)은 600Å의 두께로 형성한다. 또한 상부 전극 금속층(230)은 Ti/TiN막(232, 234)이 각각 500Å/1500Å의 두께로 형성되며, 포토레지스트 마스크는 13000Å으로 형성된다.Subsequently, a photoresist is applied on the upper electrode metal layer 230, and the photoresist layer is patterned to form a patterned photoresist layer as an etching mask (not shown) through a reactive ion etching (RIE) process. The upper electrode metal layer 230 and the nitride layer 220 of the insulating layer are sequentially etched to form a MIM structure. In this case, the lower electrode metal layer 210 is formed to a thickness of 5000 kPa, and the nitride film 220 of the insulating layer is formed to a thickness of 600 kPa. In the upper electrode metal layer 230, the Ti / TiN films 232 and 234 are formed to have a thickness of 500 mW / 1500 mW, respectively, and the photoresist mask is formed to be 13000 mW.

한편, 상기 상부 전극 금속층(230) 및 절연층의 나이트라이드막(220)에 대한 금속 RIE 공정 시 나이트라이드막의 표면에 거칠게 형성되는 나이트라이드 잔존물(240)에 의해 문제가 발생하였음을 전술한 바와 같다. On the other hand, as described above, the problem is caused by the nitride residue 240 formed roughly on the surface of the nitride film during the metal RIE process for the upper electrode metal layer 230 and the nitride film 220 of the insulating layer. .

따라서, 본 발명에서는 상기 나이트라이드 잔존물을 제거하기 위한 제1조건으로 아래 예시된 바와 같은 금속 RIE 공정 조건에서 같이 상부 전극 금속층(230)과 절연층인 나이트라이드막(220)을 식각시킨다. Accordingly, in the present invention, the upper electrode metal layer 230 and the nitride layer 220 which is an insulating layer are etched as the first condition for removing the nitride residues as in the metal RIE process conditions as illustrated below.

[금속 RIE 조건][Metal RIE Condition]

Ti/TiN :8mT/900W(source)/150W(bias)/50Cl2/10CHF3/50Ar/50sec(time etch)Ti / TiN: 8mT / 900W (source) / 150W (bias) / 50Cl 2 / 10CHF 3 / 50Ar / 50sec (time etch)

Nitride :8mT/900W(source)/150W(bias)/20CHF3/150Ar/10sec(time etch)Nitride: 8mT / 900W (source) / 150W (bias) / 20CHF 3 / 150Ar / 10sec (time etch)

상기 금속 RIE 공정 조건으로 식각 시 중요한 것은 상기 상부 전극 금속층(230)인 Ti/TiN막(232, 234)이 완전히 제거된 시점에서 순수히 나이트라이드막 (220)을 제거하는 공정을 사용하여 1차 제거를 실시하게 된다.When etching under the metal RIE process conditions, the first removal is performed by using a process of purely removing the nitride film 220 when the Ti / TiN films 232 and 234, which are the upper electrode metal layer 230, are completely removed. Will be performed.

이하 상기 금속 RIE 공정 조건에 따른 식각 공정을 상세히 설명하면, 먼저 상부 전극 금속층(230)인 Ti/TiN막(232, 234)을 제거하는 공정은 전통적으로 사용하는 Cl2를 이용하여 식각을 하지만, 추가적으로 Ti/TiN의 측벽을 보호하고 더욱이 Ti와 계면에 있는 나이트라이드막을 어느 정도 제거하기 위해 CHF3를 사용하며, 또한 유니포머티(uniformity)를 형성시키기 위해 Ar를 사용한다.Hereinafter, the etching process according to the metal RIE process conditions will be described in detail. First, the process of removing the Ti / TiN films 232 and 234, which are the upper electrode metal layer 230, is etched using Cl 2 , which is conventionally used. In addition, CHF 3 is used to protect the sidewalls of Ti / TiN, and moreover, to remove some of the nitride film at the interface with Ti, and Ar is also used to form uniformity.

그 다음으로 제거되지 않고 남아 있는 나이트라이드 잔존물(Nitride residue)(240)을 제거하기 위하여 CHF3를 전 공정에서 사용하는 양보다 더 추가로 사용하고, 이와 같은 추가의 Ar을 이용하여 Cl을 사용하지 않고 순수히 나이트라이드막(220)을 제거시킨다. 한편, 상기 나이트라이드막(220) 제거를 위해 F가 함유된 모든 가스(gas)가 사용 가능한 것은 아니다. 예를 들어 CF4등의 가스는 Ti/TiN(112, 114)의 패터닝을 함에 있어 문제가 발생하는 바, 본 발명에서는 CHF3 가스만을 적용하였다.Then use CHF 3 in addition to the amount used in the previous process to remove the remaining nitride residues (240) and do not use Cl with this additional Ar. Without removing the nitride film 220. On the other hand, not all gases containing F for removing the nitride film 220 can be used. For example, a gas such as CF 4 causes problems in patterning Ti / TiN (112, 114). In the present invention, only CHF 3 gas is used.

위와 같은 조건의 금속 RIE 공정을 수행한 이후에도, 상기 도 2a에서와 같이 나이트라이드 잔존물(240)이 완전 제거되지는 않는다. 이에 따라 본 발명의 실시 예에서는 상기 나이트라이드 잔존물(240) 제거를 위한 제2조건으로 옥사이드막(250)을 이용하게 된다. Even after performing the metal RIE process under the above conditions, the nitride residue 240 is not completely removed as shown in FIG. 2A. Accordingly, in the embodiment of the present invention, the oxide film 250 is used as the second condition for removing the nitride residue 240.

즉, 상기 도 2a에서와 같이 나이트라이드막 잔존물(240) 상부로 나이트라이 드막 잔존물(240)의 제거를 위해 나이트라이드막 식각 버퍼층으로 사용하기 위한 옥사이드막(Oxide)(250)을 100∼1000Å 두께로 증착시킨다. That is, as shown in FIG. 2A, an oxide film 250 used as a nitride film etch buffer layer to remove the nitride film residue 240 is formed on the nitride film residue 240. To be deposited.

이어, 상기 나이트라이드막 식각 조건으로 상기 옥사이드막(250)을 EPD(End Point Detector)로 검출한 후, 추가로 동일 조건을 적용하여 식각을 수행시키게 되는데, 이와 같은 식각공정을 통해 도 2b에서 보여지는 바와 같이 나이트라이드 잔존물(240)을 완전히 제거할 수 있다.Subsequently, the oxide film 250 is detected by the end point detector (EPD) as the nitride film etching condition, and then the etching is performed by applying the same condition, as shown in FIG. 2B. As shown, the nitride residue 240 may be completely removed.

상기한 바와 같이 본 발명에서는 MIM 구조의 커패시터 제조에 있어서, 금속 RIE 공정 시 MIM 구조의 절연층으로 형성되는 나이트라이드막의 잔존물을 제거시킴으로써 MIM 구조 커패시터의 특성을 향상시킬 수 있으며, 금속 식각 공정의 안정성을 확보할 수 있어 생산성을 도모할 수 있고, 또한 후속 공정의 공정 마진을 증대시킬 수 있게 된다.As described above, in the manufacturing of the capacitor of the MIM structure, the characteristics of the MIM structure capacitor can be improved by removing the residue of the nitride film formed of the insulating layer of the MIM structure during the metal RIE process, and the stability of the metal etching process. It is possible to secure the productivity and to increase the process margin of the subsequent process.

한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.Meanwhile, in the above description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the invention should be determined by the claims rather than by the described embodiments.

이상에서 설명한 바와 같이, 본 발명에서는 MIM 구조의 커패시터 제조에 있어서, 금속 RIE 공정 시 MIM 구조의 절연층으로 형성되는 나이트라이드막의 잔존물을 제거시킴으로써 MIM 구조 커패시터의 특성을 향상시킬 수 있으며, 금속 식각 공정의 안정성을 확보할 수 있어 생산성을 도모할 수 있고, 또한 후속 공정의 공정 마진을 증대시킬 수 있게 되는 이점이 있다.As described above, in the manufacturing of the capacitor of the MIM structure, the characteristics of the MIM structure capacitor can be improved by removing the residue of the nitride film formed of the insulating layer of the MIM structure during the metal RIE process. It can be ensured that the stability of the productivity can be achieved, and also there is an advantage that can increase the process margin of the subsequent process.

Claims (16)

MIM 구조 커패시터 제조방법으로서,A method of manufacturing a MIM structure capacitor, (a)MIM 구조 커패시터를 위해 하부 금속 전극층/절연층/상부 금속 전극층을 순차적으로 증착시키는 단계와, (a) sequentially depositing a bottom metal electrode layer / insulation layer / top metal electrode layer for the MIM structure capacitor; (b)상기 상부 전극층위로 포토레지스트를 도포하고, 포토레지스트층을 패터닝하는 단계와,(b) applying photoresist on the upper electrode layer and patterning the photoresist layer; (c)상기 패터닝된 포토레지스트층을 식각 마스크로 하여 상기 상부 금속 전극층과 절연층을 선택 식각하는 단계와,(c) selectively etching the upper metal electrode layer and the insulating layer using the patterned photoresist layer as an etching mask; (d)상기 식각 후 상기 절연층 잔존물 상부로 식각 버퍼층인 옥사이드막을 증착시키는 단계와,(d) depositing an oxide film as an etching buffer layer on the residue of the insulating layer after the etching; (e)상기 옥사이드막을 상기 하부 전극층 엔드포인트까지 식각하여 상기 절연층 잔존물을 제거시키는 단계(e) etching the oxide film to the lower electrode layer endpoint to remove the residue of the insulating layer 를 포함하는 MIM 구조 커패시터 제조 방법.MIM structure capacitor manufacturing method comprising a. 제1항에 있어서,The method of claim 1, 상기 하부 전극 금속층은, 2개의 Ti/TiN막 사이에 AlCu막이 삽입된 형태로 형성되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.The lower electrode metal layer is a MIM structure capacitor manufacturing method characterized in that the form of the AlCu film is inserted between the two Ti / TiN film. 제2항에 있어서,The method of claim 2, 상기 하부 전극 금속층은, 5000Å의 두께로 형성되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.And the lower electrode metal layer is formed to a thickness of 5000 kPa. 제1항에 있어서,The method of claim 1, 상기 절연층은, 나이트라이드막으로 형성되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.And the insulating layer is formed of a nitride film. 제4항에 있어서,The method of claim 4, wherein 상기 나이트라이드막은, 600Å의 두께로 형성되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.The nitride film is MIM structure capacitor manufacturing method, characterized in that formed to a thickness of 600Å. 제1항에 있어서,The method of claim 1, 상기 상부 전극 금속층은 Ti/TiN으로 형성되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.And the upper electrode metal layer is formed of Ti / TiN. 제6항에 있어서,The method of claim 6, 상기 상부 전극 금속층의 Ti/TiN은, 각각 500Å/1500Å의 두께로 형성되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.The Ti / TiN of the upper electrode metal layer is formed with a thickness of 500 kV / 1500 kPa, respectively. 제1항에 있어서,The method of claim 1, 상기 상부 전극 금속층과 절연층은, 금속 RIE 공정으로 식각되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.And the upper electrode metal layer and the insulating layer are etched by a metal RIE process. 제8항에 있어서,The method of claim 8, 상기 상부 전극 금속층의 Ti/TiN은, 8mT, 900W의 소스전압, 150W의 바이어스 전압 조건에서 Cl2/CHF3/Ar계 플라즈마로 50 sec간 식각 수행되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.The Ti / TiN of the upper electrode metal layer, 8mT, 900W source voltage, 150W bias voltage conditions, the etching method of the MIM structure capacitor, characterized in that performed for 50 sec with Cl 2 / CHF 3 / Ar-based plasma. 제9항에 있어서,The method of claim 9, 상기 Cl2/CHF3/Ar계 플라즈마는, 10sccm의 CHF3, 50sccm의 Cl2와 Ar으로 구성 되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.The Cl 2 / CHF 3 / Ar plasma is composed of 10 sccm CHF 3 , 50sccm Cl 2 And Ar, characterized in that the MIM structure capacitor manufacturing method. 제8항에 있어서,The method of claim 8, 상기 절연층의 나이트라이드막은, 8mT, 900W의 소스전압, 150W의 바이어스 전압 조건에서 Cl2/CHF3/Ar계 플라즈마로 10 sec간 식각 수행되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.The nitride layer of the insulating layer, 8mT, 900W source voltage, 150W bias voltage conditions of the MIM structure capacitor manufacturing method characterized in that the etching is performed for 10 sec with a Cl 2 / CHF 3 / Ar-based plasma. 제11항에 있어서,The method of claim 11, 상기 Cl2/CHF3/Ar계 플라즈마는, 20sccm의 CHF3, 150sccm Ar으로 구성되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.Wherein the Cl 2 / CHF 3 / Ar-based plasma, 20sccm CHF 3 , 150sccm Ar characterized in that the manufacturing method of the capacitor structure. 제1항에 있어서,The method of claim 1, 상기 포토레지스트 식각 마스크는, 13000Å의 두께로 형성되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.The photoresist etching mask is formed, MIM structure capacitor, characterized in that formed to a thickness of 13000Å. 제1항에 있어서,The method of claim 1, 상기 옥사이드막은, Cl2/CHF3/Ar계 플라즈마로 식각 수행되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.The oxide film, M2 structure capacitor manufacturing method characterized in that the etching is performed by Cl 2 / CHF 3 / Ar-based plasma. 제14항에 있어서, The method of claim 14, 상기 CHF3는, 5∼10sccm으로 설정되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.The CHF 3 is set to 5 to 10 sccm, MIM structure capacitor manufacturing method characterized in that. 제14항에 있어서,The method of claim 14, 상기 옥사이드막은, 100∼1000Å두께로 형성되는 것을 특징으로 하는 MIM 구조 커패시터 제조 방법.The oxide film is formed to a thickness of 100 to 1000 kHz MIM structure capacitor manufacturing method, characterized in that.
KR1020050132818A 2005-12-29 2005-12-29 Method for fabricating mim structure capacitor KR100688686B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050132818A KR100688686B1 (en) 2005-12-29 2005-12-29 Method for fabricating mim structure capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132818A KR100688686B1 (en) 2005-12-29 2005-12-29 Method for fabricating mim structure capacitor

Publications (1)

Publication Number Publication Date
KR100688686B1 true KR100688686B1 (en) 2007-03-02

Family

ID=38102210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132818A KR100688686B1 (en) 2005-12-29 2005-12-29 Method for fabricating mim structure capacitor

Country Status (1)

Country Link
KR (1) KR100688686B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924879B1 (en) 2007-12-24 2009-11-02 주식회사 동부하이텍 Method for fabricating mim structure capacitor
US8169051B2 (en) 2007-03-20 2012-05-01 Fujitsu Semiconductor Limited Semiconductor device including capacitor element and method of manufacturing the same
CN106553992A (en) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 The manufacture method of metal electrode structure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8169051B2 (en) 2007-03-20 2012-05-01 Fujitsu Semiconductor Limited Semiconductor device including capacitor element and method of manufacturing the same
US8642400B2 (en) 2007-03-20 2014-02-04 Fujitsu Semiconductor Limited Method of manufacturing semiconductor device including capacitor element
KR100924879B1 (en) 2007-12-24 2009-11-02 주식회사 동부하이텍 Method for fabricating mim structure capacitor
CN106553992A (en) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 The manufacture method of metal electrode structure
CN106553992B (en) * 2015-09-25 2018-06-29 中芯国际集成电路制造(上海)有限公司 The manufacturing method of metal electrode structure

Similar Documents

Publication Publication Date Title
US8153527B2 (en) Method for reducing sidewall etch residue
KR20080013174A (en) Method for isolation of storagenode in capacitor
US8110414B2 (en) Forming integrated circuit devices with metal-insulator-metal capacitors using selective etch of top electrodes
KR100688686B1 (en) Method for fabricating mim structure capacitor
KR100551326B1 (en) Method for manufacturing a semiconductor device having capacitor
US6531382B1 (en) Use of a capping layer to reduce particle evolution during sputter pre-clean procedures
KR100924879B1 (en) Method for fabricating mim structure capacitor
KR100955834B1 (en) Method for fabricating mim structure capacitor
KR100824627B1 (en) Method of manufaturing semiconductor device
US7341955B2 (en) Method for fabricating semiconductor device
US7247572B2 (en) Method for fabricating a capacitor using a metal insulator metal structure
US20020123008A1 (en) Isotropic etch to form MIM capacitor top plates
KR20060001362A (en) Capacitor of semiconudctor device and method of manufacturing the same
US7015049B2 (en) Fence-free etching of iridium barrier having a steep taper angle
KR100520140B1 (en) Method for forming capacitor of semiconductor device
KR100859254B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100945877B1 (en) Method for fabricating a capacitor in a semiconductor
KR20030086004A (en) Method for manufacturing mim type capacitor of semiconductor device
KR101073129B1 (en) Method for isolation of storagenode in capacitor
KR100997780B1 (en) Method for forming mim capacitor
KR100880317B1 (en) Method Building Capcitor Layer in MIM Structure
KR100529624B1 (en) Method for fabricating the MIM capacitor in semiconductor device
JP2005123392A (en) Method for manufacturing ferroelectric capacitor
KR20080029314A (en) Method for fabricating capacitor in semiconductor device
KR20020045261A (en) Method of manufacturing a capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee