KR101073129B1 - Method for isolation of storagenode in capacitor - Google Patents
Method for isolation of storagenode in capacitor Download PDFInfo
- Publication number
- KR101073129B1 KR101073129B1 KR1020060134262A KR20060134262A KR101073129B1 KR 101073129 B1 KR101073129 B1 KR 101073129B1 KR 1020060134262 A KR1020060134262 A KR 1020060134262A KR 20060134262 A KR20060134262 A KR 20060134262A KR 101073129 B1 KR101073129 B1 KR 101073129B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- storage node
- capacitor
- abandoned
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 스토리지노드분리 공정시 첨점을 제거할 수 있으며, 전면 식각시 오픈영역 바닥의 스토리지노드가 손상되는 것을 방지할 수 있는 캐패시터의 스토리지노드 분리 방법을 제공하기 위한 것으로, 본 발명의 캐패시터의 스토리지노드 분리 방법은 소정의 하부 구조가 형성된 하부층 위에 희생막을 형성하는 단계; 상기 희생막의 일부를 식각하여 복수개의 오픈영역을 형성하는 단계; 상기 오픈영역의 표면 형상을 따라 전면에 도전막을 형성하는 단계; 상기 오픈영역의 내부에 캡핑막을 형성하는 단계; 및 상기 도전막과 희생막이 서로 다른 선택비를 갖는 두 번의 전면식각(Blanket etch)으로 상기 도전막을 식각하여 스토리지노드간 분리를 수행하는 단계를 포함하고, 상술한 본 발명은 스토리지노드분리 공정시 선택비를 다르게 하여 2스텝으로 나누어 진행하므로써 스토리지노드의 상부에서 첨점없이 스토리지노드를 분리하여 브릿지 발생을 방지할 수 있는 효과가 있다.An object of the present invention is to provide a method of removing a storage node of a capacitor which can remove a sharp point during a storage node separation process and can prevent the storage node of the open area bottom from being damaged during front etching. The node separation method may include forming a sacrificial layer on an underlayer on which a predetermined understructure is formed; Etching a portion of the sacrificial layer to form a plurality of open regions; Forming a conductive film on an entire surface of the open region along the surface shape of the open region; Forming a capping layer in the open region; And performing the separation between the storage nodes by etching the conductive layer with two blanket etch having the selectivity between the conductive layer and the sacrificial layer, wherein the present invention is selected during the storage node separation process. By dividing the ratio into two steps with different ratios, there is an effect of preventing the occurrence of bridges by separating the storage node without a peak at the top of the storage node.
캐패시터, 스토리지노드분리, 캡핑산화막, 플라즈마, 전면식각, 첨점 Capacitor, Storage Node Separation, Capping Oxide, Plasma, Etching, Point
Description
도 1a 및 도 1b는 종래기술에 따른 전면식각을 이용한 스토리지노드의 분리 방법을 도시한 공정 단면도.1A and 1B are cross-sectional views illustrating a method of separating a storage node using front etching according to the related art.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도.2A to 2F are cross-sectional views illustrating a method of manufacturing a capacitor according to an embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
21 : 하부층 22, 22A : 희생산화막21:
23 : 오픈영역 24, 24A, 24B : 도전막23:
25, 25A, 25B : 캡핑산화막 25, 25A, 25B: capping oxide film
본 발명은 캐패시터의 제조 방법에 관한 것으로, 특히 스토리지노드의 분리 방법(Storage node isolation)에 관한 것이다.The present invention relates to a method of manufacturing a capacitor, and more particularly, to a storage node isolation method.
반도체 소자의 집적도가 갈수록 높아지면서 오히려 소자가 구현되는 면적은 점점 더 줄어들고 있다. 그러나 디램(DRAM)과 같은 반도체 소자의 경우에는 소자의 면적이 줄어들더라도 캐패시터의 최소한의 필요한 정전용량은 확보되어야 한다. 정전용량을 확보하기 위한 여러 방안들이 연구되고 있는데, 예를 들면 캐패시터의 하부 전극을 3차원 구조로 만들어 유효 표면적을 늘리는 방법, 캐패시터의 유전막에 고유전 물질을 사용하는 방법, 캐패시터의 전극으로 금속계 물질을 사용하는 방법 등이 현재 소개되어 있다.As the degree of integration of semiconductor devices increases, the area in which the devices are implemented is decreasing. However, in the case of a semiconductor device such as DRAM, the minimum necessary capacitance of the capacitor must be secured even if the device area is reduced. Various measures to secure the capacitance have been studied, for example, a method of increasing the effective surface area by making a lower electrode of a capacitor into a three-dimensional structure, a method of using a high-k dielectric material in the dielectric film of the capacitor, and a metallic material as the electrode of the capacitor. How to use is currently introduced.
금속계 하부 전극과 3차원 구조로 스토리지노드을 형성하는 캐패시터 제조시에는 스토리지노드의 분리 공정이 필수적으로 요구된다.When manufacturing a capacitor that forms the storage node in a three-dimensional structure with the metal-based lower electrode, the storage node separation process is essential.
스토리지노드의 분리 공정은 화학기계적연마(chemical mechanical polishing; CMP) 공정 또는 전면식각(Blanket etch) 공정을 이용하는 방법이 일반적으로 알려져 있다. 하지만 화학기계적 연마 공정은 국부적인 단차에서 전극 물질이 제거되지 않아 후속 공정에서 잔류 불순물로서 문제를 일으키는 단점이 있다. The separation process of the storage node is generally known using a chemical mechanical polishing (CMP) process or a blanket etch process. However, the chemical mechanical polishing process has a disadvantage in that the electrode material is not removed at the local step, causing problems as residual impurities in subsequent processes.
따라서, 최근에는 스토리지노드 분리 공정시 전면 식각 방법을 적용하고 있다.Therefore, recently, the entire surface etching method is applied to the storage node separation process.
도 1a 및 도 1b는 종래기술에 따른 전면식각을 이용한 스토리지노드의 분리 방법을 도시한 공정 단면도이다.1A and 1B are cross-sectional views illustrating a method of separating a storage node using front etching according to the related art.
도 1a에 도시된 바와 같이, 소정 공정이 완료된 하부층(11) 상에 희생절연막(Inter Layer Dielectric, 12)을 증착한 후, 희생절연막(12)을 식각하여 스토리지노드가 형성될 오픈영역(13)을 형성한다. As shown in FIG. 1A, after depositing a
이어서, 오픈영역(13)의 표면 형상을 따라 희생절연막(12) 상에 스토리지노드로 사용될 도전막(14)을 증착한다.Subsequently, a
이후, 스토리지노드 분리 공정을 진행하는데, 플라즈마를 이용한 전면식각을 진행한다. 즉, 희생절연막(13)의 상부 표면이 드러날 때까지 도전막(14)을 식각한다. Thereafter, the storage node separation process is performed, and the entire surface etching is performed using plasma. That is, the
그러면 도 1b에 도시된 바와 같이, 희생절연막(12) 상부 표면에서 도전막(14)이 완전히 제거되어 스토리지노드간 분리가 이루어지고, 도전막(14)은 오픈영역(13) 내부에만 남게 된다. Then, as illustrated in FIG. 1B, the
그러나, 종래기술에 따른 스토리지노드 분리 공정시에는 오픈영역(13)의 상부 측벽에서 도전막(14)이 스페이서 형태로 잔류하여 첨점(즉, 뾰족한 끝부분)('H' 참조)을 형성하는 문제가 있다. 이와 같이 첨점(H)의 발생은 전면식각시에 도전막(14)만 선택적으로 식각하기 때문에 발생한다.However, in the storage node separation process according to the related art, the
예컨대, 도전막(14)이 TiN이라 할 때, 전면식각시에 Cl2와 Ar이 혼합된 Cl2/Ar 플라즈마를 이용하여 건식식각하는데, Cl2/Ar 플라즈마는 TiN만 선택적으로 식각함에 따라 전면식각의 특성상 오픈영역(13)의 상부 측벽에서는 뾰족한 첨점이 발생되는 것을 피할 수 없다.For example, as the
이처럼, 오픈영역(13)의 상부 측벽에서 스페이서 형태로 잔류하여 첨점(즉, 뾰족한 끝부분)을 형성하고 이를 통해 누설 전류가 발생한다.In this way, the upper sidewall of the
이처럼 측벽에 잔류하는 첨점(H)은 이후 실린더 캐패시터를 형성하기 위해 절연막 딥아웃(Dip out) 공정을 하면서 이웃한 스토리지노드간에 브릿지(Bridge) 역할을 하는 문제가 있다.As such, the sharpness H remaining on the sidewall has a problem of acting as a bridge between neighboring storage nodes while performing an insulating film dip out process to form a cylinder capacitor.
또한, 전면 식각시 오픈영역 바닥의 스토리지노드가 일부 손상되어 딥아웃시 캐패시터 하부층이 습식케미컬에 의해 어택받는다. In addition, the storage node at the bottom of the open area is partially damaged during the front surface etching, and the capacitor underlayer is attacked by the wet chemical during the deep out.
상술한 문제점들은 스토리지노드로서 TiN외에 Ru, Pt 등의 금속계 전극을 사용하는 경우에 발생한다.The above-described problems occur when a metal electrode such as Ru or Pt is used in addition to TiN as a storage node.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 스토리지노드분리 공정시 첨점을 제거할 수 있는 캐패시터의 스토리지노드 분리 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object of the present invention is to provide a storage node separation method of a capacitor capable of removing a peak during the storage node separation process.
또한, 본 발명의 다른 목적은 전면 식각시 오픈영역 바닥의 스토리지노드가 손상되는 것을 방지할 수 있는 캐패시터의 스토리지노드 분리 방법을 제공하는데 있다.Another object of the present invention is to provide a storage node separation method of a capacitor which can prevent the storage node of the open area bottom from being damaged during the front surface etching.
상기 목적을 달성하기 위한 본 발명의 캐패시터의 스토리지노드 분리 방법은 소정의 하부 구조가 형성된 하부층 위에 희생막을 형성하는 단계; 상기 희생막의 일부를 식각하여 복수개의 오픈영역을 형성하는 단계; 상기 오픈영역의 표면 형상을 따라 전면에 도전막을 형성하는 단계; 상기 오픈영역의 내부에 캡핑막을 형성하 는 단계; 및 상기 도전막과 희생막이 서로 다른 선택비를 갖는 두 번의 전면식각(Blanket etch)으로 상기 도전막을 식각하여 스토리지노드간 분리를 수행하는 단계를 포함하는 것을 특징으로 하며, 상기 두 번의 전면식각은 상기 도전막 식각시 상기 희생막의 선택비를 크게 하여 식각하는 1차 식각과 상기 도전막과 상기 희생막의 선택비가 없이 동시에 식각하는 2차 식각으로 진행하는 것을 특징으로 하며, 상기 1차 식각은 종말점검출(EPD) 방식을 이용하여 상기 희생막이 노출되면 바로 상기 2차 식각으로 전환되도록 하는 것을 특징으로 한다.The storage node separation method of the capacitor of the present invention for achieving the above object comprises the steps of forming a sacrificial film on the lower layer formed with a predetermined lower structure; Etching a portion of the sacrificial layer to form a plurality of open regions; Forming a conductive film on an entire surface of the open region along the surface shape of the open region; Forming a capping layer in the open region; And performing separation between storage nodes by etching the conductive layer with two blanket etch having different selectivity between the conductive layer and the sacrificial layer. When the conductive film is etched, the first etching is performed by increasing the selectivity of the sacrificial layer and the second etching is performed simultaneously without etching the selectivity of the conductive film and the sacrificial layer. When the sacrificial layer is exposed using the EPD) method, it is characterized in that the conversion to the second etching immediately.
바람직하게, 상기 도전막은 TiN막이고, 상기 TiN막의 두번의 전면식각은 염소계 가스와 비활성가스가 혼합된 플라즈마를 사용하여 1차 식각을 진행하고, 염소계가스, 비활성가스 및 불소계 가스가 혼합된 플라즈마를 사용하여 2차 식각을 진행하는 것을 특징으로 한다.Preferably, the conductive film is a TiN film, and the second front surface etching of the TiN film is performed by first etching using a plasma mixed with a chlorine-based gas and an inert gas, and a plasma containing a chlorine-based gas, an inert gas, and a fluorine-based gas is mixed. It characterized in that the secondary etching using.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .
도 2a 내지 도 2f는 본 발명의 실시예에 따른 캐패시터의 스토리지노드 분리 방법을 도시한 공정 단면도이다.2A to 2F are cross-sectional views illustrating a method of separating a storage node of a capacitor according to an embodiment of the present invention.
도 2a에 도시된 바와 같이, 소정의 하부 구조가 형성된 하부층(21) 위에 희생절연막(22)을 형성한다. 여기서, 도시하지 않았지만, 하부층(21)에는 예컨대 캐패시터의 스토리지노드와 연결되는 스토리지노드콘택(storage node contact)이 형 성된다. 그리고, 희생절연막(22)을 이루는 물질은 예를 들어 실리콘 산화막이 바람직하지만, 다른 종류의 각종 산화막도 사용 가능하다. 그리고, 하부층(21)과 희생절연막(22) 사이에는 식각정지막(etch stopper)인 실리콘질화막을 형성할 수 있다.As shown in FIG. 2A, the
이어서, 희생절연막(22)의 일부를 식각하여 하부층(21)의 소정 영역(예컨대, 스토리지노드콘택)을 노출시키는 복수개의 오픈영역(23)을 형성한다.Subsequently, a portion of the
도 2b에 도시된 바와 같이, 오픈영역(23)의 표면 형상을 따라 전면에 스토리지노드로 사용될 도전막(24)을 증착한다. 여기서, 도전막(24)은 금속막 또는 금속 화합물이며, 예를 들면 TiN, Ti, W, Pt, Ru, RuO2 및 IrO2 로 이루어진 그룹 중에서 선택된 어느 하나를 포함한다. As shown in FIG. 2B, a
계속해서 결과물 전면에 캡핑산화막(Capping oxide, 25)을 도포하여 오픈영역(23)의 내부를 완전히 채운다. 여기서, 캡핑산화막(25)을 이루는 물질 역시 희생절연막(22)과 마찬가지로 실리콘 산화막이 바람직하지만, 다른 종류의 각종 산화막도 사용 가능하다.Subsequently, a
상술한 캡핑산화막(25)은 오픈영역(23)의 내부를 모두 채우면서 도전막(24) 상에서 600Å 이상의 두께가 잔류하도록 적어도 1000Å 이상의 두께로 증착한다. 한편, 도시하지 않았지만, 캡핑산화막(25)은 흔히 베벨식각(Bevel etch)으로 알려진 웨이퍼 에지에서 결함(defect)을 제거하기 위한 식각공정시 도전막(24)이 손상되는 것을 방지해주는 역할도 한다.The
도 2c에 도시된 바와 같이, 캡핑산화막(25)을 선택적으로 식각하여 오픈영 역(23)의 내부에만 캡핑산화막(25A)을 잔류시킨다. 이처럼, 오픈영역(23)의 내부에만 캡핑산화막(25A)을 잔류시키기 위해 불산(HF) 용액으로 습식식각한다. 여기서, 캡핑산화막(25A)의 높이는 오픈영역(23)의 중간 높이이다.As shown in FIG. 2C, the
상술한 일련의 공정에 의해 오픈영역(23)의 내부에 잔류시킨 캡핑산화막(25A)은 후속 도전막(24)의 플라즈마 전면 식각시 오픈영역(23)의 바닥쪽 도전막(24)이 손실되는 것을 방지하기 위한 것이다.The
한편, 산화막 물질인 캡핑산화막(25)을 건식식각 방법으로 식각하게 되면, 노출되는 도전막(24)의 표면이 손상받는다. 따라서, 습식식각으로 진행하는 것이 바람직하다.On the other hand, when the
도 2d 및 도 2e에 도시된 바와 같이, 도전막(24)에 대해 플라즈마를 이용한 전면 식각을 진행한다.As shown in FIGS. 2D and 2E, the front surface etching using the plasma is performed on the
상기 도전막(24)의 플라즈마 전면 식각은 다음과 같이 2스텝(Two step)으로 진행한다.The plasma entire surface etching of the
먼저, 도 2d에 도시된 첫번째 스텝(1차 식각)은 도전막(24) 식각시 산화막 물질은 거의 손실되지 않도록 한다. 즉 도전막(24) 식각시 산화막 물질은 식각선택비가 매우 커서 산화막 물질이 손실되지 않아야 한다. 따라서, 첫번째 스텝에 의해 희생절연막(22) 표면 상부의 도전막(24)만 선택적으로 건식식각되고, 산화막 물질인 캡핑산화막(25A)과 희생절연막(22)은 식각되지 않는다. 아울러, 첫번째 스텝은 종말점검출(End Point Detection) 방식을 이용하여 식각하므로써, 산화막 물질이노출되면 후속 두번째 스텝으로 전환되도록 한다.First, the first step shown in FIG. 2D (primary etching) ensures that almost no oxide material is lost during the etching of the
첫번째 스텝에 의해 오픈영역 내부에 도전막(24A)이 잔류한다.In the first step, the
다음으로, 도 2e에 도시된 두번째 스텝(2차 식각)은 산화막 물질과 선택비가 없는 조건으로 진행한다. 즉, 도전막과 산화막 물질을 동시에 식각(도면 부호 'P' 참조)하여 첨점없이 도전막(24B)을 잔류시킬 수 있다. 여기서, 도전막(24B)은 스토리지노드가 된다.Next, the second step (secondary etching) shown in FIG. 2E proceeds to the condition where there is no selectivity with respect to the oxide material. In other words, the conductive film and the oxide material may be simultaneously etched (see reference numeral 'P') to leave the
상기한 바와 같은 플라즈마 전면 식각을 위한 플라즈마 식각장치로는 TCP(Transformer Coupled Plasma) 형태를 사용한다. As a plasma etching apparatus for plasma front etching as described above, a TCP (Transformer Coupled Plasma) type is used.
일예로, 도전막(24B)이 TiN인 경우에는 다음과 같은 레시피를 이용한 첫번째 스텝과 두번째 스텝을 진행한다.For example, when the
먼저, 첫번째 스텝에서는 산화막 물질이 거의 손실되지 않도록 염소계 가스와 비활성가스가 혼합된 플라즈마를 사용하여 전면 식각을 진행한다. 이때, 염소계 가스는 Cl2를 사용하고, 비활성가스는 아르곤(Ar) 가스를 사용한다. 즉 Cl2/Ar 플라즈마를 이용한다. 아울러, 첫번재 스텝은 종말점검출(End Point Detection) 시스템(TiCl 파형 사용)를 이용하여 산화막이 노출되면 바로 다음 두번째 스텝으로 전환되도록 하여 오픈영역의 상부 측벽에서의 산화막 손실을 최소화시킨다. 여기서 종말점검출이라 함은 TiN 식각시에는 Ti와 N의 피크(peak)만 검출되나 산화막 성분인 Si와 O의 피크가 검출될때 식각을 완료한다는 의미이다.First, in the first step, the entire surface is etched by using a plasma in which chlorine gas and inert gas are mixed so that oxide material is hardly lost. At this time, the chlorine-based gas uses Cl 2 , the inert gas is used argon (Ar) gas. That is, Cl 2 / Ar plasma is used. In addition, the first step uses an End Point Detection system (using a TiCl waveform) to switch to the next second step as soon as the oxide is exposed to minimize oxide loss at the top sidewall of the open area. Here, the end point detection means that only Ti and N peaks are detected during the TiN etching, but the etching is completed when the peaks of the Si and O oxides are detected.
다음으로, 두번째 스텝에서는 산화막 물질과 TiN을 선택비 없이 동시에 식각하도록 염소계 가스, 비활성가스 및 불소계 가스를 혼합한 플라즈마를 사용하여 전 면 식각을 진행한다. 이때, 염소계 가스는 Cl2를 사용하고, 비활성가스는 아르곤(Ar) 가스를 사용하며, 불소계 가스는 SF6 가스를 사용한다. 즉 SF6/Cl2/Ar 플라즈마를 이용한다. 여기서, SF6를 사용하면 TiN과 산화막 물질간 선택비가 1:1이 된다. 바람직하게, SF6/Cl2/Ar 플라즈마에서 SF6/Cl2의 유량비율은 0.4∼2.5가 되도록 하여 오픈영역(23) 내부에 잔류물이 발생되지 않도록 한다.Next, in the second step, the front surface etching is performed by using a plasma mixed with a chlorine gas, an inert gas, and a fluorine gas to simultaneously etch the oxide material and TiN without a selectivity. In this case, chlorine-based gas is used Cl 2 , inert gas is used argon (Ar) gas, fluorine-based gas is used SF 6 gas. That is, SF 6 / Cl 2 / Ar plasma is used. In this case, when SF 6 is used, the selectivity between TiN and the oxide film is 1: 1. Preferably, the flow rate ratio of SF 6 / Cl 2 in the SF 6 / Cl 2 / Ar plasma is 0.4 to 2.5 so that no residue is generated in the
위와 같이 첫번째 스텝과 두번째 스텝으로 진행하는 TiN의 플라즈마 건식식각시 기판온도는 20∼40℃으로 하고, 바이어스파워(Bias power)는 100∼200W로 한다. 이처럼, 바이어스파워를 200W이하로 사용하면 오픈영역 바닥에서의 TiN의 어택이 최소화된다.As described above, the substrate temperature during the plasma dry etching of TiN proceeding to the first step and the second step is 20 to 40 ° C, and the bias power is 100 to 200W. As such, using bias power below 200 W minimizes TiN attack at the bottom of the open area.
전술한 바와 같이, 서로 다른 혼합가스의 플라즈마를 이용하여 TiN을 전면식각하면 스토리지노드의 높이 감소 및 첨점이 없이 스토리지노드간 분리를 이룰 수 있다.As described above, when TiN is etched using plasma of different mixed gases, the storage nodes may be separated from each other without height reduction and peaks of the storage nodes.
상술한 일예에서는 스토리지노드용 도전막이 TiN인 경우에 대해 설명하였으나, Ti, W, Pt, Ru, RuO2 또는 IrO2 중에서 선택된 어느 하나를 스토리지노드로 사용하는 경우에도 적용이 가능하다.In the above-described example, the case where the conductive film for the storage node is TiN has been described. However, the present invention can be applied to the case where any one selected from Ti, W, Pt, Ru, RuO 2 or IrO 2 is used as the storage node.
이후, 전면식각시 발생된 폴리머를 제거하기 위해 아세톤(ACT) 용액을 이용한 세정공정을 진행한다. 이때, 폴리머는 스토리지노드간 브릿지로 작용할 가능성이 있으므로 반드시 제거해준다.Thereafter, a cleaning process using an acetone (ACT) solution is performed to remove the polymer generated during the entire etching. At this time, since the polymer may act as a bridge between storage nodes, it must be removed.
도 2f에 도시된 바와 같이, 습식딥아웃 공정을 진행하여 캡핑산화막(25B)과 희생절연막(22A)을 모두 제거한다. 이때, 습식딥아웃 공정은 불산 용액을 사용한다.As shown in FIG. 2F, the capping oxide layer 25B and the sacrificial insulating layer 22A are removed by performing a wet deep out process. At this time, the wet dipout process uses a hydrofluoric acid solution.
따라서, 습식딥아웃 공정후에 스토리지노드(24B)의 내벽 및 외벽이 모두 드러나게 되고 이로써 스토리지노드(24B)는 실린더 구조가 된다.Therefore, after the wet deep-out process, both the inner wall and the outer wall of the
한편, 습식딥아웃 공정시에 스토리지노드(24B)의 바닥부분을 통해 습식케미컬이 침투하지 않는다. 이는 플라즈마 전면 식각시 캡핑산화막(25B)에 의해 스토리지노드(24B)의 바닥에서의 어택이 방지되었기 때문이다.Meanwhile, the wet chemical does not penetrate through the bottom portion of the
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 본 발명은 스토리지노드분리 공정시 선택비를 다르게 하여 2스텝으로 나누어 진행하므로써 스토리지노드의 상부에서 첨점없이 스토리지노드를 분리하여 브릿지 발생을 방지할 수 있는 효과가 있다. The present invention described above has the effect of preventing the occurrence of bridges by separating the storage node without a peak at the top of the storage node by proceeding by dividing the selection ratio in two steps during the storage node separation process.
또한, 본 발명은 스토리지노드분리공정시 캡핑산화막을 오픈영역 내부에 잔류시킨 상태에서 진행하므로써 스토리지노드의 바닥의 손상을 방지하여 후속 습식딥아웃공정시 하부층이 어택받는 것을 방지할 수 있는 효과가 있다.In addition, the present invention has the effect of preventing the damage of the bottom of the storage node by attacking the bottom layer during the subsequent wet deep-out process by proceeding in a state in which the capping oxide film remaining in the open area during the storage node separation process. .
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060134262A KR101073129B1 (en) | 2006-12-27 | 2006-12-27 | Method for isolation of storagenode in capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060134262A KR101073129B1 (en) | 2006-12-27 | 2006-12-27 | Method for isolation of storagenode in capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080060314A KR20080060314A (en) | 2008-07-02 |
KR101073129B1 true KR101073129B1 (en) | 2011-10-12 |
Family
ID=39812847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060134262A KR101073129B1 (en) | 2006-12-27 | 2006-12-27 | Method for isolation of storagenode in capacitor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101073129B1 (en) |
-
2006
- 2006-12-27 KR KR1020060134262A patent/KR101073129B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20080060314A (en) | 2008-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20080013174A (en) | Method for isolation of storagenode in capacitor | |
EP0987745B1 (en) | Metallization etching method using a hard mask layer | |
US8153527B2 (en) | Method for reducing sidewall etch residue | |
US10840182B2 (en) | Method of forming semiconductor memory device with bit line contact structure | |
KR100838394B1 (en) | Method for etching in semiconductor device using hardmask layer | |
US7615494B2 (en) | Method for fabricating semiconductor device including plug | |
US7723229B2 (en) | Process of forming a self-aligned contact in a semiconductor device | |
KR101073129B1 (en) | Method for isolation of storagenode in capacitor | |
US20180331044A1 (en) | Semiconductor device and fabrication method thereof | |
KR100688686B1 (en) | Method for fabricating mim structure capacitor | |
KR20090016813A (en) | Method for fabricating semiconductor device | |
CN101471243A (en) | Method of fabricating MIM structure capacitor | |
KR100677768B1 (en) | Method for repair-etch in semiconductor device | |
KR20100004648A (en) | Method for manufacturing capacitor in semiconductor device | |
KR101043734B1 (en) | Method for fabrication of semiconductor device | |
KR20110078133A (en) | Method for fabricating capacitor of semiconductor device | |
KR100688062B1 (en) | Method for fabricating capacitor in semiconductor memory device | |
KR20080029314A (en) | Method for fabricating capacitor in semiconductor device | |
KR100798788B1 (en) | Method for forming ruthenium storage node of semiconductor device | |
KR100329743B1 (en) | Method for forming cylinder type bottom electrode | |
KR20010063707A (en) | Method of manufacturing a capacitor in a semiconductor device | |
KR100876879B1 (en) | How to Form a Storage Node for Capacitors | |
KR101175280B1 (en) | Method for isolation of bottom electrode in capacitor | |
KR20080044607A (en) | Method for fabricating semiconductor device | |
KR20040001848A (en) | Method for forming capacitor bottom electrode of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |