KR20080013174A - Method for isolation of storagenode in capacitor - Google Patents
Method for isolation of storagenode in capacitor Download PDFInfo
- Publication number
- KR20080013174A KR20080013174A KR1020060074325A KR20060074325A KR20080013174A KR 20080013174 A KR20080013174 A KR 20080013174A KR 1020060074325 A KR1020060074325 A KR 1020060074325A KR 20060074325 A KR20060074325 A KR 20060074325A KR 20080013174 A KR20080013174 A KR 20080013174A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- layer
- capping
- capacitor
- open region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000003990 capacitor Substances 0.000 title claims abstract description 31
- 238000002955 isolation Methods 0.000 title abstract description 3
- 238000003860 storage Methods 0.000 claims abstract description 51
- 238000001312 dry etching Methods 0.000 claims abstract description 28
- 238000001039 wet etching Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 36
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 21
- 239000000460 chlorine Substances 0.000 claims description 18
- 238000000926 separation method Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 239000007789 gas Substances 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 9
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 8
- 239000011261 inert gas Substances 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 6
- 229910052801 chlorine Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 2
- 238000005406 washing Methods 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 claims 1
- 239000012528 membrane Substances 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 15
- 239000000126 substance Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical class 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 229910019899 RuO Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
도 1a 내지 도 1c는 종래기술에 따른 플라즈마전면식각법을 이용한 스토리지노드의 분리 방법을 도시한 공정 단면도.1A to 1C are cross-sectional views illustrating a method of separating a storage node using a plasma front etching method according to the related art.
도 2는 종래기술에 따른 하부층의 어택을 도시한 도면.2 shows an attack of an underlying layer according to the prior art;
도 3a 내지 도 3f는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도.3A to 3F are cross-sectional views illustrating a method of manufacturing a capacitor according to an embodiment of the present invention.
도 4a는 종래기술에 따른 플라즈마전면건식식각후의 결과를 나타낸 사진.Figure 4a is a photograph showing the results after the plasma front dry etching in accordance with the prior art.
도 4b는 본 발명의 실시예에 따른 플라즈마전면건식식각후의 결과를 나타낸 사진.Figure 4b is a photograph showing the results after the plasma front dry etching in accordance with an embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
21 : 하부층 22, 22A : 희생산화막21:
23 : 오픈영역 24, 24A, 24B : 도전막23:
25, 25A, 25B : 캡핑산화막 25, 25A, 25B: capping oxide film
본 발명은 캐패시터의 제조 방법에 관한 것으로, 특히 스토리지노드의 분리 방법(Storage node isolation)에 관한 것이다.The present invention relates to a method of manufacturing a capacitor, and more particularly, to a storage node isolation method.
반도체 소자의 집적도가 갈수록 높아지면서 오히려 소자가 구현되는 면적은 점점 더 줄어들고 있다. 그러나 디램(DRAM)과 같은 반도체 소자의 경우에는 소자의 면적이 줄어들더라도 캐패시터의 최소한의 필요한 정전용량은 확보되어야 한다. 정전용량을 확보하기 위한 여러 방안들이 연구되고 있는데, 예를 들면 캐패시터의 하부 전극을 3차원 구조로 만들어 유효 표면적을 늘리는 방법, 캐패시터의 유전막에 고유전 물질을 사용하는 방법, 캐패시터의 전극으로 금속계 물질을 사용하는 방법 등이 현재 소개되어 있다.As the degree of integration of semiconductor devices increases, the area in which the devices are implemented is decreasing. However, in the case of a semiconductor device such as DRAM, the minimum necessary capacitance of the capacitor must be secured even if the device area is reduced. Various measures to secure the capacitance have been studied, for example, a method of increasing the effective surface area by making a lower electrode of a capacitor into a three-dimensional structure, a method of using a high-k dielectric material in the dielectric film of the capacitor, and a metallic material as the electrode of the capacitor How to use is currently introduced.
금속계 하부 전극과 3차원 구조로 하부전극을 형성하는 캐패시터 제조시에는 하부전극의 분리 공정이 필수적으로 요구된다.When manufacturing a capacitor which forms the lower electrode in the three-dimensional structure with the metal-based lower electrode, the separation process of the lower electrode is essential.
하부전극의 분리 공정은 화학기계적연마(chemical mechanical polishing; CMP) 공정 또는 전면식각(etch-back) 공정을 이용하는 방법이 일반적으로 알려져 있다. 하지만 화학기계적 연마 공정은 국부적인 단차에서 전극 물질이 제거되지 않아 후속 공정에서 잔류 불순물로서 문제를 일으키는 단점이 있다. The separation process of the lower electrode is generally known using a chemical mechanical polishing (CMP) process or an etch-back process. However, the chemical mechanical polishing process has a disadvantage in that the electrode material is not removed at the local step, causing problems as residual impurities in subsequent processes.
따라서, 최근에는 하부전극 분리 공정시 전면 식각 방법을 적용하고 있다.Therefore, recently, the entire surface etching method has been applied in the lower electrode separation process.
도 1a 및 도 1b는 종래기술에 따른 플라즈마전면식각법을 이용한 스토리지노 드의 분리 방법을 도시한 공정 단면도이다.1A and 1B are cross-sectional views illustrating a method of separating a storage node using a plasma front etching method according to the related art.
도 1a에 도시된 바와 같이, 소정 공정이 완료된 하부층(11) 상에 희생절연막(Inter Layer Dielectric, 12)을 증착한 후, 희생절연막(12)을 식각하여 스토리지노드가 형성될 오픈영역(13)을 형성한다. As shown in FIG. 1A, after depositing a
이어서, 오픈영역(13)의 표면 형상을 따라 희생절연막(12) 상에 스토리지노드로 사용될 도전막(14)을 증착한다.Subsequently, a
이후, 스토리지노드 분리 공정을 진행하는데, 플라즈마를 이용한 전면식각을 진행한다. 즉, 희생절연막(13)의 상부 표면이 드러날 때까지 도전막(14)을 식각한다. Thereafter, the storage node separation process is performed, and the entire surface etching is performed using plasma. That is, the
그러면 도 1b에 도시된 바와 같이, 희생절연막(12) 상부 표면에서 도전막(14)이 완전히 제거되어 스토리지노드간 분리가 이루어지고, 도전막(14)은 오픈영역(13) 내부에만 남게 된다. Then, as illustrated in FIG. 1B, the
그러나, 종래기술에 따른 스토리지노드 분리 공정시에는 오픈영역(13)의 상부 측벽에서 도전막(14)이 스페이서 형태로 잔류하여 첨점(즉, 뾰족한 끝부분)('H' 참조)을 형성하는 문제가 있다. 이와 같이 첨점(H)의 발생은 전면식각시에 도전막(14)만 선택적으로 식각하기 때문에 발생한다.However, in the storage node separation process according to the related art, the
예컨대, 도전막(14)이 TiN이라 할 때, 전면식각시에 Cl2와 Ar이 혼합된 Cl2/Ar 플라즈마를 이용하여 건식식각하는데, Cl2/Ar 플라즈마는 TiN만 선택적으로 식각함에 따라 전면식각의 특성상 오픈영역(13)의 상부 측벽에서는 뾰족한 첨점이 발생되는 것을 피할 수 없다.For example, as the
이처럼, 오픈영역(13)의 상부 측벽에서 스페이서 형태로 잔류하여 첨점(즉, 뾰족한 끝부분)을 형성하고 이를 통해 누설 전류가 발생한다.In this way, the upper sidewall of the
이처럼 측벽에 잔류하는 첨점(H)은 이후 실린더 캐패시터를 형성하기 위해 절연막 딥아웃(Dip out) 공정을 하면서 이웃한 스토리지노드간에 브릿지(Bridge) 역할을 하는 문제가 있다.As such, the sharpness H remaining on the sidewall has a problem of acting as a bridge between neighboring storage nodes while performing an insulating film dip out process to form a cylinder capacitor.
또한, 전면 건식식각시 오픈영역 바닥의 스토리지노드가 일부 손상되어 딥아웃시 캐패시터 하부층이 습식케미컬에 의해 어택받는다. In addition, the storage node at the bottom of the open area during the front dry etching is partially damaged, and the capacitor underlayer is attacked by the wet chemical during the deep out.
도 2는 종래기술에 따른 하부층의 어택을 도시한 도면으로서, 습식딥아웃을 통해 희생절연막을 제거하여 스토리지노드의 내벽 및 외벽을 모두 노출시키는 실린더 구조를 형성할 때, 하부층에 어택이 발생하고 있음을 알 수 있다.FIG. 2 is a view illustrating an attack of a lower layer according to the prior art. When a sacrificial insulating layer is removed through a wet deep out to form a cylinder structure exposing both an inner wall and an outer wall of a storage node, an attack occurs in the lower layer. It can be seen.
즉, 오픈영역 바닥의 스토리지노드가 일부 손상되면 습식 딥아웃시 사용하는 습식케미컬이 스토리지노드의 얇아진 부분의 결정립계를 통해 하부층으로 침투하게 되고, 이로써 하부층의 절연막 내에 벙커(Bunker, 'B' 참조)와 같은 결함을 발생시킨다.In other words, if the storage node at the bottom of the open area is partially damaged, the wet chemical used for the wet deep-out penetrates into the lower layer through the grain boundary of the thinned portion of the storage node, thereby bunkering the insulating layer of the lower layer. Causes defects such as
상술한 문제점들은 스토리지노드로서 TiN외에 Ru, Pt 등의 금속계 전극을 사용하는 경우에 발생한다.The above-described problems occur when a metal electrode such as Ru or Pt is used in addition to TiN as a storage node.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 스토 리지노드분리 공정시 첨점을 제거할 수 있는 캐패시터의 스토리지노드 분리 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object of the present invention is to provide a storage node separation method of a capacitor capable of removing a peak during a storage node separation process.
또한, 본 발명의 다른 목적은 후속 습식딥아웃 공정시 습식케미컬에 의한 하부층의 어택을 방지할 수 있는 캐패시터의 제조 방법을 제공하는데 있다.In addition, another object of the present invention is to provide a method of manufacturing a capacitor that can prevent the attack of the lower layer by the wet chemical during the subsequent wet deep-out process.
상기 목적을 달성하기 위한 본 발명의 캐패시터의 스토리지노드 분리 방법은 소정의 하부 구조가 형성된 하부층 위에 희생막을 형성하는 단계; 상기 희생막의 일부를 식각하여 복수개의 오픈영역을 형성하는 단계; 상기 오픈영역의 표면 형상을 따라 전면에 도전막을 형성하는 단계; 상기 오픈영역의 내부에 캡핑막을 형성하는 단계; 및 플라즈마를 이용한 전면 건식식각으로 상기 오픈영역 외부의 도전막을 식각하여 스토리지노드간 분리를 수행하되, 상기 희생막 표면이 노출될때까지는 상기 도전막을 선택적으로 식각하고, 이후에는 상기 도전막, 희생막 및 캡핑막을 동시에 식각하는 단계를 포함하는 것을 특징으로 한다.The storage node separation method of the capacitor of the present invention for achieving the above object comprises the steps of forming a sacrificial film on the lower layer formed with a predetermined lower structure; Etching a portion of the sacrificial layer to form a plurality of open regions; Forming a conductive film on an entire surface of the open region along the surface shape of the open region; Forming a capping layer in the open region; And etching the conductive layer outside the open region by a front dry etching using plasma to selectively separate the storage nodes, and selectively etching the conductive layer until the surface of the sacrificial layer is exposed, and then the conductive layer, the sacrificial layer, and the like. And etching the capping film at the same time.
그리고, 본 발명의 캐패시터의 제조 방법은 소정의 하부 구조가 형성된 하부층 위에 희생산화막을 형성하는 단계; 상기 희생산화막의 일부를 식각하여 복수개의 오픈영역을 형성하는 단계; 상기 오픈영역의 표면 형상을 따라 전면에 TiN을 형성하는 단계; 및 상기 오픈영역의 내부에 캡핑산화막을 형성하는 단계; 플라즈마를 이용한 전면 건식식각으로 상기 오픈영역 외부의 TiN을 식각하여 스토리지노드간 분리를 수행하되, 상기 희생산화막 표면이 노출될때까지는 상기 TiN만을 선택적으 로 식각하고, 이후에는 상기 TiN, 희생산화막 및 캡핑산화막을 동시에 식각하는 단계를 포함하는 것을 특징으로 한다.In addition, the method of manufacturing the capacitor of the present invention comprises the steps of: forming a sacrificial oxide film on a lower layer on which a predetermined lower structure is formed; Etching a portion of the sacrificial oxide layer to form a plurality of open regions; Forming TiN on the entire surface along the surface shape of the open region; And forming a capping oxide film in the open area. Performs separation between storage nodes by etching TiN outside the open region by a front dry etching using a plasma, and selectively etching only TiN until the surface of the sacrificial oxide is exposed, after which the TiN, the sacrificial oxide layer, and the capping are performed. And etching the oxide film simultaneously.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .
도 3a 내지 도 3f는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.3A to 3F are cross-sectional views illustrating a method of manufacturing a capacitor according to an embodiment of the present invention.
도 3a에 도시된 바와 같이, 소정의 하부 구조가 형성된 하부층(21) 위에 희생절연막(22)을 형성한다. 여기서, 도시하지 않았지만, 하부층(21)에는 예컨대 커패시터의 스토리지노드와 연결되는 스토리지노드콘택(storage node contact)이 형성된다. 그리고, 희생절연막(22)을 이루는 물질은 예를 들어 실리콘 산화막이 바람직하지만, 다른 종류의 각종 산화막도 사용 가능하다. 그리고, 하부층(21)과 희생절연막(22) 사이에는 식각정지막(etch stopper)인 실리콘질화막을 형성할 수 있다.As shown in FIG. 3A, the
이어서, 희생절연막(22)의 일부를 식각하여 하부층(21)의 소정 영역(예컨대, 스토리지노드콘택)을 노출시키는 복수개의 오픈영역(23)을 형성한다.Subsequently, a portion of the
도 3b에 도시된 바와 같이, 오픈영역(23)의 표면 형상을 따라 전면에 스토리지노드로 사용될 도전막(24)을 증착한다. 여기서, 도전막(24)은 금속막 또는 금속 화합물이며, 예를 들면 TiN, Ti, W, Pt, Ru, RuO2 및 IrO2 로 이루어진 그룹 중에서 선택된 어느 하나를 포함한다. As shown in FIG. 3B, a
계속해서 결과물 전면에 캡핑산화막(Capping oxide, 25)을 도포하여 오픈영역(23)의 내부를 완전히 채운다. 여기서, 캡핑산화막(25)을 이루는 물질 역시 희생절연막(22)과 마찬가지로 실리콘 산화막이 바람직하지만, 다른 종류의 각종 산화막도 사용 가능하다.Subsequently, a
상술한 캡핑산화막(25)은 오픈영역(23)의 내부를 모두 채우면서 도전막(24) 상에서 600Å 이상의 두께가 잔류하도록 적어도 1000Å 이상의 두께로 증착한다. 이를 위해 캡핑산화막(25)은 원자층증착(Atomic Layer Deposition; ALD) 방법으로 증착한다. 한편, 도시하지 않았지만 셀영역과 주변회로영역의 캡핑산화막 높이 단차가 100Å 이하가 되도록 한다.The
도 3c에 도시된 바와 같이, 캡핑산화막(25)을 선택적으로 식각하여 오픈영역(23)의 내부에만 캡핑산화막(25A)을 잔류시킨다. 이처럼, 오픈영역(23)의 내부에만 캡핑산화막(25A)을 잔류시키기 위해 회전건조(Spin dry) 방법을 이용하여 불산(HF) 용액으로 습식식각한다.As shown in FIG. 3C, the
위와 같은 회전건조 방법에 의한 습식식각에 의해 도전막(24)의 표면이 노출될때 오픈영역(23) 내부에서의 캡핑산화막(25A)의 손실은 2000Å이 넘지 않도록 한다.When the surface of the
상술한 일련의 공정에 의해 오픈영역(23)의 내부에 잔류시킨 캡핑산화막(25A)은 후속 도전막(24)의 플라즈마 전면건식식각시 오픈영역(23)의 바닥쪽 도전막(24)이 손실되는 것을 방지하기 위한 것이다.In the
한편, 산화막 물질인 캡핑산화막(25)을 건식식각 방법으로 식각하게 되면, 노출되는 도전막(24)의 표면이 손상받는다. 따라서, 습식식각으로 진행하는 것이 바람직하다.On the other hand, when the
도 3d 및 도 3e에 도시된 바와 같이, 도전막(24)에 대해 플라즈마를 이용한 전면건식식각을 진행한다.As shown in FIGS. 3D and 3E, the entire surface dry etching process using plasma is performed on the
상기 도전막(24)의 플라즈마 전면건식식각은 다음과 같이 2스텝(Two step)으로 진행한다.The plasma dry etching of the
먼저, 도 3d에 도시된 첫번째 스텝(1차 식각)은 도전막(24) 식각시 산화막 물질은 거의 손실되지 않도록 한다. 즉 도전막(24) 식각시 산화막 물질은 식각선택비가 매우 높아서 산화막 물질이 손실되지 않아야 한다. 따라서, 첫번째 스텝에 의해 희생절연막(22) 표면 상부의 도전막(24)만 선택적으로 건식식각되고, 산화막 물질인 캡핑산화막(25A)과 희생절연막(22)은 식각되지 않는다. First, the first step shown in FIG. 3D (primary etching) ensures that almost no oxide material is lost during the etching of the
첫번째 스텝에 의해 오픈영역 내부에 도전막(24A)이 잔류한다.In the first step, the
다음으로, 도 3e에 도시된 두번째 스텝(2차 식각)은 산화막 물질과 적어도 2:1 이상이 되는 선택비로 진행한다. 즉, 도전막과 산화막 물질을 동시에 식각하되, 도전막(24A)이 산화막 물질에 비해 식각이 더 빠르게 되는 선택비로 진행한다. 따라서, 희생절연막(22), 캡핑산화막(25A) 및 도전막(24A)이 모두 식각되어 1차 식각후의 프로파일(도면부호 'P' 참조)에서 각각 도면부호 '22A', '25B', '24B' 형태로 바뀐다.Next, the second step (secondary etching) shown in FIG. 3E proceeds with a selectivity of at least 2: 1 with the oxide material. That is, while the conductive film and the oxide material are etched simultaneously, the
이처럼, 희생절연막(22) 및 캡핑산화막(25A)과 선택비를 적어도 2:1 이상(2:1∼10:1)으로 유지해 주므로써, 오픈영역(23) 내부의 도전막(24B)의 상부는 희생절연막(22A)에 비하여 높이가 낮은 형태로 식각된다. 바람직하게는 캡핑산화막(25B)의 높이가 가장 낮고, 희생절연막(22A)의 표면이 가장 높으며 그 중간높이에 도전막(24B)의 상부 표면이 위치한다. 위와 같이 도전막(24B), 희생절연막(22A) 및 캡핑산화막(25B)을 동시에 식각하면 첨점없이 도전막(24B)을 잔류시킬 수 있다. 여기서, 도전막(24B)은 스토리지노드가 된다.As such, the sacrificial insulating
상기한 바와 같은 플라즈마 전면건식식각을 위한 플라즈마 식각장치로는 ICP(Inductively Coupled Plasma), ECR(Electron Cyclotron Resonance), 마이크로웨이브(Microwave), CCP(Capacitively Coupled Plasma) 등을 사용한다. As the plasma etching apparatus for plasma dry etching as described above, ICP (Inductively Coupled Plasma), ECR (Electron Cyclotron Resonance), microwave (Microwave), CCP (Capacitively Coupled Plasma) and the like are used.
일예로, 도전막(24B)이 TiN인 경우에는 다음과 같은 레시피를 이용한 첫번째 스텝과 두번째 스텝을 진행한다.For example, when the
먼저, 첫번째 스텝에서는 산화막 물질이 거의 손실되지 않도록 염소계 가스와 비활성가스가 혼합된 플라즈마를 사용하여 전면 건식식각을 진행한다. 이때, 염소계 가스는 Cl2를 사용하고, 비활성가스는 아르곤(Ar) 가스를 사용한다. 즉 Cl2/Ar 플라즈마를 이용한다.First, in the first step, a total dry etching is performed using a plasma in which chlorine-based gas and inert gas are mixed so that oxide material is hardly lost. At this time, the chlorine-based gas uses Cl 2 , the inert gas is used argon (Ar) gas. That is, Cl 2 / Ar plasma is used.
다음으로, 두번째 스텝에서는 산화막 물질과 TiN을 동시에 식각하되, 산화막 물질보다 TiN이 더 빠르게 식각되도록 염소계 가스, 비활성가스 및 불소계 가스를 혼합한 플라즈마를 사용하여 전면 건식식각을 진행한다. 이때, 염소계 가스는 Cl2를 사용하고, 비활성가스는 아르곤(Ar) 가스를 사용하며, 불소계 가스는 SF6 가스를 사용한다. 즉 SF6/Cl2/Ar 플라즈마를 이용한다. 여기서, SF6를 사용하면 TiN과 산화막 물질간 선택비가 적어도 2:1 이상이 된다. 바람직하게, SF6/Cl2/Ar 플라즈마에서 SF6/Cl2의 유량비율은 0.4∼2.5가 되도록 하여 전술한 선택비를 얻는다.Next, in the second step, the oxide material and the TiN are simultaneously etched, and the entire dry etching is performed by using a plasma mixed with chlorine gas, an inert gas, and a fluorine gas to etch TiN faster than the oxide material. In this case, chlorine-based gas is used Cl 2 , inert gas is used argon (Ar) gas, fluorine-based gas is used SF 6 gas. That is, SF 6 / Cl 2 / Ar plasma is used. Here, when SF 6 is used, the selectivity between TiN and the oxide film material is at least 2: 1. Preferably, the flow rate ratio of SF 6 / Cl 2 in the SF 6 / Cl 2 / Ar plasma is 0.4 to 2.5 to obtain the above selectivity.
위와 같이 첫번째 스텝과 두번째 스텝으로 진행하는 TiN의 플라즈마 전면건식식각시 기판온도는 20∼40℃으로 하고, 바이어스파워(Bias power)는 100∼200W로 한다.As described above, the substrate temperature during the plasma dry etching of TiN proceeding to the first and second steps is 20 to 40 ° C, and the bias power is 100 to 200W.
상술한 일예에서는 스토리지노드용 도전막이 TiN인 경우에 대해 설명하였으나, Ti, W, Pt, Ru, RuO2 또는 IrO2 중에서 선택된 어느 하나를 스토리지노드로 사용하는 경우에도 적용이 가능하다.In the above-described example, the case where the conductive film for the storage node is TiN has been described. However, the present invention can be applied to the case where any one selected from Ti, W, Pt, Ru, RuO 2 or IrO 2 is used as the storage node.
전술한 바와 같이, 주변의 산화막 물질의 손실을 최소화하면서 플라즈마 전면건식식각을 진행하므로 스토리지노드의 높이 감소 및 첨점이 없이 스토리지노드간 분리를 이룰 수 있다.As described above, since the plasma dry etching is performed while minimizing the loss of the oxide material, the storage nodes can be separated from each other without reducing the height of the storage nodes and without any additives.
이후, 전면건식식각시 발생된 폴리머를 제거하기 위해 아세톤(ACT) 용액을 이용한 세정공정을 진행한다. 이때, 폴리머는 스토리지노드간 브릿지로 작용할 가능성이 있으므로 반드시 제거해준다.Thereafter, a washing process using an acetone (ACT) solution is performed to remove the polymer generated during the dry etching. At this time, since the polymer may act as a bridge between storage nodes, it must be removed.
도 3f에 도시된 바와 같이, 습식딥아웃 공정을 진행하여 캡핑산화막(25B)과 희생절연막(22A)을 모두 제거한다. 이때, 습식딥아웃 공정은 불산 용액을 사용한다.As shown in FIG. 3F, the
따라서, 습식딥아웃 공정후에 스토리지노드(24B)의 내벽 및 외벽이 모두 드러나게 되고 이로써 스토리지노드(24B)는 실린더 구조가 된다.Therefore, after the wet deep-out process, both the inner wall and the outer wall of the
한편, 습식딥아웃 공정시에 스토리지노드(24B)의 바닥부분을 통해 습식케미컬이 침투하지 않는다. 이는 플라즈마 전면건식식각시 캡핑산화막(25B)에 의해 스토리지노드(24B)의 바닥에서의 어택이 방지되었기 때문이다.Meanwhile, the wet chemical does not penetrate through the bottom portion of the
도 4a는 종래기술에 따른 플라즈마전면건식식각후의 결과를 나타낸 사진이고, 도 4b는 본 발명의 실시예에 따른 플라즈마전면건식식각후의 결과를 나타낸 사진이다. 도 4a 및 도 4b에서 스토리지노드는 TiN을 사용한 경우이다.Figure 4a is a photograph showing the result after the plasma front dry etching according to the prior art, Figure 4b is a photograph showing the result after the plasma front dry etching according to an embodiment of the present invention. 4A and 4B, the storage node uses TiN.
도 4a 및 4b를 참조하면, 본 발명의 실시예에 따라 플라즈마전면건식식각을 진행한 경우 스토리지노드의 상부에서 첨점이 발생하지 않음을 알 수 있다. 한편, 종래기술의 도 4a에서는 첨점이 예리하게 발생하고 있음을 알 수 있다.Referring to FIGS. 4A and 4B, it can be seen that when the plasma front dry etching is performed according to an exemplary embodiment of the present invention, no peaking occurs at the top of the storage node. On the other hand, in Figure 4a of the prior art it can be seen that sharp point is occurring sharply.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 본 발명은 스토리지노드분리 공정시 선택비를 다르게 하여 2스텝으로 나누어 진행하므로써 스토리지노드의 상부에서 첨점없이 스토리지노드를 분리하여 브릿지 발생을 방지할 수 있는 효과가 있다. The present invention described above has the effect of preventing the occurrence of bridges by separating the storage node without a peak at the top of the storage node by proceeding by dividing the selection ratio in two steps during the storage node separation process.
또한, 본 발명은 스토리지노드분리공정시 캡핑산화막을 오픈영역 내부에 잔류시킨 상태에서 진행하므로써 스토리지노드의 바닥의 손상을 방지하여 후속 습식 딥아웃공정시 하부층이 어택받는 것을 방지할 수 있는 효과가 있다.In addition, the present invention has the effect of preventing the damage of the bottom of the storage node by attacking the bottom layer during the subsequent wet deep-out process by proceeding in the state in which the capping oxide film remaining in the open area during the storage node separation process. .
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060074325A KR20080013174A (en) | 2006-08-07 | 2006-08-07 | Method for isolation of storagenode in capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060074325A KR20080013174A (en) | 2006-08-07 | 2006-08-07 | Method for isolation of storagenode in capacitor |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080013174A true KR20080013174A (en) | 2008-02-13 |
Family
ID=39340965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060074325A KR20080013174A (en) | 2006-08-07 | 2006-08-07 | Method for isolation of storagenode in capacitor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080013174A (en) |
Cited By (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014099260A1 (en) * | 2012-12-21 | 2014-06-26 | Applied Materials, Inc. | Selective titanium nitride etching |
WO2014137658A1 (en) * | 2013-03-05 | 2014-09-12 | Applied Materials, Inc. | Selective titanium nitride removal |
US9117855B2 (en) | 2013-12-04 | 2015-08-25 | Applied Materials, Inc. | Polarity control for remote plasma |
US9132436B2 (en) | 2012-09-21 | 2015-09-15 | Applied Materials, Inc. | Chemical control features in wafer process equipment |
US9136273B1 (en) | 2014-03-21 | 2015-09-15 | Applied Materials, Inc. | Flash gate air gap |
US9153442B2 (en) | 2013-03-15 | 2015-10-06 | Applied Materials, Inc. | Processing systems and methods for halide scavenging |
US9159606B1 (en) | 2014-07-31 | 2015-10-13 | Applied Materials, Inc. | Metal air gap |
US9190293B2 (en) | 2013-12-18 | 2015-11-17 | Applied Materials, Inc. | Even tungsten etch for high aspect ratio trenches |
US9209012B2 (en) | 2013-09-16 | 2015-12-08 | Applied Materials, Inc. | Selective etch of silicon nitride |
US9236266B2 (en) | 2011-08-01 | 2016-01-12 | Applied Materials, Inc. | Dry-etch for silicon-and-carbon-containing films |
US9245762B2 (en) | 2013-12-02 | 2016-01-26 | Applied Materials, Inc. | Procedure for etch rate consistency |
US9263278B2 (en) | 2013-12-17 | 2016-02-16 | Applied Materials, Inc. | Dopant etch selectivity control |
US9287095B2 (en) | 2013-12-17 | 2016-03-15 | Applied Materials, Inc. | Semiconductor system assemblies and methods of operation |
US9293568B2 (en) | 2014-01-27 | 2016-03-22 | Applied Materials, Inc. | Method of fin patterning |
US9299537B2 (en) | 2014-03-20 | 2016-03-29 | Applied Materials, Inc. | Radial waveguide systems and methods for post-match control of microwaves |
US9299538B2 (en) | 2014-03-20 | 2016-03-29 | Applied Materials, Inc. | Radial waveguide systems and methods for post-match control of microwaves |
US9299575B2 (en) | 2014-03-17 | 2016-03-29 | Applied Materials, Inc. | Gas-phase tungsten etch |
US9299582B2 (en) | 2013-11-12 | 2016-03-29 | Applied Materials, Inc. | Selective etch for metal-containing materials |
US9309598B2 (en) | 2014-05-28 | 2016-04-12 | Applied Materials, Inc. | Oxide and metal removal |
US9355856B2 (en) | 2014-09-12 | 2016-05-31 | Applied Materials, Inc. | V trench dry etch |
US9362130B2 (en) | 2013-03-01 | 2016-06-07 | Applied Materials, Inc. | Enhanced etching processes using remote plasma sources |
US9378978B2 (en) | 2014-07-31 | 2016-06-28 | Applied Materials, Inc. | Integrated oxide recess and floating gate fin trimming |
US9378969B2 (en) | 2014-06-19 | 2016-06-28 | Applied Materials, Inc. | Low temperature gas-phase carbon removal |
US9385028B2 (en) | 2014-02-03 | 2016-07-05 | Applied Materials, Inc. | Air gap process |
US9390937B2 (en) | 2012-09-20 | 2016-07-12 | Applied Materials, Inc. | Silicon-carbon-nitride selective etch |
US9396989B2 (en) | 2014-01-27 | 2016-07-19 | Applied Materials, Inc. | Air gaps between copper lines |
US9406523B2 (en) | 2014-06-19 | 2016-08-02 | Applied Materials, Inc. | Highly selective doped oxide removal method |
US9425058B2 (en) | 2014-07-24 | 2016-08-23 | Applied Materials, Inc. | Simplified litho-etch-litho-etch process |
US9496167B2 (en) | 2014-07-31 | 2016-11-15 | Applied Materials, Inc. | Integrated bit-line airgap formation and gate stack post clean |
US9493879B2 (en) | 2013-07-12 | 2016-11-15 | Applied Materials, Inc. | Selective sputtering for pattern transfer |
US9553102B2 (en) | 2014-08-19 | 2017-01-24 | Applied Materials, Inc. | Tungsten separation |
US9576809B2 (en) | 2013-11-04 | 2017-02-21 | Applied Materials, Inc. | Etch suppression with germanium |
US9659753B2 (en) | 2014-08-07 | 2017-05-23 | Applied Materials, Inc. | Grooved insulator to reduce leakage current |
US9773648B2 (en) | 2013-08-30 | 2017-09-26 | Applied Materials, Inc. | Dual discharge modes operation for remote plasma |
US9847289B2 (en) | 2014-05-30 | 2017-12-19 | Applied Materials, Inc. | Protective via cap for improved interconnect performance |
US9903020B2 (en) | 2014-03-31 | 2018-02-27 | Applied Materials, Inc. | Generation of compact alumina passivation layers on aluminum plasma equipment components |
-
2006
- 2006-08-07 KR KR1020060074325A patent/KR20080013174A/en not_active Application Discontinuation
Cited By (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9236266B2 (en) | 2011-08-01 | 2016-01-12 | Applied Materials, Inc. | Dry-etch for silicon-and-carbon-containing films |
US9390937B2 (en) | 2012-09-20 | 2016-07-12 | Applied Materials, Inc. | Silicon-carbon-nitride selective etch |
US9132436B2 (en) | 2012-09-21 | 2015-09-15 | Applied Materials, Inc. | Chemical control features in wafer process equipment |
WO2014099260A1 (en) * | 2012-12-21 | 2014-06-26 | Applied Materials, Inc. | Selective titanium nitride etching |
US9362130B2 (en) | 2013-03-01 | 2016-06-07 | Applied Materials, Inc. | Enhanced etching processes using remote plasma sources |
WO2014137658A1 (en) * | 2013-03-05 | 2014-09-12 | Applied Materials, Inc. | Selective titanium nitride removal |
US9607856B2 (en) | 2013-03-05 | 2017-03-28 | Applied Materials, Inc. | Selective titanium nitride removal |
US9153442B2 (en) | 2013-03-15 | 2015-10-06 | Applied Materials, Inc. | Processing systems and methods for halide scavenging |
US9493879B2 (en) | 2013-07-12 | 2016-11-15 | Applied Materials, Inc. | Selective sputtering for pattern transfer |
US9773648B2 (en) | 2013-08-30 | 2017-09-26 | Applied Materials, Inc. | Dual discharge modes operation for remote plasma |
US9209012B2 (en) | 2013-09-16 | 2015-12-08 | Applied Materials, Inc. | Selective etch of silicon nitride |
US9576809B2 (en) | 2013-11-04 | 2017-02-21 | Applied Materials, Inc. | Etch suppression with germanium |
US9520303B2 (en) | 2013-11-12 | 2016-12-13 | Applied Materials, Inc. | Aluminum selective etch |
US9711366B2 (en) | 2013-11-12 | 2017-07-18 | Applied Materials, Inc. | Selective etch for metal-containing materials |
US9299582B2 (en) | 2013-11-12 | 2016-03-29 | Applied Materials, Inc. | Selective etch for metal-containing materials |
US9245762B2 (en) | 2013-12-02 | 2016-01-26 | Applied Materials, Inc. | Procedure for etch rate consistency |
US9117855B2 (en) | 2013-12-04 | 2015-08-25 | Applied Materials, Inc. | Polarity control for remote plasma |
US9287095B2 (en) | 2013-12-17 | 2016-03-15 | Applied Materials, Inc. | Semiconductor system assemblies and methods of operation |
US9263278B2 (en) | 2013-12-17 | 2016-02-16 | Applied Materials, Inc. | Dopant etch selectivity control |
US9190293B2 (en) | 2013-12-18 | 2015-11-17 | Applied Materials, Inc. | Even tungsten etch for high aspect ratio trenches |
US9293568B2 (en) | 2014-01-27 | 2016-03-22 | Applied Materials, Inc. | Method of fin patterning |
US9396989B2 (en) | 2014-01-27 | 2016-07-19 | Applied Materials, Inc. | Air gaps between copper lines |
US9385028B2 (en) | 2014-02-03 | 2016-07-05 | Applied Materials, Inc. | Air gap process |
US9299575B2 (en) | 2014-03-17 | 2016-03-29 | Applied Materials, Inc. | Gas-phase tungsten etch |
US9299538B2 (en) | 2014-03-20 | 2016-03-29 | Applied Materials, Inc. | Radial waveguide systems and methods for post-match control of microwaves |
US9299537B2 (en) | 2014-03-20 | 2016-03-29 | Applied Materials, Inc. | Radial waveguide systems and methods for post-match control of microwaves |
US9136273B1 (en) | 2014-03-21 | 2015-09-15 | Applied Materials, Inc. | Flash gate air gap |
US9903020B2 (en) | 2014-03-31 | 2018-02-27 | Applied Materials, Inc. | Generation of compact alumina passivation layers on aluminum plasma equipment components |
US9309598B2 (en) | 2014-05-28 | 2016-04-12 | Applied Materials, Inc. | Oxide and metal removal |
US9847289B2 (en) | 2014-05-30 | 2017-12-19 | Applied Materials, Inc. | Protective via cap for improved interconnect performance |
US9406523B2 (en) | 2014-06-19 | 2016-08-02 | Applied Materials, Inc. | Highly selective doped oxide removal method |
US9378969B2 (en) | 2014-06-19 | 2016-06-28 | Applied Materials, Inc. | Low temperature gas-phase carbon removal |
US9425058B2 (en) | 2014-07-24 | 2016-08-23 | Applied Materials, Inc. | Simplified litho-etch-litho-etch process |
US9496167B2 (en) | 2014-07-31 | 2016-11-15 | Applied Materials, Inc. | Integrated bit-line airgap formation and gate stack post clean |
US9378978B2 (en) | 2014-07-31 | 2016-06-28 | Applied Materials, Inc. | Integrated oxide recess and floating gate fin trimming |
US9159606B1 (en) | 2014-07-31 | 2015-10-13 | Applied Materials, Inc. | Metal air gap |
US9659753B2 (en) | 2014-08-07 | 2017-05-23 | Applied Materials, Inc. | Grooved insulator to reduce leakage current |
US9553102B2 (en) | 2014-08-19 | 2017-01-24 | Applied Materials, Inc. | Tungsten separation |
US9355856B2 (en) | 2014-09-12 | 2016-05-31 | Applied Materials, Inc. | V trench dry etch |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20080013174A (en) | Method for isolation of storagenode in capacitor | |
US8153527B2 (en) | Method for reducing sidewall etch residue | |
KR20130007255A (en) | Method of fabricating semiconductor device | |
US7807574B2 (en) | Etching method using hard mask in semiconductor device | |
KR102171265B1 (en) | Patterning method using metal mask, and method for fabricating semiconductor device comprising the same patterning method | |
US20060024883A1 (en) | Method for fabricating semiconductor memory device having cylinder type storage node | |
CN114068545B (en) | Semiconductor structure and manufacturing method thereof | |
KR100465865B1 (en) | Method for forming storage node electrode in MML device | |
CN114203701A (en) | Semiconductor structure and manufacturing method thereof | |
CN101471243A (en) | Method of fabricating MIM structure capacitor | |
JP2006191053A (en) | Process for fabricating semiconductor memory | |
KR100566300B1 (en) | Method for fabrication of capacitor bottom electrode of semiconductor device | |
US6984556B2 (en) | Method of forming an isolation layer and method of manufacturing a trench capacitor | |
KR101073129B1 (en) | Method for isolation of storagenode in capacitor | |
KR20100008556A (en) | Method for manufcturing semiconductor device | |
KR20090016813A (en) | Method for fabricating semiconductor device | |
KR100772896B1 (en) | Method for fabricating semiconductor device | |
KR20110078133A (en) | Method for fabricating capacitor of semiconductor device | |
US6238970B1 (en) | Method for fabricating a DRAM cell capacitor including etching upper conductive layer with etching byproduct forming an etch barrier on the conductive pattern | |
KR100688062B1 (en) | Method for fabricating capacitor in semiconductor memory device | |
KR100875674B1 (en) | Method for fabricating semiconductor device prevented capacitor leakage | |
KR20010063707A (en) | Method of manufacturing a capacitor in a semiconductor device | |
KR20050024979A (en) | Method of forming capacitor | |
KR100980294B1 (en) | The method for forming capacitor in semiconductor device | |
KR20080029314A (en) | Method for fabricating capacitor in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |