JPS5916334A - ドライエツチング方法 - Google Patents
ドライエツチング方法Info
- Publication number
- JPS5916334A JPS5916334A JP12641982A JP12641982A JPS5916334A JP S5916334 A JPS5916334 A JP S5916334A JP 12641982 A JP12641982 A JP 12641982A JP 12641982 A JP12641982 A JP 12641982A JP S5916334 A JPS5916334 A JP S5916334A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- mask
- insulating film
- insulation film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000001312 dry etching Methods 0.000 title claims abstract description 5
- 238000005530 etching Methods 0.000 claims abstract description 39
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 8
- 239000011574 phosphorus Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000005368 silicate glass Substances 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims abstract 2
- 239000004065 semiconductor Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims 1
- 238000010884 ion-beam technique Methods 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 238000000992 sputter etching Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 238000000206 photolithography Methods 0.000 abstract description 3
- 238000003486 chemical etching Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 4
- 239000007789 gas Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はたとえば、半導体装置の電極配線用コンタクト
ホール形成に好適な絶縁膜のトライエツチング方法に関
するものである。
ホール形成に好適な絶縁膜のトライエツチング方法に関
するものである。
半導体装置におけるコンタクトホール形成は加工寸法的
にも最も微細化のむずかしい部分である０そのため微細
寸法のコンタクトホールの形成には近年平行平板のドラ
イエツチング装置を用いてサイドエッチの少ないツバ。
にも最も微細化のむずかしい部分である０そのため微細
寸法のコンタクトホールの形成には近年平行平板のドラ
イエツチング装置を用いてサイドエッチの少ないツバ。
ツタエッチ、反応性スノくツタエッチ等のガスプラズマ
による異方性上・ノチングが実用化されている。
による異方性上・ノチングが実用化されている。
第１図は従来の二層ポリ・ノリコンゲートダイナミック
ＲＡＭメモリセルの断面図で、１ば／リコン基板、２は
選択酸化膜、３，４は多結晶／リコンゲート層、６は二
酸化シリコン膜、６はアルミニウムの電極配線膜、７は
コンタクトホールである。さて、ガスプラズマによる異
方性エツチングによってコンタクトホール７を形成する
場合は第線６の断線を生じ易い。まだ、ガスプラズマに
よる異方性エツチングでは反応ガス生成物のポリマー形
成によりコンタクトホール７のシリコン基板１面がポ・
７−で汚染され、しばしばコンタクト抵抗の上昇、−タ
クト不良が起こる。さらに、コンタクトホールＱ−方性
エツチングには高電力ガスプラズマを用いるだ ラディ
エーションダメッジ等のデバイス特性への悪、〜が問題
となるなどの欠点があった。
ＲＡＭメモリセルの断面図で、１ば／リコン基板、２は
選択酸化膜、３，４は多結晶／リコンゲート層、６は二
酸化シリコン膜、６はアルミニウムの電極配線膜、７は
コンタクトホールである。さて、ガスプラズマによる異
方性エツチングによってコンタクトホール７を形成する
場合は第線６の断線を生じ易い。まだ、ガスプラズマに
よる異方性エツチングでは反応ガス生成物のポリマー形
成によりコンタクトホール７のシリコン基板１面がポ・
７−で汚染され、しばしばコンタクト抵抗の上昇、−タ
クト不良が起こる。さらに、コンタクトホールＱ−方性
エツチングには高電力ガスプラズマを用いるだ ラディ
エーションダメッジ等のデバイス特性への悪、〜が問題
となるなどの欠点があった。
本発明はこのような従来のガスプラズマによるコンタク
トホール形成の欠点を解消し、工程の簡略化、半導体装
置歩留りの向上を可能にせしめるプラズマエツチング方
法を提供することを目的とするものである。
トホール形成の欠点を解消し、工程の簡略化、半導体装
置歩留りの向上を可能にせしめるプラズマエツチング方
法を提供することを目的とするものである。
以下本発明の詳細な説明する。
（実施例１）
第２図に示すようにシリコン基板１の上に層間絶縁膜と
してまず熱酸化シリコン膜あるいはリンをドープしない
硅酸ガラス膜８を形成する。続いて高濃度のリンを含む
燐硅酸ガラス膜（以下、ＰＳＧと略す）９を形成する。
してまず熱酸化シリコン膜あるいはリンをドープしない
硅酸ガラス膜８を形成する。続いて高濃度のリンを含む
燐硅酸ガラス膜（以下、ＰＳＧと略す）９を形成する。
その上に、ホトｌ）ソゲラフイエ程によりホトレジスト
膜１ｏを工。
膜１ｏを工。
チンクマスクとして形成する。このホトレノスト膜１ｏ
をマスクとして、平行平板型ガスプラズマによりコンタ
クトホールの形成を行う。使用ガスとしては０３Ｆ８ガ
ス及びＣＦ４ ガスを主体として行う。１す低圧力（反
応圧カニ ０．０５〜０．２゜ＴＯＲＲ）、高パワー（
電力密度二〇。５〜１゜○Ｗ、／ｃｍ２ ）の条件のも
とに物理的なエツチング主体の異方性エツチングを行う
。このエツチングはノリコン基板１が現われるところの
ジャストエッチ状態でとめ、次にＣＦ４ ガスプラズマ
を用いて高圧力（反応圧力＝２〜４ＴＯＲＲ）、 低
パワー（電力密度二〇。１〜０．３Ｗ／Ｃｙｎ、 ）の
条件の下に、化学的なエツチング主体の等方性エツチン
グを平行平板型あるいは円筒型ドライエツチング装置に
より行う。この化学的な等方性エツチングをオーバーエ
ッチとして行うことにより、横方向への工、チングの進
行が加速され、層間絶縁膜のエッチ速度の差により階段
状のコンタクトホールの形成が可能となる。
をマスクとして、平行平板型ガスプラズマによりコンタ
クトホールの形成を行う。使用ガスとしては０３Ｆ８ガ
ス及びＣＦ４ ガスを主体として行う。１す低圧力（反
応圧カニ ０．０５〜０．２゜ＴＯＲＲ）、高パワー（
電力密度二〇。５〜１゜○Ｗ、／ｃｍ２ ）の条件のも
とに物理的なエツチング主体の異方性エツチングを行う
。このエツチングはノリコン基板１が現われるところの
ジャストエッチ状態でとめ、次にＣＦ４ ガスプラズマ
を用いて高圧力（反応圧力＝２〜４ＴＯＲＲ）、 低
パワー（電力密度二〇。１〜０．３Ｗ／Ｃｙｎ、 ）の
条件の下に、化学的なエツチング主体の等方性エツチン
グを平行平板型あるいは円筒型ドライエツチング装置に
より行う。この化学的な等方性エツチングをオーバーエ
ッチとして行うことにより、横方向への工、チングの進
行が加速され、層間絶縁膜のエッチ速度の差により階段
状のコンタクトホールの形成が可能となる。
またオーバエッチにおいてポリマー形成の少ないＣ／Ｆ
比の小さなＣＦ４ ガスを用いるため、コンタクトホー
ル形成時のポリマーによるコンタクト抵抗の上昇を防ぐ
ことができるとともに、低ノζワー処理であるからラジ
ェーションダメージもほとんど生じない。なお、前記の
異方性エツチングの終端は、ジャストエッチ状態に到ら
ずとも、その直前の前記第１の絶縁膜内に留め、残部は
次の等方性エツチングで除くように条件設定することも
可能である。
比の小さなＣＦ４ ガスを用いるため、コンタクトホー
ル形成時のポリマーによるコンタクト抵抗の上昇を防ぐ
ことができるとともに、低ノζワー処理であるからラジ
ェーションダメージもほとんど生じない。なお、前記の
異方性エツチングの終端は、ジャストエッチ状態に到ら
ずとも、その直前の前記第１の絶縁膜内に留め、残部は
次の等方性エツチングで除くように条件設定することも
可能である。
（実施例２）
第３図においてシリコン基板１上に硅酸ガラス膜８を形
成し、次にリンの濃度分布が膜８との界面から遠ざかる
に従ってリンのドープ量が多くなるＰＳＧ膜１膜上１知
の減圧ＣＶＤ法により形成し、その上にホトリソグララ
フイエ程によりホトレジストマスク１０を形成する。こ
の場合のエツチングも実施例１と同様な方法で平行平板
ガスプラズマを用いて、異方性エツチングをジャストエ
ッチ状態まで行い、オーバーエッチをＣＦ４ ガスによ
る等方性エツチングで行う。この等方性エッチによりリ
ンの濃度分布に応じてエツチング速度が大きいので、Ｐ
ＳＧ膜１膜上１ィパーのあるコンタクトホールの形成が
可能となる。
成し、次にリンの濃度分布が膜８との界面から遠ざかる
に従ってリンのドープ量が多くなるＰＳＧ膜１膜上１知
の減圧ＣＶＤ法により形成し、その上にホトリソグララ
フイエ程によりホトレジストマスク１０を形成する。こ
の場合のエツチングも実施例１と同様な方法で平行平板
ガスプラズマを用いて、異方性エツチングをジャストエ
ッチ状態まで行い、オーバーエッチをＣＦ４ ガスによ
る等方性エツチングで行う。この等方性エッチによりリ
ンの濃度分布に応じてエツチング速度が大きいので、Ｐ
ＳＧ膜１膜上１ィパーのあるコンタクトホールの形成が
可能となる。
本発明は以上の説明から明らかな如く、コンタクトホー
ルを２種類の絶縁膜のエッチ速度の差および、異方性エ
ツチングと等方性エツチングとの両条件を用いて２段構
造あるいはティパー構造とすることができるので、コン
タクトホールの段部による配線膜の断線の恐れがなくな
ると同時に、微細寸法のコンタクト抵抗の低下及びラデ
ィエーションダメノジのデバイス特性への影響の軽減を
行い、歩留りの低下という問題を解決している。
ルを２種類の絶縁膜のエッチ速度の差および、異方性エ
ツチングと等方性エツチングとの両条件を用いて２段構
造あるいはティパー構造とすることができるので、コン
タクトホールの段部による配線膜の断線の恐れがなくな
ると同時に、微細寸法のコンタクト抵抗の低下及びラデ
ィエーションダメノジのデバイス特性への影響の軽減を
行い、歩留りの低下という問題を解決している。
【図面の簡単な説明】
第１図は従来の２層ポリシリコンゲートダイナミックＲ
ＡＭメモリーセルの構造断面図、第２図及び第３図は本
発明の２層絶縁膜構造に形成したコンタクトホールの概
略の形状を示す構造断面図である。 ８１１・・・拳・硅酸ガラス膜、９，１１Φ・・・・・
ＰＳＧ膜、１０・・・・・・ホトレジストマスク。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第３図
ＡＭメモリーセルの構造断面図、第２図及び第３図は本
発明の２層絶縁膜構造に形成したコンタクトホールの概
略の形状を示す構造断面図である。 ８１１・・・拳・硅酸ガラス膜、９，１１Φ・・・・・
ＰＳＧ膜、１０・・・・・・ホトレジストマスク。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第３図
Claims (2)
- （１）半導体基板表面に第１の絶縁膜および不純物を含
有する第２の絶縁膜を設けた後、マスク材をマスクにし
て異方性エッチで、前記第１の絶縁膜に達する深さの開
口を選択的に形成し、ついで、等方性エツチングで前記
第１の絶縁膜の残部および前記第２の絶縁膜のオーバエ
ッチを行うことを特徴とするドライエツチング方法。 - （２） 第１の絶縁膜が酸化シリコン膜、第２の絶縁
膜がリンを含む硅酸ガラス膜であることを特徴とする特
￥［請求の範囲第１項に記載のトライエツチング方法。 （摘 異方性エツチングが低ガス圧力、高電力密度で行
われる反応性スパッタエツチングあるいはイオンビーム
エツチングであり、等方性エツチングが高ガス圧力、低
電力密度で行われる円筒型あるいは平行平板型プラズマ
エツチングであることを特徴とする特許請求の範囲第１
項に記載のトライエツチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12641982A JPS5916334A (ja) | 1982-07-19 | 1982-07-19 | ドライエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12641982A JPS5916334A (ja) | 1982-07-19 | 1982-07-19 | ドライエツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5916334A true JPS5916334A (ja) | 1984-01-27 |
Family
ID=14934700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12641982A Pending JPS5916334A (ja) | 1982-07-19 | 1982-07-19 | ドライエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5916334A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998000859A1 (en) * | 1996-07-03 | 1998-01-08 | Tegal Corporation | Method and apparatus for etching a semiconductor wafer |
| US6037264A (en) * | 1997-03-13 | 2000-03-14 | Applied Materials, Inc. | Method for removing redeposited veils from etched platinum |
| US6127277A (en) * | 1996-07-03 | 2000-10-03 | Tegal Corporation | Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls |
| US6190496B1 (en) | 1996-07-03 | 2001-02-20 | Tegal Corporation | Plasma etch reactor and method for emerging films |
| US6265318B1 (en) | 1998-01-13 | 2001-07-24 | Applied Materials, Inc. | Iridium etchant methods for anisotropic profile |
| US6323132B1 (en) | 1998-01-13 | 2001-11-27 | Applied Materials, Inc. | Etching methods for anisotropic platinum profile |
| US6354240B1 (en) | 1996-07-03 | 2002-03-12 | Tegal Corporation | Plasma etch reactor having a plurality of magnets |
| US6482745B1 (en) | 1998-01-13 | 2002-11-19 | Applied Materials, Inc. | Etching methods for anisotropic platinum profile |
| US6919168B2 (en) | 1998-01-13 | 2005-07-19 | Applied Materials, Inc. | Masking methods and etching sequences for patterning electrodes of high density RAM capacitors |
| CN103489757A (zh) * | 2013-10-16 | 2014-01-01 | 信利半导体有限公司 | 一种用于叠层绝缘薄膜的刻蚀方法 |
| JP2016528723A (ja) * | 2013-07-02 | 2016-09-15 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | ダイの破壊強度を高め、側壁を平滑化するためのレーザスクライビング及びプラズマエッチング |
-
1982
- 1982-07-19 JP JP12641982A patent/JPS5916334A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6354240B1 (en) | 1996-07-03 | 2002-03-12 | Tegal Corporation | Plasma etch reactor having a plurality of magnets |
| US6190496B1 (en) | 1996-07-03 | 2001-02-20 | Tegal Corporation | Plasma etch reactor and method for emerging films |
| WO1998000859A1 (en) * | 1996-07-03 | 1998-01-08 | Tegal Corporation | Method and apparatus for etching a semiconductor wafer |
| US6127277A (en) * | 1996-07-03 | 2000-10-03 | Tegal Corporation | Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls |
| US6410448B1 (en) | 1996-07-03 | 2002-06-25 | Tegal Corporation | Plasma etch reactor and method for emerging films |
| US6492280B1 (en) | 1996-07-03 | 2002-12-10 | Tegal Corporation | Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls |
| US6037264A (en) * | 1997-03-13 | 2000-03-14 | Applied Materials, Inc. | Method for removing redeposited veils from etched platinum |
| US6277762B1 (en) | 1997-03-13 | 2001-08-21 | Applied Materials, Inc. | Method for removing redeposited veils from etched platinum |
| US6087265A (en) * | 1997-03-13 | 2000-07-11 | Applied Materials, Inc. | Method for removing redeposited veils from etched platinum |
| US6265318B1 (en) | 1998-01-13 | 2001-07-24 | Applied Materials, Inc. | Iridium etchant methods for anisotropic profile |
| US6323132B1 (en) | 1998-01-13 | 2001-11-27 | Applied Materials, Inc. | Etching methods for anisotropic platinum profile |
| US6482745B1 (en) | 1998-01-13 | 2002-11-19 | Applied Materials, Inc. | Etching methods for anisotropic platinum profile |
| US6749770B2 (en) | 1998-01-13 | 2004-06-15 | Jeng H. Hwang | Method of etching an anisotropic profile in platinum |
| US6777342B2 (en) | 1998-01-13 | 2004-08-17 | Jeng H. Hwang | Method of plasma etching platinum |
| US6919168B2 (en) | 1998-01-13 | 2005-07-19 | Applied Materials, Inc. | Masking methods and etching sequences for patterning electrodes of high density RAM capacitors |
| JP2016528723A (ja) * | 2013-07-02 | 2016-09-15 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | ダイの破壊強度を高め、側壁を平滑化するためのレーザスクライビング及びプラズマエッチング |
| CN103489757A (zh) * | 2013-10-16 | 2014-01-01 | 信利半导体有限公司 | 一种用于叠层绝缘薄膜的刻蚀方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4946550A (en) | Forming electrical connections for electronic devices | |
| US5877081A (en) | Method of manufacturing semiconductor device | |
| JPH0817930A (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| US5994227A (en) | Method of manufacturing semiconductor device | |
| US5384281A (en) | Non-conformal and oxidizable etch stops for submicron features | |
| JPS5916334A (ja) | ドライエツチング方法 | |
| US6278189B1 (en) | High density integrated circuits using tapered and self-aligned contacts | |
| JP3088178B2 (ja) | ポリシリコン膜のエッチング方法 | |
| JPH0313744B2 (ja) | ||
| US6051501A (en) | Method of reducing overetch during the formation of a semiconductor device | |
| JP2888213B2 (ja) | 半導体装置の製造方法 | |
| JPH1056021A (ja) | 半導体装置及びその製造方法 | |
| JPH0897383A (ja) | 半導体装置の製造方法 | |
| JPH0822983A (ja) | 半導体装置の製造方法 | |
| TW552673B (en) | A method of fabricating a semiconductor device | |
| JP3227804B2 (ja) | 微細コンタクト窓の形成方法 | |
| KR100252901B1 (ko) | 반도체소자 제조방법 | |
| JPH0590420A (ja) | 接続孔の形成方法 | |
| KR100540257B1 (ko) | 반도체 소자의 전하 저장 전극 형성 방법 | |
| KR19980057062A (ko) | 반도체 장치의 전하저장전극 형성방법 | |
| JPH02206115A (ja) | 半導体装置の製造方法 | |
| JPH0774249A (ja) | 半導体装置の製造方法 | |
| JPH08124907A (ja) | 半導体装置の製造方法 | |
| JP2001210618A (ja) | ドライエッチング方法 | |
| JPH06302540A (ja) | 半導体装置におけるコンタクト部形成方法 |