KR20040004909A

KR20040004909A - 반도체 장치의 배선 형성 방법

Info

Publication number: KR20040004909A
Application number: KR1020020039136A
Authority: KR
Inventors: 장대현
Original assignee: 삼성전자주식회사
Priority date: 2002-07-06
Filing date: 2002-07-06
Publication date: 2004-01-16

Abstract

도전성 라인들을 포함하는 배선 형성 방법이 개시되어 있다. 반도체 기판상에 도전 물질을 증착시켜 도전막을 형성한다. 상기 도전막에서 선택된 소정 부위를 도전막의 저면에 언더컷이 발생되지 않는 일정 깊이까지 식각하여 1차 도전성 패턴들을 형성한다. 상기 1차 도전성 패턴들을 포함하는 반도체 기판의 전면에 균일하게 캡핑막을 증착한다. 상기 1차 도전성 패턴들 사이가 완전히 분리되도록 상기 캡핑막 및 상기 캡핑막 저부의 막들을 이방성 식각하여 2차 도전성 패턴을 한다. 따라서, 도전성 패턴의 언더컷을 방지할 수 있다.

Description

반도체 장치의 배선 형성 방법{Method for forming electric wiring in semiconductor device}

본 발명은 반도체 장치의 배선 형성 방법에 관한 것으로, 보다 상세하게는 도전성 라인들을 포함하는 배선 형성 방법에 관한 것이다.

근래에, 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여 상기 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다. 이에 따라, 상기 반도체 장치의 집적도 향상 및 응답 속도의 향상을 위한 주요한 기술로서 전기적 배선을 형성하는 기술에 대한 요구도 엄격해지고 있다.

반도체 장치에서의 전기적 배선은 낮은 저항 및 공정의 용이성으로 주로 알루미늄으로 이루어지는 구조로 형성된다.

도 1a 내지 도 1b는 종래의 배선 형성 방법을 나타내는 단면도들이다.

도 1a를 참조하면, 하부 구조물(12)이 형성되어 있는 반도체 기판(10) 상에 도전막(14)을 형성한다. 상기 도전막(14)은 알루미늄 막을 포함한다.

이어서, 상기 도전막(14) 상에 포토레지스트 패턴(16)을 형성한다. 상기 포토레지스트 패턴(16)은 상기 도전막(14)이 라인형의 도전성 패턴으로 형성되도록 하는 식각 마스크의 역할을 한다.

도 1b를 참조하면, 상기 포토레지스트 패턴(16)을 마스크로 하여 하부의 도전막(14)을 식각하여 라인 형태의 도전성 패턴(14a)들을 형성한다. 이 때, 형성되는 도전성 패턴(14a)들 간을 완전히 분리시키기 위하여 상기 도전막(14) 아래에 위치하는 막까지 부분적으로 식각하는 과도 식각(over etch)을 수행한다.

그런데, 상기 방법에 의해 배선을 형성할 경우 다음과 같은 불량들이 유발된다.

우선, 상기 도전성 라인의 하부 측면이 상기 도전성 라인의 상부 측면에 비해 식각이 더 많이 되는 언더컷(under cut) 현상(A)이 발생한다. 이를 방지하기 위해, 식각 공정 시에 상기 도전성 패턴들의 측면에 보호막(passivation)이 형성되도록 한다. 구체적으로, 식각 가스에 상기 측면 보호막을 형성하기 위한 가스(예컨대, CHF₃, N₂)를 더 첨가하거나 또는 폴리머를 유발시키는 성분이 포함되는 포토레지스트 패턴을 개재하여 식각을 수행한다.

그러나, 상기 방법은 식각 중에 폴리머들이 다량으로 발생되기 때문에, 때때로 상기 도전성 패턴들의 저면에 레지듀(residue)를 발생시켜 심각한 공정 불량 (예컨대, 브릿지)이 유발된다. 상기 언더컷 방지를 위한 금속 배선 형성 방법의 일 예가 미 합중국 특허 제 5,609,775호에 개시되어 있다.

또한, 후속 공정으로 상기 도전성 패턴들 사이를 절연시킬 때 사용되는 절연 물질과 상기 도전성 패턴들이 서로 반응하여, 상기 도전성 패턴에 결함이 발생하거나 또는 도전성 패턴의 저항을 증가시킨다.

또한, 상기 도전성 패턴들간의 간격이 미세해짐에 따라 상기 포토레지스트 패턴의 높이가 감소된다. 때문에, 상기 도전막의 식각 중에 상기 포토레지스트 패턴이 전부 소모되어 패턴 불량이 발생한다. 이를 방지하기 위해, 하드 마스크 패턴을 채용하여 도전막을 식각한다. 상기와 같이 하드 마스크 패턴을 채용하여 도전막을 식각하는 일 예가 미 합중국 특허 제 6,008,135호에 개시되어 있다.

본 발명의 목적은 측면 프로 파일 및 도전 특성이 양호하도록 반도체 장치의 배선을 형성하는 방법을 제공하는 데 있다.

도 2a 내지 도 2f는 본 발명의 제1 실시예에 따른 반도체 장치의 배선 형성 방법을 나타내는 단면도들이다.

도 3a 내지 도 3f는 본 발명의 제2 실시예에 따른 반도체 장치의 배선 형성 방법을 나타내는 단면도들이다.

<도면의 주요 부분에 대한 부호의 설명>

100, 200 : 반도체 기판 102, 202 : 제1 절연막

104a, 204a : 1차 도전성 패턴 106, 206 : 하드 마스크 패턴

108a, 210a : 캡핑막 110, 212 : 2차 도전성 패턴

상기한 목적을 달성하기 위하여 본 발명은,

i) 반도체 기판상에 도전 물질을 증착시켜 도전막을 형성하는 단계;

ii) 상기 도전막에서 선택된 소정 부위를 도전막의 저면에 언더컷이 발생되지 않는 일정 깊이까지 식각하여 1차 도전성 패턴들을 형성하는 단계;

iii) 상기 1차 도전성 패턴들을 포함하는 반도체 기판의 전면에 균일하게 캡핑막을 증착하는 단계; 및

iv) 상기 1차 도전성 패턴들 사이가 완전히 분리되도록, 상기 캡핑막 및 상기 캡핑막 저부의 막들을 이방성 식각하여 2차 도전성 패턴을 형성하는 공정을 거쳐 반도체 장치의 배선을 형성하는 방법을 제공한다.

상기 ii) 단계는, 도전막 하부에 위치하는 반도체 기판을 식각하지 않으면서, 상기 선택된 부위의 도전막이 거의 대부분 제거되는 깊이까지 식각을 수행한다.

상기 캡핑막이 상기 1차 도전성 패턴을 보호하므로, 측면 프로 파일 및 도전 특성이 양호한 배선을 형성할 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.

실시예1

도 2a를 참조하면, 반도체 기판상(100)에 트랜지스터를 포함하는 소자들(도시 안함)을 형성하고, 이어서, 상기 소자 상에 절연 물질을 증착시켜 제1 절연막(102)을 형성한다. 그리고, 상기 소자들을 포함하고 있는 제1 절연막(102) 상에 도전막(104)을 형성한다. 상기 도전막(104)은 하나의 금속막으로 형성할 수 있다. 또한, 상기 도전막(104)은 상기 제1 절연막과의 접착력 향상 및 저항 감소를 위해 장벽 금속막 및 금속막이 증착된 복합막으로 형성할 수도 있다. 상기 장벽 금속막은 Ti, TiN 및 Ti/TiN 막을 포함하며, 상기 금속막은 알루미늄막, 백금막 등을 포함한다.

도 2b를 참조하면, 상기 도전막(104) 상에 산화막을 형성한다. 상기 산화막 상에 포토레지스트 패턴을 형성한다. 이어서, 상기 산화막을 선택적으로 식각하여, 하드 마스크 패턴(106)을 형성한다. 상기 포토레지스트 패턴을 애싱 스트립 공정 등을 통해 제거한다.

상기 하드 마스크 패턴(106)은 동일한 방법으로 질화막으로도 형성할 수도 있다.

상기 도전막(104)은 후속 공정에 의해 배선으로 사용되는 것이므로, 상기 하드 마스크 패턴(106)은 일반적으로 라인 형상을 갖는다.

상기 하드 마스크 패턴(106)을 형성하지 않을 경우, 상기 도전막(104)을 식각할 때 마스크로 사용되는 포토레지스트 패턴은 상기 도전막(104)의 식각이 종료될 때까지 상기 도전막(104)을 마스킹하여야 한다. 그러나, 상기 포토레지스트 패턴이 국부적으로 전부 소진되는 일이 빈번히 발생하고, 이로 인해 마스킹 되어야 하는 도전막(104)의 소정 부위가 식각되어 공정 불량이 발생한다. 상기 하드 마스크 패턴(106)은 이러한 불량을 방지하기 위해 상기 도전막(104)의 식각 마스크로서 상기 도전막(104) 상에 채용된다.

도 2c를 참조하면, 상기 하드 마스크 패턴(106)을 식각 마스크로 하고, 도전막(104)의 저면에 언더컷이 발생되지 않는 일정 깊이까지 식각하여 1차 도전성 패턴(104a)을 형성한다.

상기 식각 공정을 수행할 때, 상기 도전막(104)을 식각하기 위한 가스 뿐 아니라 1차 도전성 패턴(104a)의 측벽에 보호막이 형성되도록 하기 위한 가스인 CHF₃및 N₂를 더 첨가한다. 상기 도전막(104)을 식각하기 위한 가스는 Cl, BCl₃및 Ar가스를 포함한다.

만일 상기 도전막(104)의 식각 시에, 상기 도전막(104) 하부에 형성되어 있는 제1 절연막(102)까지 일부 식각 되도록 과도 식각하면, 도전막(104) 측면의 하부에 언더컷이 발생한다. 그리고, 상기 식각이 수행되는 부위에 도전막(104)이 많이 남아있을 경우, 후속 공정을 수행하더라도 각 도전성 패턴들 간의 분리가 이루어지지 않는다. 때문에, 도전막(104) 하부의 제1 절연막(102)을 전혀 식각하지 않으면서 상기 식각 부위의 도전막(104)이 거의 대부분 제거되는 깊이까지 식각하는 것이 바람직하다.

도 2d를 참조하면, 상기 1차 도전성 패턴(104a), 상기 하드 마스크 패턴(106) 및 제1 절연막(102)을 포함하는 기판 전면에 균일하게 캡핑막(108)을 형성한다. 상기 캡핑막(108)은 상기 도전막(104)을 식각할 때 발생하는 언더컷을 방지하기 위한 막이다.

상기 캡핑막(108)은 Ti 또는 TiN막과 같은 금속막으로 형성할 수 있다. 또한, 상기 캡핑막(108)은 산화막 또는 질화막과 같은 절연막으로도 형성할 수 있다. 이 때, 상기 캡핑막(108)은 100 내지 300Å의 두께로 형성한다. 상기 캡핑막(108)을 100Å 이하로 너무 얇게 형성할 경우, 상기 캡핑막(108)은 도전막(104) 측면의 언더컷을 방지하기 위한 역할을 효과적으로 하기가 어렵다. 또한, 100Å 이하의 원하는 두께를 갖도록 막을 형성하는 공정을 셋팅하기가 어렵다. 그리고, 상기 캡핑막(108)을 300Å 이상으로 형성할 경우 후속 공정에서 도전성 패턴들 간을 분리하기가 어렵다.

도 2e를 참조하면, 상기 1차 도전성 패턴(104a)들 사이가 완전히 분리되도록, 상기 캡핑막(108) 및 상기 캡핑막 저부의 막들(104, 102)을 이방성 식각하여 2차 도전성 패턴(110)을 형성한다.

구체적으로 상기 과정을 설명한다. 상기 이방성 식각을 수행하면 상기 하드 마스크 패턴(106)의 상부면에 구비되는 캡핑막(108) 및 상기 1차 도전성 패턴(104a) 사이에 개재된 캡핑막(108)이 식각된다.

상기 1차 도전성 패턴(104a) 사이에 개재된 캡핑막(108)을 완전히 식각하면, 상기 캡핑막(108)의 저부에 위치하는 제1 절연막(102) 및 상기 1차 도전성패턴(104a)형성 시에 일부 남아있는 도전막(104)을 소정의 두께만큼 식각한다. 상기 캡핑막 저부에 위치하는 막들(102, 104)까지 일부 식각함으로서, 인접하는 1차 도전성 패턴(104a)들이 완전히 분리된다.

한편, 상기 하드 마스크 패턴(106)의 상부면에 형성되어 있는 캡핑막(108)이 완전히 식각되면, 계속하여 상기 하드 마스크 패턴(106)이 일부 식각되어 높이가 낮아진다.(106a)

그리고, 상기 1차 도전성 패턴(104a)의 측면에 형성된 캡핑막(108)은 일부만이 식각되어 측면 스페이서와 같은 형상(108a)을 갖게된다.

상기 식각을 수행할 시에 상기 캡핑막(108a)은 상기 1차 도전성 패턴(104a)의 측면을 보호하고 있으므로 상기 1차 도전성 패턴(104a)에 언더컷 현상을 발생시키지 않는다.

그리고, 상기 과정을 거쳐 형성되는 2차 도전성 패턴들(110)은 각각의 패턴들이 완전히 분리된다. 때문에, 인접하는 도전성 패턴들 간의 브릿지 발생을 방지할 수 있다.

도 2f를 참조하면, 상기 2차 도전성 패턴(110)들 사이의 공간을 매몰하도록 제2 절연막(112)을 형성한다.

그런데, 상기 형성되어 있는 2차 도전성 패턴(110)들 사이에 간격이 매우 조밀하기 때문에, 상기 2차 도전성 패턴(110)들 사이에 절연 물질을 매몰시키는 것이 용이하지 않다. 따라서, 솔벤트를 포함하는 유동성 절연 물질을 사용하여 제2 절연막(112)을 형성한다. 상기 제2 절연막(112)을 형성할 시에 상기 유동성 절연 물질은 상기 캡핑막(108a)과 접촉된다. 때문에, 상기 제2 절연막(112)을 형성할 시에 도전성 라인으로 작용하는 1차 도전성 패턴(104a)과의 반응이 억제되고, 이에 따라 상기 1차 도전성 패턴(104a)의 저항 증가, 인접 도전성 패턴과의 마이크로 브릿지등의 불량이 방지된다.

실시예 2

도 3은 본 발명의 제2 실시예에 따른 반도체 장치의 배선 형성 방법을 나타내는 단면도들이다.

도 3a를 참조하면, 반도체 기판(200)상에 트랜지스터를 포함하는 소자(도시안함)들을 형성하고, 이어서, 상기 소자 상에 절연 물질을 증착시켜 제1 절연막(202)을 형성한다. 그리고, 상기 소자들을 포함하고 있는 제1 절연막(202) 상에 도전막(204)을 형성한다. 상기 도전막(204)은 알루미늄막, 백금막 등을 포함한다.

도 3b를 참조하면, 상기 도전막(204)상에 산화막을 형성한다. 상기 산화막 상에 포토레지스트 패턴(208)을 형성한다. 이어서, 상기 산화막을 선택적으로 식각하여, 하드 마스크 패턴(206)을 형성한다. 이 때, 상기 하드 마스크 패턴(206)을 완성한 이 후에도 상기 포토레지스트 패턴(208)을 제거하지 않고 남겨둔다.

도 3c를 참조하면, 상기 포토레지스트 패턴(208) 및 하드 마스크 패턴(206)을 식각 마스크로 하고, 도전막의 저면에 언더컷이 발생되지 않는 일정 깊이까지 상기 도전막을 식각하여 1차 도전성 패턴(204a)을 형성한다.

이 때, 상기 포토레지스트 패턴(208)은 상기 식각 공정 시에 함께 식각되면서 폴리머를 발생시켜, 식각 공정 중에 상기 1차 도전성 패턴(204a)의 측벽에 보호막이 생기도록 한다. 때문에, 상기 포토레지스트 패턴(208)이 식각에 의해 완전히 소진되지 않았을 경우에는 1차 도전성 패턴(204a)의 측벽에 보호막이 형성되도록 하기 위한 가스인 CHF₃및 N₂를 인위적으로 더 첨가하지 않아도 된다.

그리고, 상기 포토레지스트 패턴(208)이 완전히 소진되는 시점에서 상기 1차 도전성 패턴(204a)의 측벽에 보호막이 형성되도록 하기 위한 가스인 CHF₃및 N₂를 더 첨가하여 식각 공정을 계속 진행한다.

상기 과정에 의하면, 이 전 공정에서 포토레지스트 패턴(208)을 제거하는 공정을 따로 수행하지 않아도 되는 잇점이 있다.

상기 1차 도전성 패턴(204a)을 형성하기 위한 식각 깊이는 도전막(204) 하부에 위치하는 막들을 식각하지 않으면서 상기 식각되는 부위의 도전막(204)이 거의 대부분 제거되는 깊이인 것이 가장 바람직하다.

도 3d를 참조하면, 상기 1차 도전성 패턴(204a), 상기 하드 마스크 패턴(206) 및 제1 절연막(202)을 포함하는 기판 전면에 균일하게 캡핑막(210)을 형성한다. 상기 캡핑막(210)은 상기 도전막을 식각할 때 발생하는 언더컷을 방지하기 위한 막이다.

상기 캡핑막(210)은 Ti 또는 TiN막과 같은 금속막으로 형성할 수 있다. 또한, 상기 캡핑막(210)은 산화막 또는 질화막과 같은 절연막으로도 형성할 수 있다.이 때, 상기 캡핑막(210)은 100 내지 300Å의 두께로 형성한다.

도 3e를 참조하면, 상기 1차 도전성 패턴(204a)들 사이가 완전히 분리되도록, 상기 캡핑막(210) 및 상기 캡핑막(210) 아래에 위치하는 막들(204, 202)을 이방성 식각하여 2차 도전성 패턴(212)을 형성한다.

상기 2차 도전성 패턴(212)은 상기 1차 도전성 패턴(204a)의 측면에 스페이서 형태로 캡핑막(210a)이 구비되는 형상을 갖는다.

상기 식각을 수행할 시에 상기 캡핑막(210a)은 상기 1차 도전성 패턴(204a)의 측면을 보호하고 있으므로 상기 1차 도전성 패턴(204a)에 언더컷 현상을 발생시키지 않는다.

그리고, 상기 과정을 거쳐 형성되는 2차 도전성 패턴(212)들은 각각의 패턴들이 완전히 분리된다. 때문에, 인접하는 도전성 패턴들 간의 브릿지 발생을 방지할 수 있다.

도 3f를 참조하면, 상기 2차 도전성 패턴(212)들 사이의 공간을 매몰하도록 제2 절연막(214)을 형성한다.

상기 과정에 의해 반도체 장치의 배선을 형성할 경우, 상기 캡핑막에 의해 도전성 패턴의 언더컷, 도전성 패턴간에 남게되는 레지듀 및 도전성 패턴간의 마이크로 브릿지 등이 방지된다.

상술한 바와 같이 본 발명에 의하면, 반도체 장치의 배선 형성 시에 도전성 패턴의 언더컷, 도전성 패턴간에 남게되는 레지듀 및 도전성 패턴간의 마이크로 브릿지와 같은 불량을 방지할 수 있다. 따라서, 반도체 장치의 신뢰성 향상 및 수율 향상 등을 꾀할 수 있다.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

i) 반도체 기판상에 도전 물질을 증착시켜 도전막을 형성하는 단계;

ii) 상기 도전막에서 선택된 소정 부위를 도전막의 저면에 언더컷이 발생되지 않는 일정 깊이까지 식각하여 1차 도전성 패턴들을 형성하는 단계;

iii) 상기 1차 도전성 패턴들을 포함하는 반도체 기판의 전면에 균일하게 캡핑막을 증착하는 단계;

iv) 상기 1차 도전성 패턴들 사이가 완전히 분리되도록 상기 캡핑막 및 상기 캡핑막 저부의 막들을 이방성 식각하여 2차 도전성 패턴을 형성하는 단계를 수행하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
제1항에 있어서, 상기 ii) 단계는, 도전막 하부의 반도체 기판을 식각하지 않으면서, 상기 선택된 부위의 도전막이 거의 대부분 제거되는 깊이로 식각하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
제1항에 있어서, 상기 도전막은 알루미늄막 또는 백금막으로 형성하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
제1항에 있어서, 상기 도전막은 Ti, TiN 또는 Ti/TiN막으로 이루어지는 장벽 금속막 상에 알루미늄막 또는 백금막이 증착되는 복합막으로 형성하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
제1항에 있어서, 상기 캡핑막은 Ti 또는 TiN막으로 형성하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
제1항에 있어서, 상기 캡핑막은 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
제1항에 있어서, 상기 캡핑막은 100 내지 300Å의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
제1항에 있어서, 상기 ii) 단계를 수행하기 이전에, 상기 도전막 상에 하드 마스크 패턴을 형성하는 단계를 더 수행하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
제8항에 있어서, 상기 하드 마스크 패턴은 산화막 패턴 또는 질화막 패턴으로 형성하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.