KR100367733B1 - 반도체소자의 격리영역 형성방법 - Google Patents

반도체소자의 격리영역 형성방법 Download PDF

Info

Publication number
KR100367733B1
KR100367733B1 KR10-1999-0055445A KR19990055445A KR100367733B1 KR 100367733 B1 KR100367733 B1 KR 100367733B1 KR 19990055445 A KR19990055445 A KR 19990055445A KR 100367733 B1 KR100367733 B1 KR 100367733B1
Authority
KR
South Korea
Prior art keywords
film
temperature low
high temperature
low pressure
oxide film
Prior art date
Application number
KR10-1999-0055445A
Other languages
English (en)
Other versions
KR20010054574A (ko
Inventor
이영진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1999-0055445A priority Critical patent/KR100367733B1/ko
Publication of KR20010054574A publication Critical patent/KR20010054574A/ko
Application granted granted Critical
Publication of KR100367733B1 publication Critical patent/KR100367733B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 격리영역 형성방법에 관한 것으로, 종래에는 고온저압산화막이 5000Å 이상의 두께로 형성됨에 따라 감광막 패턴을 통해 식각할 때, 그 식각 선택비(3:1 미만)로 인해 감광막 패턴도 손실되어 고온저압산화막이 감광막 패턴의 손실된 형상으로 식각되고, 이와같은 고온저압산화막을 하드마스크로 적용하여 반도체기판을 식각함에 따라 트렌치의 양측 단부 형상이 울퉁불퉁해져 격리영역의 특성을 저하시키는 문제점이 있었다. 따라서, 본 발명은 반도체기판 상부에 순차적으로 고온저압산화막과 WSix막을 형성한 다음 그 상부에 감광막을 도포, 노광 및 현상하여 WSix막의 일부가 노출되도록 감광막 패턴을 형성하는 공정과; 상기 감광막 패턴을 통해 노출된 WSix막을 식각한 다음 그 감광막 패턴을 제거하는 공정과; 상기 식각된 WSix막을 하드 마스크로 적용하여 고온저압산화막을 식각하고, 계속해서 노출되는 반도체기판을 식각하여 깊은 트렌치를 형성하는 공정으로 이루어지는 반도체소자의 격리영역 형성방법을 통해, 식각 선택비가 100:1 정도 되는 WSix막을 하드마스크로 적용하여 5000Å 이상의 두께로 형성된 고온저압산화막을 식각함에 따라 5㎛ 이상의 깊이로 형성되는 트렌치의 양측 단부 형상이 울퉁불퉁해지는 것을 방지하여 반도체소자의 격리영역 특성저하를 방지할 수 있는 효과가 있다.

Description

반도체소자의 격리영역 형성방법{METHOD FOR FORMING ISOLATION REGION OF SEMICONDUCTOR DEVICE}
본 발명은 반도체소자의 격리영역 형성방법에 관한 것으로, 특히 깊이가 5㎛ 이상인 깊은 트렌치(deep trench) 격리영역의 측면 거칠어짐(roughness)을 방지하기에 적당하도록 한 반도체소자의 격리영역 형성방법에 관한 것이다.
종래 반도체소자의 격리영역 형성방법을 첨부한 도1a 내지 도1c의 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도1a에 도시한 바와같이 반도체기판(1) 상부에 고온저압산화막(high temperature low pressure deposition oxide layer : HLD, 2)을 증착한 다음 그 상부에 감광막(PR1)을 도포, 노광 및 현상하여 고온저압산화막(2)의 일부가 노출되도록 감광막(PR1) 패턴을 형성한다. 이때, 일반적으로 5㎛ 이상의 깊은 트렌치를 형성하기 위해서는 막질이 견고하고, 반도체기판(1)과의 식각 선택비가 우수한 고온저압산화막(2)이 사용되며, 통상 5000Å 이상의 두께로 형성하는 것이 바람직하다.
그리고, 도1b에 도시한 바와같이 상기 감광막(PR1) 패턴을 통해 노출된 고온저압산화막(2)을 식각하여 반도체기판(1)을 노출시킨 다음 감광막(PR1) 패턴을 제거한다. 여기서, 상기 고온저압 산화막(2)의 식각시에 감광막(PR1) 패턴에 대한 선택 식각비(3:1 미만)에 의해 감광막(PR1) 패턴도 어느정도 식각되는 손상을 입게 되어, 상기 고온저압 산화막(2)의 식각면에 손상을 주게 된다.
그리고, 도1c에 도시한 바와같이 상기 식각된 고온저압산화막(2)을 하드마스크(hard mask)로 적용하여 노출된 반도체기판(1)을 5㎛ 정도의 깊이로 식각함으로써, 깊은 트렌치(3)를 형성한다.
이후, 상기 깊은 트렌치(3)내에 절연물질을 채워 넣어 반도체소자의 격리영역 형성을 완료한다.
그러나, 상기한 바와같은 종래 반도체소자의 격리영역 형성방법은 깊은 트렌치 형성에 적용되는 고온저압산화막이 5000Å 이상의 두께로 형성됨에 따라 감광막 패턴을 통해 그 고온저압 산화막을 식각할 때, 그 식각 선택비(3:1 미만)로 인해 감광막 패턴도 식각되어 손실되고, 그에따라 고온저압산화막이 상기 감광막 패턴의 손실된 형상으로 식각되고, 이와같은 고온저압산화막을 하드마스크로 적용하여 반도체기판을 식각함에 따라 도2의 평면도에 도시한 바와같이 트렌치(3)의 양측 단부 형상이 울퉁불퉁해져 격리영역의 특성을 저하시키는 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 깊이가 5㎛ 이상인 깊은 트렌치 격리영역의 측면 거칠어짐을 방지할 수 있는 반도체소자의 격리영역 형성방법을 제공하는데 있다.
도1a 내지 도1c는 종래 반도체소자의 격리영역 형성방법을 보인 수순단면도.
도2는 종래 기술의 문제점을 보인 평면도.
도3a 내지 도3d는 본 발명의 일 실시예를 보인 수순단면도.
***도면의 주요부분에 대한 부호의 설명***
11:반도체기판 12:고온저압산화막
13:WSix막 14:깊은 트렌치
PR11:감광막
상기한 바와같은 본 발명의 목적을 달성하기 위한 반도체소자의 격리영역 형성방법은 반도체기판 상부에 순차적으로 고온저압산화막과 WSix막을 형성한 다음 그 상부에 감광막을 도포, 노광 및 현상하여 WSix막의 일부가 노출되도록 감광막 패턴을 형성하는 공정과; 상기 감광막 패턴을 통해 노출된 WSix막을 식각한 다음 그 감광막 패턴을 제거하는 공정과; 상기 식각된 WSix막을 하드마스크로 적용하여 상기 고온저압산화막을 식각하고, 계속해서 노출되는 반도체기판을 식각하여 깊은 트렌치를 형성하는 공정을 구비하여 이루어지는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 반도체소자의 격리영역 형성방법을 도3a 내지 도3d의 수순단면도를 일 실시예로 하여 상세히 설명하면 다음과 같다.
먼저, 도3a에 도시한 바와같이 반도체기판(11) 상부에 순차적으로 고온저압산화막(12)과 WSix막(13)을 형성한 다음 그 상부에 감광막(PR11)을 도포, 노광 및 현상하여 WSix막(13)의 일부가 노출되도록 감광막(PR11) 패턴을 형성한다. 이때, WSix막(13)은 통상적으로 5000Å 이상의 두께로 형성되는 고온저압산화막(12) 두께의정도의 두께로 형성하는 것이 바람직하다.
그리고, 도3b에 도시한 바와같이 상기 감광막(PR11) 패턴을 통해 노출된 WSix막(13)을 식각하여 고온저압산화막(12)을 노출시킨 다음 감광막(PR11) 패턴을 제거한다. 이때, WSix막(13)은 감광막(PR11)과의 식각 선택비가 3:1 미만이지만, 그 WSix막(13)의 증착두께가 얇기 때문에 감광막(PR11) 패턴의 손실은 무시할 수 있을 정도로 되어, WSix막(13)의 손실은 거의 없게 된다.
그리고, 도3c에 도시한 바와같이 상기 WSix막(13)을 하드마스크로 적용하여 상기 노출된 고온저압산화막(12)을 식각함으로써, 반도체기판(11)을 노출시킨다. 이때, WSix막(13)을 하드마스크로 적용하여 고온저압산화막(12)을 식각시에 고온저압산화막(12)과 WSix막(13)의 우수한 식각 선택비(100:1)를 가지므로, 상기 고온저압 산화막(12)의 식각시에 상기 WSix막(13)의 식각은 거의 일어나지 않아 그 WSix막(13)의 손실은 발생되지 않으며, 이에따라 상기 고온저압산화막(12)의 식각면에 손실이 발생되는 것을 방지할 수 있게 된다.
그리고, 도3d에 도시한 바와같이 상기 노출된 반도체기판(11)을 계속해서 식각함으로써, 깊은 트렌치(14)를 형성한다. 이때, 상기 WSix막(13)은 노출된 반도체기판(11)의 식각시에 제거되며, 깊은 트렌치(14)는 3㎛ 이상의 깊이로 형성하는 것이 바람직하다.
상기한 바와같은 본 발명에 의한 반도체소자의 격리영역 형성방법은 식각 선택비가 100:1 정도 되는 WSix막을 하드마스크로 적용하여 5000Å 이상의 두께로 형성된 고온저압산화막을 식각함에 따라 5㎛ 이상의 깊이로 형성되는 트렌치의 양측 단부 형상이 울퉁불퉁해지는 것을 방지하여 반도체소자의 격리영역 특성저하를 방지할 수 있는 효과가 있다.

Claims (3)

  1. 반도체기판 상부에 순차적으로 고온저압산화막과 그 고온저압산화막 두께의의 두께로 WSix막을 형성한 다음 그 상부에 감광막을 도포, 노광 및 현상하여 WSix막의 일부가 노출되도록 감광막 패턴을 형성하는 공정과; 상기 감광막 패턴을 통해 노출된 WSix막을 식각한 다음 그 감광막 패턴을 제거하는 공정과; 상기 식각된 WSix막을 하드마스크로 적용하여 상기 고온저압산화막을 식각하고, 계속해서 노출되는 반도체기판을 식각하여 깊은 트렌치를 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체소자의 격리영역 형성방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 깊은 트렌치는 3㎛ 이상의 깊이로 형성하는 것을 특징으로 하는 반도체소자의 격리영역 형성방법.
KR10-1999-0055445A 1999-12-07 1999-12-07 반도체소자의 격리영역 형성방법 KR100367733B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0055445A KR100367733B1 (ko) 1999-12-07 1999-12-07 반도체소자의 격리영역 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0055445A KR100367733B1 (ko) 1999-12-07 1999-12-07 반도체소자의 격리영역 형성방법

Publications (2)

Publication Number Publication Date
KR20010054574A KR20010054574A (ko) 2001-07-02
KR100367733B1 true KR100367733B1 (ko) 2003-01-10

Family

ID=19623972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0055445A KR100367733B1 (ko) 1999-12-07 1999-12-07 반도체소자의 격리영역 형성방법

Country Status (1)

Country Link
KR (1) KR100367733B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980040821A (ko) * 1996-11-29 1998-08-17 김광호 반도체 장치 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980040821A (ko) * 1996-11-29 1998-08-17 김광호 반도체 장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20010054574A (ko) 2001-07-02

Similar Documents

Publication Publication Date Title
JPH05206261A (ja) 集積回路製造において溝分離を行うための平坦化方法
US6110797A (en) Process for fabricating trench isolation structure for integrated circuits
US5294296A (en) Method for manufacturing a contact hole of a semiconductor device
KR100367733B1 (ko) 반도체소자의 격리영역 형성방법
KR100289660B1 (ko) 반도체 소자의 트렌치 형성방법
KR100319622B1 (ko) 반도체 장치의 분리구조 형성방법
KR100478496B1 (ko) 반도체 소자의 트렌치 산화막 형성 방법
KR100313523B1 (ko) 반도체 장치의 분리구조 형성방법
JP3680521B2 (ja) 半導体装置の製造方法
KR100325626B1 (ko) 반도체 소자 분리 방법
KR100356478B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR20030002870A (ko) 반도체소자의 소자분리막 형성 방법
KR100524459B1 (ko) 반도체 소자의 트랜치 형성 방법
KR100504549B1 (ko) 반도체 소자의 제조방법
KR100408863B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR0176198B1 (ko) 반도체 장치의 소자분리막 형성방법
KR100396792B1 (ko) 반도체소자의 격리영역 화학기계적 연마방법
KR100481557B1 (ko) 더블 질화막 식각을 이용한 내로우 에스티아이 형성방법
KR930005241B1 (ko) 반도체 장치의 개구 형성방법
KR100478484B1 (ko) 반도체 소자의 트렌치 형성 방법
KR20030002702A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100519314B1 (ko) 반도체 웨이퍼 식각방법
KR100247642B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20030002884A (ko) 반도체소자의 소자분리막 형성 방법
KR100423064B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee