KR0186194B1 - 반도체 소자의 격리영역 형성방법 - Google Patents

반도체 소자의 격리영역 형성방법 Download PDF

Info

Publication number
KR0186194B1
KR0186194B1 KR1019950023582A KR19950023582A KR0186194B1 KR 0186194 B1 KR0186194 B1 KR 0186194B1 KR 1019950023582 A KR1019950023582 A KR 1019950023582A KR 19950023582 A KR19950023582 A KR 19950023582A KR 0186194 B1 KR0186194 B1 KR 0186194B1
Authority
KR
South Korea
Prior art keywords
film
forming
isolation region
oxide film
semiconductor substrate
Prior art date
Application number
KR1019950023582A
Other languages
English (en)
Other versions
KR970008485A (ko
Inventor
이계남
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950023582A priority Critical patent/KR0186194B1/ko
Publication of KR970008485A publication Critical patent/KR970008485A/ko
Application granted granted Critical
Publication of KR0186194B1 publication Critical patent/KR0186194B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 격리영역 형성방법에 관한 것으로, 특히 버드비크(Bird's Beak) 감소와 필드산화막의 손상을 방지할 수 있도록한 반도체 소자의 격리영역 형성방법에 관한 것이다.
이와같은 본 발명의 반도체 소자 격리영역 형성방법은 반도체 기판에 완충막과 완충막위에 산화방지막을 차례로 형성하고 격리영역의 상기 완충막과 산화방지막을 제거하고 격리영역의 반도체 기판을 1차 식각하는 공정과, 상기 완충막과 산화방지막의 측면에 측벽을 형성하고 상기 산화방지막과 측벽을 마스크로 이용하여 상기 반도체 기판을 2차 식각하는 공정과, 상기 반도체 기판의 격리영역을 산화하여 필드산화막을 형성하는 공정과, 상기 필드산화막위에 보호막을 형성하는 공정과, 상기 보호막을 Mask로 사용하여 측벽, 완충막 및 산화방지막을 차례로 제거하는 공정과, 보호막을 제거하는 공정을 포함하여 이루어진 것이다.

Description

반도체 소자의 격리영역 형성방법
제1도는 종래의 반도체 소자 격리영역 형성방법을 도시한 공정순서도
제2도는 본 발명의 반도체 소자 격리영역 형성방법을 도시한 공정순서도
* 도면의 주요 부분에 대한 부호의 설명
11 : 반도체 기판 12 : 버퍼산화막
13 : 질화막 14 : 측벽 형성용막
14a : 측벽 15 : 필드산화막
16 : 보호막
본 발명은 반도체 소자의 격리영역 형성방법에 관한 것으로, 특히 버드비크(Bird's Beak) 감소와 필드산화막의 손상을 방지할 수 있도록한 반도체 소자의 격리영역 형성방법에 관한 것이다.
종래의 반도체 소자의 격리영역 형성방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1도는 종래의 반도체 소자 격리영역 형성방법을 나타낸 공정 단면도이다.
제1도 (A)와 같이, 반도체 기판(1)위에 버퍼산화막(2)과 제 1 질화막(3) 및 감광막(PR)을 차례로 증착한 다음, 노광 및 현상공정으로 필드영역을 정의하여 필드영역의 감광막(PR)을 제거한다.
그리고 상기 감광막(PR)을 마스크로 이용하여 제 1 질화막(3)과 버퍼산화막(2)을 차례로 식각한다.
그 다음 제1도 (B)와 같이 전면에 제 2 질화막(4)과 CVD 산화막(5)을 차례로 형성하고, 제1도 (C)와 같이 반도체 기판(1)이 들어나도록 에치백(Etch Back)을 실시하여 제 1 질화막(3) 측벽에 CVD 산화막(5)과 제 2 질화막(4)으로된 측벽을 형성한후, 노출된 반도체 기판(1)을 소정깊이로 식각하여 홀(6)을 형성한다.
그리고 제1도 (D)와 같이 측벽 CVD 산화막(5)을 제거한 다음 산화성 분위기에서 열처리하여 필드산화막(7)을 형성한다.
그 다음 제1도 (E)와 같이 제 2 질화막(4)과 제 1 질화막(3)을 차례로 제거하고 액티브영역(Active Region)의 필드산화막(7)을 제거하기 위해 이방성 건식식각법을 이용하여 필드영역(Field Region)에만 필드산화막(7)이 남도록 패터닝한다.
이때 필드영역의 필드산화막도 식각된다.
그러나 이와 같은 종래의 반도체 소자 격리영역 형성방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, 버드비크의 과도 발생으로 인하여 집적도가 감소되고 액티브영역에 발생한 필드산화막의 잔류응력에 의해 반도체 기판의 결정결함(Crystal Damage)이 발생하였다.
둘째, 액티브영역에 형성된 t1만큼의 필드산화막을 이방성 건식식각법을 이용하여 제거함으로써 필드산화막 전체의 두께가 얇아져서 소자의 특성이 저하되었다.
셋째, 필드산화막의 단차로 인하여 후 공정 진행에 어려움이 있었다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 형성할 필드산화영역과 버퍼 산화막을 질화막으로 격리시켜 버드비크를 억제하고, 필드산화막 형성후 보호막을 필드산화막위에 형성하여 질화막 제거시 에치백(Etch Back)을 이용하여 동시에 제거하므로 필드산화막을 일정 두께로 유지시켜 소자의 신뢰성을 향상시키고 후공정 진행에도 유리한 반도체 소자의 격리영역 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 격리영역 형성방법은 반도체 기판에 완충막과 완충막위에 산화방지막을 차례로 형성하고 격리영역의 상기 완충막과 산화방지막을 제거하고 격리영역의 반도체 기판을 1차 식각하는 공정과, 상기 완충막과 산화방지막의 측면에 측벽을 형성하고 상기 산화방지막과 측벽을 마스크로 이용하여 상기 반도체 기판을 2차 식각하는 공정과, 상기 반도체 기판의 격리영역을 산화하여 필드산화막을 형성하는 공정과, 상기 필드산화막위에 보호막을 형성하는 공정과, 상기 보호막을 Mask로 사용하여 측벽, 완충막 및 산화방지막을 차례로 제거하는 공저와, 보호막을 제거하는 공정을 포함하여 이루어짐에 그 특징이 있다.
이와 같은 본 발명을 첨부된 제2도를 참조하여 보다 상세히 설명하면 다음과 같다.
제2도는 본 발명의 반도체 소자 격리영역 형성방법을 도시한 공정순서도이다.
본 발명은 제2도 (A)와 같이 반도체 기판(11)위에 버퍼산화막(12)과 질화막(13) 및 감광막(PR)을 차례로 증착한 다음, 노광 및 현상공정으로 필드영역에 해당하는 감광막(PR)을 제거한다.
그리고 상기 패터닝된 감광막(PR)을 마스크로 이용하여 질화막(13)과 버퍼산화막(12)을 차례로 식각하고 이어서 반도체 기판(11)을 소정 깊이로 1차 식각하여 제 1 홀(17)을 형성한다.
그 다음 제2도 (B)와 같이 감광막(PR)을 제거한 다음 측벽 형성용막(14)을 상기 결과물 전면에 증착한다.
이때 상기 측벽 형성용막(14)의 두께(d1)는 필드영역(d2)의 ½이하로 형성한다.
상기 측벽 형성용막(14)은 질화막 또는 폴리실리콘을 이용할 수 있다.
그리고 제2도 (C)와 같이 상기 측벽 형성용막(14)을 에치백(Etch Back)하여 질화막(13)의 측면에 측벽(14a)을 형성한다.
그 다음 측벽(14a)을 마스크로 상기 반도체 기판(11)을 소정 깊이로 2차 식각하여 제 2 홀(18)을 형성한다.
그 다음 제2도 (D)와 같이 산화성 분위기에서 필드산화를 실시하여 필드산화막(15)을 형성하고 상기 결과물 전면에 보호막(16)을 도포한다. 이때 상기 보호막(16)은 질화막(13) 및 측벽(14a)과의 선택비가 1:1 이상인 물질로서 포토레지스트(PR)등을 이용할 수 있다.
그리고 제2도 (E)와 같이 상기 보호막(16)이 측벽(14a) 사이에만 남도록 이방성 건식식각법을 이용하여 식각하고 제2도 (F)와 같이 보호막을 Mask로 하여 측벽 질화막 및 산화막을 제거한 후 보호막을 제거한다.
이방성 건식식각법을 이용하여 질화막(13), 측벽(14a) 그리고 보호막(16)을 모두 제거한다.
이때 필드산화막(15)도 일부 식각하여 반도체 소자의 격리영역을 형성한다.
이상에서 설명한 바와 같은 본 발명의 반도체 소자 격리영역 형성방법에 있어서는 다음과 같은 효과가 있다.
첫째, 반도체 기판의 필드영역과 버퍼산화막 사이를 질화막 등의 측벽을 이용하여 격리시킴과 동시에 측벽 사이에 제 2 홀을 형성하여 필드산화 공정을 하므로써, 버드비크를 억제하여 소자의 집적도를 향상하였다.
둘째, 필드산화막위에 보호막을 형성하여 질화막과 측벽을 제거할 때 과도하게 식각되던 필드산화막을 보호하므로써 소자의 신뢰도가 향상되며 평탄도가 향상되어 후공정 진행이 유리해진다.

Claims (6)

  1. 반도체 기판에 완충막과 완충막위에 산화방지막을 차례로 형성하고 격리영역의 상기 완충막과 산화방지막을 제거하고 격리영역의 반도체 기판을 1차 식각하는 공정과, 상기 완충막과 산화방지막의 측면에 측벽을 형성하고 상기 산화방지막과 측벽을 마스크로 이용하여 상기 반도체 기판을 2차 식각하는 공정과, 상기 반도체 기판의 격리영역을 산화하여 필드산화막을 형성하는 공정과, 상기 필드산화막위에 보호막을 형성하는 공정과, 상기 보호막을 Mask로 사용하여 측벽, 완충막 및 산화방지막을 차례로 제거하는 공정과, 보호막을 제거하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  2. 제 1 항에 있어서, 상기 완충막은 산화막으로, 산화방지막은 질화막으로 형성함을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  3. 제 1 항에 있어서, 상기 측벽은 질화막 또는 폴리실리콘으로 형성함을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  4. 제 1 항에 있어서, 상기 보호막은 포토 레지스터로 형성함을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  5. 제 1 항에 있어서, 측벽의 두께(d1)는 필드영역(d2)의 ½이하로 형성함을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  6. 제 1 항에 있어서, 상기 보호막은 질화막 및 측벽과의 선택비가 1:1 이상인 물질로 형성함을 특징으로 하는 반도체 소자의 격리영역 형성방법.
KR1019950023582A 1995-07-31 1995-07-31 반도체 소자의 격리영역 형성방법 KR0186194B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950023582A KR0186194B1 (ko) 1995-07-31 1995-07-31 반도체 소자의 격리영역 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950023582A KR0186194B1 (ko) 1995-07-31 1995-07-31 반도체 소자의 격리영역 형성방법

Publications (2)

Publication Number Publication Date
KR970008485A KR970008485A (ko) 1997-02-24
KR0186194B1 true KR0186194B1 (ko) 1999-04-15

Family

ID=19422511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023582A KR0186194B1 (ko) 1995-07-31 1995-07-31 반도체 소자의 격리영역 형성방법

Country Status (1)

Country Link
KR (1) KR0186194B1 (ko)

Also Published As

Publication number Publication date
KR970008485A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
US5393692A (en) Recessed side-wall poly plugged local oxidation
US6110797A (en) Process for fabricating trench isolation structure for integrated circuits
US5512509A (en) Method for forming an isolation layer in a semiconductor device
KR0186194B1 (ko) 반도체 소자의 격리영역 형성방법
US6074905A (en) Formation of a thin oxide protection layer at poly sidewall and area surface
US5696022A (en) Method for forming field oxide isolation film
KR100186514B1 (ko) 반도체 소자의 격리영역 형성방법
JPH09232304A (ja) 半導体装置のｌｏｃｏｓ素子分離方法
KR0170897B1 (ko) 반도체 소자의 소자분리 절연막의 제조방법
KR100245075B1 (ko) 반도체소자의 소자격리 산화막 형성방법
KR0166835B1 (ko) 반도체 소자 격리형성 방법
KR100249167B1 (ko) 격리막 형성 방법
KR100439107B1 (ko) 반도체소자의 소자분리막 형성방법
KR100311172B1 (ko) 반도체소자분리방법
KR0130369B1 (ko) 반도체 소자의 격리영역 형성방법
KR0168148B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR0140809B1 (ko) 반도체 장치의 소자 분리 공정에서의 완충 폴리실리콘막 제거방법
KR0141106B1 (ko) 반도체소자의제조방법
KR960016008B1 (ko) 반도체 장치의 소자분리막 형성방법
JP2939538B2 (ja) 半導体素子の隔離層形成方法
KR950000105B1 (ko) 반도체 장치의 소자분리방법
KR100193887B1 (ko) 산화 저지층 구조 및 이를 이용한 필드 산화막 형성방법
KR960008563B1 (ko) 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법
KR20000061061A (ko) 실리콘 스페이서를 사용하는 소자분리 방법
KR950012543B1 (ko) 반도체 소자의 필드 산화막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081125

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee