JPH0555210A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 第１，第２の２層配線構造１３ａ，１３ｂの
相互間の間隔を可及的に狭めた状態で、当該第１，第２
の２層配線構造１３ａ，１３ｂの相互間を覆って絶縁す
る酸化膜層１５内での空間部の生成を防止する。 【構成】 相互に隣接配置される第１，第２の多層配線
構造１３ａ，１３ｂを有する半導体装置の構成におい
て、各多層配線構造１３ａ，１３ｂを形成する下層側配
線１１での隣接配置側に対応する断面幅を大きく、上層
側配線１２の同上断面幅をこれよりも小さくして、その
断面形状を階段状に形成させて構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体装置に関し、
さらに詳しくは、相互に隣接配置される多層配線構造を
もつ半導体装置の構成において、当該各多層配線の改良
構造に係るものである。

【０００２】

【従来の技術】図３(a),(b) は、従来例のこの種の半導
体装置におけるタングステンシリサイド(WSi)/ポリシリ
コン(Poly-Si) の２層配線構造の各形成段階毎の概要を
示す断面模式図である。

【０００３】すなわち、これらの図３(a),(b) に示す従
来例による相互に隣接配置された１組からなる２層配線
構造の構成において、符号１は基板面上などに形成され
た１層目（下層側）配線層としてのポリシリコン層、２
は当該ポリシリコン層１上に積層形成された２層目（上
層側）配線層としてのタングステンシリサイド層であっ
て、それぞれに第１，第２の各２層配線３ａ，３ｂを形
成すると共に、これらの第１，第２の各２層配線３ａ，
３ｂは、１組となって相互に所要間隔を介し隣接配置さ
れる。また、４は当該積層された配線層１，２の成形用
のフォトレジストなどのマスクパターン、５は当該１組
からなる第１，第２の各２層配線３ａ，３ｂの全体を覆
って層間絶縁膜となるシリコン酸化膜(SiO₂)層、６は当
該シリコン酸化膜層５の形成時にあって、これらの１組
の各２層配線３ａ，３ｂ間での中間部層内に生成される
空間部である。

【０００４】しかして、実際の半導体装置の製造プロセ
スでは、図３(a) に示されているように、各マスクパタ
ーン４を用いた１組からなる第１，第２の各２層配線３
ａ，３ｂのエッチング成形後、図３(b) に示されている
ように、各マスクパターン４を除去した上で、これらの
第１，第２の各２層配線３ａ，３ｂの全体をシリコン酸
化膜層５によって覆い、このようにして所期通りの隣接
配置された１組からなる２層配線構造を構成させるので
ある。

【０００５】こゝで、前記相互に隣接配置された１組か
らなる２層配線構造の場合、１組の第１，第２の各２層
配線３ａ，３ｂ間の間隔をａ，当該各２層配線３ａ，３
ｂ毎の層厚をｂとし、そのアスペクト比Ａをｂ／ａと定
義する。

【０００６】

【発明が解決しようとする課題】上記構成による２層配
線構造をもつ半導体装置では、集積度を上げるために、
１組の各２層配線３ａ，３ｂ間の間隔ａ小さくする必要
があるが、当該間隔ａを小さくすればするほどアスペク
ト比Ａが大きくなって、これらの１組からなる各２層配
線３ａ，３ｂの相互間をシリコン酸化膜層４によりカバ
ーすることが困難になるもので、一方，たとえ完全にカ
バーしたとしても、このシリコン酸化膜層４の形成に際
して、各２層配線３ａ，３ｂ間での中間部層内に空間部
６が生成される惧れがあり、当該空間部６の存在は、絶
縁耐力を低下させるほか、例えば、薬液処理時における
薬液溜りになるなどの好ましくない問題点を生ずるもの
であった。

【０００７】この発明は、このような従来の問題点を解
消するためになされたもので、その目的とするところ
は、多層配線構造の相互間の間隔を可及的に狭めた状態
で、当該多層配線構造の相互間を覆って絶縁する酸化膜
層内での空間部の生成を防止し得るようにした，この種
の半導体装置，こゝでは、相互に隣接配置される１組の
２層配線構造を備えた半導体装置を提供することであ
る。

【０００８】

【課題を解決するための手段】前記の目的を達成するた
めに、この発明に係る半導体装置は、各多層配線構造を
形成する下層側配線の断面幅を大きく、上層側配線の断
面幅をこれよりも小さくして、その断面形状を階段状に
形成させたものである。

【０００９】すなわち、この発明は、相互に隣接配置さ
れる多層配線構造を有する半導体装置の構成において、
各多層配線構造を形成する下層側配線での隣接配置側に
対応する断面幅を大きく、上層側配線の同上断面幅をこ
れよりも小さくして、その断面形状を階段状に形成させ
たことを特徴とする半導体装置である。

【００１０】

【作用】従って、この発明の各多層配線構造では、個々
の各層配線における下層側配線の断面幅を大きく、上層
側配線の断面幅をこれよりも小さくして、その断面形状
を階段状に形成させているために、相互に隣接配置され
る多層配線構造間を覆う層間絶縁膜としての酸化膜層な
どのカバレッジを効果的に向上し得る。

【００１１】

【実施例】以下，この発明に係る半導体装置の実施例に
つき、図１，および図２を参照して詳細に説明する。

【００１２】図１(a),(b) はこの発明の一実施例を適用
した半導体装置，こゝでは、相互に隣接配置される１組
の２層構造配線を備えた半導体装置でのタングステンシ
リサイド(WSi)/ポリシリコン(Poly-Si) の２層配線構造
の各形成段階毎の概要をそれぞれに示す断面模式図であ
る。

【００１３】すなわち、これらの図１(a),(b) に示す従
来例による相互に隣接配置された１組からなる２層構造
配線の構成において、符号１１は基板面上などに形成さ
れた１層目（下層側）配線層としての，隣接配置側に対
応する断面幅を比較的大きくしたポリシリコン層、１２
は当該ポリシリコン層１１上に積層形成された２層目
（上層側）配線層としてのこれよりも断面幅を小さくし
たタングステンシリサイド層であり、これらの各断面幅
の差異によって横断面階段状をなすそれぞれの第１，第
２の各２層配線１３ａ，１３ｂを形成すると共に、これ
らの第１，第２の各２層配線１３ａ，１３ｂは、１組と
なって相互に所要間隔を介し隣接配置される。また、１
４は当該積層された配線層１１，１２の成形用のフォト
レジストなどのマスクパターン、１５は当該１組からな
る第１，第２の各２層配線１３ａ，１３ｂの全体を覆っ
て層間絶縁膜となるシリコン酸化膜(SiO₂)層である。

【００１４】しかして、この実施例構成の場合には、例
えば、下層側配線層としてのポリシリコン層１１の断面
幅，および隣接の同層との間隔を、先の従来構成の場合
と同一に形成させ、かつ上層側配線層としてのタングス
テンシリサイド層１２の断面幅をこれよりも比較的小さ
めに形成しておけば、これらの各層によって構成される
第１，第２の各２層配線１３ａ，１３ｂが横断面階段状
をなすために、これらの各２層配線１３ａ，１３ｂの全
体を層間絶縁膜としてのシリコン酸化膜層１４により覆
った状態では、両下層側配線層間でのアスペクト比が従
来構成の場合と同様ではあっても、両上層側配線層間で
のアスペクト比が小さくされるために、これらの各２層
配線１３ａ，１３ｂにおける相互間隔を従来通りに維持
したまゝで、そのカバレッジを十分に向上できて従来の
ような層内空間部が生成されるような惧れはなく、また
併せて、シリコン酸化膜層１５の被覆によって生ずる実
効的な段差自体を小さくできることから、その平坦性に
ついても向上させ得るのである。

【００１５】一般的に、半導体装置における配線形成
は、通常の場合にあって、配線層の成膜，レジストなど
のマスクパターンの形成，ドライエッチング，およびマ
スクパターンの除去の順で行なわれるが、この実施例に
おける前記第１，第２の各２層配線１３ａ，１３ｂで
は、下層側のポリシリコン層１１，および上層側のタン
グステンシリサイド層１２のそれぞれを同一のマスクパ
ターン１４を用いたドライエッチング，特に、そのエッ
チング速度が、上層側のタングステンシリサイド層１２
よりも下層側のポリシリコン層１１の方で速くなるよう
な条件によってドライエッチングさせることにより、１
回のドライエッチング処理によるのみで、所要の横断面
階段状による成形を極めて容易に行なうことができる。

【００１６】次に、図２(a),(b),(c) は上記のように横
断面階段状をなす２層配線構造を得るための主要な形成
工程を順次に示すそれぞれ断面模式図である。

【００１７】すなわち、この横断面階段状の２層配線構
造の形成は、まず、半導体基板上などにあって、下層側
のポリシリコン層（未成形）１１ａ，および上層側のタ
ングステンシリサイド層（未成形）１２ａを順次に形成
させた後、その上層面に、例えば、写真製版法によって
パターニングされたレジストによるマスクパターン１４
を形成する（図２(a))。

【００１８】ついで、前記マスクパターン１４を用いて
ドライエッチングを行なうが、このとき、当該ドライエ
ッチングのエッチング速度が、上層側のタングステンシ
リサイド層１２ａよりも下層側のポリシリコン層１１ａ
の方が速くなるような条件，例えば、タングステンシリ
サイド層１２ａのエッチングレートを約310nm/min,ポリ
シリコン層１１ａのエッチングレートを約210nm/min に
設定する。

【００１９】従って、このエッチング条件によるドライ
エッチングの場合、そのエッチング途上においては、上
層側のタングステンシリサイド層１２ａに対するエッチ
ングがほゞ終了し、下層側のポリシリコン層１１ａが露
出された時点において、当該露出された下層側のポリシ
リコン層１１ａに対するエッチングが、タングステンシ
リサイド層１２ａに比較して急激に進行することにな
る。こゝでは、この成形中間途上での各被エッチング層
のそれぞれを、上層側のタングステンシリサイド層１２
ｂ，下層側のポリシリコン層１１ｂとして表わす（図２
(b))。

【００２０】引き続き、前記ドライエッチングを所要時
間の間，継続制御させることによって、所期通りに、隣
接配置側に対応する断面幅が比較的大きくされた１層目
（下層側）配線層としてのポリシリコン層１１，および
これよりも断面幅が小さくされた２層目（上層側）配線
層としてのタングステンシリサイド層１２の各層，ひい
てはそれぞれに横断面階段状をなす第１，第２の各２層
配線１３ａ，１３ｂを極めて容易に形成し得るのであ
る。

【００２１】なお、上記実施例構成においては、多層配
線構造の例として、下層側から上層側にかけて、ポリシ
リコン層，タングステンシリサイド層による２層配線構
造を挙げて説明したが、より以上の多層配線構造であっ
ても、上層側ほどエッチング速度の遅い配線材料を用い
るようにすることにより、同様な作用，効果を奏し得る
もので、例えば、３層配線構造であれば、下層側から上
層側へ、ポリシリコン層，タングステンシリサイド層，
タングステン層の順に設けてもよい。

【００２２】

【発明の効果】以上、実施例によって詳述したように、
この発明の各多層配線構造によれば、個々の各層配線に
おける下層側配線の断面幅を大きく、上層側配線の断面
幅をこれよりも小さくして、その断面形状を階段状に形
成させているために、相互に隣接配置される各多層配線
構造間の間隔を可及的に狭めた状態で、これらの各多層
配線構造を覆う層間絶縁膜としての酸化膜層などのカバ
レッジを効果的に向上し得るのであり、当該酸化膜層の
形成時における層内空間部の生成が阻止されて、層内空
間部の生成，かつ存在に伴う種々の弊害を未然に防止で
きるという優れた特長がある。

【図面の簡単な説明】

【図１】この発明の一実施例を適用した半導体装置での
相互に隣接配置される１組の２層配線構造の各形成段階
毎の概要をそれぞれに示す断面模式図である。

【図２】同上実施例による横断面階段状をなす２層配線
構造の主要な形成工程を順次に示すそれぞれ断面模式図
である。

【図３】従来の同上半導体装置における２層配線構造の
各形成段階毎の概要をそれぞれに示す断面模式図であ
る。

【符号の説明】

１１ 下層側配線層としてのポリシリコン層 １１ａ 未成形のポリシリコン層 １１ｂ 成形途上のポリシリコン層 １２ 上層側配線層としてのタングステンシリサイド層 １２ａ 未成形のタングステンシリサイド層 １２ｂ 成形途上のタングステンシリサイド層 １３ａ，１３ｂ 隣接配置される第１，第２の各２層配
線構造 １４ マスクパターン １５ 層間絶縁膜としてのシリコン酸化膜層

Claims (2)

【特許請求の範囲】
1. 【請求項１】 相互に隣接配置される多層配線構造をも
   つ半導体装置の構成において、 各多層配線を形成する下層側配線での隣接配置側に対応
   する断面幅を大きく、上層側配線の同上断面幅をこれよ
   りも小さくして、その断面形状を階段状に形成させたこ
   とを特徴とする半導体装置。
2. 【請求項２】 前記多層配線のうち，上層側配線から下
   層側配線にかけて、順次にエッチング速度の遅い配線材
   料を用いたことを特徴とする請求項１記載の半導体装
   置。