JP2013182991A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP2013182991A
JP2013182991A JP2012045346A JP2012045346A JP2013182991A JP 2013182991 A JP2013182991 A JP 2013182991A JP 2012045346 A JP2012045346 A JP 2012045346A JP 2012045346 A JP2012045346 A JP 2012045346A JP 2013182991 A JP2013182991 A JP 2013182991A
Authority
JP
Japan
Prior art keywords
region
wafer
soi
integrated circuit
sti
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012045346A
Other languages
English (en)
Inventor
Akira Imai
彰 今井
Toshiaki Iwamatsu
俊明 岩松
Teruhiro Nakae
彰宏 中江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012045346A priority Critical patent/JP2013182991A/ja
Priority to TW102106236A priority patent/TW201347095A/zh
Priority to US13/781,737 priority patent/US9368385B2/en
Priority to CN2013100654222A priority patent/CN103295969A/zh
Publication of JP2013182991A publication Critical patent/JP2013182991A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

【課題】ＳＯＩ基板上にＳＯＩデバイス領域およびバルクデバイス領域を有するハイブリッド型ＳＯＩ半導体集積回路装置においては、一般に、ＳＴＩ絶縁膜を形成した後に、バルクデバイス領域となるべき領域に於いて、ＳＯＩ層およびＢＯＸ層を除去している。しかし、このようなプロセスに於いては、バルクデバイス領域において、ＳＴＩ絶縁膜の上面と半導体基板上面との間の段差が顕著になるという問題がある。
【解決手段】本願発明は、ＳＯＩ型半導体ウエハ上にＳＯＩデバイス領域とバルクデバイス領域を形成する半導体集積回路装置の製造方法において、バルクデバイス領域におけるＢＯＸ層およびＳＯＩ層の除去を先行し、その後、両領域に於いて、ＳＴＩ領域を形成するものである。ここで、ＳＯＩデバイス領域において、ＳＴＩ領域は、ＢＯＸ層を貫通するように形成される。
【選択図】図８

Description

本願は、半導体集積回路装置（または半導体装置）の製造方法に関し、特にＳＯＩ構造を有するものに適用して有効な技術に関する。
日本特開平１０−３０３３８５号公報（特許文献１）には、ＳＯＩ基板の一部の領域すなわちバルクデバイス領域においてシリコン基板を露出させ、このバルクデバイス領域にＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリセル領域を形成し、シリコン基板を露出させなかった領域すなわちＳＯＩデバイス領域においてロジック領域を形成する技術が開示されている。
日本特開２００７−１８４５４９号公報（特許文献２）には、単結晶シリコン基板等からバルクデバイス領域とデバイス領域を有するデバイスを形成する場合に於いて、下地酸化膜となるべき空洞部分に絶縁膜を埋め込む際に、同時に、素子分離絶縁膜を埋め込む技術が開示されている。
日本特開２００４−４７８４４号公報（特許文献３）には、ＳＯＩ基板のバルクデバイス領域においてシリコン基板を露出させ、当該領域にエピタキシャルシリコン層を成長させた後、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）領域を形成する技術が開示されている。
国際公開第２００１／６７５０９号パンフレット（特許文献４）または、これに対応する米国特許第７００５７５５号公報（特許文献５）には、ＳＯＩ基板のＳＯＩ層およびＢＯＸ層を除去した部分に、パターン重ね用の合わせマークを形成する技術が開示されている。
日本特開平７−２１１６１０号公報（特許文献６）には、ＳＯＩ基板にパターン重ね用の合わせマークを形成するに当たって、ＳＯＩ層およびＢＯＸ層を除去し、下地の基板をエッチングすることによってマークを形成する技術が開示されている。
特開平１０−３０３３８５号公報 特開２００７−１８４５４９号公報 特開２００４−４７８４４号公報 国際公開第２００１／６７５０９号パンフレット 米国特許第７００５７５５号号公報 特開平７−２１１６１０号公報
ＳＯＩ基板上にＳＯＩデバイス領域およびバルクデバイス領域を有するハイブリッド型ＳＯＩ半導体集積回路装置においては、一般に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）絶縁膜を形成した後に、バルクデバイス領域となるべき領域に於いて、ＳＯＩ層およびＢＯＸ層を除去している。しかし、このようなプロセスに於いては、バルクデバイス領域において、ＳＴＩ絶縁膜の上面と半導体基板上面との間の段差が顕著になるという問題がある。
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願の一実施の形態の概要は、ＳＯＩ型半導体ウエハ上にＳＯＩデバイス領域とバルクデバイス領域を形成する半導体集積回路装置の製造方法において、バルクデバイス領域におけるＢＯＸ層およびＳＯＩ層の除去を先行し、その後、両領域に於いて、ＳＴＩ領域を形成するものである。ここで、ＳＯＩデバイス領域において、ＳＴＩ領域は、ＢＯＸ層を貫通するように形成される。
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、ＳＯＩ型半導体ウエハ上にＳＯＩデバイス領域とバルクデバイス領域を形成する半導体集積回路装置の製造方法において、バルクデバイス領域におけるＢＯＸ層およびＳＯＩ層の除去を先行し、その後、両領域に於いて、ＳＴＩ領域を形成するものであり、ＳＯＩデバイス領域において、ＳＴＩ領域は、ＢＯＸ層を貫通するように形成される。従って、段差が少なく、微細デバイスに適合した素子分離構造を提供することができる。
本願の一実施の形態の半導体集積回路装置の製造方法（ＢＯＸ層＆ＳＯＩ層除去先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域およびウエハ周辺領域の断面図（ＳＯＩウエハ導入工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法（ＢＯＸ層＆ＳＯＩ層除去先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域およびウエハ周辺領域の断面図（バルクデバイス領域等ＢＯＸ層＆ＳＯＩ層除去工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法（ＢＯＸ層＆ＳＯＩ層除去先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域およびウエハ周辺領域の断面図（トレンチ形成用レジストパタン形成工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法（ＢＯＸ層＆ＳＯＩ層除去先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域およびウエハ周辺領域の断面図（ＳＴＩ絶縁膜埋め込み工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法（ＢＯＸ層＆ＳＯＩ層除去先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域およびウエハ周辺領域の断面図（ＳＴＩ−ＣＭＰおよび窒化シリコン膜等除去工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法（ＢＯＸ層＆ＳＯＩ層除去先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域およびウエハ周辺領域の断面図（ゲート電極加工工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法（ＢＯＸ層＆ＳＯＩ層除去先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域の図６（チャネル幅方向）等とは異なる方向（チャネル長方向）の断面図（ゲート電極完成時点）である。 第１図から第７図等における半導体ウエハの表面の各領域のレイアウト図である。 図８のチップ領域およびその周辺の各領域のレイアウト図である。 図９のアライメントパターン周辺切り出し領域Ｒ１の拡大上面図である。 図１０のＡ−Ａ’断面に対応するウエハ断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハ周辺処理の詳細説明（主露光装置外周辺露光方式）を説明するためのウエハ全体上面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における前記周辺処理に関する変形例（マスクを使用した主露光装置内露光方式）を説明するためのウエハおよびその周辺の上面図である。 本願の他の実施の形態の半導体集積回路装置の製造方法（ＳＴＩ先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域の断面図（ＳＯＩウエハ導入工程）である。 本願の他の実施の形態の半導体集積回路装置の製造方法（ＳＴＩ先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域の断面図（トレンチ形成用レジストパタン形成工程）である。 本願の他の実施の形態の半導体集積回路装置の製造方法（ＳＴＩ先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域の断面図（トレンチ形成工程）である。 本願の他の実施の形態の半導体集積回路装置の製造方法（ＳＴＩ先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域の断面図（ＳＴＩ絶縁膜埋め込み工程）である。 本願の他の実施の形態の半導体集積回路装置の製造方法（ＳＴＩ先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域の断面図（リバース酸化膜エッチ用レジストパタン形成工程）である。 本願の他の実施の形態の半導体集積回路装置の製造方法（ＳＴＩ先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域の断面図（リバース酸化膜エッチ工程）である。 本願の他の実施の形態の半導体集積回路装置の製造方法（ＳＴＩ先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域の断面図（ＣＭＰおよび窒化シリコン膜等除去工程）である。 本願の他の実施の形態の半導体集積回路装置の製造方法（ＳＴＩ先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域の断面図（ＢＯＸ層＆ＳＯＩ層除去用レジスト膜加工工程）である。 本願の他の実施の形態の半導体集積回路装置の製造方法（ＳＴＩ先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域の断面図（ＢＯＸ層＆ＳＯＩ層除去工程）である。 バルクデバイス領域ＳＴＩ高さＤｔｂが高い場合の弊害の例を示すバルクデバイス領域とＳＴＩ領域の境界部等のウエハ上面図（ゲート電極加工工程完了時点）である。 比較例である単純ＳＴＩ先行プロセスにおけるＳＴＩ形成プロセスのウエハ内部領域の断面図（トレンチ埋め込み工程）である。 比較例である単純ＳＴＩ先行プロセスにおけるＳＴＩ形成プロセスのウエハ内部領域の断面図（ＢＯＸ層＆ＳＯＩ層除去工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法（ＢＯＸ層＆ＳＯＩ層除去先行プロセス）のアウトラインを説明するためのウエハ断面図である。 図１２の露光方法の変形例を示すウエハ周辺処理の詳細説明を説明するためのウエハ全体上面図である。
〔実施の形態の概要〕
先ず、本願において開示される代表的な実施の形態について概要を説明する。
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ＳＯＩ型半導体ウエハの第１の主面側の各チップ領域内のバルクデバイス領域となるべき部分に於いて、ＳＯＩ層およびＢＯＸ層を除去する工程；
（ｂ）前記工程（ａ）の後、前記ＳＯＩ型半導体ウエハの前記第１の主面側の各チップ領域内のＳＯＩデバイス領域となるべき部分に於いて、前記ＢＯＸ層を貫通するように第１のＳＴＩ領域を形成するとともに、前記ＳＯＩ型半導体ウエハの前記第１の主面側の各チップ領域内の前記バルクデバイス領域に於いて、第２のＳＴＩ領域を形成する工程；
（ｃ）前記工程（ｂ）の後、前記ＳＯＩデバイス領域および前記バルクデバイス領域のそれぞれに、ＭＩＳＦＥＴを形成する工程。
２．前記項１の半導体集積回路装置の製造方法において、前記第２のＳＴＩ領域の下端部は、前記第１のＳＴＩ領域の下端部よりも低い。
３．前記項１または２の半導体集積回路装置の製造方法において、前記工程（ｃ）は、以下の下位工程を含む：
（ｃ１）前記ＭＩＳＦＥＴのゲート電極をパターニングする工程。
４．前記項１から３のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ａ）の後であって、前記工程（ｂ）の前に、少なくとも前記バルクデバイス領域上に、エピタキシャル半導体層を形成する工程を有さない。
５．前記項１から４のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｂ）において、更に、前記ＳＯＩ型半導体ウエハの前記第１の主面側のダイシング領域であって前記ＳＯＩ層および前記ＢＯＸ層が除去された領域に、前記工程（ｃ）で使用するアライメントマークを形成する。
６．前記項５の半導体集積回路装置の製造方法において、前記アライメントマークは、前記第１のＳＴＩ領域および前記第２のＳＴＩ領域と同時に形成されたＳＴＩ絶縁膜で主に構成されている。
７．前記項１から６のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ａ）において、更に、前記ＳＯＩ型半導体ウエハの前記第１の主面側のウエハ周辺領域において、前記ＳＯＩ層および前記ＢＯＸ層を除去する。
８．前記項７の半導体集積回路装置の製造方法において、前記ウエハ周辺領域において、前記ＳＯＩ層および前記ＢＯＸ層を除去する部分の画定は、周辺露光によって行われる。
９．前記項７の半導体集積回路装置の製造方法において、前記ウエハ周辺領域において、前記ＳＯＩ層および前記ＢＯＸ層を除去する部分の画定は、マスクパターンを用いた露光によって行われる。
１０．前記項８の半導体集積回路装置の製造方法において、前記周辺露光は、各チップ領域内の前記バルクデバイス領域を画定するための主露光よりも前に実行される。
１１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ＳＯＩ型半導体ウエハの第１の主面側の各チップ領域内のバルクデバイス領域となるべき部分に於いて、ＳＯＩ層およびＢＯＸ層を除去する工程；
（ｂ）前記工程（ａ）の後、前記ＳＯＩ型半導体ウエハの前記第１の主面側の各チップ領域内のＳＯＩデバイス領域となるべき部分に於いて、第１のＳＴＩ領域を形成するとともに、前記ＳＯＩ型半導体ウエハの前記第１の主面側の各チップ領域内の前記バルクデバイス領域に於いて、第２のＳＴＩ領域を形成する工程；
（ｃ）前記工程（ｂ）の後、前記ＳＯＩデバイス領域および前記バルクデバイス領域のそれぞれに、ＭＩＳＦＥＴを形成する工程、
ここで、前記工程（ａ）の後であって、前記工程（ｂ）の前に、少なくとも前記バルクデバイス領域上に、エピタキシャル半導体層を形成する工程を有さない。
１２．前記項１１の半導体集積回路装置の製造方法において、前記第２のＳＴＩ領域の下端部は、前記第１のＳＴＩ領域の下端部よりも低い。
１３．前記項１１または１２の半導体集積回路装置の製造方法において、前記工程（ｃ）は、以下の下位工程を含む：
（ｃ１）前記ＭＩＳＦＥＴのゲート電極をパターニングする工程。
１４．前記項１１から１３のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｂ）において、更に、前記ＳＯＩ型半導体ウエハの前記第１の主面側のダイシング領域であって前記ＳＯＩ層および前記ＢＯＸ層が除去された領域に、前記工程（ｃ）で使用するアライメントマークを形成する。
１５．前記項１４の半導体集積回路装置の製造方法において、前記アライメントマークは、前記第１のＳＴＩ領域および前記第２のＳＴＩ領域と同時に形成されたＳＴＩ絶縁膜で主に構成されている。
１６．前記項１１から１５のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ａ）において、更に、前記ＳＯＩ型半導体ウエハの前記第１の主面側のウエハ周辺領域において、前記ＳＯＩ層および前記ＢＯＸ層を除去する。
１７．前記項１６の半導体集積回路装置の製造方法において、前記ウエハ周辺領域において、前記ＳＯＩ層および前記ＢＯＸ層を除去する部分の画定は、周辺露光によって行われる。
１８．前記項１６の半導体集積回路装置の製造方法において、前記ウエハ周辺領域において、前記ＳＯＩ層および前記ＢＯＸ層を除去する部分の画定は、マスクパターンを用いた露光によって行われる。
１９．前記項１７の半導体集積回路装置の製造方法において、前記周辺露光は、各チップ領域内の前記バルクデバイス領域を画定するための主露光よりも前に実行される。
〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したもの、および、半導体チップ等をパッケージングしたものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路に代表されるＣＭＩＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路を例示することができる。
今日の半導体集積回路装置、すなわち、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）のウエハ工程は、通常、二つの部分に分けて考えられている。すなわち、一つ目は、原材料としてのシリコンウエハの搬入からプリメタル（Ｐｒｅｍｅｔａｌ）工程（Ｍ１配線層下端とゲート電極構造の間の層間絶縁膜等の形成、コンタクトホール形成、タングステンプラグ、埋め込み等からなる工程）あたりまでのＦＥＯＬ（Ｆｒｏｎｔ Ｅｎｄ ｏｆ Ｌｉｎｅ）工程である。二つ目は、Ｍ１配線層形成から始まり、アルミニウム系パッド電極上のファイナルパッシベーション膜へのパッド開口の形成あたりまで（ウエハレベルパッケージプロセスにおいては、当該プロセスも含む）のＢＥＯＬ（Ｂａｃｋ Ｅｎｄ ｏｆ Ｌｉｎｅ）工程である。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃｏｎ Ｄｉｏｘｉｄｅ）だけでなく、その他の酸化シリコンを主要な成分とする絶縁膜を含む。たとえば、ＴＥＯＳベース酸化シリコン（ＴＥＯＳ−ｂａｓｅｄ ｓｉｌｉｃｏｎ ｏｘｉｄｅ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等の不純物をドープした酸化シリコン系絶縁膜も酸化シリコン膜である。また、熱酸化膜、ＣＶＤ酸化膜のほか、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、ナノクラスタリングシリカ（ＮＳＣ：Ｎａｎｏ−Ｃｌｕｓｔｅｒｉｎｇ Ｓｉｌｉｃａ）等の塗布系膜も酸化シリコン膜または酸化シリコン系絶縁膜である。そのほか、ＦＳＧ（Ｆｌｕｏｒｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＳｉＯＣ（Ｓｉｌｉｃｏｎ Ｏｘｉｃａｒｂｉｄｅ）またはカーボンドープ酸化シリコン（Ｃａｒｂｏｎ−ｄｏｐｅｄ Ｓｉｌｉｃｏｎ ｏｘｉｄｅ）またはＯＳＧ（Ｏｒｇａｎｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等のＬｏｗ−ｋ絶縁膜も同様に、酸化シリコン膜または酸化シリコン系絶縁膜である。更に、これらと同様な部材に空孔を導入したシリカ系Ｌｏｗ−ｋ絶縁膜（ポーラス系絶縁膜）も酸化シリコン膜または酸化シリコン系絶縁膜である。
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、ＳｉＮ，ＳｉＣＮ，ＳｉＮＨ，ＳｉＣＮＨ等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、ＳｉＮおよびＳｉＮＨの両方を含む。同様に、「ＳｉＣＮ」というときは、特にそうでない旨明示したときを除き、ＳｉＣＮおよびＳｉＣＮＨの両方を含む。
なお、ＳｉＣは、ＳｉＮと類似の性質を有するが、ＳｉＯＮは、むしろ、酸化シリコン系絶縁膜に分類すべき場合が多い。
窒化シリコン膜は、ＳＡＣ（Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ）技術におけるエッチストップ膜、すなわち、ＣＥＳＬ（Ｃｏｎｔａｃｔ Ｅｔｃｈ−Ｓｔｏｐ Ｌａｙｅｒ）として、多用されるほか、ＳＭＴ（Ｓｔｒｅｓｓ Ｍｅｍｏｒｉｚａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅ）における応力付与膜としても使用される。
同様に、「ニッケルシリサイド」というときは、通常、ニッケルモノシリサイドを指すが、比較的純粋なものばかりではなく、ニッケルモノシリサイドを主要な構成要素とする合金、混晶等を含む。また、シリサイドは、ニッケルシリサイドに限らず、従来から実績のあるコバルトシリサイド、チタンシリサイド、タングステンシリサイド等でもよい。また、シリサイド化のための金属膜としては、Ｎｉ（ニッケル）膜以外にも、例えばＮｉ−Ｐｔ合金膜（ＮｉとＰｔの合金膜）、Ｎｉ−Ｖ合金膜（ＮｉとＶの合金膜）、Ｎｉ−Ｐｄ合金膜（ＮｉとＰｄの合金膜）、Ｎｉ−Ｙｂ合金膜（ＮｉとＹｂの合金膜）またはＮｉ−Ｅｒ合金膜（ＮｉとＥｒの合金膜）のようなニッケル合金膜などを用いることができる。なお、これらのニッケルを主要な金属元素とするシリサイドを「ニッケル系のシリサイド」と総称する。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
６．本願に於いては、ウエハ上又はその周辺の各種の領域（たとえば、チップ領域）を扱うが、これらの領域は、工程によっては、外的形状としては、直接、認識できないものもある。しかし、これらの領域も、所定の基準点から計測された具体的なウエハ上の領域を指すものであり、実体的である。
その他、本願に於いて、多用する各種の領域について簡単に説明する。すなわち、「ＳＯＩデバイス領域」とは、ＳＯＩ型のトランジスタ（ＳＯＩ構造上に形成されたトランジスタ）が形成される領域であり、「バルクデバイス領域」とは、バルク型のトランジスタ（基板上のバルク領域上に形成されたトランジスタ）が形成される領域である。
また、「ＳＴＩ領域」とは、ＳＴＩ型の素子分離絶縁膜、すなわち、ＳＴＩ絶縁膜が形成される領域である。なお、ＳＴＩプロセスに関して、「リバース酸化膜エッチ」とは、比較的広いアクティブ領域に対応部分の埋め込み酸化膜が過剰に残存しないように、当該部分の幅よりも少し小さめの開口を有するリバースエッチマスク（トレンチ形成用レジストパターンのリバースパターンに対応する）を用いて、実施するＣＭＰ前エッチング処理を指す。ここで、実際の対象アクティブ領域の寸法を基準とするリバースエッチマスク（レジスト膜）の開口寸法の比を本願では、「リバース開口寸法縮小率」ということがある。「縮小率」といっても、通常、一定の割合で縮小するわけではなく、元のアクティブ領域の寸法から合わせ余裕等の一定の長さを差し引いて開口の寸法とする（たとえば、以下の均一縮小方式の場合）。従って、合わせ余裕の２倍から３倍以下のアクティブ領域に対応する部分では、開口寸法はゼロとなる。また、本願の以下の実施の形態に於いては、ＳＯＩデバイス領域とバルクデバイス領域において、ほぼ同一のリバース開口寸法縮小率を用いる例と、バルクデバイス領域において、より小さなリバース開口寸法縮小率（すなわち、開口寸法は大きくなる。負の縮小率を用いる場合も有る。）を用いる例を説明する。この場合、前者を「均一縮小方式」と呼び、後者を「バルクデバイス側エッチ量拡大方式」と呼ぶ。
なお、言うまでもないことであるが、リバース酸化膜エッチは、特に必須である旨、明示しない限り、必須ではない。
更に、「ウエハ周辺領域」とは、ウエハの周辺の数ミリ程度の円環状の領域であり、「ウエハ内部領域」と相補的な概念である。また、一般的に言って、「周辺露光領域」あるいはレジスト処理プロセスにおける「エッジリンス領域」とほぼ一致する。
同様に、「チップ領域」と「ダイシング領域（スクライブ領域）」も相補的な概念であり、「アライメントマーク形成領域」は、通常、ダイシング領域にある。なお、言うまでもないことであるが「ダイシング領域」といっても、ダイシングによりチップに分割されるものに限定されるわけではない。
以下に説明する例では、主に「単位ショット領域」に一つのチップ領域を含むが、複数のチップ領域を含む場合もある。「実単位ショット領域」とは、主に製品となるチップ領域に対応する単位ショット領域であり、「ダミー単位ショット領域」とは、主にウエハ周辺領域付近で「単位ショット領域」が「ウエハ内部領域」からはみ出ておりウエハ周辺露光処理の対象となる単位ショット領域である。
７．本願に於いて、「ＳＯＩ型半導体ウエハ」とは、ウエハの表面側のほぼ全面又は一部にＳＯＩ構造を有するウエハを指す。ここで、ＳＯＩ構造は、一般に、シリコン基板等の半導体基板の表面側にＢＯＸ層等の薄膜絶縁膜を介して、ＳＯＩ層等の半導体薄膜が形成された構造を言う。本願に於いては、「ＢＯＸ層」といっても、特定の製造方法に限定されず、広く、ＳＯＩ層の下地絶縁膜を指す。また「ＳＯＩ層」といっても、シリコン又はシリコン系部材に限定されるわけではない。シリコン、ＳｉＧｅ以外に、たとえば、ゲルマニウム系半導体部材、ＩＩＩ−Ｖ族系半導体部材等がある。
８．本願に於いて、「周辺露光」とは、ウエハ周辺露光処理のうち、主露光すなわち、ウエハ内部領域の露光を行う露光装置の外部で行われるウエハ周辺領域への露光を言う。フォトリソグラフィ工程装置は、通常、スキャナ等の露光装置部と塗布機等を含むリソグラフィックプロセシングトラック（Ｌｉｔｈｏｇｒａｐｈｉｃ Ｐｒｏｃｅｓｓｉｎｇ Ｔｒａｃｋ）を有するリソクラスタ（Ｌｉｔｈ−Ｃｌｕｓｔｅｒ）を構成しているが、一般的に、周辺露光を行う周辺露光ユニットは、リソグラフィックプロセシングトラックに設けられている。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
なお、二者択一の場合の呼称に関して、一方を「第１」等として、他方を「第２」等と呼ぶ場合に於いて、代表的な実施の形態に沿って、対応付けして例示する場合があるが、たとえば「第１」といっても、例示した当該選択肢に限定されるものではないことは言うまでもない。
なお、ＳＯＩプロセスについて開示した先行特許出願としては、たとえば日本特願第２０１１−２２３６６６号（日本出願日２０１１年１０月１１日）がある。
１．本願の一実施の形態の半導体集積回路装置の製造方法（ＢＯＸ層＆ＳＯＩ層除去先行プロセス）におけるウエハプロセスの要部等の説明（主に図１から図７）
このセクションでは、ウエハプロセスの一例として、ウエハの導入からゲート構造の一応の完成までを説明する。以下では本願の対象デバイスの一例として、ＳＯＣチップを例に取り具体的に説明するが、メモリ専用チップであっても良いことはいうまでもない。なお、以下の例では、主に、２８ｎｍテクノロジノードの世代の製品を例にとり、具体的に説明するが、その他の世代にも適用できることは言うまでもない。
なお、ＳＴＩプロセスにおけるリバース酸化膜エッチ等に関しては、セクション５（図１８および図１９）に於いて、詳しく説明されるので、このセクションではそれらに関する説明は、原則として省略する。
このセクションで説明する剥がれ対策等としてのウエハ周辺処理（ウエハ周辺でのＢＯＸ層、ＳＯＩ層等の除去）は、言うまでもないことであるが、必須のものではない。しかし、これを実施することによって、周辺でのはがれ等の問題を低減することができる。
また、以下の例では、通常のＦＤ−ＳＯＩ（Ｆｕｌｌｙ Ｄｅｐｌｅｔｅｄ Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）デバイスを例に取り具体的に説明するが、いわゆるドーパントレスチャネル（Ｄｐｏａｎｔｌｅｓｓ Ｃｈａｎｎｅｌ）型のＦＤ−ＳＯＩデバイスでも良いことは言うまでもない。
なお、ここで説明する集積回路は、主にＳＯＩデバイス領域３およびバルクデバイス領域４において、ＣＭＯＳ回路構成をとっているが、図面上は、複雑さを避けるために、原則として、Ｎチャネル型デバイス部分のみを示す。
図１は本願の一実施の形態の半導体集積回路装置の製造方法（ＢＯＸ層＆ＳＯＩ層除去先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域およびウエハ周辺領域の断面図（ＳＯＩウエハ導入工程）である。図２は本願の一実施の形態の半導体集積回路装置の製造方法（ＢＯＸ層＆ＳＯＩ層除去先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域およびウエハ周辺領域の断面図（バルクデバイス領域等ＢＯＸ層＆ＳＯＩ層除去工程）である。図３は本願の一実施の形態の半導体集積回路装置の製造方法（ＢＯＸ層＆ＳＯＩ層除去先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域およびウエハ周辺領域の断面図（トレンチ形成用レジスト膜加工工程）である。図４は本願の一実施の形態の半導体集積回路装置の製造方法（ＢＯＸ層＆ＳＯＩ層除去先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域およびウエハ周辺領域の断面図（ＳＴＩ絶縁膜埋め込み工程）である。図５は本願の一実施の形態の半導体集積回路装置の製造方法（ＢＯＸ層＆ＳＯＩ層除去先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域およびウエハ周辺領域の断面図（ＳＴＩ−ＣＭＰおよび窒化シリコン膜等除去工程）である。図６は本願の一実施の形態の半導体集積回路装置の製造方法（ＢＯＸ層＆ＳＯＩ層除去先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域およびウエハ周辺領域の断面図（ゲート電極加工工程）である。図７は本願の一実施の形態の半導体集積回路装置の製造方法（ＢＯＸ層＆ＳＯＩ層除去先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域の図６（チャネル幅方向）等とは異なる方向（チャネル長方向）の断面図（ゲート電極完成時点）である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法（ＢＯＸ層＆ＳＯＩ層除去先行プロセス）におけるウエハプロセスの要部等を説明する。
先ず、図１に示すように、ＢＯＸ酸化膜１４（ＢＯＸ層）の厚さが１０ｎｍ程度（好適な範囲としては、数ｎｍ程度から２０ｎｍ程度）で、ＳＯＩ層１５の厚さが２６ｎｍ程度（好適な範囲としては、数ｎｍ程度から３０ｎｍ程度）のＰ型ＳＯＩ型半導体ウエハ１を準備する。すなわち、Ｐ型単結晶シリコンウエハ（Ｐ型基板部１ｓ）のデバイス面１ａ側（裏面１ｂの反対側の主面）のほぼ全面にＳＯＩ層１５およびＢＯＸ酸化膜１４を形成したものを準備する。ウエハ１の直径は、ここでは、たとえば３００φを想定するが、必要に応じて、４５０φでも２００φ、あるいは、それ以外でも良い。Ｐ型基板部１ｓおよびＳＯＩ層１５の抵抗率は、たとえば、１から１０Ωｃｍ程度を好適なものとして例示することができる。また、ウエハ１の面方位は、たとえば、（１００）とすることができるが、それ以外の方位でも良い。なお、図１に於いて、破線で区分けされた右側の領域は、ウエハ周辺領域６であり、左側の領域は、ウエハ内部領域７である。
次に、図２に示すように、ウエハ１の表面１ａ側のほぼ全面に、バルクデバイス領域画定用レジスト膜１６を形成し、このバルクデバイス領域画定用レジスト膜１６を、たとえば通常のフォトリソグラフィにより、パターニングする。次に、パターニングされたバルクデバイス領域画定用レジスト膜１６をマスクとして、例えば、ドライエッチング（例えば、ハロゲン系エッチングガスを使用）により、バルクデバイス領域４のＳＯＩ層１５およびウエハ周辺領域６のＳＯＩ層１５を除去する。次に、たとえば、ウエットエッチング（例えば、弗酸系エッチング液）により、バルクデバイス領域４のＢＯＸ層１４およびウエハ周辺領域６のＢＯＸ層１４を除去する。その後、不要になったバルクデバイス領域画定用レジスト膜１６をたとえば、アッシング等により除去する。なお、ウエハ周辺領域６におけるバルクデバイス領域画定用レジスト膜１６の露光は、セクション３および４に於いて詳述するので、ここでは説明を省略する。また、このように、ウエハの周辺で、ＢＯＸ層１４およびＳＯＩ層１５を除去しておくと、後の工程等での塵埃の発生を低減させることができる。
次に、図３に示すように、ウエハ１の表面１ａ側のほぼ全面に、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、パッド（Ｐａｄ）酸化シリコン膜２１（厚さは、例えば１０ｎｍ程度）を成膜する。次に、ウエハ１の表面１ａ側のほぼ全面に、例えば、ＣＶＤにより、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）のストッパ用の窒化シリコン膜２２を（厚さは、例えば６０ｎｍ程度）を成膜する。次に、ウエハ１の表面１ａ側のほぼ全面に、トレンチ形成用レジスト膜１８を形成し、このトレンチ形成用レジスト膜１８を、たとえば通常のフォトリソグラフィにより、パターニングする。
次に、図４に示すように、パターニングされたトレンチ形成用レジスト膜１８をマスクとして、例えば、異方性ドライエッチングにより、ＳＴＩ領域となるトレンチを形成する。この例では、ＳＯＩデバイス領域３においては、トレンチは、ＢＯＸ層１４を貫通して、基板１ｓの内部にまで達している。このようにすることにより、バルクデバイス領域４におけるトレンチ深さとの整合性を確保することができる。また、ＳＯＩデバイス領域３においては、バックゲート領域間における相互の分離特性を向上させることができる。
次に、ウエハ１の表面１ａ側の露出している半導体表面に、例えば、熱酸化により、ライナ（Ｌｉｎｅｒ）酸化シリコン膜を成膜する（図が煩雑になるので図示せず）。
次に、ウエハ１の表面１ａ側のほぼ全面に、たとえば、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）−ＣＶＤ等（他の形式による酸化シリコン膜でもよい）により、ＳＴＩ絶縁膜１７として酸化シリコン膜を成膜する。
次に、セクション４で説明するように、ＣＭＰ処理の前処理として、リバース酸化膜エッチ用レジスト膜により、リバース酸化膜エッチを実行する。ただし、この例では、セクション４の場合と異なり、均一縮小方式による。なお、セクション４の場合と同様に、バルクデバイス側エッチ量拡大方式でもよいが、均一縮小方式の方が、プロセスが単純になるメリットがある。バルクデバイス側エッチ量拡大方式を適用した場合は、セクション４の場合と同様なメリットが得られる。
次に、ウエハ１の表面１ａ側に対して、ＣＭＰ処理を実行することにより、表面の平坦化を実行する。次に、窒化シリコン膜２２を、たとえばウエットエッチング（たとえば、エッチング液は、熱燐酸）により除去する。次に、パッド酸化シリコン膜２１を、たとえばウエットエッチング（たとえば、エッチング液は、弗酸系エッチング液）により除去すると、図５に示すようになる。図５に示すように、トレンチ内にＳＴＩ絶縁膜１７が埋め込まれ、ＳＴＩ領域１７、１７ｓ、１７ｂ、すなわち、第１のＳＴＩ領域１７ｓおよび第２のＳＴＩ領域１７ｂが形成されている。この場合、図５からわかるように、バルクデバイス領域４における半導体基板１ｓの表面を基準とするＳＴＩ高さＨｔｂ（バルクデバイス領域ＳＴＩ高さ）は、比較的低くなっている。このことは、段差によるフォトリソグラフィ特性の劣化を回避する上で有効である。また、バルクデバイス領域のＳＴＩ領域１７ｂ（第２のＳＴＩ領域）とＳＯＩデバイス領域のＳＴＩ領域１７ｓ（第１のＳＴＩ領域）の間に、ＳＯＩ−バルク間ＳＯＩ底面段差Ｄｓｂがあり、半導体基板１ｓの表面を基準とするＳＴＩ領域の深さ（ＳＴＩ領域の下面の高さ）に関して、バルクデバイス領域のＳＴＩ領域１７ｂ（第２のＳＴＩ領域）の方が深くなっている。このことは、一般に動作電圧が高いバルクデバイスにとって有利である。
また、このことは任意であるが、この例のように、ＢＯＸ層１４およびＳＯＩ層１５の除去の後であって、ＳＴＩ領域１７の形成前に、少なくともバルクデバイス領域４上に、エピタキシャル半導体層を形成する工程を有さないプロセスにすることによって、工程の簡素化が可能となる。
次に、図６に示すように、ウエハ１の表面１ａ側のほぼ全面に、たとえば、ゲート絶縁膜２４としてＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）が１．９ｎｍ程度の厚さのＳｉＯＮ膜を成膜する。次に、ウエハ１の表面１ａ側のほぼ全面に、たとえば、スパッタリング成膜により、ゲート電極２５の一部としてＴｉＮ膜（厚さは、たとえば２０ｎｍ程度）を成膜する。次に、ウエハ１の表面１ａ側のほぼ全面に、たとえば、ＣＶＤにより、ゲート電極２５の一部としてポリシリコン膜（厚さは、たとえば８０ｎｍ程度）を成膜する。このポリシリコン膜は、アモルファスシリコン膜でもよい。次に、ウエハ１の表面１ａ側のほぼ全面に、たとえば、ＣＶＤにより、キャップ絶縁膜３０として、窒化シリコン膜（厚さは、たとえば５０ｎｍ程度）を成膜する。
次に、キャップ絶縁膜３０、ゲート電極２５およびゲート絶縁膜２４（ゲートスタック構造）を通常のフォトリソグラフィにより、パターニングする。
次に、図７に示すように（ソースドレイン等が見えるように図６の紙面に垂直な断面を示す）、ゲートスタック構造やサイドウォール２７を利用して、たとえばイオン注入等により、必要なＳＯＩデバイス領域のＭＩＳＦＥＴのＮ型ソースドレイン領域２８ｓおよびバルクデバイス領域のＭＩＳＦＥＴのＮ型ソースドレイン領域２８ｂを導入する。ここまでで、基本的に、ＳＯＩデバイス領域のＭＩＳＦＥＴのＮ型ＭＩＳＦＥＴ（Ｑｓ）およびバルクデバイス領域のＭＩＳＦＥＴのＮ型ＭＩＳＦＥＴ（Ｑｂ）が構成されたことになる。なお、ＳＯＩデバイス領域（たとえばチャネル部分）は、この例では、Ｐ型ドープ構造であるが、ノンドープであってもよい。
この後、たとえばプリメタル絶縁膜、コンタクトホール形成、タングステンプラグ埋め込み、および、配線工程等のＢＥＯＬ工程（例えば、多層の銅系埋め込み配線、アルミニウム系配線または両方式を併用した配線系でもよい）を経て、ウエハがダイシング等により、チップに分割され、必要に応じてパッケージされることにより、完成デバイスとなる。
このＢＯＸ層＆ＳＯＩ層除去先行プロセスは、均一縮小方式（縮小率は正値）のリバース酸化膜エッチを用いた場合は、リバース酸化膜エッチにおいて、アクティブの端部に於いて、十分な合わせ余裕を取ることができるというメリットを有する。
２．本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハおよびチップ領域等の各部のレイアウト並びにＳＴＩ工程において形成されるアライメントマーク等の説明（主に図８から図１１）
このセクションでは、セクション１で説明したウエハプロセスに関連して、ウエハ上の各種の部分のレイアウトの一例およびアライメントマーク等について説明する。言うまでもないことであるが、ここで説明する各種の構造（ノッチ、アライメントマーク）等は、必須のものではなく、先のプロセスと同様に種々変形可能である。
図８は図１から図７等における半導体ウエハの表面の各領域のレイアウト図である。図９は図８のチップ領域およびその周辺の各領域のレイアウト図である。図１０は図９のアライメントパターン周辺切り出し領域Ｒ１の拡大上面図である。図１１は図１０のＡ−Ａ’断面に対応するウエハ断面図である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハおよびチップ領域等の各部のレイアウト並びにＳＴＩ工程において形成されるアライメントマーク等を説明する。
図８に、半導体集積回路装置のウエハプロセス途中（図５と同じ時点）におけるウエハ１の表面１ａ（第１の主面）の各種の領域のレイアウトの一例を示す。図８に示すように、ウエハ１は、一般にノッチ５（結晶方位指標部）等を有し、その表面１ａは、たとえば、ウエハ周辺領域６とウエハ内部領域７に分けられ、ウエハ内部領域７に、チップ領域２，２ａが、ほぼマトリクス状に多数、レイアウトされている。なお、図１から図６は、図８のＸ−Ｘ’断面（実線部分）にほぼ対応している。
次に、図８のチップ領域２ａおよびその周辺を拡大して図９に示す。図９に示すように、たとえば、ここには、スクライブ領域８（ダイシング領域）を挟んで、チップ領域２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ，２ｉは、格子状に配置されており、各チップ領域２ａ（，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ，２ｉ）内には、ＳＯＩデバイス領域３とバルクデバイス領域４が設けられている。ＳＯＩデバイス領域３は、回路的には、たとえば、コアロジック回路部やメモリマット部が対応しており、バルクデバイス領域４は、コアロジック周辺回路部、Ｉ／Ｏ回路部、メモリ周辺回路部等が対応している。
たとえば、チップ領域２ａとチップ領域２ｅの間のダイシング領域８には、アライメントマーク形成領域１１や、ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）等を配置するＢＯＸ層およびＳＯＩ層を有するテストパターン領域１２等が設けられている。露光の単位ショット領域９は、この例では、単一のチップ領域２ａを含有するので、チップ領域２ａおよびその周辺のダイシング領域８のほぼ全域を含むものとなっている。
次に、図９のアライメントパターン周辺切り出し領域Ｒ１の拡大図を図１０に示す。図１０に示すように、アライメントマーク形成領域１１には、たとえば、多数の矩形から構成されたアライメントマーク１０が、設けられている。このアライメントマーク１０は、一例として、ＳＴＩ領域形成プロセスに於いて形成されるマークであり、主に、ＳＴＩ絶縁膜１７で構成されている。すなわち、ＳＴＩ工程に含まれるトレンチ形成工程で作られたトレンチ内に埋め込まれたＳＴＩ絶縁膜と同時に作られた絶縁膜で構成されている。そして、アライメントマーク形成領域１１内に於いては、図２の工程と同時にＢＯＸ層１４およびＳＯＩ層１５が除去されている。これは、ＢＯＸ層１４およびＳＯＩ層１５があると、モアレ縞等の干渉縞が発生して位置検出の障害となる恐れがあるからである。すなわち、アライメントマーク形成領域１１はバルクデバイス領域類似の領域となっている。従って、アライメントマーク１０はもとより、アライメントマーク形成領域１１内その他の領域は、アクティブ領域または半導体基板露出領域２９となっている。このように、アライメントマーク１０の近傍に、ＳＯＩデバイス領域類似の領域がないと、位置合わせの精度が向上するメリットがある。
一方、ＴＥＧ等を収容するテストパターン領域１２には、通常、その一部には、ＢＯＸ層１４およびＳＯＩ層１５を有する領域、すなわち、ＳＯＩデバイス領域類似の領域がある。また、テストパターン領域１２やアライメントマーク形成領域１１外のダイシング領域８は、塵埃等の低減の観点から、ＳＯＩデバイス領域類似の領域とバルクデバイス領域類似の領域が細かく分割されて配置されない方が望ましいが、これは必須ではない。
図１０のＡ−Ａ’断面を図１１に示す。図１１に示すように、アライメントマーク形成領域１１は、図５の時点に於いて、同図のバルクデバイス領域４と同様の断面構造を有している。
次に、これらの各領域等と、セクション１で説明したウエハプロセス（特に、露光プロセス）との関係を説明する。すなわち、図３から図５に於いて、同時に図１０のアライメントマーク１０が形成され、このアライメントマーク１０は、たとえば、図６のゲート電極加工の位置合わせに使用される。
３．本願の前記一実施の形態の半導体集積回路装置の製造方法における周辺処理（すなわちウエハ周辺露光処理）の詳細説明（主露光装置外周辺露光方式）の説明（主に図１２および図２７）
このセクションでは、セクション１（図２）で説明したウエハ周辺領域６におけるＢＯＸ層１４およびＳＯＩ層１５の除去について具体的な方法（特に図２に関するフォトリソグラフィ手法）の一例を説明する。言うまでもないことであるが、ここで説明する方法は、必須のものではなく、先のプロセスと同様に種々変形可能である。
図１２は本願の前記一実施の形態の半導体集積回路装置の製造方法における周辺処理の詳細説明（主露光装置外周辺露光方式）を説明するためのウエハ全体上面図である。図２７は図１２の露光方法の変形例を示すウエハ周辺処理の詳細説明を説明するためのウエハ全体上面図である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法における周辺処理の詳細説明（主露光装置外周辺露光方式）を説明する。
図８のウエハ１上の各領域を露光の観点から分類したものが、図１２に示すものである。ただし、プロセスの時点は、図２と同じである。図１２に示すように、ウエハ１の表面１ａのウエハ内部領域７には、ほぼマトリクス状に、単位ショット領域９が設定されており、ウエハ周辺領域６は、この例では、周辺露光領域２０、すなわち、周辺露光される領域に対応している。
図２のフォトリソグラフィ工程は、たとえば、以下のように実施される。すなわち、順に、
（１）レジスト膜成膜工程（たとえばポジ型レジスト膜の塗布）、
（２）周辺露光工程（本露光と同様な波長の紫外光スポットビームで周辺露光領域２０を露光する）、
（３）本露光工程（たとえば、i線（波長３６５ｎｍ）紫外光を用いて、スキャナまたはステッパ等を用いて、図２のバルクデバイス領域４等を画定する露光を行う）、
（４）ＰＥＢ（Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）を実行、
（５）現像およびポストベーク等を実行する。
この方法は、露光機を使用しないので、露光機のスループットを下げないメリットがある。なお、本露光工程の波長は、前記以外でも良い。また、レジスト膜が感光する限り、周辺露光工程の波長と本露光の波長が、同様の物である必要はない。更に、レジスト膜は、化学増幅型レジストを用いてもよい。なお、一般的に、化学増幅型は現在の微細加工に好適とされている。また、レジスト膜は、必ずしも、ポジ型である必要はなく、ネガ型の場合は周辺露光を実施しなくてもウエハ周辺部のレジスト膜は形成されないことになる。なお、図２７に示すように、ウエハ周辺部でも露光機を用いて単位ショットを露光した場合（たとえば、ＣＭＰのためのパターン均一性確保等のため）は、レジストプロセスでエッジリンスを実施することで現像後にウエハ周辺部にレジスト膜が形成されないようにできる。また、ポジ型レジストである場合は上記で説明した周辺露光が適用できる。
また、この例では、周辺露光工程を本露光工程よりも前に実行しているが、これは、本露光からＰＥＢまでの処理時間をできるだけ短くするためである。しかし、このことは必須ではないので、順序は入れ替え可能であることは言うまでもない。
この主露光装置外周辺露光方式は、本露光装置（主露光装置）のスループットを下げないメリットがある。
４．本願の前記一実施の形態の半導体集積回路装置の製造方法における前記周辺処理に関する変形例（マスクを使用した主露光装置内露光方式）の説明（主に図１３）
このセクションでは、セクション３で説明したウエハ周辺露光処理の変形例を説明する。
図１３は本願の前記一実施の形態の半導体集積回路装置の製造方法における前記周辺処理に関する変形例（マスクを使用した主露光装置内露光方式）を説明するためのウエハおよびその周辺の上面図である。これに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法における前記周辺処理に関する変形例（マスクを使用した主露光装置内露光方式）を説明する。
この例における図１２に対応する図が図１３である。図１３に示すように、この例では、本露光工程内（本露光装置内）に於いて、ウエハ周辺露光処理を実行する。従って、プロセスの流れは、以下のようになる。すなわち、順に、
（１）レジスト膜成膜工程（たとえばポジ型レジスト膜の塗布）、
（２）ウエハ周辺露光処理＆本露光工程（たとえば、i線（波長３６５ｎｍ）の紫外光を用いて、スキャナまたはステッパ等を用いて、図２のバルクデバイス領域４等を画定する露光とウエハ周辺露光処理を行う）
（３）ＰＥＢ（Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）を実行、
（４）現像およびポストベーク等を実行する。
具体的には、たとえば、マスク（レチクル）とは別に、単位ショット領域９が全面白抜きになった周辺露光用マスクを用意しておき、本露光中にマスクを交換して一連のプロセス（ウエハ周辺露光処理＆本露光工程）として露光する。ここで、図１３に示すように、本露光の対象は、実単位ショット領域９ｒであり、ウエハ周辺露光処理の対象は、ダミー単位ショット領域９ｄである。図１２のウエハ周辺領域６は、通常、全ダミー単位ショット領域９ｄの集合内に包含される。
このマスクを使用した主露光装置内露光方式は、本露光のスループットは若干下がるが、ウエハ１の周辺のほとんどの部分が、バルクデバイス領域類似の領域となるメリット（例えば、塵埃の低減）がある。
なお、ここでは、周辺露光用マスクを本露光用マスクとは別のマスク基板上に形成する例を説明したが、同一の基板の別の部分に形成してもよい。同一の基板に形成した場合は、マスク交換の時間が短縮され、別の基板上に形成した場合は、本露光のショット面積を十分に大きくすることができる。
５．本願の他の実施の形態の半導体集積回路装置の製造方法（ＳＴＩ先行プロセス）におけるウエハプロセスの要部の説明（主に図１４から図２２）
このセクションでは、セクション１で説明したウエハプロセスの変形例を説明する。なお、以下の説明は、変形例であるとともに、その一部は、セクション１で説明したウエハプロセスの詳細説明およびリバース酸化膜エッチに関する変形例の説明でもある。
図１４は本願の他の実施の形態の半導体集積回路装置の製造方法（ＳＴＩ先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域の断面図（ＳＯＩウエハ導入工程）である。図１５は本願の他の実施の形態の半導体集積回路装置の製造方法（ＳＴＩ先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域の断面図（トレンチ形成用レジストパタン形成工程）である。図１６は本願の他の実施の形態の半導体集積回路装置の製造方法（ＳＴＩ先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域の断面図（トレンチ形成工程）である。図１７は本願の他の実施の形態の半導体集積回路装置の製造方法（ＳＴＩ先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域の断面図（ＳＴＩ絶縁膜埋め込み工程）である。図１８は本願の他の実施の形態の半導体集積回路装置の製造方法（ＳＴＩ先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域の断面図（リバース酸化膜エッチ用レジストパタン形成工程）である。図１９は本願の他の実施の形態の半導体集積回路装置の製造方法（ＳＴＩ先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域の断面図（リバース酸化膜エッチ工程）である。図２０は本願の他の実施の形態の半導体集積回路装置の製造方法（ＳＴＩ先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域の断面図（ＣＭＰおよび窒化シリコン膜等除去工程）である。図２１は本願の他の実施の形態の半導体集積回路装置の製造方法（ＳＴＩ先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域の断面図（ＢＯＸ層＆ＳＯＩ層除去用レジスト膜加工工程）である。図２２は本願の他の実施の形態の半導体集積回路装置の製造方法（ＳＴＩ先行プロセス）におけるウエハプロセスの要部を説明するためのウエハ内部領域の断面図（ＢＯＸ層＆ＳＯＩ層除去工程）である。これらに基づいて、本願の他の実施の形態の半導体集積回路装置の製造方法（ＳＴＩ先行プロセス）におけるウエハプロセスの要部を説明する。
先ず、図１４に示すように、図１と同様なＰ型ＳＯＩ型半導体ウエハ１を準備する。
次に、図１５に示すように、ウエハ１の表面１ａ側のほぼ全面に、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、パッド（Ｐａｄ）酸化シリコン膜２１（厚さは、例えば１０ｎｍ程度）を成膜する。次に、ウエハ１の表面１ａ側のほぼ全面に、例えば、ＣＶＤにより、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）のストッパ用の窒化シリコン膜２２を（厚さは、例えば６０ｎｍ程度）を成膜する。次に、ウエハ１の表面１ａ側のほぼ全面に、トレンチ形成用レジスト膜１８を形成し、このトレンチ形成用レジスト膜１８を、たとえば通常のフォトリソグラフィにより、パターニングする。
次に、図１６に示すように、パターニングされたトレンチ形成用レジスト膜１８をマスクとして、例えば、異方性ドライエッチングにより、ＳＴＩ領域となるトレンチを形成する。この例ではトレンチは、ＢＯＸ層１４を貫通して、基板１ｓの内部にまで達している。このようにすることにより、バルクデバイス領域４におけるトレンチ深さとの整合性を確保することができる。また、ＳＯＩデバイス領域３においては、バックゲート領域間における相互の分離特性を向上させることができる。
次に、ウエハ１の表面１ａ側の露出している半導体表面に、例えば、熱酸化により、ライナ（Ｌｉｎｅｒ）酸化シリコン膜を成膜する（図が煩雑になるので図示せず）。
次に、図１７に示すように、ウエハ１の表面１ａ側のほぼ全面に、たとえば、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）−ＣＶＤ等（他の形式による酸化シリコン膜でもよい）により、ＳＴＩ絶縁膜１７として酸化シリコン膜を成膜する。
次に、図１８に示すように、ウエハ１の表面１ａ側のほぼ全面に、リバース酸化膜エッチ用レジスト膜１９を形成し、たとえば、通常のフォトリソグラフィによりパターニングしてリバース酸化膜エッチ用レジスト膜１９を形成する。この場合は、バルクデバイス領域４のＳＴＩ絶縁膜１７の研摩量を相対的に増加させるため、バルクデバイス側エッチ量拡大方式に従って、バルクデバイス領域４におけるリバース開口寸法縮小率を相対的に小さな値（負値すなわち、対応するアクティブ領域より広くすることを含む）にする。次に、パターニングされたリバース酸化膜エッチ用レジスト膜１９をマスクとして、例えば、異方性ドライエッチングにより、ＳＴＩ絶縁膜１７をエッチバックする。その後、不要になったリバース酸化膜エッチ用レジスト膜１９を、たとえばアッシング等により除去する。
次に、ウエハ１の表面１ａ側に対して、ＣＭＰ処理を実行することにより、表面の平坦化を実行する。次に、窒化シリコン膜２２を、たとえばウエットエッチング（たとえば、エッチング液は、熱燐酸）により除去する。次に、パッド酸化シリコン膜２１を、たとえばウエットエッチング（たとえば、エッチング液は、弗酸系エッチング液）により除去すると、図２０に示すようになる。図２０に示すように、バルクデバイス領域のＳＴＩ領域１７ｂ（第２のＳＴＩ領域）のトップの高さが、ＳＯＩデバイス領域のＳＴＩ領域１７ｓ（第１のＳＴＩ領域）と比較して低くなっているのがわかる。これと同時に、バルクデバイス領域のＳＯＩ層１５ｂの方が、ＳＯＩデバイス領域のＳＯＩ層１５ｓと比較して、厚さが薄くなっている。これは、リバース酸化膜エッチで、バルクデバイス領域４におけるＳＴＩ絶縁膜１７のエッチバック量が多かったことに起因している。
次に、図２１に示すように、ウエハ１の表面１ａ側のほぼ全面に、バルクデバイス領域画定用レジスト膜１６を形成し、このバルクデバイス領域画定用レジスト膜１６を、たとえば通常のフォトリソグラフィにより、パターニングする。次に、パターニングされたバルクデバイス領域画定用レジスト膜１６をマスクとして、例えば、ドライエッチング（例えば、ハロゲン系エッチングガスを使用）により、バルクデバイス領域４のＳＯＩ層１５およびウエハ周辺領域６のＳＯＩ層１５を除去する。次に、たとえば、ウエットエッチング（例えば、弗酸系エッチング液）により、バルクデバイス領域４のＢＯＸ層１４およびウエハ周辺領域６のＢＯＸ層１４を除去する。その後、不要になったバルクデバイス領域画定用レジスト膜１６をたとえば、アッシング等により除去すると図２２に示すようになる。
図２２に示すように、トレンチ内にＳＴＩ絶縁膜１７が埋め込まれ、ＳＴＩ領域１７、１７ｓ、１７ｂ、すなわち、第１のＳＴＩ領域１７ｓおよび第２のＳＴＩ領域１７ｂが形成されている。この場合、図２２からわかるように、バルクデバイス領域４における半導体基板１ｓの表面を基準とするＳＴＩ高さＨｔｂ（バルクデバイス領域ＳＴＩ高さ）は、比較的低くなっている。このことは、段差によるフォトリソグラフィ特性の劣化を回避する上で有効である。
なお、ウエハ周辺領域６におけるバルクデバイス領域画定用レジスト膜１６の露光は、セクション３および４に於いて詳述したので、ここでは説明を省略する。
また、これ以降のプロセスは、セクション１に説明したとことと異なるところがないので、説明は繰り返さない。
このＳＴＩ先行プロセスは、従来から実績のあるＳＴＩ領域の形成を先行する方式をベースとしているため、プロセスの信頼性が高いというメリットがある。
６．前記各実施の形態（変形例を含む）に関する補足的説明並びに全般についての考察（主に図２３から図２６）
図２３はバルクデバイス領域ＳＴＩ高さＤｔｂが高い場合の弊害の例を示すバルクデバイス領域とＳＴＩ領域の境界部等のウエハ上面図（ゲート電極加工工程完了時点）である。図２４は比較例である単純ＳＴＩ先行プロセスにおけるＳＴＩ形成プロセスのウエハ内部領域の断面図（トレンチ埋め込み工程）である。図２５は比較例である単純ＳＴＩ先行プロセスにおけるＳＴＩ形成プロセスのウエハ内部領域の断面図（ＢＯＸ層＆ＳＯＩ層除去工程）である。図２６は本願の前記一実施の形態の半導体集積回路装置の製造方法（ＢＯＸ層＆ＳＯＩ層除去先行プロセス）のアウトラインを説明するためのウエハ断面図である。これらに基づいて、前記各実施の形態（変形例を含む）に関する補足的説明並びに全般についての考察を行う。
（１）ＣＭＯＳ集積回路の微細化に関する一般的考察：
ＣＭＯＳ集積回路の微細化によって、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）の高速化、高集積化が進められている。これに伴いチップの消費電力が冷却能力を超えないようにするため、低消費電力化が必須となっている。このためには、電源電圧の低電圧化が必要であり、従来のバルク構造トランジスタから、低電圧動作に有利な完全空乏型ＳＯＩ構造やマルチゲート構造（いわゆるＦＩＮ構造）トランジスタへの以降が検討されている。
具体的なデバイス構造としては、ＢＯＸ型ＳＯＩ基板が一つの候補であり、この線に沿って超低電圧動作（動作電圧、たとえば、０．４ボルト以下程度）のロジック回路の開発が進められている。
ここで、実際の集積回路素子で、ロジック回路部のＳＯＩ型トランジスタと周辺回路部のバルク型トランジスタを併用する場合、製造プロセスに於いて、ＳＯＩデバイス領域とバルクデバイス領域を作り分ける必要がある。すなわち、ＳＯＩ型半導体ウエハを用いて、ＳＴＩ型素子分離構造をＳＯＩデバイス領域とバルクデバイス領域の両方に形成するプロセスが必要となる。前記各実施の形態（変形例を含む）は、ＳＴＩ型素子分離構造を形成する上での各種の問題点を解決するためになされたものである。
（２）比較例および、その問題点の具体的説明（主に図２３から図２５）：
比較例は、従来から多用されている「ＳＴＩ先行＋均一縮小リバース酸化膜エッチ方式」である。この方式は、リバース酸化膜エッチにおいて、均一縮小方式を使用する点、以外、セクション５のプロセスと同一であり、リバース酸化膜エッチの部分は、セクション１のプロセスと同じである。従って、以下では、セクション５のプロセスの図２１および図２２に対応する部分のみを説明する。
図１８および図１９で均一縮小方式を使用した場合の図２０は、図２４のようになる。すなわち、図２４に示すように、バルクデバイス領域のＳＴＩ領域１７ｂ（第２のＳＴＩ領域）とＳＯＩデバイス領域のＳＴＩ領域１７ｓ（第１のＳＴＩ領域）の各トップ（上面）は相互に同じ高さである。また、同下面も同じ高さである。
次に、図２５に示すように、図２１と同様に、ウエハ１の表面１ａ側のほぼ全面に、バルクデバイス領域画定用レジスト膜１６を形成し、このバルクデバイス領域画定用レジスト膜１６を、たとえば通常のフォトリソグラフィにより、パターニングする。次に、パターニングされたバルクデバイス領域画定用レジスト膜１６をマスクとして、例えば、ドライエッチング（例えば、ハロゲン系エッチングガスを使用）により、バルクデバイス領域４のＳＯＩ層１５およびウエハ周辺領域６のＳＯＩ層１５を除去する。次に、たとえば、ウエットエッチング（例えば、弗酸系エッチング液）により、バルクデバイス領域４のＢＯＸ層１４およびウエハ周辺領域６のＢＯＸ層１４を除去する。この図２５からわかるように、比較例では、バルクデバイス領域ＳＴＩ高さＨｔｂが、セクション１やセクション５の場合と比較して、相対的に高くなっているのがわかる。このような状態で、たとえば、図６のようなゲート電極のパターニングを実行すると、図２３に示すように、段差の激しいバルクデバイス領域４のアクティブ領域ＢＡとその周辺のＳＴＩ領域１７の境界部（すなわちＳＴＩ段差部２６）に於いて、ゲート電極２５の幅に異常が発生する。
（３）本願の前記一実施の形態の半導体集積回路装置の製造方法（ＢＯＸ層＆ＳＯＩ層除去先行プロセス）のアウトラインの説明（主に図２６）
これに対して、前記一実施の形態の半導体集積回路装置の製造方法（ＢＯＸ層＆ＳＯＩ層除去先行プロセス）では、図２６に示すように、ＳＯＩデバイス領域３において、ＢＯＸ層１４を貫通するＳＴＩ領域１７ｓを形成するに当たり、ＢＯＸ層１４およびＳＯＩ層１５の除去を先行させている。このことにより、図５頭に示すように、たとえば、バルクデバイス領域４において、ＳＴＩ領域１７ｂ周辺の表面段差を低減することができる。
また、前記一実施の形態の半導体集積回路装置の製造方法（ＢＯＸ層＆ＳＯＩ層除去先行プロセス）は、ＢＯＸ層１４を貫通するＳＴＩ領域１７ｓを形成する場合に限定されるものではなく、ＢＯＸ層１４を貫通しないＳＴＩ領域１７ｓを形成する場合にも、同様に有効である。この場合、前記条件に加えて、ＢＯＸ層＆ＳＯＩ層除去工程の後であって、ＳＴＩ領域形成工程の前に、少なくともバルクデバイス領域上に、エピタキシャル半導体層を形成する工程を有さないものとすると、プロセスを単純にできるメリットがある。すなわち、複雑なエピタキシャルプロセス等により、バルク側に於いて、基板上面高さを上昇させる必要がないというメリットを有する。
７．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、主にゲートファースト方式を例にとり具体的に説明したが、本願発明はそれに限定されるものではなく、ＦＵＳＩプロセス、Ｈｉｇｈ−ｋファースト＆ゲートラスト方式、Ｈｉｇｈ−ｋ＆ゲートラスト方式、Ｐ側ゲートラストハイブリッド方式等にも適用できることは言うまでもない。
１ 半導体ウエハ
１ａ ウエハ又はチップの表面（第１の主面）
１ｂ ウエハ又はチップの裏面（第２の主面）
１ｓ シリコン基板（Ｐ型単結晶シリコン基板部）
２，２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ，２ｉ 半導体チップ又はチップ領域
３ ＳＯＩデバイス領域
４ バルクデバイス領域
５ ノッチ（結晶方位指標部）
６ ウエハ周辺領域
７ ウエハ内部領域
８ スクライブ領域（ダイシング領域）
９ 単位ショット領域
９ｄ ダミー単位ショット領域
９ｒ 実単位ショット領域
１０ アライメントマーク
１１ アライメントマーク形成領域
１２ ＢＯＸ層およびＳＯＩ層を有するテストパターン領域
１４ ＢＯＸ層
１５ ＳＯＩ層
１５ｂ バルクデバイス領域のＳＯＩ層
１５ｓ ＳＯＩデバイス領域のＳＯＩ層
１６ バルクデバイス領域画定用レジスト膜
１７ ＳＴＩ領域（ＳＴＩ絶縁膜）
１７ｂ バルクデバイス領域のＳＴＩ領域（第２のＳＴＩ領域）
１７ｓ ＳＯＩデバイス領域のＳＴＩ領域（第１のＳＴＩ領域）
１８ トレンチ形成用レジスト膜
１９ リバース酸化膜エッチ用レジスト膜
２０ 周辺露光領域
２１ パッド酸化シリコン膜
２２ 窒化シリコン膜
２４ ゲート絶縁膜
２４ｂ バルクデバイス領域のＭＩＳＦＥＴのゲート絶縁膜
２４ｓ ＳＯＩデバイス領域のＭＩＳＦＥＴのゲート絶縁膜
２５ ゲート電極
２５ｂ バルクデバイス領域のＭＩＳＦＥＴのゲート電極
２５ｓ ＳＯＩデバイス領域のＭＩＳＦＥＴのゲート電極
２６ ＳＴＩ段差部
２７ サイドウォールスペーサ
２８ｂ バルクデバイス領域のＭＩＳＦＥＴのＮ型ソースドレイン領域
２８ｓ ＳＯＩデバイス領域のＭＩＳＦＥＴのＮ型ソースドレイン領域
２９ アクティブ領域または半導体基板露出領域
３０ キャップ絶縁膜（窒化シリコン膜）
ＢＡ バルクデバイス領域のアクティブ領域
Ｄｓｂ ＳＯＩ−バルク間ＳＯＩ底面段差
Ｈｔｂ バルクデバイス領域ＳＴＩ高さ
Ｑｂ バルクデバイス領域のＭＩＳＦＥＴのＮ型ＭＩＳＦＥＴ
Ｑｓ ＳＯＩデバイス領域のＭＩＳＦＥＴのＮ型ＭＩＳＦＥＴ
Ｒ１ アライメントパターン周辺切り出し領域

Claims (19)

  1. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）ＳＯＩ型半導体ウエハの第１の主面側の各チップ領域内のバルクデバイス領域となるべき部分に於いて、ＳＯＩ層およびＢＯＸ層を除去する工程；
    （ｂ）前記工程（ａ）の後、前記ＳＯＩ型半導体ウエハの前記第１の主面側の各チップ領域内のＳＯＩデバイス領域となるべき部分に於いて、前記ＢＯＸ層を貫通するように第１のＳＴＩ領域を形成するとともに、前記ＳＯＩ型半導体ウエハの前記第１の主面側の各チップ領域内の前記バルクデバイス領域に於いて、第２のＳＴＩ領域を形成する工程；
    （ｃ）前記工程（ｂ）の後、前記ＳＯＩデバイス領域および前記バルクデバイス領域のそれぞれに、ＭＩＳＦＥＴを形成する工程。
  2. 請求項１の半導体集積回路装置の製造方法において、前記第２のＳＴＩ領域の下端部は、前記第１のＳＴＩ領域の下端部よりも低い。
  3. 請求項２の半導体集積回路装置の製造方法において、前記工程（ｃ）は、以下の下位工程を含む：
    （ｃ１）前記ＭＩＳＦＥＴのゲート電極をパターニングする工程。
  4. 請求項３の半導体集積回路装置の製造方法において、前記工程（ａ）の後であって、前記工程（ｂ）の前に、少なくとも前記バルクデバイス領域上に、エピタキシャル半導体層を形成する工程を有さない。
  5. 請求項４の半導体集積回路装置の製造方法において、前記工程（ｂ）において、更に、前記ＳＯＩ型半導体ウエハの前記第１の主面側のダイシング領域であって前記ＳＯＩ層および前記ＢＯＸ層が除去された領域に、前記工程（ｃ）で使用するアライメントマークを形成する。
  6. 請求項５の半導体集積回路装置の製造方法において、前記アライメントマークは、前記第１のＳＴＩ領域および前記第２のＳＴＩ領域と同時に形成されたＳＴＩ絶縁膜で主に構成されている。
  7. 請求項４の半導体集積回路装置の製造方法において、前記工程（ａ）において、更に、前記ＳＯＩ型半導体ウエハの前記第１の主面側のウエハ周辺領域において、前記ＳＯＩ層および前記ＢＯＸ層を除去する。
  8. 請求項７の半導体集積回路装置の製造方法において、前記ウエハ周辺領域において、前記ＳＯＩ層および前記ＢＯＸ層を除去する部分の画定は、周辺露光によって行われる。
  9. 請求項７の半導体集積回路装置の製造方法において、前記ウエハ周辺領域において、前記ＳＯＩ層および前記ＢＯＸ層を除去する部分の画定は、マスクパターンを用いた露光によって行われる。
  10. 請求項８の半導体集積回路装置の製造方法において、前記周辺露光は、各チップ領域内の前記バルクデバイス領域を画定するための主露光よりも前に実行される。
  11. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）ＳＯＩ型半導体ウエハの第１の主面側の各チップ領域内のバルクデバイス領域となるべき部分に於いて、ＳＯＩ層およびＢＯＸ層を除去する工程；
    （ｂ）前記工程（ａ）の後、前記ＳＯＩ型半導体ウエハの前記第１の主面側の各チップ領域内のＳＯＩデバイス領域となるべき部分に於いて、第１のＳＴＩ領域を形成するとともに、前記ＳＯＩ型半導体ウエハの前記第１の主面側の各チップ領域内の前記バルクデバイス領域に於いて、第２のＳＴＩ領域を形成する工程；
    （ｃ）前記工程（ｂ）の後、前記ＳＯＩデバイス領域および前記バルクデバイス領域のそれぞれに、ＭＩＳＦＥＴを形成する工程、
    ここで、前記工程（ａ）の後であって、前記工程（ｂ）の前に、少なくとも前記バルクデバイス領域上に、エピタキシャル半導体層を形成する工程を有さない。
  12. 請求項１１の半導体集積回路装置の製造方法において、前記第２のＳＴＩ領域の下端部は、前記第１のＳＴＩ領域の下端部よりも低い。
  13. 請求項１２の半導体集積回路装置の製造方法において、前記工程（ｃ）は、以下の下位工程を含む：
    （ｃ１）前記ＭＩＳＦＥＴのゲート電極をパターニングする工程。
  14. 請求項１３の半導体集積回路装置の製造方法において、前記工程（ｂ）において、更に、前記ＳＯＩ型半導体ウエハの前記第１の主面側のダイシング領域であって前記ＳＯＩ層および前記ＢＯＸ層が除去された領域に、前記工程（ｃ）で使用するアライメントマークを形成する。
  15. 請求項１４の半導体集積回路装置の製造方法において、前記アライメントマークは、前記第１のＳＴＩ領域および前記第２のＳＴＩ領域と同時に形成されたＳＴＩ絶縁膜で主に構成されている。
  16. 請求項１３の半導体集積回路装置の製造方法において、前記工程（ａ）において、更に、前記ＳＯＩ型半導体ウエハの前記第１の主面側のウエハ周辺領域において、前記ＳＯＩ層および前記ＢＯＸ層を除去する。
  17. 請求項１６の半導体集積回路装置の製造方法において、前記ウエハ周辺領域において、前記ＳＯＩ層および前記ＢＯＸ層を除去する部分の画定は、周辺露光によって行われる。
  18. 請求項１６の半導体集積回路装置の製造方法において、前記ウエハ周辺領域において、前記ＳＯＩ層および前記ＢＯＸ層を除去する部分の画定は、マスクパターンを用いた露光によって行われる。
  19. 請求項１７の半導体集積回路装置の製造方法において、前記周辺露光は、各チップ領域内の前記バルクデバイス領域を画定するための主露光よりも前に実行される。
JP2012045346A 2012-03-01 2012-03-01 半導体集積回路装置の製造方法 Pending JP2013182991A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012045346A JP2013182991A (ja) 2012-03-01 2012-03-01 半導体集積回路装置の製造方法
TW102106236A TW201347095A (zh) 2012-03-01 2013-02-22 半導體積體電路裝置之製造方法
US13/781,737 US9368385B2 (en) 2012-03-01 2013-02-28 Manufacturing method for semiconductor integrated circuit device
CN2013100654222A CN103295969A (zh) 2012-03-01 2013-03-01 半导体集成电路装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012045346A JP2013182991A (ja) 2012-03-01 2012-03-01 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013182991A true JP2013182991A (ja) 2013-09-12

Family

ID=49043075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012045346A Pending JP2013182991A (ja) 2012-03-01 2012-03-01 半導体集積回路装置の製造方法

Country Status (4)

Country Link
US (1) US9368385B2 (ja)
JP (1) JP2013182991A (ja)
CN (1) CN103295969A (ja)
TW (1) TW201347095A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842841B2 (en) 2014-09-17 2017-12-12 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
JP2018046234A (ja) * 2016-09-16 2018-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2020061450A (ja) * 2018-10-10 2020-04-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体ウェハ

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735256B2 (en) 2014-10-17 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for FinFET comprising patterned oxide and dielectric layer under spacer features
JP6340310B2 (ja) 2014-12-17 2018-06-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびウェラブル装置
WO2017036512A1 (en) * 2015-08-31 2017-03-09 Karl Heinz Priewasser Method of processing wafer and protective sheeting for use in this method
CN107611122B (zh) * 2017-10-13 2019-12-03 德淮半导体有限公司 半导体装置及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211610A (ja) 1994-01-26 1995-08-11 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JPH10303385A (ja) 1997-04-25 1998-11-13 Texas Instr Inc <Ti> Ｓｉｍｏｘまたは貼り合わせｓｏｉ基板上に作成したハイブリッド素子及びその製造方法
WO2001067509A1 (en) 2000-03-09 2001-09-13 Fujitsu Limited Semiconductor device and method of manufacture thereof
JP2004047844A (ja) 2002-07-15 2004-02-12 Renesas Technology Corp 半導体装置およびその製造方法
JP2007184549A (ja) 2005-12-07 2007-07-19 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP4364227B2 (ja) * 2006-09-29 2009-11-11 株式会社東芝 半導体記憶装置
WO2010082504A1 (ja) * 2009-01-19 2010-07-22 株式会社日立製作所 半導体装置およびその製造方法、並びに半導体記憶装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842841B2 (en) 2014-09-17 2017-12-12 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
JP2018046234A (ja) * 2016-09-16 2018-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2020061450A (ja) * 2018-10-10 2020-04-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体ウェハ
JP7053426B2 (ja) 2018-10-10 2022-04-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体ウェハ

Also Published As

Publication number Publication date
US20130230964A1 (en) 2013-09-05
TW201347095A (zh) 2013-11-16
US9368385B2 (en) 2016-06-14
CN103295969A (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
TWI606584B (zh) 半導體裝置與其形成方法
JP5661524B2 (ja) 半導体集積回路装置の製造方法
TWI393236B (zh) 半導體元件與其製法
TWI556441B (zh) 場效電晶體結構及其製造方法
JP5837387B2 (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
JP5661445B2 (ja) 半導体集積回路装置およびその製造方法
JP2013182991A (ja) 半導体集積回路装置の製造方法
US8772056B2 (en) Dummy pattern design for thermal annealing
US20130330904A1 (en) Overlay mark assistant feature
TWI775982B (zh) 半導體裝置結構及其形成方法
US10763262B2 (en) Method of preparing semiconductor structure
KR20180110657A (ko) 반도체 디바이스를 형성하는 방법
US7803681B2 (en) Semiconductor device with a bulb-type recess gate
TW202023020A (zh) 積體電路結構
TWI546859B (zh) 半導體裝置之圖案化結構及其製作方法
JP2012199360A (ja) 半導体集積回路装置の製造方法
JP2012129291A (ja) 半導体集積回路装置
KR100827514B1 (ko) 반도체 소자 및 반도체 소자의 형성 방법
US10957578B2 (en) Single diffusion break device for FDSOI
US20240120334A1 (en) Semiconductor device structure with gate dielectric layer and method for forming the same
KR101146955B1 (ko) 반도체 소자의 콘택홀 형성 방법
JP2012199361A (ja) 半導体集積回路装置の製造方法
TW202121507A (zh) 半導體裝置
CN117096134A (zh) 半导体器件的测试线结构、半导体器件及其制造方法
TW202238742A (zh) 半導體裝置及其形成方法