JP2007005583A - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法 Download PDF

Info

Publication number
JP2007005583A
JP2007005583A JP2005184372A JP2005184372A JP2007005583A JP 2007005583 A JP2007005583 A JP 2007005583A JP 2005184372 A JP2005184372 A JP 2005184372A JP 2005184372 A JP2005184372 A JP 2005184372A JP 2007005583 A JP2007005583 A JP 2007005583A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
etching
semiconductor device
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005184372A
Other languages
English (en)
Other versions
JP2007005583A5 (ja
JP4597790B2 (ja
Inventor
Shinya Sasagawa
慎也 笹川
Daisuke Oogarakon
大輔 大柄根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005184372A priority Critical patent/JP4597790B2/ja
Publication of JP2007005583A publication Critical patent/JP2007005583A/ja
Publication of JP2007005583A5 publication Critical patent/JP2007005583A5/ja
Application granted granted Critical
Publication of JP4597790B2 publication Critical patent/JP4597790B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】 本発明は、シロキサン結合を含む絶縁層を選択的にエッチングする技術について提供することを課題とする。また、本発明は、エッチングの際に生じる不具合に起因した動作不良等の低減された半導体装置を提供することを課題とする。
【解決手段】 本発明の一は、半導体層と導電層との上に設けられ、シロキサン結合を含む絶縁層を、絶縁層の上に設けられた感光性樹脂をマスクとし、臭化水素ガスと酸素ガスとを含む処理用ガスを用いて絶縁層をエッチングする工程を含むことを特徴とする半導体装置の作製方法である。
【選択図】図1

Description

本発明は被処理物のエッチング方法に関する。また、本発明は導電層と絶縁層とが積層した構造を含む半導体装置の作製方法に関する。
発光装置や液晶装置の動作を制御する為に設けられる駆動回路、或いは演算処理を行う機能を有する集積回路等は、導電層や絶縁層、半導体層等、様々な層を積層させることによって作製されている。その為、積層構造の違いに因る基準面からの表面高さのばらつき、つまり段差を生じる。そして、段差が大きくなると、その段差を被覆するように層を形成することが困難となり、例えば配線の段切れ等の不良を生じることがある。
従って、段差を緩和できるようにするために、化学的機械的研磨法等によって表面を平坦化する処理する技術や、或いはアクリル、ポリイミド、シロキサン等の流動性を有する材料を塗布することによって表面の平坦性が高い層を形成する技術等が開発されている。
このように表面を平坦化した層を設けて段差を緩和する為の技術の開発が進むに伴い、形成した層を加工するための技術の開発もまた必要となってくる。特に、集積回路等の微細化が進んでいる半導体装置においては、配線間を接続する為に設けられるコンタクトホールの孔径を益々小さくすることが求められている。しかし、孔径の小さなコンタクトホールの形成には異方性の高いドライエッチングを用いることが適しているが、しかし、コンタクトホール内における反応生成物の堆積や、アンダーカット、ボーイング等の不良が生じてしまうという問題もある。その為、孔径の小さいコンタクトホールを形成する為のエッチング技術について開発がされており、例えば特許文献1では、C48、CO、Ar、O2ガスを用いてSiF結合またはCF結合を有する化合物からなる絶縁膜をエッチングすることによってコンタクトホールを形成する技術について開示している。
ところで、コンタクトホールを形成する為のエッチングでは、コンタクトホールから露出された導電層はエッチングせずに残す必要がある。仮にコンタクトホールから露出された導電層がエッチングされると、配線間の接触不良を引き起こす等の問題が生じてしまう。その為、微細な形状のコンタクトホールを形成できると共に、コンタクトホールから露出した導電層と、その導電層と積層し、コンタクトホールが設けられる絶縁層との選択比良くエッチングできるようなエッチング方法の開発が求められる。
特開平10−256240号公報
本発明は、シロキサン結合を含む絶縁層を選択的にエッチングする技術について提供することを課題とする。また、本発明は、エッチングの際に生じる不具合に起因した動作不良等の低減された半導体装置を提供することを課題とする。
本発明の一は、半導体層と導電層との上に設けられ、シロキサン結合を含む絶縁層を、絶縁層の上に設けられた感光性樹脂をマスクとし、臭化水素ガスと酸素ガスとを含む処理用ガスを用いて絶縁層をエッチングする工程を含むことを特徴とする半導体装置の作製方法である。
本発明の一は、トランジスタの上に設けられ、シロキサン結合を含む絶縁層を、前記絶縁層の上に設けられた感光性樹脂をマスクとし、臭化水素ガスと酸素ガスとを含む処理用ガスを用いて絶縁層をエッチングする工程を含むことを特徴とする半導体装置の作製方法である。
本発明において、シロキサンとは、珪素(Si)、酸素(O)、水素(H)等の元素を含み、さらにSi−O−Si結合(シロキサン結合)を含む化合物である。シロキサンの具体例としては、下記一般式(1)のような鎖状シロキサンの他、下記一般式(2)のような環状シロキサン等の化合物が挙げられる。ここで、一般式(1)、(2)において、水素は、メチル基等のアルキル基の他、フェニル基等のアリール基等で置換されていてもよい。また、nは自然数である。
また、エッチングの方式について特に限定はなくプラズマによって生成されたイオンまたは活性種によって被処理物をエッチングする方式を用いることができる。但し、誘導結合型プラズマ方式のように異方性の高いエッチング方式を用いることによって、より形状の良好な開口部を形成することができる。また、処理用ガスにおいて、酸素ガスは、3〜12%の流量割合(処理用ガス総流量に対する割合)で含まれていることが好ましい。また、エッチング時の圧力は、1.7Pa未満が好ましく、1.4Pa以下であることがより好ましい。
なお、半導体層には、一部にニッケル等の金属、またはニッケルシリサイド等の金属と半導体とが結合してできた化合物、またはN型またはP型を付与する不純物等が含まれていてもよい。
本発明の実施によって、ドライエッチングによって絶縁層に開口部を形成する際に生じ得る反応生成物の堆積に起因した不良が低減され、良好に動作させることのできる半導体装置を得ることができる。また、本発明の実施によって、ドライエッチングによって絶縁層に開口部を形成する際に生じ得るプラズマダメージに起因した不良が低減され、良好に動作させることのできる半導体装置を得ることができる。
本発明の実施によって、より細密にコンタクトホールを設けることができ、高集積化した半導体装置を得ることができる。
以下、本発明の一態様について説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本形態の記載内容に限定して解釈されるものではない。
(実施の形態1)
本発明の一態様について図1を用いて説明する。
本発明のエッチング方法は、シロキサンを用いて形成された絶縁層を、臭化水素ガス(HBrガス)および酸素ガス(O2ガス)を含む処理用ガスを用いてエッチングする工程を含んでいる。
本発明において、シロキサンとは、珪素(Si)、酸素(O)、水素(H)等の元素を含み、さらにSi−O−Si結合(シロキサン結合)を含む化合物である。シロキサンの具体例としては、下記一般式(1)のような鎖状シロキサンの他、下記一般式(2)のような環状シロキサン等の化合物が挙げられる。ここで、一般式(1)、(2)において、水素は、メチル基等のアルキル基の他、フェニル基等のアリール基等で置換されていてもよい。また、nは自然数である。
なお、シロキサンを用いて形成された絶縁層の形成方法について特に限定はなく、塗布法の他、インクジェット法等の方法を用いて形成されていてもよい。また、層の形成後、加熱処理をされていてもよい。このようにして形成された絶縁層にはシロキサン結合が含まれている。
エッチングされる被処理物の態様としては、図1(A)に表されるように、基体100上に、半導体層101、絶縁層102、導電層103a、103b、絶縁層104とが積層された構造を有するものが挙げられる。図1において、半導体層101は絶縁層102に覆われ、導電層103aは絶縁層102上であって半導体層101と積層した領域上に設けられている。また、導電層103bの下層には半導体層101は特に設けられておらず、絶縁層102と積層している。なお、絶縁層102は酸化珪素を主成分とする絶縁物からなる層である。そして、絶縁層104は、シロキサンを用いて、半導体層101、絶縁層102、導電層103a、103bを覆うように形成されている。このような被処理物において、絶縁層104には、例えばレジスト等の感光性樹脂からなるマスク105が設けられている。なお、半導体層101は、珪素の他、シリコンゲルマニウム等の半導体からなる層であってもよい。また、導電層103a、103bは、チタン(Ti)の他、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)等から選ばれる一または二以上の金属を用いて形成されていることが好ましい。
以上のような被処理物において、半導体層101および導電層103a、103bへ到る開口部(つまり、半導体層101および導電層103a、103bが露出する開口部)を設ける為に、HBrガスおよびO2ガスを含む処理用ガスを用いて絶縁層104を選択的にエッチングする(図1(B))。このようにHBrガスおよびO2ガスを含む処理用ガスを用いてエッチングすることにより、導電層103a、103b、マスク105が過剰にエッチングされてしまうこと(オーバーエッチング)を防ぐことができ、絶縁層104を高選択比でエッチングすることが容易となる。また、HBrガスおよびO2ガスを含む処理用ガスを用いることによって、レジストとの選択比が向上する為、レジストがエッチングされることに起因した開口部の孔径の増大を抑えることができ、高アスペクト比の開口部を形成することができる。なお、エッチング方式について特に限定は無く、誘導結合型プラズマ(ICP:Inductively Coupled Plasma)方式の他、容量結合型プラズマ(CCP:Capacitively Coupled Plasma)方式、電子サイクロトン共鳴プラズマ(ECR:Electron Cyclotron Resonance)方式、反応イオンエッチング(RIE:Reactive Ion Etching)方式等のプラズマによって生成されたイオンまたは活性種によって被処理物をエッチングするエッチング方式を用いることができる。
処理用ガスにおいて、O2ガスは、処理用ガスの流量に対し3%〜12%の流量割合で含まれていることが好ましい。これによって絶縁層104に含まれている炭素(C)をCOまたはCO2等のガスとして排気させることができ、炭素に起因したエッチング速度の低下等を防ぐことができ、また、開口部内への反応生成物の堆積に起因したエッチング不良を防ぐことができる。また、エッチング時の処理室内の圧力は1.7Pa未満であることが好ましく、1.4Pa以下であることがより好ましい。これによって、反応生成物を効率良く排気することができ反応生成物の堆積に起因したエッチング不良を防ぐことができ、また、マイクロローディング効果も抑制することができる。
なお、絶縁層102のように半導体層101と積層して設けられている酸化珪素を主成分とする層については、HBrガスおよびO2ガスを含む処理用ガスによってエッチングするのではなく、CHF3ガス等の、絶縁層102と半導体層101との選択比が非常に高いガスを用いてエッチングすることが好ましい。このようにすることで、半導体層101が過剰にエッチングされてしまうことを低減することができる。
エッチング後は、不要になったマスク105を除去する(図1(C))。以上のようにして、半導体層101および導電層103a、103bへ到る開口部が設けられた絶縁層106を形成することができる。なお、エッチングされる被処理物の態様は図1に表されたものには限定されない、導電層103aと半導体層101のように導電層と半導体層とが積層した構造は必ずしも含まれている必要はなく、例えば、半導体層と導電層とがそれぞれ異なる部位に設けられた構造を有する被処理物であってもよい。また、図2(A)に表されるように絶縁層104の上に、窒化珪素または酸化珪素からなる絶縁層107、チタンからなる層108が順に設けられた構成の被処理物であってもよい。このように、シロキサンを用いて形成された絶縁層104の上にさらに導電層108を設けた状態で開口部を形成することによって、開口部を形成時に生じ得るプラズマダメージを低減することができる。導電層108は開口部形成後に形成される配線109を形成するのに用いられる導電物110と同じ導電物を用いて形成されることが好ましく、例えばチタン、窒化チタン、タンタル、窒化タンタル等を用いて形成することができる。窒化珪素または酸化珪素からなる絶縁層107、導電層108については、塩素ガスと酸素ガスとCF4ガスを用いてエッチングすることが好ましく、その後、絶縁層104についてはHBrガス及びO2ガスを用いてエッチングすればよい。なお、チタンからなる層108は、図2(D)に表されるように、チタンからなる層108上に開口部を通って半導体層101および導電層103a、103bへ到る配線109を形成する際に、エッチングして除去すればよい。
以上のようなエッチングによって、コンタクトホール等の開口部の形成の際にレジストの後退に起因して生じるアスペクト比の低下を低減し、良好な形状の開口部を設けることができる。その結果、より細密にコンタクトホールを設けることができ、半導体装置の高集積化を実現することができる。このような、コンタクトホールをより細密に設ける技術は、トランジスタ等の回路素子を覆う絶縁層(層間絶縁層)に、回路素子に到るコンタクトホールを設ける際に特に有効である。回路素子が設けられる層は特に細密に素子を配置することが求められる為である。
(実施の形態2)
HBrガスおよびO2ガスを用いてシロキサンを含む層をエッチングする工程を含む本発明の半導体装置の作製方法の一態様について図3〜11を用いて説明する。
基板201上に、剥離層202を形成する。基板201の材質について特に限定はなく、ガラス、石英等の他、プラスチック等の可撓性を有する材料からなるものを用いることができる。剥離層202としては、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、珪素(Si)等の中から選ばれた一または二以上の元素を主成分とする合金若しくは化合物を用いて、単層または多層で形成された層を用いることができる。剥離層202の結晶性について特に限定はなく、非晶質、微結晶、多結晶のいずれでもよい。また、剥離層202の形成方法についても特に限定はなく、スパッタリング法、CVD法等を用いることができる。(図3(A))
次に剥離層202上に絶縁層203を形成する。絶縁層203は酸化珪素、窒化珪素等の絶縁物を用いて形成することができる。これらの絶縁物からなる層は、それぞれ単層で設けられていてもよいし、または積層されて多層で設けられていてもよい。なお、酸化珪素からなる層には窒素が含まれていてもよいし、窒化珪素からなる層には酸素が含まれていてもよい。窒化珪素からなる層は、主に、基板201から、後の工程で形成される半導体層へ不純物が拡散するのを防ぐ機能を有する。また、酸化珪素からなる層は、後の工程で形成される半導体層へ不純物が拡散するのを防ぐ機能を有する。また、酸化珪素からなる層を窒化珪素からなる層と半導体層との間に設けた場合には、酸化珪素からなる層は、窒化珪素からなる層と半導体層との間に生じる応力を緩和する機能を有する。なお、絶縁層203の形成方法について特に限定はなく、スパッタリング法、CVD法等を用いることができる。(図3(A))
次に、絶縁層203上に半導体層204を形成する。半導体層204の形成方法について特に限定はなく、非晶質半導体層を形成した後、これをレーザー光照射、ファーネス、またはRTA等を用いた加熱処理によって結晶化し、結晶質半導体層を形成する方法で形成してもよいし、または、CVD法によって結晶質半導体を堆積させて形成する方法で形成してもよい。なお、本形態では、特に非晶質半導体層を形成した後、結晶化を助長する金属元素を用いて該非晶質半導体層を結晶化し、半導体層204を形成する方法について説明する。(図3(A))
先ず、絶縁層203上に非晶質半導体層を形成する。なお、非晶質半導体層の形成方法について特に限定はなく、スパッタリング法、CVD法等を用いることができる。次に、非晶質半導体層の上に結晶化を助長する金属元素を含む溶液を塗布する。その後、ファーネスまたはRTA等を用いた加熱処理(500〜800℃)によって、非晶質半導体層を結晶化し、結晶質半導体層を形成する。なお、プラズマCVD法によって非晶質半導体層を形成した場合には、溶液を塗布後、非晶質半導体層内に含まれる水素を除く為の熱処理(400〜500℃)を、結晶化の為の熱処理の前に行うことが好ましい。以上のようにして固相成長によって結晶質半導体層を形成した後、該結晶質半導体層へレーザー光を照射し、レーザー結晶化を行うことが好ましい。このように、固相成長による結晶化とレーザー結晶化とを組み合わせることによって、配向性が高く、粒内欠陥が少ない結晶質半導体層を得ることができる。なお、レーザー光について特に限定はなく、気体レーザーまたは固体レーザーの何れを用いてもよいし、また連続発振またはパルス発振の何れを用いてもよい。
以上のように結晶化を助長する金属元素を用いて結晶質半導体層を得た場合には、結晶化後、結晶質半導体層に含まれる金属元素をゲッタリングする処理をすることが好ましい。ゲッタリング方法について特に限定はないが、本形態では、結晶質半導体層の上に非晶質半導体層を設けた後、加熱処理して該非晶質半導体層へ金属元素を拡散させる方法を用いる。なお、ゲッタリングに用いた非晶質半導体層は、ゲッタリングの為の加熱処理によって、結晶成分を含むようになるが、本形態では、便宜的に非晶質半導体層と呼ぶ。金属元素をゲッタリングされる結晶質半導体層と、金属元素をゲッタリングする非晶質半導体層との間には、数nmの薄い酸化膜を設けておくことが好ましい。これによってゲッタリング後不要になった非晶質半導体層を選択的に除去することが容易となる。ゲッタリング後、不要になった非晶質半導体層は、TMAH等の溶液を用いて、或いはドライエッチング法を用いて選択的にエッチングすればよい。また、酸化膜は、フッ酸等を用いて選択的に除去すればよい。
以上のようにして半導体層204を形成した後、半導体層204を所望の形状に加工し、半導体層204a、204b、204cを形成する(図3(B))。なお、半導体層204には、トランジスタの閾値を調節する為の不純物を添加することが好ましい。不純物を添加するタイミングは、非晶質珪素膜の形成後でもよいし、結晶化後であってもよい。
次に半導体層204a〜204cを覆う絶縁層205を形成する(図3(B))。絶縁層205はトランジスタのゲート絶縁層として機能する。絶縁層205は酸化珪素、窒化珪素等の絶縁物を用いて形成することができる。これらの絶縁物からなる層は、それぞれ単層で設けられていてもよいし、または積層されて多層で設けられていてもよい。なお、絶縁層205の形成方法について特に限定はなく、スパッタリング法、CVD法等を用いることができる。
半導体層204a〜204c及び絶縁層205の一方若しくは双方に対してマイクロ波で励起され、電子温度が2eV以下、イオンエネルギーが5eV以下、電子密度が1011〜1013/cm3程度である高密度プラズマ処理によって酸化又は窒化処理されていても良い。このとき、基板温度を300〜450℃とし、酸化雰囲気(O2、N2Oなど)又は窒化雰囲気(N2、NH3など)で処理することにより、半導体層204a〜204cと絶縁層205の界面の欠陥準位を低減することができる。絶縁層205対してこの処理を行うことにより、この絶縁層の緻密化を図ることができる。すなわち、荷電欠陥の生成を抑えトランジスタのしきい値電圧の変動を抑えることができる。また、トランジスタを3V以下の電圧で駆動させる場合には、このプラズマ処理により酸化若しくは窒化された絶縁層を絶縁層205として適用することができる。また、トランジスタの駆動電圧が3V以上の場合には、このプラズマ処理で半導体層204a〜204cの表面に形成した絶縁層とCVD法(プラズマCVD法若しくは熱CVD法)で堆積した絶縁層とを組み合わせて絶縁層205を形成することができる。また、同様にこの絶縁層は、容量素子の誘電体層としても利用することができる。この場合、このプラズマ処理で形成された絶縁層は、1〜10nmの厚さで形成され、緻密な膜であるので、大きな電荷容量を持つ容量素子を形成することができる。
次に絶縁層205の上に第1の導電層および第2の導電層を順に積層した後、レジスト等の感光性樹脂からなるマスクを用いてこれらの導電層を所望の形状に加工する。第1の導電層は、窒化タンタル、窒化チタン等の絶縁層205との密着性が良い導電物を用いて、20〜100nmの厚さで形成することが好ましい。また、第2の導電層は、アルミニウム、タングステン、銅、銀、モリブデン等の抵抗値の小さい導電物を用いて100nm〜400nmの厚さで形成することが好ましい。なお、第1の導電層および第2の導電層の形成方法について特に限定はなく、スパッタリング法またはCVD法等を用いればよい。これらの導電層上にマスク208a、208b、208c、208dを形成した後、第1の導電層および第2の導電層をエッチングし、第1の導電層206a、206b、206c、206d、第2の導電層207a、207b、207c、207dを形成する。なお、第1の導電層206aと第2の導電層207aは水平方向の幅が同じであり、第1の導電層206bと第2の導電層207bは水平方向の幅が同じであり、第1の導電層206cと第2の導電層207cは水平方向の幅が同じであり、第1の導電層206dと第2の導電層207dは水平方向の幅が同じである(図3(B))。次に、マスク208a、208b、208c、208dの側壁をエッチングすると共に、第2の導電層207a、207b、207c、207dの側壁をエッチングする。これによって、第2の導電層207aは第1の導電層206aよりも水平方向の幅が短くなり、第2の導電層207bは第1の導電層206bよりも水平方向の幅が短くなり、第2の導電層207cは第1の導電層206cよりも水平方向の幅が短くなり、第2の導電層207dは第1の導電層206dよりも水平方向の幅が短くなる。その後マスクを除去する(図3(C))。
なお、本形態では、マスク208a、208b、208c、208dはそれぞれ、厚さが一様に形成されているが、例えば図11に表されるように回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いて感光性樹脂を露光し、露光される光量を部分ごとに異ならせ、厚さが部分ごとにことなるマスク240a、240b、240c、240dを用いてもよい。このようなマスクを用いることによって、マスクの形状をそのまま反映させ、図3(C)で表されるような形状に第1の導電層206a、206b、206c、206d、第2の導電層207a、207b、207c、207dを加工することができる。
次に、N型を付与する不純物を添加する必要のない半導体層204cをマスク209で覆って保護した状態で、半導体層204a、204bへ第1の導電層206a’、206b’を不純物が突き抜けるようなエネルギーでN型を付与する不純物を添加し、半導体層204a、204bのうち上層に第2の導電層207a’、207b’が設けられておらず第1の導電層206a’、206b’のみが設けられた領域を低濃度のN型不純物領域210a、210bとする。続いて、絶縁層205を突き抜けるが、第1の導電層206a’、206b’は突き抜けないようなエネルギーでN型を付与する不純物を添加し、半導体層204a、204bのうち上層に第1の導電層206a’、206b’および第2の導電層207a’、207b’のいずれも設けられていない領域を高濃度のN型不純物領域211a、211bとする。なお、N型を付与する為に添加する不純物について特に限定はなく、燐またはヒ素等を用いることができる。なお、N型不純物領域211a、211bはトランジスタのソースまたはドレインとして機能する。(図4(A))
次に、P型を付与する不純物を添加する必要のない半導体層204a、204bをマスク212で覆い保護した状態で、半導体層204cへ第1の導電層206c’および絶縁層205を突き抜けるようなエネルギーでP型を付与する不純物を添加し、半導体層204cのうち、上層に第2の導電層207c’が設けられておらず第1の導電層206c’のみが設けられた領域を低濃度のP型不純物領域213とし、上層に第1の導電層206c’および第2の導電層207c’のいずれも設けられていない領域を高濃度のP型不純物領域214とする。なお、P型を付与する為に添加する不純物について特に限定はなく、ボロン等を用いることができる。なお、P型不純物領域214はトランジスタのソースまたはドレインとして機能する。(図4(B))
以上の様にして、第1の導電層206a’と第2の導電層207a’とが積層してなるゲート電極と半導体層204aと絶縁層205とを含むNチャネル型トランジスタ216a、および第1の導電層206b’と第2の導電層207b’とが積層してなるゲート電極と半導体層204bと絶縁層205とを含むNチャネル型トランジスタ216b、第1の導電層206c’と第2の導電層207c’とが積層してなるゲート電極と半導体層204cと絶縁層205とを含むPチャネル型トランジスタ217、第1の導電層206d’と第2の導電層207d’とが積層してなる配線218をそれぞれ作製することができる。
次に、第1の導電層206a’〜206c ’、第2の導電層207a’〜207c ’の側壁を覆うサイドウォール215a、215b、215c、215dを形成する。本形態では、サイドウォール215a〜215dの形成の際、絶縁層205もエッチングし、半導体層204a〜204cのそれぞれに設けられた高濃度のN型不純物領域211a、211b、高濃度のP型不純物領域214の一部が露出するようにする。(図4(C))
次に、半導体層204a〜204cを覆うようにニッケルからなる層219を形成した後、加熱処理をして半導体層204a〜204cとニッケルを反応させ、ニッケルシリサイドを含む領域220a、220b、220cを半導体層204a〜204cの表面に設ける。このように、ニッケルシリサイドを含む領域220a、220b、220cを設けることによって、N型不純物領域211a、211bおよびP型不純物領域214と、後の工程で形成する配線とのオーミック接触がし易くなる。(図5(A))
次に、Nチャネル型トランジスタ216a、216b、Pチャネル型トランジスタ217を覆う絶縁層221、222を順に積層して形成する。絶縁層221は、酸化珪素を用いて形成することが好ましい。なお、絶縁層221の形成方法について特に限定はなく、CVD法またはスパッタリング法等を用いて形成すればよい。なお、絶縁層221の形成後、先の工程で添加したN型を付与する不純物およびP型を付与する不純物をそれぞれ活性化させる為の熱処理、および半導体層に含まれるダングリングボンドを終端させる為の水素化処理を行うことが好ましい。なお、活性化の為の熱処理および水素化処理は、それぞれ絶縁層221の形成前に行っても構わないが、絶縁層221の形成後に行うことで、熱処理の雰囲気中に含まれる微量の酸素によって第1の導電層206a’〜206d ’及び第2の導電層207a’〜207d ’が酸化されてしまうことを防ぐことができる。また、絶縁層222は、シロキサン結合を含む層である。このようにシロキサンを用いて絶縁層222を形成することで、絶縁層222の表面は絶縁層222よりも下層に設けられたトランジスタ等の形状を反映して形成され得る凹凸が緩和された平滑な表面となる。絶縁層222の形成方法についても特に限定はなく、スピンコート法等の湿式方法を用いて形成すればよい。また、絶縁層222の形成後、300〜400℃の加熱処理をしてもよい。(図5(B))
次に、絶縁層222の上にレジスト等の感光性樹脂からなるマスク223を形成する。そして、絶縁層221、222を選択的にエッチングし、半導体層204a〜204cに到るコンタクトホール、および第2の導電層207a’〜207c ’に到るコンタクトホールを絶縁層221、222に設ける。この時、エッチングは、先ずHBrガスとO2ガスとを含む処理用ガスを用いて絶縁層222のエッチングをした後、続いてCHF3ガス等を用いて絶縁層221のエッチングをする方法で行うことが好ましい。また、絶縁層222のエッチング時の圧力は1.4Pa以下であることが好ましい。また、絶縁層222のエッチングにおいてO2ガスは、処理用ガスの全体の流量に対し3%〜12%の割合で含まれていることが好ましい。このようにして絶縁層222をエッチングすることで、アスペクト比が高く良好な形状のコンタクトホールを設けることができると共に、マスク223および第2の導電層207a’〜207c ’を過剰にエッチングしてしまうことなくエッチングすることができる。なお絶縁層222のエッチングをする際のエッチング方式について特に限定は無く、誘導結合型プラズマ(ICP:Inductively Coupled Plasma)方式の他、容量結合型プラズマ(CCP:Capacitively Coupled Plasma)方式、電子サイクロトン共鳴プラズマ(ECR:Electron Cyclotron Resonance)方式、反応イオンエッチング(RIE:Reactive Ion Etching)方式等のプラズマにより発生したイオンまたは活性種によってエッチングする方式を用いることができる。以上のようにして、高アスペクト比のコンタクトホールが設けられることによって、コンタクトホールを形成するのに必要な面積が縮小し、集積度がより高まった回路を作製することができる。(図5(C))
次に、マスク223を除去した後、絶縁層222及び絶縁層221、222に設けられたコンタクトホールを覆う導電層をスパッタリング法またはCVD法等によって形成し、さらに形成された導電層を所望の形状に加工して配線224a〜224fを形成する。なお、配線224a〜224fの形成に用いる導電層は、アルミニウム、銅、または銀等の低抵抗な導電物を用いて形成されていることが好ましい。また、チタン、窒化チタン、アルミニウム、チタン、窒化チタンを順に積層させた構造の配線であることがより好ましい。これによって、半導体層204a〜204cとアルミニウム、銅、または銀等の低抵抗な導電物が直接接することを防ぐことができ、また、ヒロック等の発生を低減することができる。(図6(A))
次に、配線224a〜224fを覆うように絶縁層222上に絶縁層225を形成する。絶縁層225も、絶縁層222と同様にシロキサンを用いて形成することが好ましい。さらに、絶縁層222の上に、窒化珪素を主成分とした層と、チタン、窒化チタン、タンタル、窒化タンタル等からなる導電層とが順に積層されていることが好ましい。シロキサンを用いて絶縁層222を形成することによって、配線224a〜224fの形状を反映して絶縁層225に生じる得る凹凸を緩和することができる。また、絶縁層222の上層に導電層を設けることによってコンタクトホールの形成時に発生し得るプラズマダメージを低減することができる。このような層を形成した後、そして、絶縁層225上にレジスト等の感光性樹脂からなるマスク226を形成した後、絶縁層225をエッチングし、絶縁層225を通って配線224c、224f等に到るコンタクトホールを設ける(なお、本形態では、配線224c、224fに到るコンタクトホールを設けているが、その他の配線に到るコンタクトホールが設けられていてもよい)。この場合も、HBrガスおよびO2ガスを含む処理用ガスを用いてドライエッチングすることはできるが、開口部から露出する配線224c、224fの最表面に設けられている層がチタンを用いて形成されている場合には、HBrガス、O2ガス、及びCF4ガスを処理用ガスとして用いたドライエッチングによってエッチングすることが好ましい。このようにHBrガス、O2ガスに加えてさらにCF4ガスを含む処理用ガスを用いることによって、絶縁層230のエッチング速度が速まる為生産性が向上し、またチタンとの選択比も良好になる為配線224c、224fが過剰にエッチングされてしまうことを防ぐことができる。なお、CF4ガスは、処理用ガス全体の流量に対し12%以下となるような量で含まれていることが好ましい。これによって絶縁層225から露出する配線がオーバーエッチングされてしまうことを防ぐことができるという効果が得られる。(図6(B))
次に、マスク226を除去した後、絶縁層225及び絶縁層225に設けられたコンタクトホールを覆う導電層をスパッタリング法またはCVD法等によって形成し、さらに形成された導電層を所望の形状に加工して配線227a、227bを形成する。配線227a、227bは、先に記載した配線224a〜224fと同様にして形成すればよい。なお、先の工程で絶縁層225をチタンからなる層を含む構成とした場合には、配線227a、227bを加工する際、チタンからなる層もエッチングする。(図7(A))
次に、配線227a、227bを覆う絶縁層228を絶縁層225上に形成する。絶縁層228も絶縁層225と同様にシロキサンを用いて形成することが好ましい。これによって、配線227a、227bに形状を反映して絶縁層228に生じ得る凹凸を緩和することができる。絶縁層228を形成後、配線227bへ到るコンタクトホールを絶縁層228に設ける。コンタクトホールの形成は、絶縁層225へコンタクトホールを設けた場合と同様にして行えばよい。コンタクトホールを形成後、配線227bへ接続する配線229を絶縁層228上に形成する。
次に、配線229の一部が露出するように開口部が設けられた絶縁層230を形成する。絶縁層230は、酸化珪素および窒化珪素等の無機物の他、アクリル、ポリイミド等の有機物、またはシロキサン等の絶縁物を用いて形成することができる。なお、絶縁層230は0.75μm〜3μmの厚さで形成することが好ましい。(図7(B))
次に、絶縁層230に設けられた開口部から露出した配線229と接続するアンテナ231を形成する。アンテナは、導電層を形成した後、その導電層をフォトリソグラフィ及びエッチングによって所望の形状に加工して形成してもよいし、または印刷法、或いはインクジェット法等を用いて直接所望の形状に形成してもよい。なお、アンテナは、チタン、銀、銅から選択された元素を主成分として含む単体または合金、または化合物を用いて形成することが好ましい。また、アンテナは、単層で形成されていてもよいし、多層で形成されていてもよい。(図7(B))
次に、アンテナ231を覆うように、塗布法、液滴吐出法等により、保護層として機能する絶縁層232を形成する。絶縁層232は、DLC(ダイヤモンドライクカーボン)などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層、有機材料(好ましくはエポキシ樹脂)により形成することが好ましい。このように、絶縁層232を設けることで、トランジスタや配線を保護することができると共に、後の工程において素子層と基板201とを分離をした後に素子層が応力によって撓んでしまったり、素子層にクラックが生じてしまったりすることを防ぐことができる。(図7(B))
次に、トランジスタや配線が設けられた素子層と基板201とを分離する方法について説明する。なお、素子層と基板201とを分離することによって、ICカードやICタグ等の無線通信によってデータのやり取りをする電子機器に実装し易くなる。
フォトリソグラフィ法により、絶縁層232上にマスクを形成した後、絶縁層203、221、222、225、228、230、232をエッチングして、剥離層202へ到る開口部を形成する。(図8)
次に、開口部にエッチング剤を導入して、剥離層202を選択的に除去する。エッチング剤は、フッ化ハロゲンを含む気体又は液体を使用する。なお、或層については気体を用いてエッチングし、或層については液体を用いてエッチングする等、ドライエッチングとウェットエッチングとを併用しても構わない。エッチング剤の具体例としては、三フッ化塩素(ClF3)、三フッ化窒素(NF3)、三フッ化臭素(BrF3)、フッ化水素(HF)が挙げられる。剥離層202が除去されることによって、Nチャネル型トランジスタ216a、216b、Pチャネル型トランジスタ217、配線218等が設けられた素子層233は基板201から分離される。(図9)
次に、素子層233の一方の面を、第1の基体234に接着させて、基板201から完全に剥離する。続いて、素子層233の他方の面を、第2の基体235に接着させ、その後加熱処理と加圧処理の一方又は両方を行って、素子層233を、第1の基体234と第2の基体235により封止する(図10)。第1の基体234と第2の基体235は、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム(ポリエステル、ポリアミド、無機蒸着フィルム、紙類等)と接着性合成樹脂フィルム(アクリル系合成樹脂、エポキシ系合成樹脂等)との積層フィルムなどに相当する。フィルムは、熱圧着により、被処理体と加熱処理と加圧処理が行われるものである。加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層(接着層ではない)を加熱処理によって溶かし、加圧により接着する。また、第1の基体234と第2の基体235の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、酢酸ビニル樹脂系接着剤、ビニル共重合樹脂系接着剤、エポキシ樹脂系接着剤、ウレタン樹脂系接着剤、ゴム系接着剤、アクリル樹脂系接着剤等の接着剤を含む層に相当する。また、第1の基体234と第2の基体235とは、それぞれ帯電を防止する処理を施されていることが好ましい。なお、第1の基体234と第2の基体235がプラスチック等の可撓性を有する材料からなる場合、薄型、軽量で、曲げることが可能であるためデザイン性に優れ、フレキシブルな形状への加工が容易である。また、耐衝撃性に優れ、様々な物品に貼り付けたり、埋め込んだりすることが容易であり、多種多様な分野で活用することができる。
以上のように、本発明を実施することで無線通信によってデータのやり取りが可能な半導体装置を作製することができる。また、本発明の実施によって得られる半導体装置は、高アスペクト比のコンタクトホールが設けられているため、コンタクトホールの占有する面積が縮小し、細密に回路が配置でき、高集積化を実現できるものである。また、本発明の実施によって得られる半導体装置は、選択比の良好なエッチングよってコンタクトホールが設けられているため、オーバーエッチングに起因した不良が低減されている。なお、本形態の説明に用いた図ではトランジスタ及び配線のみが表されているが、これらの他、容量素子、記憶素子等の回路素子を適宜設けてもよい。図12には、以上のような工程を経て製造された半導体装置の上面模式図を示す。図12において、半導体装置300には、共振回路301と、電磁波を変調及び復調する処理を行う変調復調回路302と、信号を処理する為の演算回路303とを有する。本発明は、特に、変調復調回路302および演算回路303等の回路を作製する際に用いられている。共振回路301は、アンテナ304と容量305とを有する。このような半導体装置300は、リーダ/ライタ310と組み合わせて用いられる。具体的には、リーダ/ライタ310に本発明の半導体装置300を接近させると、リーダ/ライタ310から搬送波が送られる。そして本発明の半導体装置300に送られた搬送波は共振回路301によって交流の電気信号に変換される。また、変調復調回路302により、復調された後、演算回路303で処理される。また、演算回路303からリーダ/ライタ310へ信号を送る場合は次の通りである。まず、演算回路303から変調復調回路302へ送られた信号は、変調復調回路302にて復調され、共振回路301において磁界が発生する。この磁界の発生により、リーダ/ライタ310は本発明の半導体装置300において処理された信号を受け取ることができる。このようにして本発明の半導体装置300に記録された情報を読み取る、または本発明の半導体装置300へ情報を記録することができる。
なお、本形態では、無線通信を利用してデータのやり取りを行う半導体装置の作製方法の一態様について説明したが、本発明を適用して作製される半導体装置は、このようなものには限定されない。例えばパーソナルコンピュータに組み込まれるような演算処理回路として機能する半導体装置であってもよい。
(実施の形態3)
実施の形態2等に記載された方法により製造された半導体装置は、カード、食品等の包装容器等の物品に実装され、各種データをやり取りする為の媒体として用いられる。そして、本発明の実施によって得られた半導体装置はコンタクトホールの形成の際に生じ得る反応生成物の堆積やプラズマダメージに起因した動作不良が低減されたものである為、本発明の実施によって得られた半導体装置を用いることによって無線通信によるデータのやり取りを良好に行うことができる。本形態では、実施の形態2で説明した半導体装置300の用途について図13及び図14を用いて説明する。半導体装置300は、例えば、紙幣、硬貨、有価証券、無記名債券類、証書類(運転免許証や住民票等、図14(A)参照)、包装用容器類(包装紙やボトル等、図14(B)参照)、DVDソフトやCDやビデオテープ等の記録媒体(図14(C)参照)、車やバイクや自転車等の乗物類(図14(D)参照)、鞄や眼鏡等の身の回り品(図14(E)参照)、食品類、衣類、生活用品類、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(単にテレビまたはテレビ受像器とも呼ぶ)および携帯電話機等を指す。
半導体装置300は、物品の表面に貼り付けたり、物品に埋め込んだりして物品に固定することができる。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に半導体装置300を設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置300を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置300を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に無線タグを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。
以上のように、本発明の半導体装置300は物品(生き物を含む)であればどのようなものにでも設けて使用することができる。
半導体装置300は、無線通信によるデータの送受信が可能である点、様々な形状に加工可能である点、選択する周波数によっては、指向性が広く、認識範囲が広い点等の様々な利点を有する。
次に、半導体装置300を用いたシステムの一形態について、図13を用いて説明する。表示部1301を含む携帯端末の側面には、リーダ/ライタ1302が設けられ、物品1303の側面には半導体装置300が設けられる(図13(A)参照)。物品1303が含む半導体装置300にリーダ/ライタ1302をかざすと、表示部1301に物品1303の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示される。また別のシステムとして、物品1305をベルトコンベアにより搬送する際に、リーダ/ライタ1304と半導体装置300とを用いて、物品1305の検品を行うことができる(図13(B)参照)。このように、システムに本発明の半導体装置300を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現したシステムを提供することができる。そして、カードに実装された場合は、例えば名前、血液型、身長、体重、住所等の個人情報等の情報が記録され身分証明書として機能する。また、食品等の包装容器等に実装された場合は、食品の生産地、生産者、原料の生産地、製造年月日等の情報が記録され、流通業者或いは消費者等が商品の履歴等を知得するための手段として機能する。
また、この他にも、例えば、携帯電話機、財布等の所持品に本発明の半導体装置を実装し、通信機器の所持者の位置情報を得たり、或いは、所持者の個人情報を管理したりするのに用いてもよい。
本実施例では、本発明の効果について調べた実験の実験結果について説明する。
実験に用いた試料は、図15(A)に表されるように、酸化珪素からなる絶縁層が形成された基板501上に第1の導電層502と、第1の絶縁層503と、第2の絶縁層504と、第2の導電層505とが順に積層した構造を有する。具体的には、第1の導電層502はタングステンを用いて形成し、第1の絶縁層503はシロキサンを用いて形成し、第2の絶縁層504は酸化珪素を用いて形成し、第2の導電層505はチタンを用いて形成されている。このような形状を有する二つの試料(試料1、試料2)を用意した。
実験は次のようにして行った。先ず、試料1、試料2の双方において、第2の導電層505上にレジストから成るマスク506を形成した(図15(B))。次に、試料1、試料2の双方において、第2の導電層505および第2の絶縁層504を、処理用ガス(Cl2ガス、CF4ガス、O2ガス)の流量比:Cl2/CF4/O2ガス=100/15/15、圧力2.0Pa、電力(W):ICP/Bias=500/75Wとして、ICP方式によってエッチングした(図15(C))。次に、表1に示すように、試料1、試料2をそれぞれ条件(条件1、条件2)で処理し、第1の絶縁層503をエッチングした(図15(D))。なお、処理にはICP方式のエッチング装置を用いた。また、条件1と条件2とは、エッチング時の圧力が異なる。
エッチング後、マスク506を除去し、試料1、試料2に設けた開口部の断面を集束イオンビーム装置(FIB)を用いて観察した。エッチング時の圧力が1.7Paであるとき、開口部内に反応生成物が堆積しているのが確認されるが、エッチング時の圧力が1.4Paであるときは、開口部内における反応生成物の堆積は確認されず、良好にエッチングできていることが分かった。また、マスク506と第1の絶縁層503との選択比については、条件1、条件2共に良好であった。

図16(A)、(B)は、条件1で処理した試料1に形成された開口部をFIBを用いて観察した際に得られた像である。図17(A)、(B)は、条件2で処理した試料2に形成された開口部をFIBを用いて観察した際に得られた像である。図16(A)、(B)、図17(A)、(B)は、いずれも、孔径1μm(設計値)として形成された開口部の像であるが、それぞれ、開口部の配置のされ方が異なる。図16(A)、図17(A)はそれぞれ複数の開口部を密に設けた領域を観察した像であり、図16(B)、図17(B)は複数の開口部を疎に設けた領域を観察した像である。図16(A)、(B)では、いずれも開口部に反応生成物が堆積しているのが分かる(点線で囲まれた部分)。これに対し、図17(A)、(B)の双方において、開口部は良好に形成されていることが分かる。
本発明の一態様について説明する図。 本発明の一態様について説明する図。 本発明の半導体装置の作製方法の一態様について説明する図。 本発明の半導体装置の作製方法の一態様について説明する図。 本発明の半導体装置の作製方法の一態様について説明する図。 本発明の半導体装置の作製方法の一態様について説明する図。 本発明の半導体装置の作製方法の一態様について説明する図。 本発明の半導体装置の作製方法の一態様について説明する図。 本発明の半導体装置の作製方法の一態様について説明する図。 本発明の半導体装置の作製方法の一態様について説明する図。 本発明の半導体装置の作製方法の一態様について説明する図。 本発明の半導体装置の一態様について説明する図。 本発明の半導体装置の用途について説明する図。 本発明の半導体装置の用途について説明する図。 実施例1で用いた試料について説明する図。 FIB観察により得られた像。 FIB観察により得られた像。
符号の説明
100 基体
101 半導体層
102 絶縁層
103a 導電層
103b 導電層
104 絶縁層
105 マスク
106 絶縁層
107 絶縁層
108 層
201 基板
202 剥離層
203 絶縁層
204 半導体層
205 絶縁層
206a 第1の導電層
206b 第1の導電層
206c 第1の導電層
206d 第1の導電層
207a 第2の導電層
207b 第2の導電層
207c 第2の導電層
207d 第2の導電層
208a マスク
208b マスク
208c マスク
208d マスク
209 マスク
210a N型不純物領域
210b N型不純物領域
211a N型不純物領域
211b N型不純物領域
212 マスク
213 P型不純物領域
214 P型不純物領域
215a サイドウォール
215b サイドウォール
215c サイドウォール
215d サイドウォール
216a Nチャネル型トランジスタ
216b Nチャネル型トランジスタ
217 Pチャネル型トランジスタ
218 配線
219 層
221 絶縁層
222 絶縁層
223 マスク
224a 配線
224b 配線
224c 配線
225 絶縁層
226 マスク
227a 配線
227b 配線
240a マスク
228 絶縁層
229 配線
230 絶縁層
231 アンテナ
232 絶縁層
233 素子層
234 基体
235 基体
300 半導体装置
301 共振回路
302 変調復調回路
303 演算回路
304 アンテナ
305 容量
310 リーダ/ライタ
501 基板
502 導電層
503 絶縁層
504 絶縁層
505 導電層
506 マスク
103a 導電層
103b 導電層
1301 表示部
1302 リーダ/ライタ
1303 物品
1304 リーダ/ライタ
1305 物品

Claims (10)

  1. 半導体層と導電層との上に設けられ、シロキサン結合を含む絶縁層を、前記絶縁層の上に設けられた感光性樹脂をマスクとし、臭化水素ガスと酸素ガスとを含む処理用ガスを用いて前記絶縁層をエッチングする工程を含むことを特徴とする半導体装置の作製方法。
  2. 半導体層と第1の導電層との上に設けられ、上層に第2の導電層を有しシロキサン結合を含む絶縁層を、前記第2の導電層の上に設けられた感光性樹脂をマスクとして前記第2の導電層をエッチングした後、臭化水素ガスと酸素ガスとを含む処理用ガスを用いて前記絶縁層をエッチングする工程を含むことを特徴とする半導体装置の作製方法。
  3. トランジスタの上に設けられ、シロキサン結合を含む絶縁層を、前記絶縁層の上に設けられた感光性樹脂をマスクとし、臭化水素ガスと酸素ガスとを含む処理用ガスを用いて前記絶縁層をエッチングする工程を含むことを特徴とする半導体装置の作製方法。
  4. トランジスタの上に設けられ、上層に導電層を有しシロキサン結合を含む絶縁層を、前記導電層の上に設けられた感光性樹脂をマスクとして前記導電層からなる層をエッチングした後、臭化水素ガスと酸素ガスとを含む処理用ガスを用いて前記絶縁層をエッチングする工程を含むことを特徴とする半導体装置の作製方法。
  5. 前記酸素ガスは、前記処理用ガスにおいて3〜12%の流量比で含まれていることを特徴とする請求項1乃至請求項4のいずれか一項に記載の半導体装置の作製方法。
  6. 前記絶縁層のエッチングは、1.4Pa以下の圧力で行うことを特徴とする請求項1乃至請求項5のいずれか一項に記載の半導体装置の作製方法。
  7. 前記絶縁層のエッチングは、誘導結合型プラズマ方式で行うことを特徴とする請求項1乃至請求項6のいずれか一項に記載の半導体装置の作製方法。
  8. トランジスタの上に酸化珪素を主成分とする第1の絶縁層を形成する第1の工程と、
    前記第1の絶縁層の上にシロキサン結合を含む第2の絶縁層を形成する第2の工程と、
    前記第2の絶縁層の上に感光性樹脂からなるマスクを形成する第3の工程と、
    前記第2の絶縁層を臭化水素ガスと酸素ガスとを含む処理用ガスを用いてエッチングをする第4の工程と、
    前記第1の絶縁層をCHF3ガスを用いてエッチングする第5の工程と、
    前記第5の工程後、前記マスクを除去する第6の工程と、
    を有することを特徴とする半導体装置の作製方法。
  9. トランジスタの上に酸化珪素を主成分とする第1の絶縁層を形成する第1の工程と、
    前記第1の絶縁層の上にシロキサン結合を含む第2の絶縁層を形成する第2の工程と、
    前記第2の絶縁層の上に導電層を形成する第3の工程と、
    前記導電層の上に感光性樹脂からなるマスクを形成する第4の工程と、
    前記導電層を選択的にエッチングする第5の工程と、
    前記第2の絶縁層を臭化水素ガスと酸素ガスとを含む処理用ガスを用いて第6のエッチングする工程と、
    前記第1の絶縁層をCHF3ガスを用いてエッチングする第7の工程と、
    前記第7の工程後、前記マスクを除去する第8の工程と、
    を有することを特徴とする半導体装置の作製方法。
  10. 請求項1乃至請求項9のいずれか一項に記載の半導体装置の作製方法によって製造された半導体装置。
JP2005184372A 2005-06-24 2005-06-24 半導体装置及びその作製方法、並びに電子機器 Expired - Fee Related JP4597790B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005184372A JP4597790B2 (ja) 2005-06-24 2005-06-24 半導体装置及びその作製方法、並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005184372A JP4597790B2 (ja) 2005-06-24 2005-06-24 半導体装置及びその作製方法、並びに電子機器

Publications (3)

Publication Number Publication Date
JP2007005583A true JP2007005583A (ja) 2007-01-11
JP2007005583A5 JP2007005583A5 (ja) 2008-08-07
JP4597790B2 JP4597790B2 (ja) 2010-12-15

Family

ID=37690891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005184372A Expired - Fee Related JP4597790B2 (ja) 2005-06-24 2005-06-24 半導体装置及びその作製方法、並びに電子機器

Country Status (1)

Country Link
JP (1) JP4597790B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009130822A1 (ja) * 2008-04-25 2009-10-29 シャープ株式会社 多層配線、半導体装置、表示装置用基板及び表示装置
JP2021122050A (ja) * 2015-03-30 2021-08-26 株式会社半導体エネルギー研究所 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129920A (ja) * 2003-10-03 2005-05-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129920A (ja) * 2003-10-03 2005-05-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009130822A1 (ja) * 2008-04-25 2009-10-29 シャープ株式会社 多層配線、半導体装置、表示装置用基板及び表示装置
CN101978480B (zh) * 2008-04-25 2012-05-02 夏普株式会社 多层配线、半导体装置、显示装置用基板和显示装置
US8446010B2 (en) 2008-04-25 2013-05-21 Sharp Kabushiki Kaisha Multilayer wiring, semiconductor device, substrate for display device, and display device
JP2021122050A (ja) * 2015-03-30 2021-08-26 株式会社半導体エネルギー研究所 半導体装置の製造方法
US11574944B2 (en) 2015-03-30 2023-02-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of simultaneous formation of plurality of contact openings

Also Published As

Publication number Publication date
JP4597790B2 (ja) 2010-12-15

Similar Documents

Publication Publication Date Title
JP6842579B2 (ja) 半導体装置
JP5430846B2 (ja) 半導体装置の作製方法
US8492246B2 (en) Method of manufacturing integrated circuit device
US7682931B2 (en) Method for manufacturing semiconductor device
TWI411062B (zh) 半導體裝置製造方法以及半導體裝置和電子裝置
JP5072210B2 (ja) 半導体装置の作製方法
JP5973597B2 (ja) 半導体装置の作製方法
JP5726341B2 (ja) 半導体装置の作製方法
US20080242050A1 (en) Method for manufacturing semiconductor device
TWI440132B (zh) Soi基板以及用於製造soi基板的方法
JP2008270771A (ja) Soi基板及びsoi基板の作製方法
JP2008205444A (ja) 半導体装置及びその作製方法
JP4942950B2 (ja) 半導体装置の作製方法
JP5072217B2 (ja) 半導体装置の作製方法
JP5202046B2 (ja) 半導体装置、半導体装置の作製方法
JP5352045B2 (ja) 集積回路装置の作製方法
JP4597790B2 (ja) 半導体装置及びその作製方法、並びに電子機器
JP2007005782A (ja) 半導体装置及び半導体装置の作製方法
JP2006186347A (ja) 半導体装置の作製方法
JP2006279031A (ja) 半導体装置の作製方法
JP2014090186A (ja) 半導体装置の作製方法
JP5355921B2 (ja) 半導体装置、半導体装置の作製方法
JP5084177B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080619

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100922

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees