JP2014036109A - Ｃｕ配線の形成方法 - Google Patents

Ｃｕ配線の形成方法 Download PDF

Info

Publication number
JP2014036109A
JP2014036109A JP2012176422A JP2012176422A JP2014036109A JP 2014036109 A JP2014036109 A JP 2014036109A JP 2012176422 A JP2012176422 A JP 2012176422A JP 2012176422 A JP2012176422 A JP 2012176422A JP 2014036109 A JP2014036109 A JP 2014036109A
Authority
JP
Japan
Prior art keywords
film
forming
wiring
metal cap
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012176422A
Other languages
English (en)
Other versions
JP5969306B2 (ja
Inventor
Tadahiro Ishizaka
忠大 石坂
Atsushi Gomi
淳 五味
Kenji Suzuki
健二 鈴木
Tatsuo Hatano
達夫 波多野
Hiroshi Toshima
宏至 戸島
Yasushi Mizusawa
寧 水澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012176422A priority Critical patent/JP5969306B2/ja
Priority to KR1020130093526A priority patent/KR101662369B1/ko
Priority to US13/962,327 priority patent/US9064690B2/en
Publication of JP2014036109A publication Critical patent/JP2014036109A/ja
Application granted granted Critical
Publication of JP5969306B2 publication Critical patent/JP5969306B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】ボイド等を発生させずに、また、工程の煩雑さや配線間のリーク電流の増大をともなうことなく、エレクトロマイグレーション耐性の高いＣｕ配線を得ることができるＣｕ配線の形成方法を提供すること。
【解決手段】トレンチ２０３を有するウエハＷの全面にバリア膜２０４を形成する工程と、バリア膜２０４の上にＲｕ膜２０５を形成する工程と、Ｒｕ膜２０５の上にＰＶＤによりＣｕ膜２０６を形成してトレンチ２０３にＣｕ膜２０６を埋め込む工程と、Ｃｕ膜２０６の上に、積み増し層２０７を形成する工程と、ＣＭＰにより全面を研磨してトレンチ２０３にＣｕ配線を形成する工程と、ウエハＷ全面に酸化マンガン膜からなるメタルキャップ２０９を形成する工程と、メタルキャップ２０９の上に誘電体キャップ２１３を形成する工程とを有する。
【選択図】 図２

Description

本発明は、基板に形成されたトレンチを含む凹部にＣｕ配線を形成するＣｕ配線の形成方法に関する。
半導体デバイスの製造においては、半導体ウエハに成膜処理やエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、近時、半導体デバイスの高速化、配線パターンの微細化、高集積化の要求に対応して、配線の低抵抗化（導電性向上）およびエレクトロマイグレーション耐性の向上が求められている。
このような点に対応して、配線材料にアルミニウム（Ａｌ）やタングステン（Ｗ）よりも導電性が高く（抵抗が低く）かつエレクトロマイグレーション耐性に優れている銅（Ｃｕ）が用いられるようになってきている。
Ｃｕ配線の形成方法としては、トレンチやホールのような凹部が形成された層間絶縁膜全体にタンタル金属（Ｔａ）、チタン（Ｔｉ）、タンタル窒化膜（ＴａＮ）、チタン窒化膜（ＴｉＮ）などからなるバリア膜をＰＶＤであるプラズマスパッタで形成し、バリア膜の上に同じくプラズマスパッタによりＣｕシード膜を形成し、さらにその上にＣｕめっきを施してトレンチやホールを完全に埋め込み、ウエハ表面の余分な銅薄膜およびバリア膜をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理により研磨処理して取り除く技術が提案されている（例えば特許文献１）。
しかし、半導体デバイスのデザインルールが一層微細化しており、これによる電流密度上昇にともなって、配線材料としてＣｕを用いてもエレクトロマイグレーション耐性が十分ではなくなってきており、Ｃｕ配線のエレクトロマイグレーション耐性を向上させる技術が検討されている。
このような技術として、Ｃｕシード膜の代わりにＣｕ−ＭｎやＣｕ−Ａｌ等のＣｕ合金をシード層に用いて、Ｃｕ配線とその上に形成される誘電体キャップ（ＳｉＣＮキャップ）との間にＭｎやＡｌ等の合金成分を偏析させてＣｕと誘電体キャップとの密着性を向上させる技術（特許文献１等）や、Ｃｕ配線の表面に選択的にメタルキャップを形成してＣｕと誘電体キャップとの密着性を向上させる技術が提案されている（特許文献２、３、４等）。
特開２００６−１４８０７５号公報 特開２０１１−０２３４５６号公報 米国特許第７７９９６８１号明細書 特表２０１２−５０４３４７号公報
Nogami et. al. IEDM2010 pp764-767
しかしながら、上述したような半導体デバイスのデザインルールの益々の微細化にともない、トレンチの幅やホール径が数十ｎｍとなっており、このような狭いトレンチやホール等の凹部内に、特許文献１や非特許文献１のように、プラズマスパッタリングでバリア膜やシード膜を形成した後にＣｕめっきによりトレンチやホールを埋め込む場合には、埋め込み性が十分ではなくボイドが発生する等の問題が生ずる。したがって、上記非特許文献１の技術では、エレクトロマイグレーション耐性の向上を図ることはできるものの、最近のデザインルールの微細化に十分対応することができない。
また、上記特許文献２〜４のようにＣｕ配線の上にメタルキャップを形成する場合、配線間のリーク電流を抑制する観点から、Ｃｕ配線上のみに選択的にメタルキャップを形成しているが、選択性を確保するために工程が煩雑になるばかりか、何かの要因で選択性が崩れて絶縁膜へもメタルキャップ材料が成膜されると、配線間のリーク電流が大きくなってしまう。
本発明はかかる事情に鑑みてなされたものであって、トレンチを含む凹部にＣｕ配線を形成する際に、ボイド等を発生させずに、また、工程の煩雑さや配線間のリーク電流の増大をともなうことなく、エレクトロマイグレーション耐性の高いＣｕ配線を得ることができるＣｕ配線の形成方法を提供することを課題とする。
上記課題を解決するため、本発明の第１の観点では、基板表面に存在する絶縁膜に形成されたトレンチを含む所定パターンの凹部にＣｕ配線を形成するＣｕ配線の形成方法であって、少なくとも前記凹部の表面にバリア膜を形成する工程と、ＰＶＤによりＣｕ膜を形成して前記凹部内に前記Ｃｕ膜を埋め込む工程と、次いで、前記Ｃｕ膜の上に積み増し層を形成する工程と、ＣＭＰにより全面を研磨して前記凹部内にＣｕ配線を形成する工程と、ＣＭＰにより研磨した後の基板表面の前記Ｃｕ配線および前記絶縁膜を含む全面に酸化マンガン膜からなるメタルキャップを形成する工程と、前記メタルキャップの上に誘電体キャップを形成する工程とを有することを特徴とするＣｕ配線の形成方法を提供する。
上記本発明の第１の観点において、前記メタルキャップを形成する工程は、ＰＶＤまたはＣＶＤもしくはＡＬＤにより酸化マンガン膜を成膜し、その酸化マンガン膜をメタルキャップとすることができる。また、前記メタルキャップを形成する工程は、ＰＶＤまたはＣＶＤもしくはＡＬＤによりＭｎ膜を形成した後、Ｍｎ膜に酸化処理を施して酸化マンガン膜とし、その酸化マンガン膜をメタルキャップとすることもできる。
本発明の第２の観点では、基板表面に存在する絶縁膜に形成されたトレンチを含む所定パターンの凹部にＣｕ配線を形成するＣｕ配線の形成方法であって、少なくとも前記凹部の表面にバリア膜を形成する工程と、ＰＶＤによりＣｕ膜を形成して前記凹部内に前記Ｃｕ膜を埋め込む工程と、次いで、前記Ｃｕ膜の上に積み増し層を形成する工程と、ＣＭＰにより全面を研磨して前記凹部内にＣｕ配線を形成する工程と、ＣＭＰにより研磨した後の基板表面の前記Ｃｕ配線および前記絶縁膜を含む全面にＭｎ膜を成膜後、アニールすることにより、前記Ｃｕ配線上のＭｎ膜および前記絶縁膜上の自己整合絶縁膜からなるメタルキャップを形成する工程と、前記メタルキャップの上に誘電体キャップを形成する工程とを有することを特徴とするＣｕ配線の形成方法を提供する。
上記第１および第２の観点において、前記バリア膜を形成した後、前記Ｃｕ膜を形成する前に、Ｒｕ膜を形成する工程をさらに有することが好ましい。前記Ｒｕ膜は、ＣＶＤにより形成されることが好ましい。
前記Ｃｕ膜の形成は、基板が収容された処理容器内にプラズマ生成ガスによりプラズマを生成し、Ｃｕからなるターゲットから粒子を飛翔させて、粒子を前記プラズマ中でイオン化させ、前記基板にバイアス電力を印加してイオンを基板上に引きこむ装置により行われることが好ましい。
前記積み増し層の形成は、ＰＶＤによりＣｕ膜を形成することにより行うことができる。
前記バリア膜は、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、Ｔａ／ＴａＮの２層膜、ＴａＣＮ膜、Ｗ膜、ＷＮ膜、ＷＣＮ膜、Ｚｒ膜、ＺｒＮ膜、Ｖ膜、ＶＮ膜、Ｎｂ膜、ＮｂＮ膜からなる群から選択されるものを用いることができる。
本発明の第３の観点では、コンピュータ上で動作し、Ｃｕ配線形成システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記Ｃｕ配線の形成方法が行われるように、コンピュータに前記Ｃｕ配線形成システムを制御させることを特徴とする記憶媒体を提供する。
本発明によれば、Ｃｕ膜をＰＶＤによりトレンチやホールに埋め込んでＣｕ配線を形成するので、Ｃｕめっきにより埋め込む場合のようなボイドの発生を防止することができる。また、Ｃｕ配線形成後に、Ｃｕ配線との密着性が高い酸化マンガン膜等のＭｎ含有膜からなるメタルキャップを形成するので、エレクトロマイグレーション耐性の高いＣｕ配線を得ることができる。このとき、Ｍｎ含有膜を全面に形成して、少なくともＣｕ配線の間の絶縁膜上の部分が絶縁性となるようにメタルキャップを形成するので、Ｃｕ配線に選択的にメタルキャップを形成するための煩雑な工程を用いることなく、Ｃｕ配線間のリーク電流の増大を抑制することができる。
本発明の一実施形態に係るＣｕ配線の形成方法を示すフローチャートである。 本発明の一実施形態に係るＣｕ配線の形成方法を説明するための工程断面図である。 メタルキャップ形成工程の第１の方法を説明するための工程断面図である。 メタルキャップ形成工程の第２の方法を説明するための工程断面図である。 メタルキャップ形成工程の第２の方法を説明するための工程断面図である。 本発明の実施形態に係るＣｕ配線の形成方法のうち、積み増し層までの成膜の実施に好適な成膜システムの一例を示す平面図である。 図６の成膜システムに搭載された、Ｃｕ膜を形成するためのＣｕ膜成膜装置を示す断面図である。 図６の成膜システムに搭載された、Ｒｕライナー膜を形成するためのＲｕライナー膜成膜装置を示す断面図である。 配線抵抗の測定に用いたパターンを示す図である。 図９のトレンチパターンを有し、パターン幅Ｗが６０ｎｍおよび８０ｎｍであるウエハに対しＣｕ配線を形成した後、ＭｎＯ２キャップを形成した場合と、ＭｎＯ２キャップを形成しなかった場合とで配線抵抗を測定した結果を示す図である。 線間容量の測定に用いたパターンを示す図である。 図１１のトレンチパターンを有し、パターン幅Ｗが６０ｎｍであるウエハに対しＣｕ配線を形成した後、ＭｎＯ２キャップを形成した場合と、ＭｎＯ２キャップを形成しなかった場合とで線間容量を測定した結果を示す図である。 線間リーク電流の測定に用いたパターンを示す図である。 図１３のトレンチパターンを有し、パターン幅Ｗが６０ｎｍであるウエハに対しＣｕ配線を形成した後、ＭｎＯ２キャップを形成した場合と、ＭｎＯ２キャップを形成しなかった場合とで線間リーク電流を測定した結果を示す図である。 信頼性の評価に用いたパターンを示す図である。 図１３のトレンチパターンを有するウエハに対し、Ｃｕ配線を形成した後、ＭｎＯ２キャップを形成した場合と、ＭｎＯ２キャップを形成しなかった場合とで信頼性を評価した結果を示す図である。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
＜Ｃｕ配線の形成方法の一実施形態＞
まず、Ｃｕ配線の形成方法の一実施形態について図１のフローチャートおよび図２の工程断面図を参照して説明する。
本実施形態では、まず、下部構造２０１（詳細は省略）の上にＳｉＯ２膜、Ｌｏｗ−ｋ膜（ＳｉＣＯ、ＳｉＣＯＨ等）等の層間絶縁膜２０２を有し、そこにトレンチ２０３および下層配線への接続のためのビア（図示せず）が所定パターンで形成された半導体ウエハ（以下、単にウエハと記す）Ｗを準備する（ステップ１、図２（ａ））。このようなウエハＷとしては、ＤｅｇａｓプロセスやＰｒｅ−Ｃｌｅａｎプロセスによって、絶縁膜表面の水分やエッチング／アッシング時の残渣を除去したものであることが好ましい。
次に、トレンチ２０３およびビアの表面を含む全面にＣｕを遮蔽（バリア）してＣｕの拡散を抑制するバリア膜２０４を成膜する（ステップ２、図２（ｂ））。
バリア膜２０４としては、Ｃｕに対して高いバリア性を有し、低抵抗を有するものが好ましく、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、Ｔａ／ＴａＮの２層膜を好適に用いることができる。また、ＴａＣＮ膜、Ｗ膜、ＷＮ膜、ＷＣＮ膜、Ｚｒ膜、ＺｒＮ膜、Ｖ膜、ＶＮ膜、Ｎｂ膜、ＮｂＮ膜等を用いることもできる。Ｃｕ配線はトレンチまたはホール内に埋め込むＣｕの体積が大きくなるほど低抵抗になるので、バリア膜は非常に薄く形成することが好ましく、そのような観点からその厚さは１〜２０ｎｍが好ましい。より好ましくは１〜１０ｎｍである。バリア膜は、イオン化ＰＶＤ（Ｉｏｎｉｚｅｄ ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；ｉＰＶＤ）、例えばプラズマスパッタにより成膜することができる。また、通常のスパッタ、イオンプレーティング等の他のＰＶＤで成膜することもでき、ＣＶＤやＡＬＤ、プラズマを用いたＣＶＤやＡＬＤで成膜することもできる。
次いで、バリア膜２０４の上にＲｕライナー膜２０５を成膜する（ステップ３、図２（ｃ））。Ｒｕライナー膜は、埋め込むＣｕの体積を大きくして配線を低抵抗にする観点から、例えば１〜５ｎｍと薄く形成することが好ましい。
ＲｕはＣｕに対する濡れ性が高いため、Ｃｕの下地にＲｕライナー膜を形成することにより、次のｉＰＶＤによるＣｕ膜形成の際に、良好なＣｕの移動性を確保することができ、トレンチやホールの間口を塞ぐオーバーハングを生じ難くすることができる。このため、微細なトレンチまたはホールにもボイドを発生させずに確実にＣｕを埋め込むことができる。
Ｒｕライナー膜は、ルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を成膜原料として用いて熱ＣＶＤにより好適に形成することができる。これにより、高純度で薄いＲｕ膜を高ステップカバレッジで成膜することができる。このときの成膜条件は、例えば処理容器内の圧力が１．３〜６６．５Ｐａの範囲であり、成膜温度（ウエハ温度）が１５０〜２５０℃の範囲である。Ｒｕライナー膜２０５は、ルテニウムカルボニル以外の他の成膜原料、例えば（シクロペンタジエニル）（２，４−ジメチルペンタジエニル）ルテニウム、ビス（シクロペンタジエニル）（２，４−メチルペンタジエニル）ルテニウム、（２，４−ジメチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウム、ビス（２，４−メチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウムのようなルテニウムのペンタジエニル化合物を用いたＣＶＤや、スパッタリング等のＰＶＤで成膜することもできる。
なお、トレンチやビアの間口が広く、オーバーハングが生じにくい場合等には、必ずしもＲｕライナー膜２０５を形成する必要はなく、バリア膜の上に直接Ｃｕ膜を形成してもよい。
次いで、ＰＶＤによりＣｕ膜２０６を形成し、トレンチ２０３およびビア（図示せず）をほぼ完全に埋め込む（ステップ４、図２（ｄ））。この際の成膜は、ｉＰＶＤ、例えばプラズマスパッタを用いることが好ましい。
通常のＰＶＤ成膜の場合には、Ｃｕの凝集により、トレンチやホールの間口を塞ぐオーバーハングが生じやすいが、ｉＰＶＤを用い、ウエハに印加するバイアスパワーを調整して、Ｃｕイオンの成膜作用とプラズマ生成ガスのイオン（Ａｒイオン）によるエッチング作用とを制御することにより、Ｃｕを移動させてオーバーハングの生成を抑制することができ、狭い開口のトレンチやホールであっても良好な埋め込み性を得ることができる。このとき、Ｃｕの流動性を持たせて良好な埋め込み性を得る観点からはＣｕがマイグレートする高温プロセス（６５〜３５０℃）が好ましい。また、上述したように、Ｃｕ膜２０６の下地にＣｕに対する濡れ性が高いＲｕライナー膜２０５を設けることにより、Ｒｕライナー膜上でＣｕが凝集せず流動するので、微細な凹部においてもオーバーハングの生成を抑制することができ、ボイドを発生させずに確実にＣｕを埋め込むことができる。
なお、トレンチやホールの開口幅が大きい場合等、オーバーハングが生成し難い場合には、Ｃｕがマイグレートしない低温プロセス（−５０〜０℃）により、高速で成膜することができる。
また、Ｃｕ膜成膜時における処理容器内の圧力（プロセス圧力）は、１〜１００ｍＴｏｒｒ（０．１３３〜１３．３Ｐａ）が好ましく、３５〜９０ｍＴｏｒｒ（４．６６〜１２．０Ｐａ）がより好ましい。
このようにトレンチ２０３およびビア（ホール）内にＣｕを埋め込んだ後は、その後の平坦化処理に備えてＣｕ膜２０６の上に積み増し層２０７を成膜する（ステップ５、図２（ｅ））。
積み増し層２０７は、Ｃｕ膜２０６に引き続いてｉＰＶＤ等のＰＶＤによりＣｕ膜を成膜することにより形成してもよいし、めっきにより形成してもよい。ただし、良好なスループットを得る観点、および装置の簡略化の観点等から、Ｃｕ膜２０６を形成したのと同じＰＶＤ（ｉＰＶＤ）装置を用いて積み増し層２０７を形成することが好ましい。積み増し層２０７は埋め込み性をほとんど考慮する必要はないため、ＰＶＤで成膜する際には、Ｃｕ膜２０６よりも高い成膜速度で形成することが好ましい。
このようにして積み増し層２０７まで成膜した後、必要に応じてアニール処理を行う（ステップ６）。このアニール処理により、Ｃｕ膜２０６を安定化させる。
この後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によりウエハＷ表面の全面を研磨して、積み増し層２０７、Ｒｕライナー膜２０５、バリア膜２０４を除去して平坦化する（ステップ７、図２（ｆ））。これによりトレンチおよびビア（ホール）内にＣｕ配線２０８が形成される。
その後、ＣＭＰ研磨後のウエハＷ表面のＣｕ配線２０８および層間絶縁膜２０２を含む全面に以下に説明するようなＭｎ含有膜からなるメタルキャップ２０９を成膜する（ステップ８、図２（ｇ））。
以下に示すように本実施形態で用いるＭｎ含有膜からなるメタルキャップ２０９は、従来のメタルキャップと同様、Ｃｕ配線２０８と誘電体キャップ２１３の密着性を良好にしてＣｕのエレクトロマイグレーション耐性を向上させる効果を得ることができる。一方、Ｍｎ含有膜からなるメタルキャップ２０９は、以下に説明するように、従来のメタルキャップとは異なり、成膜段階でＣｕ配線２０８に対する選択性は不要であり、全面に成膜することができる等の従来のメタルキャップにはない効果を奏する。
Ｍｎ含有膜からなるメタルキャップ２０９の形成方法としては、以下の第１〜第３の方法を挙げることができる。
（第１の方法）
第１の方法について図３を参照して説明する。なお、図３においては、バリア膜２０４は省略している。以下に説明する図４および図５も同様である。
ＣＭＰ研磨後のＣｕ配線２０８の表面には、酸化を防止する観点からベンゾトリアゾール（ＢＴＡ）のような防錆剤が施されているため、最初に、防錆剤を除去するとともに表面のＣｕＯｘを還元する前処理を行う（図３（ａ））。前処理は、デガス処理やＨ２熱処理により行うことができる。Ｈ２熱処理の代わりにＨ２プラズマ処理であってもよく、ＮＨ３を用いた熱処理やプラズマ処理であってもよい。
次に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、またはＰＶＤにより、ウエハ全面に酸化マンガン膜（ＭｎＯ２膜）２１０を例えば２〜５ｎｍの厚さで成膜し、これをメタルキャップ２０９とする（図３（ｂ））。なお、このように成膜される酸化マンガン膜は必ずしもＭｎＯ２とはならないが、ここでは代表的な酸化マンガンであるＭｎＯ２を用いて表記する。
ＰＶＤでＭｎＯ２膜を成膜する際には、ＭｎＯ２ターゲットを用いてスパッタリングしてもよいし、Ｍｎターゲットを用いて成膜中にＯ２を添加する反応性スパッタリングでＭｎＯ２膜を成膜してもよい。
ＣＶＤによりＭｎＯ２膜を成膜する場合には、マンガン化合物ガスを供給してウエハ上で熱分解させることにより、またはマンガン化合物ガスと酸素含有ガスとをウエハ上に供給して反応させることにより成膜する。
マンガン化合物ガスとしては、一般式Ｍｎ（ＲＣ５Ｈ４）２で表されるビス（アルキルシクロペンタジエニル）マンガンのようなシクロペンタジエニル系マンガン化合物や、デカカルボニル２マンガン（Ｍｎ２（ＣＯ）１０）やメチルシクロペンタジエニルトリカルボニルマンガン（（ＣＨ３Ｃ５Ｈ４）Ｍｎ（ＣＯ）３）のようなカルボニル系マンガン化合物や、ビス（ジピバロイルメタナト）マンガン（Ｍｎ（Ｃ１１Ｈ１９Ｏ２）２）のようなベータジケトン系マンガン化合物や、米国公報ＵＳ２００９／０２６３９６５Ａ１号に開示されている一般式Ｍｎ（Ｒ１Ｎ−ＣＲ３−ＮＲ２）２で表されるビス(Ｎ,Ｎ'−ジアルキルアセトアミジネート)マンガンのようなアミジネート系マンガン化合物、または、国際公開第２０１２／０６０４２８号に開示されている一般式Ｍｎ（Ｒ１Ｎ−Ｚ−ＮＲ２ ２）２で表されるビス(Ｎ,Ｎ'−１−アルキルアミド−２−ジアルキルアミノアルカン)マンガンのようなアミドアミノアルカン系マンガン化合物を好適に用いることができる。ここで、前記Ｒ，Ｒ１，Ｒ２，Ｒ３は−ＣｎＨ２ｎ＋１（ｎは０以上の整数）で記述されるアルキル基であり、前記Ｚは−ＣｎＨ２ｎ−（ｎは０以上の整数）で記述されるアルキレン基である。これらの中では、アミドアミノアルカン系マンガン化合物が、低温成膜することができるので好ましい。
ＡＬＤでＭｎＯ２膜を形成する場合には、上記マンガン化合物ガスと酸素含有ガスとを交互に供給することにより成膜する。
このようにして成膜されたＭｎＯ２膜２１０は絶縁膜であるから、ウエハ全面に形成して、層間絶縁膜２０２上に存在してもＣｕ配線間のリーク電流が増加することはない。
（第２の方法）
第２の方法は、図４に示すように、最初に、第１の方法と同様に、デガス処理、または、Ｈ２もしくはＮＨ３を用いた熱処理やプラズマ処理熱処理により、防錆剤を除去するとともに表面のＣｕＯｘを還元する前処理を行う（図４（ａ））。
次に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、またはＰＶＤにより、ウエハ全面にＭｎ膜２１１を成膜する（図４（ｂ））。
ＰＶＤでＭｎ膜を成膜する際には、例えばＭｎターゲットを用いてスパッタリングすることにより成膜する。
ＣＶＤによりＭｎ膜を成膜する場合には、マンガン化合物ガスと還元性の反応ガスとをウエハ上に供給し、これらを反応させることにより成膜する。て酸素含有ガスとをウエハ上に供給して反応させることにより成膜する。
マンガン化合物ガスとしては、上記第１の方法と同じものを用いることができる。また、還元性の反応ガスとしては、水素（Ｈ２）ガスや、一酸化炭素（ＣＯ）ガス、ホルムアルデヒド（ＨＣＨＯ）などのアルデヒド（Ｒ−ＣＨＯ）ガス、蟻酸（ＨＣＯＯＨ）などのカルボン酸（Ｒ−ＣＯＯＨ）ガスを好適に用いることができる。ここで、上記Ｒは、−ＣｎＨ２ｎ＋１（ｎは０以上の整数）で記述されるアルキル基である。
ＡＬＤでＭｎ膜を形成する場合には、上記マンガン化合物ガスと上記還元性の反応ガスとを交互に供給することにより成膜する。
その後、Ｍｎ膜２１１の全面を酸化してＭｎＯ２膜２１０を形成し、メタルキャップ２０９とする（図４（ｃ））。酸化のための処理としてはＯ２プラズマ処理を用いることができ、好適な例としてはマイクロ波プラズマを挙げることができる。
このようにして形成されたＭｎＯ２膜２１０は絶縁膜であるから、ウエハ全面に形成してもＣｕ配線間のリーク電流が増加することはない。
（第３の方法）
第３の方法は、図５に示すように、最初に、第１の方法と同様に、デガス処理、または、Ｈ２もしくはＮＨ３を用いた熱処理やプラズマ処理熱処理により、防錆剤を除去するとともに表面のＣｕＯｘを還元する前処理を行う（図５（ａ））。
次に、第２の方法と同様に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、またはＰＶＤにより、ウエハ全面にＭｎ膜２１１を成膜する（図５（ｂ））。
その後、アニールすることによりＣｕ配線２０８上にはＭｎ膜２１１がそのまま残存し、Ｃｕ配線２０８の間の層間絶縁膜２０２上のＭｎ膜２１１は層間絶縁膜２０２のＳｉおよびＯと反応して自己整合膜であるＭｎＳｉＯｘ膜２１２となり、Ｍｎ膜２１１とＭｎＳｉＯｘ膜２１２とからなるメタルキャップ２０９が形成される。
本方法では、層間絶縁膜２０２上には絶縁膜であるＭｎＳｉＯｘ膜２１２が形成されるから、Ｃｕ配線間のリーク電流が増加することはない。
なお、この第３の方法では、全面にＭｎ膜を形成する代わりに、Ｍｎ−Ｒｕ等のＭｎ合金膜を形成してもよい。Ｍｎ合金膜を成膜する場合にも、Ｍｎ合金ターゲットを用いたＰＶＤ、または、マンガン化合物ガス、合金成分の化合物ガス、および還元性の反応ガスを用いたＣＶＤもしくはＡＬＤにより成膜することができる。
このようにして、メタルキャップ２０９を形成した後、その上に、例えばＳｉＣＮからなる誘電体キャップ２１３を成膜する（ステップ９、図２（ｈ））。誘電体キャップ２１３は、ＣＶＤで成膜することができる。
本実施形態によれば、Ｃｕ膜をＰＶＤによりトレンチやホールに埋め込んでＣｕ配線を形成するので、Ｃｕめっきにより埋め込む場合のようなボイドの発生を防止することができる。また、Ｃｕ配線形成後に、Ｃｕ配線２０８との密着性が高いＭｎ含有膜からなるメタルキャップ２０９を形成するので、エレクトロマイグレーション耐性の高いＣｕ配線を得ることができる。このとき、Ｍｎ含有膜を全面に形成して、少なくともＣｕ配線２０８の間の層間絶縁膜２０２上の部分が絶縁性となるようにメタルキャップ２０９を形成するので、Ｃｕ配線に選択的にメタルキャップを形成するための煩雑な工程を用いることなく、Ｃｕ配線間のリーク電流の増大を抑制することができる。
このようなメタルキャップを設けた場合には、メタルキャップを構成する金属がＣｕ配線に拡散してＣｕ配線中に残留するので、配線抵抗が高くなることが懸念されるが、本実施形態のようにメタルキャップ２０９としてＭｎ含有膜を形成し、Ｃｕ配線２０８の下地にＲｕライナー膜２０５を設けた場合には、余剰ＭｎがＲｕライナー膜２０５に偏析して、Ｃｕ配線２０８のＭｎ残留量が極めて少なくなることが判明した。このため、本実施形態では、Ｍｎ残留量が少なく、低い配線抵抗のＣｕ配線を得ることができる。
また、メタルキャップを設けることにより配線間の容量が変化することが懸念されるが、メタルキャップを構成するＭｎＯ２の比誘電率は５．１であり、誘電体キャップを構成するＳｉＣＮの比誘電率が５程度であるから、配線間容量はメタルキャップの有無によってほとんど変化しない。
なお、上記一連の工程のうち、バリア膜２０４を成膜するステップ２、Ｒｕライナー膜２０５を成膜するステップ３、Ｃｕ膜２０６を成膜するステップ４、積み増し層２０７を成膜するステップ５は、真空中で大気暴露を経ずに連続して成膜することが好ましいが、これらのいずれかの間で大気暴露してもよい。
＜本発明の実施形態に係るＣｕ配線の形成方法の実施に好適なＣｕ配線形成システム＞
次に、本発明の実施形態に係るＣｕ配線の形成方法の実施に好適なＣｕ配線形成システムについて説明する。
＜積み増し層までの成膜の実施に好適な成膜システム＞
図６は上記Ｃｕ配線の形成方法の中で積み増し層の成膜までの実施に好適なマルチチャンバタイプの成膜システムの一例を示す平面図である。
成膜システム１は、バリア膜およびＲｕライナー膜を形成する第１の処理部２と、Ｃｕ膜を形成する第２の処理部３と、搬入出部４とを有しており、ウエハＷに対してＣｕ配線を形成するためのものであり、上記実施形態における積み増し層の形成までを行うものである。なお、ＣＭＰによる研磨の後のメタルキャップの形成およびその上の誘電体キャップの形成は他の成膜システムにより行われる。
第１の処理部２は、平面形状が七角形をなす第１の真空搬送室１１と、この第１の真空搬送室１１の４つの辺に対応する壁部に接続された、２つのバリア膜成膜装置１２ａ，１２ｂおよび２つのＲｕライナー膜成膜装置１４ａ，１４ｂとを有している。バリア膜成膜装置１２ａおよびＲｕライナー膜成膜装置１４ａとバリア膜成膜装置１２ｂおよびＲｕライナー膜成膜装置１４ｂとは線対称の位置に配置されている。
第１の真空搬送室１１の他の２辺に対応する壁部には、それぞれウエハＷのデガス処理を行うデガス室５ａ，５ｂが接続されている。また、第１の真空搬送室１１のデガス室５ａと５ｂとの間の壁部には、第１の真空搬送室１１と後述する第２の真空搬送室２１との間でウエハＷの受け渡しを行う受け渡し室５が接続されている。
バリア膜成膜装置１２ａ，１２ｂ、Ｒｕライナー膜成膜装置１４ａ，１４ｂ、デガス室５ａ，５ｂ、および受け渡し室５は、第１の真空搬送室１１の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブＧを開放することにより第１の真空搬送室１１と連通され、対応するゲートバルブＧを閉じることにより第１の真空搬送室１１から遮断される。
第１の真空搬送室１１内は所定の真空雰囲気に保持されるようになっており、その中には、バリア膜成膜装置１２ａ，１２ｂ、Ｒｕライナー膜成膜装置１４ａ，１４ｂ、デガス室５ａ，５ｂ、および受け渡し室５に対してウエハＷの搬入出を行う第１の搬送機構１６が設けられている。この第１の搬送機構１６は、第１の真空搬送室１１の略中央に配設されており、回転および伸縮可能な回転・伸縮部１７を有し、その回転・伸縮部１７の先端にウエハＷを支持する２つの支持アーム１８ａ，１８ｂが設けられており、これら２つの支持アーム１８ａ，１８ｂは互いに反対方向を向くように回転・伸縮部１７に取り付けられている。
第２の処理部３は、平面形状が八角形をなす第２の真空搬送室２１と、この第２の真空搬送室２１の対向する２つの辺に対応する壁部に接続された、トレンチを含む凹部を埋めるＣｕ膜を成膜するための２つの第１のＣｕ膜成膜装置２２ａ，２２ｂと、積み増し層を形成するための２つの第２のＣｕ膜成膜装置２４ａおよび２４ｂを有している。
第２の真空搬送室２１の第１の処理部２側の２辺に対応する壁部には、それぞれ上記デガス室５ａ，５ｂが接続され、デガス室５ａと５ｂとの間の壁部には、上記受け渡し室５が接続されている。すなわち、受け渡し室５ならびにデガス室５ａおよび５ｂは、いずれも第１の真空搬送室１１と第２の真空搬送室２１との間に設けられ、受け渡し室５の両側にデガス室５ａおよび５ｂが配置されている。さらに、搬入出部４側の辺には、大気搬送および真空搬送可能なロードロック室６が接続されている。
第１のＣｕ膜成膜装置２２ａ，２２ｂ、第２のＣｕ膜成膜装置２４ａ，２４ｂデガス室５ａ，５ｂ、およびロードロック室６は、第２の真空搬送室２１の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブを開放することにより第２の真空搬送室２１と連通され、対応するゲートバルブＧを閉じることにより第２の真空搬送室２１から遮断される。また、受け渡し室５はゲートバルブを介さずに第２の搬送室２１に接続されている。
第２の真空搬送室２１内は所定の真空雰囲気に保持されるようになっており、その中には、第１のＣｕ膜成膜装置２２ａ，２２ｂ、第２のＣｕ膜成膜装置２４ａ，２４ｂ、デガス室５ａ，５ｂ、ロードロック室６および受け渡し室５に対してウエハＷの搬入出を行う第２の搬送機構２６が設けられている。この第２の搬送機構２６は、第２の真空搬送室２１の略中央に配設されており、回転および伸縮可能な回転・伸縮部２７を有し、その回転・伸縮部２７の先端にウエハＷを支持する２つの支持アーム２８ａ，２８ｂが設けられており、これら２つの支持アーム２８ａ，２８ｂは互いに反対方向を向くように回転・伸縮部２７に取り付けられている。
搬入出部４は、上記ロードロック室６を挟んで第２の処理部３と反対側に設けられており、ロードロック室６が接続される大気搬送室３１を有している。ロードロック室６と大気搬送室３１との間の壁部にはゲートバルブＧが設けられている。大気搬送室３１のロードロック室６が接続された壁部と対向する壁部には被処理基板としてのウエハＷを収容するキャリアＣを接続する２つの接続ポート３２，３３が設けられている。これら接続ポート３２，３３にはそれぞれ図示しないシャッターが設けられており、これら接続ポート３２，３３にウエハＷを収容した状態の、または空のキャリアＣが直接取り付けられ、その際にシャッターが外れて外気の侵入を防止しつつ大気搬送室３１と連通するようになっている。また、大気搬送室３１の側面にはアライメントチャンバ３４が設けられており、そこでウエハＷのアライメントが行われる。大気搬送室３１内には、キャリアＣに対するウエハＷの搬入出およびロードロック室６に対するウエハＷの搬入出を行う大気搬送用搬送機構３６が設けられている。この大気搬送用搬送機構３６は、２つの多関節アームを有しており、キャリアＣの配列方向に沿ってレール３８上を走行可能となっていて、それぞれの先端のハンド３７上にウエハＷを載せてその搬送を行うようになっている。
この成膜システム１は、この成膜システム１の各構成部を制御するための制御部４０を有している。この制御部４０は、各構成部の制御を実行するマイクロプロセッサ（コンピュータ）からなるプロセスコントローラ４１と、オペレータが成膜システム１を管理するためにコマンドの入力操作等を行うキーボードや、成膜システム１の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース４２と、成膜システム１で実行される処理をプロセスコントローラ４１の制御にて実現するための制御プログラムや、各種データ、および処理条件に応じて処理装置の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部４３とを備えている。なお、ユーザーインターフェース４２および記憶部４３はプロセスコントローラ４１に接続されている。
上記レシピは記憶部４３の中の記憶媒体４３ａに記憶されている。記憶媒体は、ハードディスクであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース４２からの指示等にて任意のレシピを記憶部４３から呼び出してプロセスコントローラ４１に実行させることで、プロセスコントローラ４１の制御下で、成膜システム１での所望の処理が行われる。
このような成膜システム１においては、キャリアＣから大気搬送用搬送機構３６によりトレンチやホールを有する所定パターンが形成されたウエハＷを取り出し、ロードロック室６に搬送し、そのロードロック室を第２の真空搬送室２１と同程度の真空度に減圧した後、第２の搬送機構２６によりロードロック室のウエハＷを取り出し、第２の真空搬送室２１を介してデガス室５ａまたは５ｂに搬送し、ウエハＷのデガス処理を行う。その後、第１の搬送機構１６によりデガス室のウエハＷを取り出し、第１の真空搬送室１１を介してバリア膜成膜装置１２ａまたは１２ｂに搬入し、上述したようなバリア膜を成膜する。バリア膜成膜後、第１の搬送機構１６によりバリア膜成膜装置１２ａまたは１２ｂからウエハＷを取り出し、Ｒｕライナー膜成膜装置１４ａまたは１４ｂに搬入し、上述したようなＲｕライナー膜を成膜する。Ｒｕライナー膜成膜後、第１の搬送機構１６によりＲｕライナー膜成膜装置１４ａまたは１４ｂからウエハＷを取り出し、受け渡し室５に搬送する。その後、第２の搬送機構２６によりウエハＷを取り出し、第２の真空搬送室２１を介して第１のＣｕ膜成膜装置２２ａまたは２２ｂに搬入し、Ｃｕ膜を成膜してトレンチを含む凹部へのＣｕの埋め込みを行う。その後、トレンチ内に埋め込まれたＣｕ膜の上に積み増し層を形成するが、積み増し層の形成は、同じ第１のＣｕ膜成膜装置２２ａまたは２２ｂ内でＣｕ膜を連続して形成することにより行ってもよいし、第２の搬送機構２６により第１のＣｕ膜成膜装置２２ａまたは２２ｂからウエハＷを取り出して、第２のＣｕ膜成膜装置２４ａまたは２４ｂに搬入し、そこでＣｕ膜を形成して積み増し層としてもよい。
積み増し層の形成後、ウエハＷをロードロック室６に搬送し、そのロードロック室を大気圧に戻した後、大気搬送用搬送機構３６によりＣｕ膜が形成されたウエハＷを取り出し、キャリアＣに戻す。このような処理をキャリア内のウエハＷの数の分だけ繰り返す。
成膜システム１によれば、大気開放することなく真空中でバリア膜、ライナー膜、Ｃｕ膜、積み増し層を成膜するので、各膜の界面での酸化を防止することができ、高性能のＣｕ配線を得ることができる。
なお、積み増し層をＣｕめっきで形成する場合には、Ｃｕ膜を成膜後、ウエハＷを搬出する。
＜第１のＣｕ膜成膜装置＞
次に、Ｃｕ膜を形成する第１のＣｕ膜成膜装置２２ａ（２２ｂ）の好適な例について説明する。
図７は、第１のＣｕ膜成膜装置の一例を示す断面図である。ここではＣｕ膜成膜装置としてｉＰＶＤであるＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）型プラズマスパッタ装置を例にとって説明する。
図７に示すように、このＣｕ膜成膜装置２２ａ（２２ｂ）は、例えばアルミニウム等により筒体状に成形された処理容器５１を有している。この処理容器５１は接地され、その底部５２には排気口５３が設けられており、排気口５３には排気管５４が接続されている。排気管５４には圧力調整を行うスロットルバルブ５５および真空ポンプ５６が接続されており、処理容器５１内が真空引き可能となっている。また処理容器５１の底部５２には、処理容器５１内へ所定のガスを導入するガス導入口５７が設けられる。このガス導入口５７にはガス供給配管５８が接続されており、ガス供給配管５８には、プラズマ励起用ガスとして希ガス、例えばＡｒガスや他の必要なガス例えばＮ２ガス等を供給するためのガス供給源５９が接続されている。また、ガス供給配管５８には、ガス流量制御器、バルブ等よりなるガス制御部６０が介装されている。
処理容器５１内には、被処理基板であるウエハＷを載置するための載置機構６２が設けられる。この載置機構６２は、円板状に成形された載置台６３と、この載置台６３を支持するとともに接地された中空筒体状の支柱６４とを有している。載置台６３は、例えばアルミニウム合金等の導電性材料よりなり、支柱６４を介して接地されている。載置台６３の中には冷却ジャケット６５が設けられており、図示しない冷媒流路を介して冷媒を供給するようになっている。また、載置台６３内には冷却ジャケット６５の上に絶縁材料で被覆された抵抗ヒーター８７が埋め込まれている。抵抗ヒーター８７は図示しない電源から給電されるようになっている。載置台６３には熱電対（図示せず）が設けられており、この熱電対で検出された温度に基づいて、冷却ジャケット６５への冷媒の供給および抵抗ヒーター８７への給電を制御することにより、ウエハ温度を所定の温度に制御できるようになっている。
載置台６３の上面側には、例えばアルミナ等の誘電体部材６６ａの中に電極６６ｂが埋め込まれて構成された薄い円板状の静電チャック６６が設けられており、ウエハＷを静電力により吸着保持できるようになっている。また、支柱６４の下部は、処理容器５１の底部５２の中心部に形成された挿通孔６７を貫通して下方へ延びている。支柱６４は、図示しない昇降機構により上下移動可能となっており、これにより載置機構６２の全体が昇降される。
支柱６４を囲むように、伸縮可能に構成された蛇腹状の金属ベローズ６８が設けられており、この金属ベローズ６８は、その上端が載置台６３の下面に気密に接合され、また下端が処理容器５１の底部５２の上面に気密に接合されており、処理容器５１内の気密性を維持しつつ載置機構６２の昇降移動を許容できるようになっている。
また底部５２には、上方に向けて例えば３本（図２では２本のみ示す）の支持ピン６９が起立させて設けられており、また、この支持ピン６９に対応させて載置台６３にピン挿通孔７０が形成されている。したがって、載置台６３を降下させた際に、ピン挿通孔７０を貫通した支持ピン６９の上端部でウエハＷを受けて、そのウエハＷを外部より侵入する搬送アーム（図示せず）との間で移載することができる。このため、処理容器５１の下部側壁には、搬送アームを侵入させるために搬出入口７１が設けられ、この搬出入口７１には、開閉可能になされたゲートバルブＧが設けられている。このゲートバルブＧの反対側には、前述した第２の真空搬送室２１が設けられている。
また上述した静電チャック６６の電極６６ｂには、給電ライン７２を介してチャック用電源７３が接続されており、このチャック用電源７３から電極６６ｂに直流電圧を印加することにより、ウエハＷが静電力により吸着保持される。また給電ライン７２にはバイアス用高周波電源７４が接続されており、この給電ライン７２を介して静電チャック６６の電極６６ｂに対してバイアス用の高周波電力を供給し、ウエハＷにバイアス電力が印加されるようになっている。この高周波電力の周波数は、４００ｋＨｚ〜６０ＭＨｚが好ましく、例えば１３．５６ＭＨｚが採用される。
一方、処理容器５１の天井部には、例えばアルミナ等の誘電体よりなる高周波に対して透過性のある透過板７６がＯリング等のシール部材７７を介して気密に設けられている。そして、この透過板７６の上部に、処理容器５１内の処理空間Ｓにプラズマ励起用ガスとしての希ガス、例えばＡｒガスをプラズマ化してプラズマを発生するためのプラズマ発生源７８が設けられる。なお、このプラズマ励起用ガスとして、Ａｒに代えて他の希ガス、例えばＨｅ、Ｎｅ、Ｋｒ等を用いてもよい。
プラズマ発生源７８は、透過板７６に対応させて設けた誘導コイル８０を有しており、この誘導コイル８０には、プラズマ発生用の例えば１３．５６ＭＨｚの高周波電源８１が接続されて、上記透過板７６を介して処理空間Ｓに高周波電力が導入され誘導電界を形成するようになっている。
また透過板７６の直下には、導入された高周波電力を拡散させる例えばアルミニウムよりなるバッフルプレート８２が設けられる。そして、このバッフルプレート８２の下部には、上記処理空間Ｓの上部側方を囲むようにして例えば断面が内側に向けて傾斜されて環状（截頭円錐殻状）のＣｕからなるターゲット８３が設けられており、このターゲット８３にはＡｒイオンを引きつけるための直流電力を印加するターゲット用の電圧可変の直流電源８４が接続されている。なお、直流電源に代えて交流電源を用いてもよい。
また、ターゲット８３の外周側には、これに磁界を付与するための磁石８５が設けられている。ターゲット８３はプラズマ中のＡｒイオンによりＣｕの金属原子、あるいは金属原子団としてスパッタされるとともに、プラズマ中を通過する際に多くはイオン化される。
またこのターゲット８３の下部には、上記処理空間Ｓを囲むようにして例えばアルミニウムや銅よりなる円筒状の保護カバー部材８６が設けられている。この保護カバー部材８６は接地されるとともに、その下部は内側へ屈曲されて載置台６３の側部近傍に位置されている。したがって、保護カバー部材８６の内側の端部は、載置台６３の外周側を囲むようにして設けられている。
なお、第１のＣｕ膜成膜装置の各構成部も、上述の制御部４０により制御されるようになっている。
このように構成される第１のＣｕ膜成膜装置においては、ウエハＷを図７に示す処理容器５１内へ搬入し、このウエハＷを載置台６３上に載置して静電チャック６６により吸着し、制御部４０の制御下で以下の動作が行われる。このとき、載置台６３は、熱電対（図示せず）で検出された温度に基づいて、冷却ジャケット６５への冷媒の供給および抵抗ヒーター８７への給電を制御することにより温度制御される。
まず、真空ポンプ５６を動作させることにより所定の真空状態にされた処理容器５１内に、ガス制御部６０を操作して所定流量でＡｒガスを流しつつスロットルバルブ５５を制御して処理容器５１内を所定の真空度に維持する。その後、可変直流電源８４から直流電力をターゲット８３に印加し、さらにプラズマ発生源７８の高周波電源８１から誘導コイル８０に高周波電力（プラズマ電力）を供給する。一方、バイアス用高周波電源７４から静電チャック６６の電極６６ｂに対して所定のバイアス用の高周波電力を供給する。
これにより、処理容器５１内においては、誘導コイル８０に供給された高周波電力によりアルゴンプラズマが形成されてアルゴンイオンが生成され、これらイオンはターゲット８３に印加された直流電圧に引き寄せられてターゲット８３に衝突し、このターゲット８３がスパッタされて粒子が放出される。この際、ターゲット８３に印加する直流電圧により放出される粒子の量が最適に制御される。
また、スパッタされたターゲット８３からの粒子はプラズマ中を通る際に多くはイオン化される。ここでターゲット８３から放出される粒子は、イオン化されたものと電気的に中性な中性原子とが混在する状態となって下方向へ飛散して行く。特に、この処理容器５１内の圧力をある程度高くし、これによりプラズマ密度を高めることにより、粒子を高効率でイオン化することができる。この時のイオン化率は高周波電源８１から供給される高周波電力により制御される。
そして、イオンは、バイアス用高周波電源７４から静電チャック６６の電極６６ｂに印加されたバイアス用の高周波電力によりウエハＷ面上に形成される厚さ数ｍｍ程度のイオンシースの領域に入ると、強い指向性をもってウエハＷ側に加速するように引き付けられてウエハＷに堆積してＣｕ膜が形成される。
このとき、ウエハ温度を高く（６５〜３５０℃）設定するとともに、バイアス用高周波電源７４から静電チャック６６の電極６６ｂに対して印加されるバイアスパワーを調整してＣｕの成膜とＡｒによるエッチングを調整して、Ｃｕの流動性を良好にすることにより、開口が狭いトレンチやホールであっても良好な埋め込み性でＣｕを埋め込むことができる。具体的には、Ｃｕ成膜量（成膜レート）をＴＤ、プラズマ生成用のガスのイオンによるエッチング量（エッチングレート）をＴＥとすると、０≦ＴＥ／ＴＤ＜１、さらには０＜ＴＥ／ＴＤ＜１となるようにバイアスパワーを調整することが好ましい。
良好な埋め込み性を得る観点から、処理容器５１内の圧力（プロセス圧力）は、１〜１００ｍＴｏｒｒ（０．１３３〜１３．３Ｐａ）、さらには３５〜９０ｍＴｏｒｒ（４．６６〜１２．０Ｐａ）が好ましく、ターゲットへの直流電力は４〜１２ｋＷ、さらには６〜１０ｋＷとすることが好ましい。
なお、トレンチやホールの開口が広い場合等には、ウエハ温度を低く（−５０〜０℃）設定するとともに、処理容器５１内の圧力をより低くして成膜することができる。これにより、成膜レートを高くすることができる。また、このような場合には、ｉＰＶＤに限らず、通常のスパッタ、イオンプレーティング等の通常のＰＶＤを用いることもできる。
また、第１のＣｕ膜成膜装置２２ａ（２２ｂ）で引き続き積み増し層を形成する場合には、積み増し層は微細な凹部に埋め込む必要がないので、埋め込み用のＣｕ膜成膜の際よりも成膜速度の大きい条件を採用することが好ましい。
＜第２のＣｕ膜成膜装置＞
第２のＣｕ膜成膜装置２４ａ（２４ｂ）としては、基本的に、図７に示す第１のＣｕ膜成膜装置２２ａ（２２ｂ）と同様の装置を用いることができる。また、ｉＰＶＤに限らず、通常のスパッタ、イオンプレーティング等の通常のＰＶＤを用いることもできる。積み増し層は微細な凹部に埋め込む必要がないので、第１のＣｕ膜成膜装置２２ａ（２２ｂ）よりも成膜速度の大きい条件で成膜を行うことが好ましい。
＜バリア膜成膜装置＞
バリア膜成膜装置１２ａ（１２ｂ）としては、ターゲット８３を使用する材料に変えるのみで図７の成膜装置と同様の構成の成膜装置を用いてプラズマスパッタにより成膜することができる。また、プラズマスパッタに限定されず、通常のスパッタ、イオンプレーティング等の他のＰＶＤであってもよく、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、プラズマを用いたＣＶＤやＡＬＤで成膜することもできる。不純物を低減する観点からはＰＶＤが好ましい。
＜Ｒｕライナー膜成膜装置＞
次に、Ｒｕライナー膜を形成するためのＲｕライナー膜成膜装置１４ａ（１４ｂ）について説明する。Ｒｕライナー膜は熱ＣＶＤにより好適に形成することができる。図８は、Ｒｕライナー膜成膜装置の一例を示す断面図であり、熱ＣＶＤによりＲｕライナー膜を形成するものである。
図８に示すように、このＲｕライナー膜成膜装置１４ａ（１４ｂ）は、例えばアルミニウム等により筒体に形成された処理容器１０１を有している。処理容器１０１の内部には、ウエハＷを載置する例えばＡｌＮ等のセラミックスからなる載置台１０２が配置されており、この載置台１０２内にはヒーター１０３が設けられている。このヒーター１０３はヒーター電源（図示せず）から給電されることにより発熱する。
処理容器１０１の天壁には、Ｒｕ膜を形成するための処理ガスやパージガス等を処理容器１０１内にシャワー状に導入するためのシャワーヘッド１０４が載置台１０２と対向するように設けられている。シャワーヘッド１０４はその上部にガス導入口１０５を有し、その内部にガス拡散空間１０６が形成されており、その底面には多数のガス吐出孔１０７が形成されている。ガス導入口１０５にはガス供給配管１０８が接続されており、ガス供給配管１０８にはＲｕ膜を形成するための処理ガスやパージガス等を供給するためのガス供給源１０９が接続されている。また、ガス供給配管１０８には、ガス流量制御器、バルブ等よりなるガス制御部１１０が介装されている。Ｒｕを成膜するためのガスとしては、上述したように、好適なものとしてルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を挙げることができる。このルテニウムカルボニルは熱分解によりＲｕ膜を形成することができる。
処理容器１０１の底部には、排気口１１１が設けられており、この排気口１１１には排気管１１２が接続されている。排気管１１２には圧力調整を行うスロットルバルブ１１３および真空ポンプ１１４が接続されており、処理容器１０１内が真空引き可能となっている。
載置台１０２には、ウエハ搬送用の３本（２本のみ図示）のウエハ支持ピン１１６が載置台１０２の表面に対して突没可能に設けられ、これらウエハ支持ピン１１６は支持板１１７に固定されている。そして、ウエハ支持ピン１１６は、エアシリンダ等の駆動機構１１８によりロッド１１９を昇降することにより、支持板１１７を介して昇降される。なお、符号１２０はベローズである。一方、処理容器１０１の側壁には、ウエハ搬出入口１２１が形成されており、ゲートバルブＧを開けた状態で第１の真空搬送室１１との間でウエハＷの搬入出が行われる。
このようなＲｕライナー膜成膜装置１４ａ（１４ｂ）においては、ゲートバルブＧを開けて、ウエハＷを載置台１０２上に載置した後、ゲートバルブＧを閉じ、処理容器１０１内を真空ポンプ１１４により排気して処理容器１０１内を所定の圧力に調整しつつ、ヒーター１０３より載置台１０２を介してウエハＷを所定温度に加熱した状態で、ガス供給源１０９からガス供給配管１０８およびシャワーヘッド１０４を介して処理容器１０１内へルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）ガス等の処理ガスを導入する。これにより、ウエハＷ上で処理ガスの反応が進行し、ウエハＷの表面にＲｕ膜が形成される。
Ｒｕ膜の成膜には、ルテニウムカルボニル以外の他の成膜原料、例えば上述したようなルテニウムのペンタジエニル化合物をＯ２ガスのような分解ガスとともに用いることができる。またＲｕ膜をＰＶＤで成膜することもできる。ただし、良好なステップカバレッジが得られ、かつ膜の不純物を少なくすることができることからルテニウムカルボニルを用いたＣＶＤで成膜することが好ましい。
＜メタルキャップおよび誘電体キャップの成膜システム＞
以上の成膜システム１により上記実施形態における積み増し層の形成までを行うことができるが、アニール工程およびＣＭＰ工程が終了した後のメタルキャップおよび誘電体キャップを形成する工程は、別の成膜システムを用いて成膜する。この際に用いる成膜システムとしては、図６の成膜システムに準じたマルチチャンバタイプの成膜システムを用いることができる。ただし、必要な処理装置の数が少ない場合には、真空搬送室は一つでよい。
メタルキャップを形成する装置としては、上記第１の方法の場合、前処理を行う前処理装置、およびＭｎＯ２膜またはＭｎ膜を成膜する成膜装置が必要である。また、上記第２の方法を行う場合には、さらに、Ｍｎ膜を酸化するための装置、例えばＯ２ガスを用いたマイクロ波プラズマ処理装置が必要であり、上記第３の方法を行う場合には、さらに、アニール装置が必要である。
前処理装置は、本発明の分野で通常用いられている熱処理装置やプラズマ処理装置を用いることができ、第２の方法に用いるＭｎ膜を酸化するためのマイクロ波プラズマ処理装置や、第３の方法に用いるアニール装置についても、本発明の分野で通常用いられているものを用いることができる。
ＭｎＯ２膜やＭｎ膜は、上述したようにＰＶＤやＣＶＤもしくはＡＬＤで成膜することができるが、ＰＶＤで成膜する場合には、図７に示すｉＰＶＤであるＩＣＰプラズマスパッタ装置や、通常のスパッタ装置、さらには、イオンプレーティング等の他のＰＶＤ装置を用いることができ、また、ＣＶＤやＡＬＤで成膜する場合には、図８に示すような装置を用いることができる。
また、ＳｉＣＮ膜のような誘電体キャップを成膜するＣＶＤ装置としても、図８に示すような装置を用いることができる。
また、成膜システム１から搬出した後のウエハＷに対し、アニールを行うアニール装置、およびＣＭＰ研磨を行うＣＭＰ装置は、通常用いられる構成のものでよい。
積み増し層までを形成する成膜システムと、メタルキャップおよび誘電体キャップを形成する成膜システムと、上記アニール装置およびＣＭＰ装置とで、Ｃｕ配線形成システムを構成し、制御部４０と同じ機能を有する共通の制御部により一括して制御するようにすることにより、上記実施形態に示された方法を一つのレシピにより一括して制御することができる。
＜実験例＞
次に、実験例について説明する。
（埋め込み性評価等）
２０ｎｍ幅のトレンチに対し、ｉＰＶＤによりＴａＮ下地膜を４ｎｍ、ＣＶＤによりＲｕライナー膜を２ｎｍで成膜した後、以下のような条件でｉＰＶＤによりＣｕ膜を２０ｎｍ成膜することにより埋め込みを行った。その結果、２０ｎｍ幅のトレンチが十分に埋め込まれていた。
（電気特性）
ｉ）配線抵抗
次に、図９のようなトレンチパターンを有し、パターン幅Ｗが６０ｎｍおよび８０ｎｍであるウエハに対しＣｕ配線を形成して配線抵抗を測定した。ここでは、これらウエハに対し、ｉＰＶＤによりＴａＮ下地膜を４ｎｍ、ＣＶＤによりＲｕライナー膜を２ｎｍで成膜した後、ｉＰＶＤによりＣｕ膜を成膜してトレンチを埋め込み、さらにＣｕ積み増し層を形成し、その後、アニールおよびＣＭＰを行ってＣｕ配線パターンを形成し、さらにその上にＭｎＯ２膜からなるメタルキャップを２ｎｍの厚さで形成した後、ＳｉＣＮ誘電体キャップを２０ｎｍの厚さで形成したサンプル（ＭｎＯ２キャップあり）と、ＣＭＰまでを同様に行った後、メタルキャップを形成せずにＳｉＣＮ誘電体キャップを形成したサンプル（ＭｎＯ２キャップなし）を作成した。
これらサンプルの配線抵抗を測定した結果を図１０に示す。図１０に示すように、パターン幅が６０ｎｍ、８０ｎｍのいずれにおいても、ＭｎＯ２キャップ「あり」の場合と「なし」の場合とでほぼ同じ配線抵抗を示した。このことからＭｎＯ２膜からなるメタルキャップを形成することによる配線抵抗への影響はほとんどなかった。このことは、ＭｎＯ２膜からなるメタルキャップを形成してもＣｕ配線内には配線抵抗に影響するほどのＭｎが残留していないことを示している。
ii）線間容量
次に、図１１のようなトレンチパターンを有し、パターン幅Ｗが６０ｎｍであるウエハに対しＣｕ配線を形成して線間容量を測定した。ここでは、このようなウエハに対し、上述のような「ＭｎＯ２キャップあり」のサンプルと、「ＭｎＯ２キャップなし」のサンプルを作成した。
これらサンプルの線間容量を測定した結果を図１２に示す。図１２に示すように、ＭｎＯ２キャップ「あり」の場合と「なし」の場合とでほぼ同じ線間容量を示し、ＭｎＯ２膜は線間容量には影響しないことが確認された。これは、ＭｎＯ２の誘電率が５．１であり、誘電体キャップのＳｉＣＮの誘電率である５程度とほぼ同じであることによる。
iii）線間リーク電流
次に、図１３のようなトレンチパターンを有し、パターン幅Ｗが６０ｎｍであるウエハに対しＣｕ配線を形成して線間リーク電流を測定した。ここでは、このようなウエハに対し、上述のような「ＭｎＯ２キャップあり」のサンプルと、「ＭｎＯ２キャップなし」のサンプルを作成した。
これらサンプルの線間リーク電流を測定した結果を図１４に示す。図１４に示すように、ＭｎＯ２キャップ「あり」の場合と「なし」の場合とでほぼ同じ線間リーク電流を示し、ＭｎＯ２膜は線間リーク電流には影響しないことが確認された。これは、ＭｎＯ２が絶縁体であるため、絶縁膜（層間絶縁膜）上に形成されてもリーク電流には影響しないからである。
iv）信頼性試験
次に、図１５のようなテストパターン（パターン幅１００ｎｍ、ビア径８０ｎｍ）を有するウエハに対しＣｕ配線を形成して信頼性を評価した。ここでは、このようなウエハに対し、上述のような「ＭｎＯ２キャップあり」のサンプルと、「ＭｎＯ２キャップなし」のサンプルを作成した。
信頼性試験は、２５０℃、２５Ｍ／ｃｍ２の条件で実施した。その結果を図１６に示す。図１６に示すように、「ＭｎＯ２キャップあり」のサンプルのほうが「ＭｎＯ２キャップなし」のサンプルよりも寿命が長く、信頼性が高いものとなった。この結果から、ＭｎＯ２キャップを形成することにより、エレクトロマイグレーション耐性が向上することが確認された。
＜他の適用＞
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、成膜システムとしては、図６のようなタイプに限らず、一つの搬送装置に全ての成膜装置が接続されているタイプであってもよい。また、図６のようなマルチチャンバタイプのシステムではなく、バリア膜、Ｒｕライナー膜、Ｃｕ膜、積み増し層のうち、一部のみを同一の成膜システムで形成し、残部を別個に設けた装置により大気暴露を経て成膜するようにしてもよいし、全てを別個の装置で大気暴露を経て成膜するようにしてもよい。メタルキャップおよび誘電体キャップの形成についても、一部の装置のみを同一の成膜システムで形成し、残部を別個に設けた装置により大気暴露を経て成膜するようにしてもよいし、全てを別個の装置で大気暴露を経て成膜するようにしてもよい。
さらに、上記実施形態では、トレンチとビア（ホール）とを有するウエハに本発明の方法を適用した例を示したが、トレンチのみを有する場合でも本発明を適用できることはいうまでもない。また、シングルダマシン構造、ダブルダマシン構造、三次元実装構造等、種々の構造のデバイスにおける埋め込みに適用することができる。また、上記実施形態では、被処理基板として半導体ウエハを例にとって説明したが、半導体ウエハにはシリコンのみならず、ＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体も含まれ、さらに、半導体ウエハに限定されず、液晶表示装置等のＦＰＤ（フラットパネルディスプレイ）に用いるガラス基板や、セラミック基板等にも本発明を適用することができることはもちろんである。
１；成膜システム
１２ａ，１２ｂ；バリア膜成膜装置
１４ａ，１４ｂ；Ｒｕライナー膜成膜装置
２２ａ，２２ｂ；第１のＣｕ膜成膜装置
２４ａ，２４ｂ；第２のＣｕ膜成膜装置
２０１；下部構造
２０２；層間絶縁膜（絶縁膜）
２０３；トレンチ
２０４；バリア膜
２０５；Ｒｕライナー膜
２０６；Ｃｕ膜
２０７；積み増し層
２０８；Ｃｕ配線
２０９；メタルキャップ（Ｍｎ含有膜）
２１０；酸化マンガン膜（ＭｎＯ２膜）
２１１；Ｍｎ膜
２１２；ＭｎＳｉＯｘ膜
２１３；誘電体キャップ
Ｗ；半導体ウエハ（被処理基板）

Claims (10)

  1. 基板表面に存在する絶縁膜に形成されたトレンチを含む所定パターンの凹部にＣｕ配線を形成するＣｕ配線の形成方法であって、
    少なくとも前記凹部の表面にバリア膜を形成する工程と、
    ＰＶＤによりＣｕ膜を形成して前記凹部内に前記Ｃｕ膜を埋め込む工程と、
    次いで、前記Ｃｕ膜の上に積み増し層を形成する工程と、
    ＣＭＰにより全面を研磨して前記凹部内にＣｕ配線を形成する工程と、
    ＣＭＰにより研磨した後の基板表面の前記Ｃｕ配線および前記絶縁膜を含む全面に酸化マンガン膜からなるメタルキャップを形成する工程と、
    前記メタルキャップの上に誘電体キャップを形成する工程と
    を有することを特徴とするＣｕ配線の形成方法。
  2. 前記メタルキャップを形成する工程は、ＰＶＤまたはＣＶＤもしくはＡＬＤにより酸化マンガン膜を成膜し、その酸化マンガン膜をメタルキャップとすることを特徴とする請求項１に記載のＣｕ配線の形成方法。
  3. 前記メタルキャップを形成する工程は、ＰＶＤまたはＣＶＤもしくはＡＬＤによりＭｎ膜を形成した後、Ｍｎ膜に酸化処理を施して酸化マンガン膜とし、その酸化マンガン膜をメタルキャップとすることを特徴とする請求項１に記載のＣｕ配線の形成方法。
  4. 基板表面に存在する絶縁膜に形成されたトレンチを含む所定パターンの凹部にＣｕ配線を形成するＣｕ配線の形成方法であって、
    少なくとも前記凹部の表面にバリア膜を形成する工程と、
    ＰＶＤによりＣｕ膜を形成して前記凹部内に前記Ｃｕ膜を埋め込む工程と、
    次いで、前記Ｃｕ膜の上に積み増し層を形成する工程と、
    ＣＭＰにより全面を研磨して前記凹部内にＣｕ配線を形成する工程と、
    ＣＭＰにより研磨した後の基板表面の前記Ｃｕ配線および前記絶縁膜を含む全面にＭｎ膜を成膜後、アニールすることにより、前記Ｃｕ配線上のＭｎ膜および前記絶縁膜上の自己整合絶縁膜からなるメタルキャップを形成する工程と、
    前記メタルキャップの上に誘電体キャップを形成する工程と
    を有することを特徴とするＣｕ配線の形成方法。
  5. 前記バリア膜を形成した後、前記Ｃｕ膜を形成する前に、Ｒｕ膜を形成する工程をさらに有することを特徴とする請求項１から請求項４のいずれか１項に記載のＣｕ配線の形成方法。
  6. 前記Ｒｕ膜は、ＣＶＤにより形成されることを特徴とする請求項５に記載のＣｕ配線の形成方法。
  7. 前記Ｃｕ膜の形成は、基板が収容された処理容器内にプラズマ生成ガスによりプラズマを生成し、Ｃｕからなるターゲットから粒子を飛翔させて、粒子を前記プラズマ中でイオン化させ、前記基板にバイアス電力を印加してイオンを基板上に引きこむ装置により行われることを特徴とする請求項１から請求項６のいずれか１項に記載のＣｕ配線の形成方法。
  8. 前記積み増し層の形成は、ＰＶＤによりＣｕ膜を形成することにより行うことを特徴とする請求項１から請求項７のいずれか１項に記載のＣｕ配線の形成方法。
  9. 前記バリア膜は、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、Ｔａ／ＴａＮの２層膜、ＴａＣＮ膜、Ｗ膜、ＷＮ膜、ＷＣＮ膜、Ｚｒ膜、ＺｒＮ膜、Ｖ膜、ＶＮ膜、Ｎｂ膜、ＮｂＮ膜からなる群から選択されるものであることを特徴とする請求項１から請求項８のいずれか１項に記載のＣｕ配線の形成方法。
  10. コンピュータ上で動作し、Ｃｕ配線形成システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項９のいずれかのＣｕ配線の形成方法が行われるように、コンピュータに前記Ｃｕ配線形成システムを制御させることを特徴とする記憶媒体。
JP2012176422A 2012-08-08 2012-08-08 Ｃｕ配線の形成方法 Expired - Fee Related JP5969306B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012176422A JP5969306B2 (ja) 2012-08-08 2012-08-08 Ｃｕ配線の形成方法
KR1020130093526A KR101662369B1 (ko) 2012-08-08 2013-08-07 Cu 배선의 형성 방법 및 기억매체
US13/962,327 US9064690B2 (en) 2012-08-08 2013-08-08 Method for forming Cu wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012176422A JP5969306B2 (ja) 2012-08-08 2012-08-08 Ｃｕ配線の形成方法

Publications (2)

Publication Number Publication Date
JP2014036109A true JP2014036109A (ja) 2014-02-24
JP5969306B2 JP5969306B2 (ja) 2016-08-17

Family

ID=50066511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012176422A Expired - Fee Related JP5969306B2 (ja) 2012-08-08 2012-08-08 Ｃｕ配線の形成方法

Country Status (3)

Country Link
US (1) US9064690B2 (ja)
JP (1) JP5969306B2 (ja)
KR (1) KR101662369B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015179697A (ja) * 2014-03-18 2015-10-08 東京エレクトロン株式会社 半導体装置の製造方法
JP2016174141A (ja) * 2015-03-16 2016-09-29 東京エレクトロン株式会社 Ｃｕ配線の製造方法
JP2017135237A (ja) * 2016-01-27 2017-08-03 東京エレクトロン株式会社 Ｃｕ配線の製造方法およびＣｕ配線製造システム

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142456B2 (en) * 2013-07-30 2015-09-22 Lam Research Corporation Method for capping copper interconnect lines
US20150206798A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure And Method of Forming
JP6385856B2 (ja) * 2015-02-26 2018-09-05 東京エレクトロン株式会社 Ｃｕ配線の形成方法および半導体装置の製造方法
JP2016219660A (ja) 2015-05-22 2016-12-22 ソニー株式会社 半導体装置、製造方法、固体撮像素子、および電子機器
US10157784B2 (en) * 2016-02-12 2018-12-18 Tokyo Electron Limited Integration of a self-forming barrier layer and a ruthenium metal liner in copper metallization

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148075A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
JP2007103546A (ja) * 2005-10-03 2007-04-19 Nec Electronics Corp 半導体装置およびその製造方法
JP2008147467A (ja) * 2006-12-12 2008-06-26 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2009105289A (ja) * 2007-10-24 2009-05-14 Tokyo Electron Ltd Ｃｕ配線の形成方法
JP2010021447A (ja) * 2008-07-11 2010-01-28 Tokyo Electron Ltd 成膜方法及び処理システム
JP2011023456A (ja) * 2009-07-14 2011-02-03 Tokyo Electron Ltd 成膜方法
JP2011249794A (ja) * 2010-05-21 2011-12-08 Toshiba Corp 半導体装置とその製造方法
JP2012009788A (ja) * 2010-06-28 2012-01-12 Tokyo Electron Ltd 成膜方法及び処理システム
JP2012074522A (ja) * 2010-09-28 2012-04-12 Tokyo Electron Ltd 成膜方法及び成膜装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006043551A1 (ja) 2004-10-19 2006-04-27 Tokyo Electron Limited プラズマスパッタリングによる成膜方法及び成膜装置
JP2009164471A (ja) * 2008-01-09 2009-07-23 Panasonic Corp 高信頼性銅配線及びその製造方法
KR101649714B1 (ko) 2008-03-21 2016-08-30 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호접속부를 위한 자기정렬 배리어 층
US7799681B2 (en) 2008-07-15 2010-09-21 Tokyo Electron Limited Method for forming a ruthenium metal cap layer
US20100081274A1 (en) 2008-09-29 2010-04-01 Tokyo Electron Limited Method for forming ruthenium metal cap layers
JP5487748B2 (ja) * 2009-06-16 2014-05-07 東京エレクトロン株式会社 バリヤ層、成膜方法及び処理システム
US8871304B2 (en) 2010-11-02 2014-10-28 Ube Industries, Ltd. (Amide amino alkane) metal compound, method of manufacturing metal-containing thin film using said metal compound

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148075A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
JP2007103546A (ja) * 2005-10-03 2007-04-19 Nec Electronics Corp 半導体装置およびその製造方法
JP2008147467A (ja) * 2006-12-12 2008-06-26 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2009105289A (ja) * 2007-10-24 2009-05-14 Tokyo Electron Ltd Ｃｕ配線の形成方法
JP2010021447A (ja) * 2008-07-11 2010-01-28 Tokyo Electron Ltd 成膜方法及び処理システム
JP2011023456A (ja) * 2009-07-14 2011-02-03 Tokyo Electron Ltd 成膜方法
JP2011249794A (ja) * 2010-05-21 2011-12-08 Toshiba Corp 半導体装置とその製造方法
JP2012009788A (ja) * 2010-06-28 2012-01-12 Tokyo Electron Ltd 成膜方法及び処理システム
JP2012074522A (ja) * 2010-09-28 2012-04-12 Tokyo Electron Ltd 成膜方法及び成膜装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015179697A (ja) * 2014-03-18 2015-10-08 東京エレクトロン株式会社 半導体装置の製造方法
TWI670795B (zh) * 2014-03-18 2019-09-01 日商東京威力科創股份有限公司 半導體裝置之製造方法
JP2016174141A (ja) * 2015-03-16 2016-09-29 東京エレクトロン株式会社 Ｃｕ配線の製造方法
JP2017135237A (ja) * 2016-01-27 2017-08-03 東京エレクトロン株式会社 Ｃｕ配線の製造方法およびＣｕ配線製造システム

Also Published As

Publication number Publication date
KR101662369B1 (ko) 2016-10-04
US20140045329A1 (en) 2014-02-13
JP5969306B2 (ja) 2016-08-17
US9064690B2 (en) 2015-06-23
KR20140020203A (ko) 2014-02-18

Similar Documents

Publication Publication Date Title
JP5969306B2 (ja) Ｃｕ配線の形成方法
WO2012133400A1 (ja) Ｃｕ配線の形成方法
JP6257217B2 (ja) Ｃｕ配線構造の形成方法
JP6139298B2 (ja) Ｃｕ配線の形成方法
JP6117588B2 (ja) Ｃｕ配線の形成方法
JP5767570B2 (ja) Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
KR101846049B1 (ko) Cu 배선의 제조 방법 및 기억 매체
US10096548B2 (en) Method of manufacturing Cu wiring
JP5788785B2 (ja) Ｃｕ配線の形成方法および成膜システム
US20140287163A1 (en) Method of forming copper wiring and method and system for forming copper film
KR20180117575A (ko) Cu 배선의 제조 방법 및 Cu 배선 제조 시스템
KR20170026165A (ko) 반도체 장치의 제조 방법 및 기억 매체
KR20180068328A (ko) 구리 배선의 제조 방법
WO2014010333A1 (ja) Ｃｕ配線の形成方法およびコンピュータ読み取り可能な記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160707

R150 Certificate of patent or registration of utility model

Ref document number: 5969306

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees