CN1744799A - 布线电路基板 - Google Patents

布线电路基板 Download PDF

Info

Publication number
CN1744799A
CN1744799A CN200510089348.3A CN200510089348A CN1744799A CN 1744799 A CN1744799 A CN 1744799A CN 200510089348 A CN200510089348 A CN 200510089348A CN 1744799 A CN1744799 A CN 1744799A
Authority
CN
China
Prior art keywords
insulating barrier
circuit board
terminal
conductor
basic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510089348.3A
Other languages
English (en)
Other versions
CN100553409C (zh
Inventor
小田高司
三宅康文
大川忠男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1744799A publication Critical patent/CN1744799A/zh
Application granted granted Critical
Publication of CN100553409C publication Critical patent/CN100553409C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49151—Assembling terminal to base by deforming or shaping
    • Y10T29/49153—Assembling terminal to base by deforming or shaping with shaping or forcing terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

本发明提供具有布线电路基板：即使以微小线距形成导体图形，也能够使导体图形与绝缘层的粘附性提高，并且能够防止镀液残留在金属镀层与绝缘层之间，从而防止离子性杂质作为残渣残存，其结果是，在高温、高湿下，即使长期通电，也能够抑制离子迁移引起的短路，减少绝缘不良程度。为此，在从覆盖绝缘层4露出的挠性布线电路基板1的长度方向一端部，使在基础绝缘层2上形成的端子部5的下端部、覆盖各端子部5的金属镀层6的各侧面的下端部埋入基础绝缘层2中。由此，在形成金属镀层6时，能够防止镀液浸入它们之间。

Description

布线电路基板
技术领域
本发明涉及布线电路基板，具体涉及适用于电子设备等的布线电路基板。
背景技术
挠性布线电路基板等布线电路基板，通常具备基础绝缘层，在该基础绝缘层上形成的导体图形，在基础绝缘层上形成的、覆盖该导体图形的覆盖绝缘层。
这种布线电路基板，为适应导体图形的线距微小化，要求提高导体图形对基础绝缘层的粘附性，防止导体图形从基础绝缘层剥离。
例如提出了如下的方法，即将热固性树脂为主要成分的树脂薄膜粘贴在基板上，在基板表面上形成B阶段状态的绝缘层，接着，在该绝缘层表面用电镀形成电路后，加压使电路埋入绝缘层中，最后，使绝缘层完全固化达到C阶段状态，以确保电路对绝缘层的粘附性(例如，参考日本特许公开公报2004-179341号)。
这种布线电路基板中，使导体图形从覆盖绝缘层部分地露出，该露出部分作为与外部端子连接用的连接端子部。
在这样的连接端子部，为提高与外部端子的连接可靠性，或为防止腐蚀，一般在其表面形成镀镍层或镀金层等金属镀层(例如，参考日本特许公开公报2002-185133号)。
但是，这种布线电路基板，在形成金属镀层时，镀液有时浸入金属镀层与基础绝缘层的界面，该镀液残留下来，镀液中氯离子等离子性杂质作为残渣残存下来，如果残存那样的残渣，在高温高湿度下长期通电，就会发生离子迁移引起的短路，因而存在导致绝缘不良的缺陷。
虽然日本特许公开公报2004-179341号所述的方法能够提高基础绝缘层与导体图形之间的粘附性，但难以防止上述的离子迁移引起的短路。
发明内容
本发明的目的是提供下述的布线电路基板：即使以微小的线距形成导体图形，也能使导体图形与基础绝缘层的粘附性提高，可防止镀液残留在金属镀层与绝缘层之间，以防止离子性杂质作为残渣残存。其结果是，在高温高湿下，即使长期通电，也能够抑制离子迁移引起的短路，减少绝缘不良的情况。
本发明的布线电路基板，它是具有绝缘层、在前述绝缘层上形成的导体图形的布线电路基板，其特征在于，前述导体图形包括端子部；在前述端子表面形成金属镀层；前述端子部与前述金属镀层被部分埋设在前述绝缘层中。
而且，本发明的布线电路基板中，设置前述金属镀层，以覆盖前述端子部的侧面和上面；前述端子部的前述绝缘层侧的端部和前述金属镀层侧面的前述绝缘层侧的端部，被埋设在前述绝缘层中，这样是适合的。
采用本发明的布线电路基板，端子部与金属镀层都被部分埋设在绝缘层中。因此，该布线电路基板中，即使以微小线距形成导体图形，也能够提高导体图形与绝缘层的粘附性，并且，在形成金属镀层时，能够防止镀液浸入金属镀层与绝缘层之间。由此，能够防止在金属镀层与绝缘层之间，镀液中离子性杂质作为残渣残存。其结果是，即使在高温高湿度下长期通电，也能够抑制离子迁移引起的短路，减少绝缘不良。
附图说明
图1是作为本发明的布线电路基板的挠性布线电路基板的一实施方式图；
(a)是主要部分的平面图；
(b)是(a)的A-A’线的截面图；
(c)是(a)的B-B’线的主要部分的截面图。
图2是图1所示挠性布线电路基板的制造方法的制造工序图；
(a)是准备基础绝缘层的工序图；
(b)是在基础绝缘层上形成导体图形的工序图；
(c)是形成覆盖绝缘层的工序图；
(d)是在各端子部的表面形成金属镀层的工序图；
(e)是使各端子部的下端部和金属镀层的各侧面的下端部埋设在基础绝缘层中的工序图。
图3是显示图2所示的挠性布线电路基板的制造方法的另一实施方式(以
多层形成基础绝缘层的形态)的制造工序图；
(a)是准备底层(under)绝缘层的工序图；
(b)是将上层绝缘层层叠在下层绝缘层上，形成基础绝缘层的工序图；
(c)是在基础绝缘层上形成导体图形的工序图；
(d)是形成覆盖绝缘层的工序图；
(e)是在各端子部的表面形成金属镀层的工序图；
(f)是使各端子部的下端部和金属镀层各侧面的下端部对基础绝缘层埋设的工序图。
具体实施方式
图1是作为本发明的布线电路基板的挠性布线电路基板的一实施方式图，(a)是主要部分的平面图，(b)是(a)图的A-A’线的截面图，(c)是(a)图的B-B’线的主要部分的截面图。
如图1(b)所示，该挠性布线电路基板1，形成为沿长度方向延伸的带板状，具备作为绝缘层的基础绝缘层2，在该基础绝缘层2上形成的导体图形3，为覆盖该导体图形3而在基础绝缘层2上所形成的覆盖绝缘层4。
而且，如图1(a)所示，基础绝缘层2，其长度方向上一端部形成为俯视大致为矩形形状，导体图形3以多条布线图形3a、3b、3c和3d的形式形成在该基础绝缘层2上。
各布线3a、3b、3c和3d是按照沿着该挠性布线电路基板1的长度方向延伸到挠性布线电路基板1的长度方向一端边的附近，并且在宽度方向(与挠性布线电路基板1的长度方向垂直的方向)上并排配置，互相间隔开的形式形成的。
覆盖绝缘层4按照从挠性布线电路基板1的长度方向一端边向长度方向另一端侧，在隔开间隔的位置，向长度方向另一端侧、覆盖多条布线3a、3b、3c及3d的形式形成在基础绝缘层2上。
即，从挠性布线电路基板1的长度方向一端边到覆盖绝缘层4的长度方向一端边之间，不形成覆盖绝缘层4，使基础绝缘层2和多条布线3a、3b、3c及3d从覆盖绝缘层4露出，各布线3a、3b、3c及3d的露出部分形成俯视大致为矩形形状的端子部5。
并且，各端子部5的表面，也就是露出的上表面、宽度方向两侧面和长度方向一侧面上都形成金属镀层6。
并且如图1(b)和图1(c)所示，该挠性布线电路基板1中，在各端子部5，各端子部5的下端部(基础绝缘层2侧的端部)及覆盖各端子部5的金属镀层6的侧面(宽度方向两侧面和长度方向一侧面)的下端部(基础绝缘层2侧的端部)被埋设在基础绝缘层2中。
接着，参照图2对这种挠性布线线路基板1的制造方法进行说明，并对前述各端子部5的下端部及金属镀层6侧面的下端部向基础绝缘层2中的埋设进行详细说明。
该方法中，首先如图2(a)所示，准备基础绝缘层2。基础绝缘层2只要是可用作挠性布线电路基板1的基础绝缘层2的，对此没有特别的限制，可以使用合成树脂，例如，聚酰亚胺树脂、聚酰胺亚胺树脂、聚丙烯树脂、聚醚腈树脂、聚醚砜树脂、聚对苯二甲酸乙二醇酯树脂、聚对萘二甲酸乙二醇酯树脂等。从操作性观点来看，较好是使用玻璃化温度(Tg)为150～300℃的树脂。从耐热性的观点来看，较好是使用聚酰亚胺树脂膜。基础绝缘层2的厚度，例如是5～50μm，更好是10～30μm。
接着，在该方法中，如图1(b)所示，在基础绝缘层2上形成导体图形3。对导体图形3的形成没有特别的限制，可以使用公知的制作布线图形的方法，例如加层法、减层法等。
即，加层法是，首先在基础绝缘层2的整个面上形成成为种膜的金属薄膜。金属薄膜能够使用铬、镍、铜、及其合金等，通过溅射法等薄膜形成法形成。接着，在该金属薄膜的表面，以与导体图形反转的图形形成防镀膜。防镀膜可以用干膜防镀膜等，利用公知的方法形成。其后，在从防镀膜露出的基础绝缘层2的表面形成导体图形3。导体图形3能够用铜等通过电镀形成。然后，用腐蚀法或剥离法除去防镀膜，并用腐蚀法除去从导体图形3露出的金属薄膜。
采用减层法是，首先在基础绝缘层2的整个面上，根据需要通过粘接剂层将铜箔等金属箔层叠。另外，也能够采用预先将基础绝缘层2层叠在金属薄膜上的、公知的双层基体材料。接着，在该金属薄膜表面上，按照对应导体图形的图案形成防蚀膜。防蚀膜能够采用干膜防蚀膜等，用公知的方法形成。其后，用腐蚀法或剥离法除去防蚀膜。
采用前述方法，以前述多条布线3a、3b、3c及3d组成的图形的形式形成导体图形3。另外，多条布线3a、3b、3c及3d的宽，例如是10～200μm，较好的是15～50μm。相互相邻的间隔，例如是10～200μm，较好的是15～50μm。并且，导体图形3的厚度，例如是3～50μm，较好的是5～20μm。
接着，在该方法中，如图2(c)所示，形成覆盖绝缘层4。
覆盖绝缘层4，使用与基础绝缘层2同样的合成树脂。另外，也能够使用例如环氧树脂、聚氨酯树脂等。较好是使用在前述树脂中的感光性树脂的前驱体树脂，更好是使用感光性聚酰亚胺树脂的前驱体树脂(聚酰胺酸树脂)。
覆盖绝缘层4的形成，例如将感光性树脂清漆涂布在包括导体图形3在内的基础绝缘层2的整个面后，通过光掩膜进行曝光，然后进行显影，在挠性布线电路基板1的长度方向一端部，按照从清漆露出基础绝缘层2和导体图形3的形式(即，按照不使挠性布线电路基板的长度方向一端部形成覆盖绝缘层4)，制作布线电路图形。
使清漆干燥后，通过加热使之固化，就在基础绝缘层2上，形成覆盖导体图形3的覆盖绝缘层4，而在挠性布线电路基板1长度方向一端部没有形成。
覆盖绝缘层4是，即使不使用感光性树脂，例如，根据需要通过粘接剂层，将预先进行外形加工的合成树脂薄膜通过粘贴、在包括导体图形3在内的基础绝缘层2上形成，以使不覆盖挠性布线线路基板1的长度方向一端部。
覆盖绝缘层4的厚度(夹隔有粘接剂层时，包括该粘接剂层厚度)，例如是3～50μm，较好的是5～30μm。
由此，在挠性布线电路基板1的一端部，从覆盖绝缘层4露出的导体图形3的各布线3a、3b、3c及3d的露出部分，形成为俯视近似矩形的端子部5。
接着，在该方法中，如图2(d)所示，在各端子部5的表面，也就是露出的上表面，宽度方向两侧面和长度方向一侧面形成金属镀层6，
金属镀层6，例如用金、镍等构成，例如，利用电镀或化学镀等镀法形成。较好是用化学镀金、化学镀镍镀法。金属镀层6的厚度，例如是镀金层时，为0.1～1μm，是镀镍层时，为0.5～5μm。
而且，在本方法中，如图2(e)所示，通过将各端子部5的下端部和覆盖各端子部5的金属镀层6各侧面的下端部都一起被埋设在基础绝缘层2的厚度方向内侧，就得到挠性布线电路基板1。
为使各端子部5的下端部，及金属镀层6各侧面的下端部埋设，例如，从覆盖各端子部5的金属镀层6上表面开始向基础绝缘层2进行热压。热压例如在形成基础绝缘层2的玻璃化温度以上的温度，更好是150～350℃的温度，压力0.2～10kN/cm2，更好是0.3～5kN/cm2的条件下进行加热加压。
而且，各端子部5的下端部及金属镀层6各侧面的下端部在基础绝缘层2中的埋没量，例如在1μm以上、基础绝缘层2厚度的50％以下。如埋没量小于该值(浅)，有时发生离子迁移引起的短路，而大于该值(深)，则在埋置时端子部5有时会在厚度方向贯穿基础绝缘层2，或使基础绝缘层2产生变形。
在这样得到的挠性布线电路基板1中，各端子部5的下端部埋设在基础绝缘层2的厚度方向内侧。因此，该挠性布线电路基板1，即使以微小线矩形成导体图形3，也能够提高导体图形3与基础绝缘层2的粘附性。
该挠性布线电路基板1中，覆盖各端子部5的金属镀层6的各侧面的下端部，也与各端子部5的下端部一起埋设在基础绝缘层2厚度方向内侧。由此，即使以微小线距形成导体图形3，也能够在形成金属镀层6时，防止镀液浸入金属镀层6与基础绝缘层2之间，从而，能够有效防止镀液中离子性杂质作为残渣残存在金属镀层6与基础绝缘层2之间。其结果是，该挠性布线电路基板1，在高温高湿度下，即使长期通电，也能够抑制离子迁移引起的短路，减少绝缘不良。
在前述图2所示方法中，也能够利用玻璃化温度存在差异的多层绝缘层形成基础绝缘层2。如利用玻璃化温度存在差异的多层绝缘层形成基础绝缘层2，就能够以高精度的埋没量将端子部5的下端部、金属镀层6各侧面的下端部埋设在基础绝缘层2中。
即，为形成这样的挠性布线电路基板1，首先，如图3(a)所示，作为基础绝缘层2，准备玻璃化温度更高的下层绝缘层7，并如图3(b)所示，在该下层绝缘层7上层叠玻璃化温度更低的上层绝缘层8，以形成基础绝缘层2。
下层绝缘层7能使用下述合成树脂，其玻璃化温度比形成上层绝缘层8的合成树脂的玻璃化温度还要高。更加具体地说，能使用玻璃化温度例如是250℃以上的合成树脂，最好是用玻璃化温度为280℃以上的合成树脂。
另外，上层绝缘层8能使用下述合成树脂，其玻璃化温度比形成下层绝缘层7的合成树脂的玻璃化温度还要低。更加具体地说，能使用玻璃化温度例如是150～300℃的合成树脂，最好是用玻璃化温度为150～250℃的合成树脂。
上层绝缘层8对下层绝缘层7的层叠，例如利用流延法等。而且，下层绝缘层7和上层绝缘层8的厚度是，其总厚度规定为与前述基础绝缘层2同样的厚度，上层绝缘层8的厚度，规定比端子部5下端部和金属镀层6各侧面的下端部在基础绝缘层2中的埋没量大。更加具体地说，为利用下层绝缘层7保持基础绝缘层的物性，上层绝缘层8的厚度较好是基础绝缘层2的厚度的5～50％。
而且，本方法与前述图1所示方法同样，在基础绝缘层2上形成导体图形3后(参照图3(c))，形成覆盖绝缘层4(参照图3(d))。随后，在各端子部5的表面形成金属镀层6后(参照图3(e))，如图3(f)所示，使各端子部5的下端部随着覆盖各端子部5的金属镀层6各侧面的下端部埋设在基础绝缘层2的上层绝缘层8的厚度方向内侧，就得到挠性布线电路基板1。
在该埋设中，较好是，形成上层绝缘层8的合成树脂的玻璃化温度以上，但不到形成下层绝缘层7的合成树脂的玻璃化温度的温度下，进行热压。这样的话，各端子部5的下端部和金属镀层6的各侧面的下端部，能够以可靠并且高精度的埋没量埋设在上层绝缘层8的厚度方向内侧、并且是上层绝缘层8的表面到下层绝缘层7的表面之间。
这样得到的挠性布线电路基板1也与前述同样，能够提高导体图形3与基础绝缘层2之间的粘附性，并且，在形成金属镀层6时，能够防止镀液浸入金属镀层6与基础绝缘层2之间，其结果是，在高温高湿度下，即使长期通电，也能够抑制离子迁移引起的短路，减轻绝缘不良程度。
另外，前述说明，是以单面挠性布线电路基板的形式说明本发明的布线电路基板的，而本发明的布线电路基板能够适用于两面挠性布线电路基板，而且，也能够适用于刚性-挠性布线电路基板、刚性布线电路基板。
实施例
以下，列举实施例和比较例，更具体说明本发明。
实施例1
准备厚25μm、玻璃化温度230℃的聚酰亚胺树脂组成的基础绝缘层(参照图2(a))。
接着，在基础绝缘层的表面，连续溅射厚0.03μm的铬薄膜和厚0.10μm的铜薄膜，形成金属薄膜。接着，在金属薄膜上，按照导体图形的反转图形形成防镀层后，在从防镀层露出的基础绝缘层的表面，通过电解铜镀形成铜组成的导体图形。然后，剥离防镀膜，接着，用湿腐蚀法除去从导体图形露出的金属薄膜。由此，厚10μm的导体图形被形成为由多条布线组成、各布线间的间距为30μm的图形(参照图2(b))。
接着，将聚酰胺酸树脂清漆涂布在包括导体图形的基础绝缘层的整个面上，再用光掩膜使清漆曝光，然后进行显影，在挠性布线电路基板的长度方向一端部，按照从清漆露出基础绝缘层和导体图形(端子部)的形式制作图形。然后，使清漆干燥，用加热使之固化，由此在基础绝缘层上形成覆盖导体图形的、厚15μm的由聚酰亚胺树脂构成的覆盖绝缘层(参照图2(c))。
而且，在各端子部表面(上表面、宽度方向两侧面及长度方向一侧面)上，形成厚0.5μm的镀金层后(参照图1(d))，按照温度250℃，压力0.3Kn/cm2，时间10秒的条件，从覆盖各端子部的镀金层上表面向基础绝缘层进行热压，就得到挠性布线电路基板(参照图2(e))。
得到的挠性布线电路基板的、各端子部的下端部及镀金层各侧面的下端部在基础绝缘层中的埋没量是2μm。
实施例2
准备基础绝缘层，它是在厚20μm、玻璃化温度350℃的聚酰亚胺树脂膜构成的下层绝缘层(参照图3(a))上，层叠厚5μm、玻璃化温度230℃的聚酰亚胺树脂膜构成的上层绝缘层形成的(参照图3(b))。
接着，用与实施例1同样的方法，将厚10μm的导体图形形成为由多条布线组成的，各布线间的间距为30μm的图形(参照图3(c))。
用与实施例1同样的方法，在基础绝缘层上，形成覆盖导体图形的、厚15μm的聚酰亚胺树脂构成的覆盖绝缘层(参照图3(d))。
接着，用与实施例1同样的方法，在各端子部表面形成厚0.5μm的镀金层后(参照图3(e))，用与实施例1同样的方法，从覆盖各端子部的镀金层的上表面向基础绝缘层进行热压，就得到挠性布线电路基板(参照图3(f))。
得到的挠性布线电路基板的各端子部的下端部及镀金层各侧面的下端部在基础绝缘层中的埋没量是2μm。
比较例1
除省略从覆盖各端子部的镀金层的上表面向基础绝缘层进行热压工序以外，用与实施例1同样的方法得到挠性布线电路基板。
比较例2
在形成覆盖绝缘层后，以温度250℃，压力0.3Kn/cm2，时间10秒的条件，从各端子部的上表面向基础绝缘层进行热压后，在各端子部表面(上面、宽度方向两侧面及长度方向一侧面)形成厚0.5μm的镀金层以外，用与实施例1同样的方法得到挠性布线电路基板。
得到的挠性布线电路基板、镀金层各侧面的下端部不被埋设在基础绝缘层，仅各端子部的下端部埋设在基础绝缘层，埋没量是2μm。
评价
将按照前述得到的各实施例和比较例的挠性布线电路基板，设置在60℃，95％RH的高温、高湿气氛中，用外加电压30V进行通电。由此，测定绝缘电阻值降低到106Ω以下的经过时间(到由于离子迁移发生短路的时间)，利用该经过时间评价电气可靠性。评价结果如下所示。
实施例1                  经过时间800小时
实施例2                  经过时间800小时
比较例1                  经过时间600小时
比较例2                  经过时间400小时
此外，前述说明是作为本发明的实施方式的例示提供的，这只不过只是例示，不是限定性的解释。由该技术领域的普通技术人员对本发明所作的各种变更也应该包括在前叙的权利要求范围内。

Claims (2)

1.布线电路基板，它是具备绝缘层、在前述绝缘层上形成的导体图形的布线电路基板，其特征在于，前述导体图形包含端子部；在前述端子部的表面形成金属镀层；前述端子部和前述金属镀层被部分埋设在前述绝缘层中。
2.根据权利要求1所述的布线电路基板，其特征在于，设置前述金属镀层以使其覆盖前述端子部的侧面和上面；前述端子部的前述绝缘层侧的端部和前述金属镀层的侧面的前述绝缘层侧的端部被埋设在前述绝缘层中。
CN200510089348.3A 2004-09-01 2005-07-29 布线电路基板 Expired - Fee Related CN100553409C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004254852 2004-09-01
US2004254852 2004-09-01
JP2004254852A JP4351129B2 (ja) 2004-09-01 2004-09-01 配線回路基板

Publications (2)

Publication Number Publication Date
CN1744799A true CN1744799A (zh) 2006-03-08
CN100553409C CN100553409C (zh) 2009-10-21

Family

ID=35431116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510089348.3A Expired - Fee Related CN100553409C (zh) 2004-09-01 2005-07-29 布线电路基板

Country Status (6)

Country Link
US (2) US7355128B2 (zh)
EP (1) EP1633174B1 (zh)
JP (1) JP4351129B2 (zh)
CN (1) CN100553409C (zh)
DE (1) DE602005017543D1 (zh)
TW (1) TWI345437B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7931973B2 (en) 2007-05-25 2011-04-26 Princo Corp. Manufacturing method of metal structure in multi-layer substrate and structure thereof
CN101312620B (zh) * 2007-05-24 2011-06-22 巨擘科技股份有限公司 多层基板金属线路制造方法及其结构
CN103338600A (zh) * 2013-05-10 2013-10-02 华为技术有限公司 Pcb结构及其制造方法，以及埋入器件pcb的制造方法
CN103748975A (zh) * 2011-08-23 2014-04-23 住友电工印刷电路株式会社 挠性印刷配线板及该挠性印刷配线板的制造方法
US8815333B2 (en) 2007-12-05 2014-08-26 Princo Middle East Fze Manufacturing method of metal structure in multi-layer substrate
CN104663005A (zh) * 2012-09-19 2015-05-27 富士胶片株式会社 配线基板
CN110915307A (zh) * 2017-05-19 2020-03-24 佐佐木贝慈 电子部件搭载用基板及其制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080042012A (ko) * 2006-11-08 2008-05-14 산요덴키가부시키가이샤 소자 탑재용 기판, 그 제조 방법, 반도체 모듈 및 휴대기기
US7595553B2 (en) 2006-11-08 2009-09-29 Sanyo Electric Co., Ltd. Packaging board and manufacturing method therefor, semiconductor module and mobile apparatus
KR101159514B1 (ko) * 2007-05-24 2012-06-26 프린코 코포레이션 다층기판 금속배선 제조방법 및 그 구조
KR100902928B1 (ko) * 2007-12-06 2009-06-15 엘지전자 주식회사 연성 필름, 그를 포함하는 표시 장치, 및 표시 장치의 제조방법
JP5348234B2 (ja) * 2011-12-21 2013-11-20 大日本印刷株式会社 サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法
JP5214038B1 (ja) * 2012-01-12 2013-06-19 島田理化工業株式会社 プリント配線板及びその製造方法
JP5714526B2 (ja) * 2012-03-08 2015-05-07 日本写真印刷株式会社 フレキシブルタッチパネル
US8702998B1 (en) 2012-03-09 2014-04-22 Western Digital Technologies, Inc. Method to manufacture a flexible cable for a disk drive
US9824797B2 (en) 2014-12-19 2017-11-21 General Electric Company Resistive grid elements having a thermosetting polymer
CN108241240B (zh) * 2018-02-08 2021-05-14 上海天马微电子有限公司 一种显示面板以及显示装置
CN110662361A (zh) * 2019-10-11 2020-01-07 广州添利电子科技有限公司 埋入式雷达天线pcb制作工艺

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58175222A (ja) 1982-04-07 1983-10-14 シャープ株式会社 平滑回路基板の製造方法
US4707394A (en) 1986-09-19 1987-11-17 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
US4797508A (en) * 1986-09-19 1989-01-10 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
US5311404A (en) * 1992-06-30 1994-05-10 Hughes Aircraft Company Electrical interconnection substrate with both wire bond and solder contacts
JP3361556B2 (ja) * 1992-09-25 2003-01-07 日本メクトロン株式会社 回路配線パタ−ンの形成法
JPH06216487A (ja) * 1993-01-18 1994-08-05 Matsushita Electric Ind Co Ltd フレキシブルパターンの接続端子部
FR2708170B1 (fr) * 1993-07-19 1995-09-08 Innovation Dev Cie Gle Circuits électroniques à très haute conductibilité et de grande finesse, leurs procédés de fabrication, et dispositifs les comprenant.
JP2665134B2 (ja) * 1993-09-03 1997-10-22 日本黒鉛工業株式会社 フレキシブル回路基板及びその製造方法
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
JP3794792B2 (ja) * 1997-07-22 2006-07-12 Ｔｄｋ株式会社 回路基板
JP3226489B2 (ja) * 1998-02-19 2001-11-05 日東電工株式会社 回路付きサスペンション基板
US6108212A (en) * 1998-06-05 2000-08-22 Motorola, Inc. Surface-mount device package having an integral passive component
JP4066522B2 (ja) * 1998-07-22 2008-03-26 イビデン株式会社 プリント配線板
SE512130C2 (sv) * 1999-01-19 2000-01-31 Prisma Sign Technology Ab Drivanordning för drivning av skylt vid bildväxlande skyltar
JP3205548B2 (ja) * 1999-10-01 2001-09-04 ソニーケミカル株式会社 多層フレキシブル配線板
JP2002185133A (ja) * 2000-12-14 2002-06-28 Nitto Denko Corp フレキシブル配線回路基板およびフレキシブル配線回路基板の製造方法
JP4211246B2 (ja) 2001-07-23 2009-01-21 日立電線株式会社 配線基板の製造方法
JP2004179341A (ja) * 2002-11-26 2004-06-24 Matsushita Electric Works Ltd プリント配線材料の製造方法
KR100541394B1 (ko) * 2003-08-23 2006-01-10 삼성전자주식회사 비한정형 볼 그리드 어레이 패키지용 배선기판 및 그의제조 방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312620B (zh) * 2007-05-24 2011-06-22 巨擘科技股份有限公司 多层基板金属线路制造方法及其结构
US7931973B2 (en) 2007-05-25 2011-04-26 Princo Corp. Manufacturing method of metal structure in multi-layer substrate and structure thereof
US8815333B2 (en) 2007-12-05 2014-08-26 Princo Middle East Fze Manufacturing method of metal structure in multi-layer substrate
CN103748975A (zh) * 2011-08-23 2014-04-23 住友电工印刷电路株式会社 挠性印刷配线板及该挠性印刷配线板的制造方法
CN103748975B (zh) * 2011-08-23 2016-08-24 住友电工印刷电路株式会社 挠性印刷配线板及该挠性印刷配线板的制造方法
CN104663005A (zh) * 2012-09-19 2015-05-27 富士胶片株式会社 配线基板
CN104663005B (zh) * 2012-09-19 2017-10-27 富士胶片株式会社 配线基板以及带有绝缘层的配线基板
CN103338600A (zh) * 2013-05-10 2013-10-02 华为技术有限公司 Pcb结构及其制造方法，以及埋入器件pcb的制造方法
CN110915307A (zh) * 2017-05-19 2020-03-24 佐佐木贝慈 电子部件搭载用基板及其制造方法
CN110915307B (zh) * 2017-05-19 2023-02-03 佐佐木贝慈 电子部件搭载用基板及其制造方法

Also Published As

Publication number Publication date
JP4351129B2 (ja) 2009-10-28
JP2006073761A (ja) 2006-03-16
EP1633174B1 (en) 2009-11-11
TWI345437B (en) 2011-07-11
US20080135280A1 (en) 2008-06-12
DE602005017543D1 (de) 2009-12-24
CN100553409C (zh) 2009-10-21
US7937832B2 (en) 2011-05-10
US20060042823A1 (en) 2006-03-02
EP1633174A2 (en) 2006-03-08
TW200610469A (en) 2006-03-16
US7355128B2 (en) 2008-04-08
EP1633174A3 (en) 2006-08-30

Similar Documents

Publication Publication Date Title
CN1744799A (zh) 布线电路基板
US9402307B2 (en) Rigid-flexible substrate and method for manufacturing the same
CN1291628C (zh) 布线板
KR101241544B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN1812696A (zh) 制造印刷电路板的方法
CN1949467A (zh) 无芯基板及其制造方法
CN1671268A (zh) 柔性基板、多层柔性基板及它们的制造方法
CN1302179A (zh) 使用粘结膜的多层印刷电路板的制造方法
CN1381833A (zh) 结合柔性布线电路板
CN1780532A (zh) 制造刚性－柔性印刷电路板的方法
CN1838859A (zh) 柔性印刷线路板及其制造方法、和半导体装置
CN1805657A (zh) 配线电路基板
CN1359256A (zh) 柔性布线板以及柔性布线板的制造方法
CN1893767A (zh) 布线电路板
CN1320846C (zh) 电路基板及其制造方法
CN1741136A (zh) 线路板
CN101080138A (zh) 印刷线路板、用于形成印刷线路板的方法及板互连结构
US20180332714A1 (en) Printed circuit board and method of fabricating the same
JP5309352B2 (ja) 電子部品内蔵モジュール用層間絶縁シート、電子部品内蔵モジュール及び電子部品内蔵モジュールの製造方法
CN103906370B (zh) 芯片封装结构、具有内埋元件的电路板及其制作方法
CN1225950C (zh) 电路板
CN1993021A (zh) 用于制造配线基板的方法
CN1976556A (zh) 配线电路基板
CN1751547A (zh) 多层基板及其制造方法
CN1254856C (zh) 电路装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CI01 Publication of corrected invention patent application

Correction item: Priority

Correct: [32]2004.09.01[33]JP[31]2004-254852

False: [32]2004.09.01[33]US[31]2004-254852

Number: 10

Volume: 22

CI02 Correction of invention patent application

Correction item: Priority

Correct: [32]2004.09.01[33]JP[31]2004-254852

False: [32]2004.09.01[33]US[31]2004-254852

Number: 10

Volume: 22

COR Change of bibliographic data

Free format text: CORRECT: PRIORITY; FROM: ¢32!2004.9.1¢33!US ¢31!2004-254852 TO: ¢32!2004.9.1¢33!JP ¢31!2004-254852

ERR Gazette correction

Free format text: CORRECT: PRIORITY; FROM: ¢32!2004.9.1¢33!US ¢31!2004-254852 TO: ¢32!2004.9.1¢33!JP ¢31!2004-254852

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091021

Termination date: 20160729

CF01 Termination of patent right due to non-payment of annual fee