TWI345437B - Wired circuit board - Google Patents
Wired circuit board Download PDFInfo
- Publication number
- TWI345437B TWI345437B TW094125737A TW94125737A TWI345437B TW I345437 B TWI345437 B TW I345437B TW 094125737 A TW094125737 A TW 094125737A TW 94125737 A TW94125737 A TW 94125737A TW I345437 B TWI345437 B TW I345437B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- insulating layer
- circuit board
- base
- conductor pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0753—Insulation
- H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49151—Assembling terminal to base by deforming or shaping
- Y10T29/49153—Assembling terminal to base by deforming or shaping with shaping or forcing terminal into base aperture
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
1345437 九、發明說明: 【發明所屬之技術領域】 本發明係關於配線電路基板,詳言之,係關於用在電 子機器等之配線電路基板。 【先前技術】 可撓性(flexible)配線電路基板等的配線電路基板通常 係具有:基底絕緣層、形成在該基底絕緣層上的導體圖案、 以及以被覆該導體圖案的方式形成在基底絕緣層上之覆蓋 絕緣層。 在该種配線電路基板係被要求;對應導體圖案的細微 間距化’而提昇導體圖案對基底絕緣層之密著性,以防止 導體圖案從基底絕緣層之剝離。 例如,已提案有一種技術,係藉由將以熱硬化性樹脂 作為主要成分的樹脂薄膜黏貼在基板,而將 狀態的絕緣層形成在基板表面,接 i ge) 按者,在5亥絕緣層表面利 _,鍍復形成電路後,施加壓力以使電路埋入絕緣層,最後, 2由使絕緣層完全硬化到€階段狀g,j^保電路對㈣ 層之密著性(例如,參照日本特開2〇〇心! 1號公報)。 卜而且,在該種配線電路基板,導體圖案係部分性地從 =緣層露出,而該露出部分被當作用以 接的連接端子部。 每于連 在該種配線電路基板 靠性,或為了防止腐蝕, 的金層鍍覆之技術已為 ’為了提昇與外部料的連接可 在〃表面形成録錦層或鑛金層等 人所知(例如,參照日本特開 317130 5 2002-185133 號公報)。 八…而’在4種配線電路基板,於形成金魏覆層時, 冒有在金屬鍍覆層鱼某庙绍+田 I 1、基底絕緣層之界面滲人鐘覆液,而殘 =覆液’以致鑛覆液中的氣離子等之離子性雜質殘留 成殘渣的情形。當殘留有兮蘇矣 、 ,,, 田炊邊有5亥種殘渣時,在高溫高濕下,經 長月通電的話,則合吝4问她 . ' 生口離子遷移而造成的短路,以致 形成絕緣不良的不佳情況。 ^此’在日本特開2_]79341號公報記載的方法 ,雖可相提昇基I絕緣層與導體圖案 但難以防止因上述離子遷移所引起的短路。 【發明内容】 明之目的係在於提供—種配線電路基板,即使以 =距形成導體圖案,亦能提昇導體圖案與絕緣層之間 、在者性’而且在金屬鐘覆層與絕緣層之間,防止鐘覆液 二殘^而得以防止離子性雜質以殘㈣方式殘留,其結 ⑧溫㈣下’即使經過長期通電也能抑制離子遷移 導致的紐路,而可降低絕緣不良。 έ X月之配線包路基板係具有絕緣層、及形成於前述 "之上的導體圖案,而該配線電路基板的特徵在於, 圖案係含有端子部’而在前述端子部的表面形成 η覆層’前述端子部與前述金屬錄覆層係部份埋入 前述絕緣層。 再者’方;本發明之配線電路基板中,前述金屬鍵覆層 係以破覆前述端子部的側面及上面之方式設置,前述端子 317130 .1*345437 部,前述絕緣層側的端部、及前述金屬鍍覆層的側面之前 述絕緣層側的端部係埋入前述絕緣層。 r ^依據本發明之配線電路基板,端子部與金屬鍍覆層均 钻局部埋設在絕緣層。因此,在該配線電路基板中,即使 以細=距形成導體圖案,亦能提昇導體圖案與絕緣層之 =的密著性’同時在形成金屬鍍覆料,於金屬鐘覆層與 絕緣層之間,也可防止鍍覆液渗入。因此,於金屬鐘覆層 緣層之間,可防止鍍覆液中的離子性雜質以殘渣的方 ^歹乂逼’其結果’在高溫高濕下,即使經過長期通電也能 I3制離子遷移導致的短路,而可降低絕緣不良。 【貫施方式】 έ弟1圖係顯示作為本發明之配線電路基板的可撓性配 線基板之一實施形態,其中,⑷係主要部分平面圖、⑻ 係⑷的Α — Α,線剖面圖、(C)係⑷的Β — Β,線主要部分剖面 圖〇 • 4可撓性配線電路基板!係形成朝長度方向延伸的帶 $狀’而如第!圖⑻所示,具有:作為絕緣層的基底絕緣 二二、形成在該基底絕緣層2上的導體圖案3、及以被覆該 ^月豆圖案3的方式形成在基底絕緣層2之覆蓋絕緣層4。 再者,如第I圖(a)所示,基底絕緣層2在其長度方向 勺多而係形成俯視為略呈矩形者,導體圖案3係在該基 底、邑.豪層2之上形成有複數條配線3a ' 3b、3c及3d的圖 案。 _ Ί 3 a 3 b、3 c及3 d係沿該可撓性配線電路基板 317130 7 1345437 1的長度方向,延伸料撓性配線電路基板丨的長戶方向 之-端緣附近,且在寬度方向(與可撓性配線電路基^的 長度方向正交的方向)中,以相互隔以間隔的方式形成並排 配置。 覆蓋絕緣層4係在基底絕緣層2之上,在從可挽性配 線電路基板!的長度方向之一端緣朝長度方向的另:端側 隔有間隔之位置,朝長度方向的另一端側、以 配線3a、3b、3c及%之方式而形成。 料,從可撓性配線電路基板!的長度方向之一端緣 到覆蓋絕緣層4的長度方向之一端緣之間,並未形成有覆 蓋絕緣層4,而基底絕緣層2及複數條配線3a、3b、孔及 3d係從覆蓋絕緣層4露出,而各配線“、3b、孔及%的 露出部分係設為從俯視觀之呈大致矩形狀的端子部5。 · 再者’在各端子部5的表面,亦即在露出的上面、寬 度方向的兩側面及長度方向的一側面係形成有金屬鐘覆層 〇 而於該可撓性配線電路基板丨中,如第}圖⑻及第i 圖(C)所示,係在各端子部5中,將各端子部5的下端部(基 底絕緣層2側的端部),以及被覆各端子部5的金屬錢覆^ 6之側面(寬度方向的兩側面及長度方向的一側面)的下‘ 部(基底絕緣層2側的端部)埋設於基底絕緣層2。 其次’爹照第2圖就上述可撓性配線電路基板i的製 造方法加以說明’同時’對於將上述各端子部5的下端部 及金屬鍵覆層6之側㈣下端部埋設於基底絕緣層2進; 1345437 詳述。 在本製造方法中’首先如第2圖⑷所示,製備基底絕 緣層2。基底絕緣層2只要是能作為可撓性配線電路基板1 的基底絕緣層2使用,並血4生v丨4 , 工…、特別限制,例如可使用:聚醯 亞胺樹脂、$峨亞胺樹脂、丙軸脂、《腈樹脂、 聚、聚對苯二甲酸乙二(_封脂、聚對萘二甲 酸乙二⑻酯樹脂、聚氯乙烯樹脂等合成樹脂薄膜。從作 業I·生的觀點來看’較理想是使用玻璃變移溫度(丁 g)為W 00 C者X伙而才熱性的觀點來看,較理想是使用聚酿 亞胺樹脂薄膜。基底絕緣層2之厚度例如為5至⑺, 最好是10至30/im。 ,著,在本製造方法中,如第2圖⑻所示,於基底絕 之上形成導體圖案導體圖案3之形成並無特別 例如可使用加成(Add]tlve)法或減成(細的比叫 法寺周知的圖案化法。 膜之在加成法中’首先於整個基底絕緣層2形成種 :之金屬薄膜。金屬薄膜係可使用峨等的薄膜形成 全由鉻、鎳、銅及該等金屬的合金等來形成。接著 金屬薄膜的表面,以導I#圖奎q 办丨θ也 社 (Dlat. ‘ 圖案3的顛倒圖案形成防鍍膜 presm)。防㈣可使用乾膜阻劑等,以周知的方法 :成。之後’在從防鍍膜露出的基底絕緣層2之表 * 可由銅等’以電解錢覆方式形 佼,利用蝕刻或剝離來去除防鍍膜,並 去除從導體圖案3露出的金屬薄膜。 ^靖 317130 9 1345437 ^ 再者,在減成法中,首先於整個基底絕緣層2,依據 需要而透過接著劑層積層銅箔等的金屬箔。又,亦可使^ 預先在金屬箔之上積層有基底絕緣層2之周知的雙層基 村。接S,在該金屬结之表面以對應導體圖案3的圖案形 成阻蝕膜(etclnng resist)。阻蝕膜可使用乾膜阻劑等,以周 知的方法來形成。之後,钱刻從阻餘膜露出的金屬综。然 後,藉由钱刻或剝離來去除阻姓膜。 • 透過上述方法,形成由上述複數條配線3a、3b、3c 及3d構成之圖案來作為導體圖案3。又,複數條配線 3b、3c及3d的寬度例如為1〇至2〇〇#爪,較理相是μ至 5〇#爪,相互鄰接的間隔例如是10至2〇〇#m,‘較理想是 15至5〇Am。此外,導體圖案3的厚度例如為3至5〇/im, 車父理想是5至2 0 # rn。 繼之,在本製造方法中 絕緣層4。 如第2圖(c)所示,形成覆蓋 1覆蓋絕緣層4係使用和基底絕緣層2相同的合成樹 脂,又例如也可使用環氧樹脂或尿烧樹脂等。最好在上述 合成樹脂中㈣屬於感光性樹脂者,更好是使用感光性聚 醯亞胺,前驅體樹脂(聚醯胺酸(p〇】yamic MW))。 覆盍絕緣層4之形成,例如在將感光性樹脂的清漆塗 布在含導體圖案3之整個基底絕緣層2後,經介光罩曝光t 之後透過顯影,在可撓性配線電路基板1的長度方向之一 端部’以從清漆露*基底絕緣層2及導體圖案3的方式(亦 即,在可撓性配線電路基板的長度方向之—端部未形成有 3)7*30 10 1345437 覆蓋絕緣層4的方式)進行圖案化。 然後,於乾燥清漆後,藉由加 在基底絕緣層2之上,更化的话,即可 的長度方向之一〜I T形成在可撓性配線電路基板 絕緣層4。而。、方式’形成被覆導體圖案3的覆蓋 透過Si先二 = 彖層4亦可不使用感光性樹脂,而例如 層以不被覆可撓性配線電路㈣Μ長度妾^ 的方=在含有導體圖案3的覆蓋絕緣層:上而:部 復盍絕緣層4的厚度(經介接著劑層 / 的厚度),係例如為3 $ π , 。亥接者劑層 為3至5〇…較理想是5至3〇心。 ^糟此方式,在可撓性配線電路基板】的_ 彖層4露出的導體圖案3之各配線I : 5。的路出部分係設為由俯視觀之大致呈矩形狀的端子0 表面接:即Ϊ = ,如第2圖⑷所示’在各端子部5 的-側二=、寬度方向的兩側面及長度方向 W面浴成金屬鍍覆層6。 金屬鑛覆層6例如由金或錢耸M + 覆或益電解铲费、,,或·臬寻構成,例如利用電解鍍 妒:二,覆讀覆方式來形成。而最好是使用 Γ孟或…毛解鍍鎳。金屬鍍覆層6的厚度,例如 4為0.1至I//m ;在鑛錄層時例如為〇 $至“層 於却*、本方去中’如第2圖⑷所示,將各端子部5的下 而。、Μ被覆各端子部5的金屬鑛覆層6之各側面的下端 Π 317)30 1345437 部,一起埋設在基底絕緣層2 可撓性配線電路基板卜 +度方向内側,從而獲得 ==各端子部5的下端部、及金心覆層6之各側 面的下螭部時,例如從被覆各端 ,^ ^ ^ 而卞邛5的金屬鍍覆層ό之 緣層2進行熱沖壓。熱沖壓例如以形成基 二,合成樹脂的玻璃變移溫度以上之溫度(最好 ^50至靴的溫度)、以及以〇至刪W的壓力(最 ,好為〇.3至5kN/cm2的壓力}進行加熱加壓。 各端子部5的下端部、與金屬鎮覆層6之各側面的下 :二埋設於基底絕緣層2之量,例如在一以上,並在 層:之厚度的’Μ下。當埋設量小於此_ Ml會有因離子遷移造成短路之情形,另—方面,告大 交深)時’埋設時端子部5會貫穿基底絕緣;2 之厚度方向,或使基底絕緣層2產生變形的情況。 在以上述方式所獲得的可撓性配線電路基板】中,各 =部5的下端部係被埋設在基底絕緣層2之厚度方向的 内側。因&,在該可撓性配線電路基板丨中,即使 間距形成導體圖案3,也可達成提昇導底: 緣層2之間的密著性。 ,、基底絕 而且,在料撓性配線電路基板丨巾,被覆各端子部 的金屬㈣層6之各側面的下端部也和各端子部$的下 端部-起被埋設在基底絕緣層2之厚度方向的内側。因 即使以細微間距形成導體圖案3,在形成金屬鑛覆層6 可防止鍍覆液滲入金屬鍍覆層6與基底絕緣層2之間, 317130 12 止在至屬鍍覆層6與基底絕緣層2之間殘留 成殘逢。其結果,即使該可撓性= 南濕下經長期通電,也可抑制離子遷 考夕抬致的短路,而能降低絕緣不良。 遷 再者’於上述第2圖所示方法中,也可由玻璃變移^ 度不同的複數層形成基底絕緣層2。若由玻璃變移溫产: 同的複數層形成基底絕緣層2,則可 :二 及金屬鍍覆層ό之各側面的下端呷山 口 、碥部 、 j r 5而。卩以南精確度的埋設量加 以埋設。 、,亦即於以上述方式形成可撓性配線電路基板】時, 百先如第3圖⑷所示’準備玻璃變移溫度較高的下絕緣層 7作為基底絕緣層2,再如第3圖⑻所*,在該下絕緣層7 之上積層玻璃變移溫度較低的上絕緣層8,以形成基底絕 緣層2。 下絕緣層7係使用玻璃變移溫度較形成上絕緣層8的 鲁δ成树脂之玻璃變移溫度為高的合成樹脂,更具體言之, 玻璃變移溫度例如可使用25CTC以上,更好為使用280。(:以 上之合成樹脂。 再者,上絕緣層8係使用玻璃變移溫度較形成下絕緣 層7的合成樹脂之玻璃變移溫度為低的合成樹脂,更具體 言之’玻璃變移溫度例如可使用150至30(TC,更好為使 用150至250t之合成樹脂。 對於下絕緣層7的積層上絕緣層8的方法,係例如可 使用壓鑄(casting)法。又下絕緣層7及上絕緣層8的厚度 317130 ,且上絕緣層8的厚度係設成較端子部5= 金屬鍍覆層6之夂伽;ΑΑ 丁 ] Μ而邛及 Α爭戸 σ側面的下端部埋沒入基底絕緣層2之量 ;二上絕緣層8的厚度更具體而纟,係設成為了使由 =7保持基底絕緣層2之物性,而最好相對於= %緣層2之厚度係為5至5G%。 =在上述方法中’與上述第!圖所示的方法相同,係 — /成妗肢圖案3後(參照第3圖(c)), 盍絕緣層4(參照第3圖⑷)。接著,在各端子部5 表面形成金屬鐘覆層6後(參照第3圖⑷),如第3_ ,藉由將各端子部5的增,和被覆各端子部5的 屬鑛覆層6之各側面的下端部—起埋設在基底絕緣声2 ^上絕緣層8的厚度方向⑽,即可獲得可撓性配線電路 基板1。 在該埋設步驟中,最好是在形成上絕緣層8的合成樹 •脂之玻璃變移溫度以上的溫度,而在形成下絕緣層7的人 成樹脂之玻璃變移溫度以下的溫度下進行熱沖壓。如此I 來’可將各端子部5的下端部及金屬鐘覆層6之各側面的 下端部,於上絕緣層8的厚度方向内側,在從上絕緣層8 的表面到下絕緣層7的表面之間,以確實並精確度佳的曰埋 沒量加以埋設。 而且,以上述方式所獲得的可撓性配線電路基板丨也 和上述一樣’可達到提昇導體圖案3與基底絕緣層2之間 的密著性,同時,在形成金屬鍍覆層6時,也可防止鍍覆 Η 317130 1345437 液冷入金屬鍍覆層6與基底絕緣層2之間,其結果,在高 溫高濕下,即使經長期通電也可抑制離子遷移導致的短 路’而能降低絕緣不良。 又在上述說明中’雖係以單面可撓性配線電路基板來 說明本發明的配線電路基板,但本發明的配線電路基板也 可適用在雙面可撓性配線電路基板,甚至亦可適用在硬式 可撓性配線電路基板或硬式配線電路基板。 (實施例) 以下,提出實施例及比較例更具體性地說明本發明。 弟1實施例 " 準備厚度25 // m、玻璃變移溫度23〇。〇 樹脂薄膜構成的基底絕緣層(參照第2圖(a)) 其:’在基底絕緣層的表面’藉由連續濺鍍厚〇 03" ::的鉻薄膜,及厚0.10/im的銅薄膜而形成金屬薄膜。接 者,在金屬薄膜之上,以導體圖案的顛倒圖案 I後,在從防鍍膜露出的基底絕緣層表 1、
成由銅構成的導體圖案。之後,剝::二電;= 式钱刻除去從導體圖案露出的金屬薄膜。藉此, U 的導體圖案係形成為由複數條配線構成、且各配::二 隔為30/zm之圖案(參照第2圖(]3))。 、…ϋ日’ 接著,將聚酿胺酸樹脂的清漆塗布在含有導 個基底絕緣層,並利用光罩曝光清漆,之後 ^ 在可撓性配線電路基板的長度方向 :由“, 4一漆路出基底絕緣層及導體圖案(端子部^之後j 317ΡλΠ 15 1345437 乾燥清漆後,藉由利用加熱使其硬化,而在基底絕緣層2 也成由用以被覆導體圖案、厚】5 #⑴之聚酿亞胺樹脂 所構成的覆蓋絕緣(參照第2圖(c))。 然後’在各端子部的表面(上面、寬度方向的兩側面及 長度方向的一側面)形成厚〇5//m之鍍金層後(參照第2圖 ⑷)’從被覆各端子部的鍍金層之上面,朝向基底絕緣層, 的溫度' 〇 3kN/cm2的塵力熱沖廢ι〇秒鐘的時二, 糟此而獲得可撓性配線電路基板(參照第2圖(e))。 所心彳寸的可撓性配線電路基板之各端子部的下端部及 鍍金層的各側面之下端部對基底絕緣層之埋入量,係 弟2貫施例 製備好在厚20/zm、玻璃變移溫度35代、由聚 胺樹脂薄膜構成的下絕緣層(參照第3圖(&))之上,積層有 =厚5_、玻璃變移溫度2赃 ' 由聚酿亞胺樹脂薄^ 齡成的上絕緣層組成之基底絕緣層(參照第3圖(b))。 接著,藉由和第〗實施例相同的方法,將厚心 導』案形成為由複數條配線構成、且各配線間的間隔曰 成30以m的圖案(參照第3圖(c))。 阳疋 再來’藉由和第1實施例相同的方孕 夕卜形士 m J乃在’在基底絕緣層 之上形成用以被覆導體圖案、由厚15 谌士沾脅“ M m之承§迪亞胺樹脂 構成的彳是盍絕緣層(參照第3圖(d))。 然後,藉由和第1實施例相同的方 矣而犯A r 万法在各端子部的 表面形成厚0_5 A m之鍍金層後(參照 、、弟3圖(e)),從被覆各 317130 16 1345437 端子部的鑛金層之上面朝向基底絕緣層,以和第ι實施例 相同的方法進行熱沖m獲得可撓性配線電路基板(參 照第3圖(f))。 所獲得的可撓性配線電路基板之各端子部的下端部及 料層的各側面之下端部對基底絕緣層之埋人量係2_ I ]比軔例 除了省略攸被覆各端子部的鐘令岛々^4 — I w緞金層之上面朝基底絕緣 層進行熱沖壓的製程之外,係藉由 匕“ 了精由和苐1實施例相同的方 法獲得可撓性配線電路基板。 急_ 2比歹ι| 除了於形成覆蓋絕緣層之後,從各端子部的上面朝基 f絕緣層,利用2抓的溫度HNW的壓力熱沖壓 1 〇秒鐘的時間後,在各端子部的表 』衣面(上面、寬度方向的 兩侧面及長度方向的一側面),形忐 ^ ^ ;烙成0.5wm厚度的鍍金層 反料由和第1實施例相同的方法獲得可撓性配線電 ☆所獲得的可撓性配線電路基板其鎮金層之各側面的下 全而部並未埋設在基底絕緣層,只有各 j^子。I5的下端部埋設 在基底絕緣層’而其埋入量係2 # m。 SM. 上=所獲得的各實施例及比較例之可撓性配 、在电路基板,又置在6(TC、95%RH的高溫高濕環境下,以 =加30V的電壓進行通電,藉此測試絕緣電阻 Π以下的經過時間(到因遷移而導致短路的時間),而為由該 317130 17 1.345437 經過犄間來评鑑電性可靠性。苴紝 第1實施例 細、^ ”〇果如下所不。 第2實施例 :間_小時 第1比較例 :*時 第2比較例 兮間600小時 過蚪間400小時 再者,上述說明係提供 態 釋 例 但該實施形態僅是例為本土明的例示之實施形 由該技術㈣之業者㈣+’並不能作輕錢的解 传包含在後、f的由、^出的鮮員然為本發明之變形 知匕3在後迷的申請專利範圍内。 【圖式簡單說明】 第1圖係顯示作為本發明之 線基板之一實施形態,其t 基板的可撓性配 Ο)係主要部分平面圖、 (b)係(a)的A—A,線剖面圖、 ⑷係⑷的B-B,線主要部分剖面圖。 第2圖係顯示第工圖所示 f方法的製造步驟圖,其中 -己線电路基板之製造 (a) 係製備基底絕緣層之步驟、 (b) 係在基底絕緣層上形成導體圖案之、
(c) 係形成覆蓋絕緣層之步驟、 K ⑷係在各端子部表面形成金屬鑛覆層之牛驟 (:顯示將各端子部的下端部及金二“ 々面下端部埋設在基底、絕緣層之步驟。日Κ 3圖ϋ頒示弟2圖所示可於性㊉的 方法的A仙杂# 才几f配'•泉毛路基板之f遠 >、他λ轭形態(以複數層形成基 、 办欣丞底絕緣層的態樣)之 18
,其中 (a) 係製備下絕緣層之步驟 絕緣層,以形成基底絕緣層 (b) 係在T —層上積層上 之步騾、 (c)係在基底絕緣芦 ^ _L s上升/成^體圖案之步驟、 ⑷:形成覆蓋絕緣層之步驟、 〇了在各ί而子部表面形成 (f)係顯示將夂… 步 ^ σ而子J的下端部及金屬鍍覆層的夂伽 面下端部埋設在基底絕緣層之步驟。 °側 主要兀件符號說明】 配線電路基板 導體圖案 覆蓋絕緣層 金屬鍍覆層 上絕緣層 基底絕緣層 3b、3c、 3d 酉己矣氣 端子部 下絕緣層 2 3a 5 7 317130 19
Claims (1)
1345437 第94125737號專利申請案 . 一 1〇〇年4月20日修正替換頁 十、申請專利範圍·· -- -1. 一種配線電路基板’係具備有基底絕緣層、形成於前述 •基底絕緣層之上的導體圖案、及以被覆前述導體圖案之 方式形成於刚述基底絕緣層上的覆蓋絕緣層,甘中 在前述配線電路基板的至少一部份未形成前述覆 蓋絕緣層,而使前述導體圖案從前述覆蓋絕緣層露出; 前述導體圖案之從前述覆蓋絕緣層露出之部分係 形成為端子部, _ 前述端子部的表面形成有金屬鍍覆層, 只有從前述覆蓋絕緣層露出之前述端子部與前述 金屬鍍覆層係部份埋入前述基底絕緣層。 2.如申請專利範圍第1項之配線電路基板,其中, . 前述金屬鍍覆層係以被覆前述端子部的側面及上 面之方式設置, 前述料部m㈣侧的端部、及前述金屬艘 #覆層的側面之前述絕緣層侧的端部係埋人前述絕緣層。 317130修正版 20
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004254852A JP4351129B2 (ja) | 2004-09-01 | 2004-09-01 | 配線回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200610469A TW200610469A (en) | 2006-03-16 |
TWI345437B true TWI345437B (en) | 2011-07-11 |
Family
ID=35431116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094125737A TWI345437B (en) | 2004-09-01 | 2005-07-29 | Wired circuit board |
Country Status (6)
Country | Link |
---|---|
US (2) | US7355128B2 (zh) |
EP (1) | EP1633174B1 (zh) |
JP (1) | JP4351129B2 (zh) |
CN (1) | CN100553409C (zh) |
DE (1) | DE602005017543D1 (zh) |
TW (1) | TWI345437B (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7595553B2 (en) | 2006-11-08 | 2009-09-29 | Sanyo Electric Co., Ltd. | Packaging board and manufacturing method therefor, semiconductor module and mobile apparatus |
KR20080042012A (ko) * | 2006-11-08 | 2008-05-14 | 산요덴키가부시키가이샤 | 소자 탑재용 기판, 그 제조 방법, 반도체 모듈 및 휴대기기 |
CN101312620B (zh) * | 2007-05-24 | 2011-06-22 | 巨擘科技股份有限公司 | 多层基板金属线路制造方法及其结构 |
KR101159514B1 (ko) * | 2007-05-24 | 2012-06-26 | 프린코 코포레이션 | 다층기판 금속배선 제조방법 및 그 구조 |
TWI354523B (en) | 2007-05-25 | 2011-12-11 | Princo Corp | Method for manufacturing metal lines in multi-laye |
US8815333B2 (en) | 2007-12-05 | 2014-08-26 | Princo Middle East Fze | Manufacturing method of metal structure in multi-layer substrate |
KR100902928B1 (ko) * | 2007-12-06 | 2009-06-15 | 엘지전자 주식회사 | 연성 필름, 그를 포함하는 표시 장치, 및 표시 장치의 제조방법 |
JP5703525B2 (ja) * | 2011-08-23 | 2015-04-22 | 住友電工プリントサーキット株式会社 | フレキシブルプリント配線板及び該フレキシブルプリント配線板の製造方法 |
JP5348234B2 (ja) * | 2011-12-21 | 2013-11-20 | 大日本印刷株式会社 | サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法 |
JP5214038B1 (ja) * | 2012-01-12 | 2013-06-19 | 島田理化工業株式会社 | プリント配線板及びその製造方法 |
JP5714526B2 (ja) * | 2012-03-08 | 2015-05-07 | 日本写真印刷株式会社 | フレキシブルタッチパネル |
US8702998B1 (en) | 2012-03-09 | 2014-04-22 | Western Digital Technologies, Inc. | Method to manufacture a flexible cable for a disk drive |
JP5897495B2 (ja) * | 2012-09-19 | 2016-03-30 | 富士フイルム株式会社 | 配線基板 |
CN103338600A (zh) * | 2013-05-10 | 2013-10-02 | 华为技术有限公司 | Pcb结构及其制造方法,以及埋入器件pcb的制造方法 |
US9824797B2 (en) | 2014-12-19 | 2017-11-21 | General Electric Company | Resistive grid elements having a thermosetting polymer |
CN110915307B (zh) * | 2017-05-19 | 2023-02-03 | 佐佐木贝慈 | 电子部件搭载用基板及其制造方法 |
CN108241240B (zh) * | 2018-02-08 | 2021-05-14 | 上海天马微电子有限公司 | 一种显示面板以及显示装置 |
CN110662361A (zh) * | 2019-10-11 | 2020-01-07 | 广州添利电子科技有限公司 | 埋入式雷达天线pcb制作工艺 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58175222A (ja) | 1982-04-07 | 1983-10-14 | シャープ株式会社 | 平滑回路基板の製造方法 |
US4797508A (en) | 1986-09-19 | 1989-01-10 | Firan Corporation | Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby |
US4707394A (en) * | 1986-09-19 | 1987-11-17 | Firan Corporation | Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby |
US5311404A (en) * | 1992-06-30 | 1994-05-10 | Hughes Aircraft Company | Electrical interconnection substrate with both wire bond and solder contacts |
JP3361556B2 (ja) * | 1992-09-25 | 2003-01-07 | 日本メクトロン株式会社 | 回路配線パタ−ンの形成法 |
JPH06216487A (ja) * | 1993-01-18 | 1994-08-05 | Matsushita Electric Ind Co Ltd | フレキシブルパターンの接続端子部 |
FR2708170B1 (fr) * | 1993-07-19 | 1995-09-08 | Innovation Dev Cie Gle | Circuits électroniques à très haute conductibilité et de grande finesse, leurs procédés de fabrication, et dispositifs les comprenant. |
JP2665134B2 (ja) * | 1993-09-03 | 1997-10-22 | 日本黒鉛工業株式会社 | フレキシブル回路基板及びその製造方法 |
US5886877A (en) * | 1995-10-13 | 1999-03-23 | Meiko Electronics Co., Ltd. | Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board |
JP3794792B2 (ja) * | 1997-07-22 | 2006-07-12 | Tdk株式会社 | 回路基板 |
JP3226489B2 (ja) * | 1998-02-19 | 2001-11-05 | 日東電工株式会社 | 回路付きサスペンション基板 |
US6108212A (en) * | 1998-06-05 | 2000-08-22 | Motorola, Inc. | Surface-mount device package having an integral passive component |
JP4066522B2 (ja) * | 1998-07-22 | 2008-03-26 | イビデン株式会社 | プリント配線板 |
SE512130C2 (sv) * | 1999-01-19 | 2000-01-31 | Prisma Sign Technology Ab | Drivanordning för drivning av skylt vid bildväxlande skyltar |
JP3205548B2 (ja) * | 1999-10-01 | 2001-09-04 | ソニーケミカル株式会社 | 多層フレキシブル配線板 |
JP2002185133A (ja) * | 2000-12-14 | 2002-06-28 | Nitto Denko Corp | フレキシブル配線回路基板およびフレキシブル配線回路基板の製造方法 |
JP4211246B2 (ja) | 2001-07-23 | 2009-01-21 | 日立電線株式会社 | 配線基板の製造方法 |
JP2004179341A (ja) * | 2002-11-26 | 2004-06-24 | Matsushita Electric Works Ltd | プリント配線材料の製造方法 |
KR100541394B1 (ko) * | 2003-08-23 | 2006-01-10 | 삼성전자주식회사 | 비한정형 볼 그리드 어레이 패키지용 배선기판 및 그의제조 방법 |
-
2004
- 2004-09-01 JP JP2004254852A patent/JP4351129B2/ja not_active Expired - Fee Related
-
2005
- 2005-07-28 DE DE602005017543T patent/DE602005017543D1/de active Active
- 2005-07-28 EP EP05016395A patent/EP1633174B1/en not_active Expired - Fee Related
- 2005-07-29 TW TW094125737A patent/TWI345437B/zh not_active IP Right Cessation
- 2005-07-29 CN CN200510089348.3A patent/CN100553409C/zh not_active Expired - Fee Related
- 2005-08-30 US US11/213,901 patent/US7355128B2/en not_active Expired - Fee Related
-
2008
- 2008-02-05 US US12/068,259 patent/US7937832B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100553409C (zh) | 2009-10-21 |
EP1633174A2 (en) | 2006-03-08 |
US7937832B2 (en) | 2011-05-10 |
JP4351129B2 (ja) | 2009-10-28 |
DE602005017543D1 (de) | 2009-12-24 |
US7355128B2 (en) | 2008-04-08 |
CN1744799A (zh) | 2006-03-08 |
TW200610469A (en) | 2006-03-16 |
US20060042823A1 (en) | 2006-03-02 |
EP1633174A3 (en) | 2006-08-30 |
US20080135280A1 (en) | 2008-06-12 |
JP2006073761A (ja) | 2006-03-16 |
EP1633174B1 (en) | 2009-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI345437B (en) | Wired circuit board | |
CN100455159C (zh) | 布线电路板 | |
JP4308862B2 (ja) | 配線回路基板およびその製造方法 | |
KR100874172B1 (ko) | 연성인쇄회로기판의 제조방법 및 이를 이용하여 형성된연성 인쇄회로기판의 금속 배선패턴 | |
US5079065A (en) | Printed-circuit substrate and method of making thereof | |
JP2008047655A5 (zh) | ||
TW200930183A (en) | Method of manufacturing printed circuit board and printed circuit board manufactured by the same | |
TW200830964A (en) | Soldering structure between circuit boards | |
CN109287072A (zh) | 电路迹线的封装 | |
TW201212754A (en) | Printed substrate manufacturing method and printed substrate employing same | |
CN208402210U (zh) | 具有填缝层的电路板结构 | |
JP7464352B2 (ja) | 配線基板およびその製造方法 | |
CN101340773B (zh) | 布线电路基板及其制造方法 | |
US6383720B1 (en) | Method of manufacturing fine pattern and printed circuit board manufactured with this method | |
JP5061805B2 (ja) | Cof配線基板の製造方法 | |
JP2007258436A (ja) | 配線基板、及びその製造方法 | |
JP4882857B2 (ja) | フレキシブルプリント回路板 | |
JPH1079568A (ja) | プリント配線板の製造方法 | |
JP4351126B2 (ja) | 配線回路基板およびその製造方法 | |
JP4588405B2 (ja) | 配線回路基板およびその製造方法 | |
JP2000216546A (ja) | 有底ビアホ―ルを有する積層板 | |
JP2008235665A (ja) | フレキシブル基板およびその製造方法 | |
KR200426806Y1 (ko) | 경연성 복합인쇄회로기판 | |
CN109104813A (zh) | 具有电功能和外部接触的薄膜结构 | |
JP2000286534A (ja) | プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |