CN1976556A - 配线电路基板 - Google Patents

配线电路基板 Download PDF

Info

Publication number
CN1976556A
CN1976556A CN200610163957.3A CN200610163957A CN1976556A CN 1976556 A CN1976556 A CN 1976556A CN 200610163957 A CN200610163957 A CN 200610163957A CN 1976556 A CN1976556 A CN 1976556A
Authority
CN
China
Prior art keywords
metal
metallic film
wired circuit
forms
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200610163957.3A
Other languages
English (en)
Other versions
CN1976556B (zh
Inventor
石井淳
船田靖人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1976556A publication Critical patent/CN1976556A/zh
Application granted granted Critical
Publication of CN1976556B publication Critical patent/CN1976556B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

为了提供通过简易的层结构可减小传输损失、并可以防止在金属箔和绝缘层之间出现离子迁移现象、使金属箔与绝缘层的粘合性以及导体的导电性提高、长期可靠性优良的配线电路基板，准备金属支持基板，在该金属支持基板上通过溅射或电解镀形成第1金属薄膜，在该第1金属薄膜上通过电解镀形成金属箔，在金属箔以及金属支持基板上通过化学镀或者溅射形成第2金属薄膜，在该第2金属薄膜上形成绝缘基底层，在绝缘基底层上形成作为配线电路图案的导体图案，为覆盖导体图案，在绝缘基底层上形成覆盖绝缘层。

Description

配线电路基板
技术领域
本发明涉及配线电路基板，尤其涉及带电路的悬挂基板等配线电路基板。
背景技术
目前已知有在由不锈钢形成的金属支持基板上依次形成由树脂构成的绝缘层、由铜构成的导体图案而形成的带电路的悬挂基板。
这种带电路的悬挂基板中由于金属支持基板由不锈钢形成，因此在导体图案中的传输损失较大。
因此，为了减小传输损失，提出过以下的方案，即，在不锈钢形成的悬挂基材上形成由铜或由以铜为主成分的铜合金构成的下部导体，在该下部导体上依次形成绝缘层、记录侧导体以及再生侧导体(例如参考日本专利特开2005-11387号公报)。
但是，上述方案中，由于在下部导体上直接形成绝缘层，因此在电流·电压的存在下，随着绝缘层的吸湿或者水的吸附，下部导体的铜或者以铜为主成分的铜合金向绝缘层的表面或者内部移动，即出现离子迁移现象。因此有时出现下部导体与绝缘层之间的粘合性不佳、记录侧导体以及再生侧导体的导电性不佳。
发明内容
本发明的目的是提供通过简易的层结构可减少传输损失的，同时防止在金属箔和绝缘层之间出现离子迁移现象，使金属箔与绝缘层之间的粘合性以及导体的导电性提高的，长期可靠性优良的配线电路基板。
本发明的配线电路基板的特征在于具有金属支持基板、在上述金属支持基板上形成的第1金属薄膜、在上述第1金属薄膜上形成的金属箔、在上述金属箔上形成的第2金属薄膜、在上述第2金属薄膜上形成的绝缘层以及在上述绝缘层上形成的导体图案。
另外，本发明的配线电路基板理想的是，上述金属箔由铜形成，上述第2金属薄膜由选自镍、铬、镍和铬的合金的至少1种金属形成。
通过本发明的配线电路基板，由于可以减少传输损失的同时在金属箔和绝缘层之间形成了第2金属薄膜，因此通过简易的层结构，可以防止在金属箔和绝缘层之间出现离子迁移现象，可以充分实现金属箔和绝缘层之间的粘合性以及导体的导电性，可以确保优良的长期可靠性。
附图说明
图1是显示本发明的配线电路基板的一实施方式的主要部分截面图。
图2是显示本发明的配线电路基板的其它实施方式的主要部分截面图。
图3是显示图1所示配线电路基板的制作方法的制造工序图，
(a)是通过溅射或电解镀在金属支持基板上形成第1金属薄膜的工序，
(b)是以与金属箔的图案反转的图案形成抗蚀层的工序，
(c)是用电解镀在从抗蚀层露出的第1金属薄膜上形成金属箔的工序，
(d)是除去抗蚀层以及形成有抗蚀层的部分的第1金属薄膜的工序，
(e)是在金属箔以及金属支持基板上形成第2金属薄膜的工序，
(f)是在第2金属薄膜上形成绝缘基底层的工序，
(g)是在绝缘基底层上形成导体图案的工序，
(h)是在绝缘基底层上形成绝缘覆盖层使导体图案被覆盖的工序。
具体实施方式
图1是显示本发明的配线电路基板的一实施方式的主要部分截面图。
图1中，该配线电路基板1是安装在硬盘驱动器中的带电路的悬挂基板，在沿长度方向的金属支持基板2上形成第1金属薄膜3，在该第1金属薄膜3上形成金属箔4，在该金属箔4上形成第2金属薄膜5，在该第2金属薄膜5上形成绝缘基底层6，在该绝缘基底层6上形成导体图案7，再根据需要在导体图案7上形成绝缘覆盖层8。
金属支持基板2是由平板状的金属箔或金属薄板形成的。作为形成金属支持基板2的金属，例如可使用不锈钢、42合金等，较好为使用不锈钢。另外，其厚度例如为15～30μm，较好为20～25μm。
另外，第1金属薄膜3是在金属支持基板2的表面上，与形成有金属箔4的部分对置的，作为图案形成的。作为形成第1金属薄膜3的金属，例如使用铬、金、银、白金、镍、钛、硅、锰、锆以及它们的合金，或者它们的氧化物等。另外，其厚度例如为0.01～1μm，较好为0.1～1μm。
另外，从金属支持基板2和金属箔4的粘合性来考虑，第1金属薄膜3可以是由多层形成，例如，在金属支持基板2的表面形成由与金属支持基板2的粘合性高的金属形成的第1的第1金属薄膜3后，在该第1的第1金属薄膜3的表面，层叠由与金属箔4的粘合性高的金属形成的第2的第1金属薄膜3等。
另外，金属箔4是在第1金属薄膜3的表面与至少形成有导体图案7的部分对置的，作为图案形成的。作为形成金属箔4的金属，较好使用铜。另外，其厚度例如为1～5μm较好为2～4μm。
另外，第2金属薄膜5是在金属箔4的表面上为覆盖金属箔4而形成的。作为形成第2金属薄膜5的金属使用与上述第1金属薄膜3相同的金属。另外，作为形成第2金属薄膜5的金属较好使用镍、铬或者镍与铬的合金(镍铬)。为了减少在后述的导体图案7中传输的电信号的传输损失，更好使用铬。另外，其厚度例如在3μm以下，更好在0.5μm以下，通常在0.003μm以上。
另外，绝缘基底层6是在第2金属薄膜5的表面为了覆盖第2金属薄膜5而形成的。作为形成绝缘基底层6的绝缘体，使用配线电路基板中常用的绝缘体，例如聚酰亚胺、聚醚腈、聚醚砜、聚对苯二甲酸乙二酯、聚萘二甲酸乙二酯、聚氯化乙烯等合成树脂。其中，较好使用感光性合成树脂，更好使用感光性聚酰亚胺。另外，其厚度例如为5～15μm，较好为8～10μm。
另外，导体图案7是在绝缘基底层6的表面上作为由相互间隔地沿长度方向相平行配置的多个(例如，4条)配线形成的配线电路图案而形成的。作为形成导体图案7的导体，使用配线电路基板中常用的导体，例如铜、镍、金、焊锡或者它们的合金等金属。其中，较好使用铜。另外，其厚度例如为5～20μm，较好为7～15μm，各配线的宽度，例如为15～100μm，较好为20～50μm，各配线间的间隔例如为15～100μm，较好为20～50μm。
另外，绝缘覆盖层8是在绝缘基底层6的表面上为了覆盖导体图案7而形成的。作为形成绝缘覆盖层8的绝缘体，可使用与形成上述绝缘基底层6相同的绝缘体。另外，其厚度例如为3～10μm，较好为4～5μm。
图1所示的配线电路基板例如可以通过图3所示的方法制造。
即，首先，如图3(a)所示，准备金属支持基板2，在该金属支持基板2的整个表面上，通过溅射或电解镀形成第1金属薄膜3。
之后，如图3(b)所示，以与上述金属箔4的图案相反转的图案形成抗蚀层9。抗蚀层9的形成例如可利用使用干膜抗蚀剂，进行曝光以及显影的公知方法。
接着，如图3(c)所示，将抗蚀层9作为抗镀层，通过电解镀、较好为电镀铜，在从抗蚀层9露出的第1金属薄膜3的整个表面上形成金属箔4。
接着，如图3(d)所示，通过例如化学蚀刻(湿蚀刻)等公知的蚀刻法或剥离除去抗蚀层9以及形成有抗蚀层9的部分的第1金属薄膜3。
再如图3(e)所示，在金属箔4的表面(上表面以及侧面)以及金属支持基板2的表面(上表面)通过非电解镀或者溅射形成第2金属薄膜5。
接着，如图3(f)所示，在第2金属薄膜5的整个表面上，例如均匀涂布上述合成树脂溶液(清漆)后干燥，再根据需要加热使之固化，形成由合成树脂形成的绝缘基底层6。另外，绝缘基底层6可通过曝光以及显影感光性的合成树脂而作为图案形成。另外，绝缘基底层6的形成不特别限定于上述方法，例如也可预先将合成树脂形成膜，再在第2金属箔5的表面上通过公知的粘合剂层粘合该膜。
而后，如图3(g)所示，通过加成法或减成法等公知的形成图案法，将导体图案7形成上述配线电路图案。
例如，通过加成法形成图案时，首先在绝缘基底层6的整个表面，通过例如真空成膜法或溅射法形成作为基底的导体薄膜，使用干膜抗蚀剂等进行曝光、显影，在该导体薄膜的表面形成与配线电路图案反转的图案的抗镀层。接着，通过镀覆，在从抗镀层露出的导体薄膜的表面，形成导体图案7作为配线电路图案，通过蚀刻等除去抗镀层以及形成有抗镀层的部分的导体薄膜。镀覆可以是电解镀、化学镀的任一种，较好使用电解镀，其中较好为使用电镀铜。
另外，例如通过减成法形成图案时，首先在绝缘基底层6的整个表面上，形成导体层。形成导体层没有特别的限定，例如在绝缘基底层6的整个表面上通过公知的粘合剂层粘合导体层。接着，用干膜抗蚀剂等进行曝光以及显影，在该导体层的表面形成与配线电路图案相同图案的耐蚀刻层。之后蚀刻(湿蚀刻)从耐蚀刻层露出的导体层，再除去耐蚀刻层。
然后，如图3(h)所示，在绝缘基底层6的表面例如均一涂布上述的合成树脂的溶液后，再干燥，接着根据需要通过加热使之固化，形成由合成树脂构成的绝缘覆盖层8，将导体图案7覆盖，这样得到配线电路基板1。另外，绝缘覆盖层8也可以通过曝光及显影感光性的合成树脂而作为图案形成。另外，绝缘覆盖层8的形成不特别限于上述方法，例如也可预先将合成树脂形成膜，再于绝缘基底层6的表面上通过公知的粘合剂层粘合该膜，来覆盖导体图案7。
另外，图中没有示出，覆盖绝缘层8形成时要使形成导体图案7的端子部的部分露出。使成为导体图案7的端子部的部分露出，可使用上述感光性的合成树脂形成图案，或者用激光或穿孔机进行穿孔加工。
图2是显示本发明的配线电路基板的其它实施方式的主要部分的截面图。
图2中显示的配线电路基板1中，将图1所示的配线电路基板1中的第2金属薄膜5从金属箔4的侧面以及金属支持基板2的上表面除去。
图2所示的配线电路基板1中，将在金属箔4的侧面以及金属支持基板2的上表面形成的第2金属薄膜5除去可通过以下方法进行，即，在图3(e)的工序之后，例如在覆盖金属箔4的上表面的第2金属薄膜5上，例如形成耐蚀刻层，对在从耐蚀刻层露出的金属箔4的侧面以及金属支持基板2的上表面形成的第2金属薄膜5进行蚀刻。
在如此形成的配线电路基板1中，如图1所示，在金属支持基板2上，隔着第1金属薄膜3层叠金属箔4。因此，与只有金属支持基板2时，与金属支持基板2对置的导体图案7的传输损失增大相对，这样通过使金属箔4间隔在金属支持基板2和导体图案7之间，金属箔4成为接地层，可以减少导体图案7的传输损失。
而且，这样所得的配线电路基板1中，如图1或者图2所示，在金属箔4上隔着第2金属薄膜5层叠绝缘基底层6。因此，相对于在金属箔4上，直接层叠绝缘基底层6时，在金属箔4与绝缘基底层6之间会出现离子迁移现象，象这样，通过第2金属薄膜5间隔在金属箔4与绝缘基底层6之间，第2金属薄膜5成为阻挡层，可以防止离子迁移现象的出现。另外，由于在金属箔4与绝缘基底层6之间隔着第2金属薄膜，因此可以通过简易的层结构，充分实现金属箔4与绝缘基底层6的粘合性以及导体图案7的导电性，可以确保优良的长期可靠性。特别是，当金属箔4由铜形成，第2金属薄膜5由镍、铬、镍和铬的合金形成时，可以进一步提高金属箔4与绝缘基底层6的粘合性以及导体图案7的导电性。
另外，为了调整特性阻抗，如图1以及图2所示可根据需要通过蚀刻金属支持基板2，切成希望的形状，使配线电路基板1形成开口部10。
这样通过蚀刻在金属支持基板2上形成开口部10时，对目前的配线电路基板而言，由于金属箔4是直接层压在金属支持基板2上的，因而金属箔4也被蚀刻。
但是，对于该配线电路基板1，由于第1金属薄膜3被层压在金属支持基板2上，金属箔4被层压在该第1金属薄膜3上，因此通过蚀刻在金属支持基板2上形成开口部10时，第1金属薄膜3成为阻挡层，可防止金属箔4被蚀刻。
实施例
以下，例举实施例以及比较例，更详细地说明本发明，但是本发明不限定于任何实施例以及比较例。
实施例1
在厚度为25μm的由不锈钢形成的金属支持基板上，通过溅射依次形成厚度为0.03μm的铬薄膜和厚度为0.07μm的铜薄膜作为第1金属薄膜(参照图3(a))。再用干膜抗蚀剂形成与金属箔图案反转的图案的抗镀层(参照图3(b))。接着，在从抗镀层露出的第1金属薄膜的整个表面上，通过电镀铜形成厚度为4.0μm的铜箔作为金属箔(参照图3(c))。然后，通过化学蚀刻除去抗镀层以及形成有抗镀层的部分的第1金属薄膜(参照图3(d))，之后，通过化学镀在金属箔以及金属支持基板的表面上形成厚度为0.1μm的镍薄膜作为第2金属薄膜(参考图3(e))。接着在第2金属薄膜的表面涂布感光性聚酰胺酸树脂的清漆，之后曝光以及显影再通过加热固化，以覆盖第2金属薄膜的整个表面的图案形成厚度为10μm的由聚酰亚胺树脂形成的绝缘基底层(参照图3(f))。接着，通过加成法在该绝缘基底层的表面以配线电路图案形成厚度为10μm的由铜形成的导体图案(参照图3(g))。再为了覆盖导体图案，在涂布感光性聚酰胺酸树脂的清漆之后，曝光以及显影，再通过加热固化，在绝缘基底层上以将导体图案的整个表面(除去端子部)覆盖的图案形成厚度为5μm的由聚酰亚胺树脂形成的绝缘覆盖层(参照图3(h))。之后在端子部实施镀金，通过蚀刻金属支持基板，切出希望的形状，得到带电路的悬挂基板。
实施例2
除了通过溅射形成厚度为0.01μm的铬薄膜作为第2金属薄膜之外，与实施例1同样操作，得到带电路的悬挂基板。
比较例1
不形成第2金属薄膜，在金属箔上直接形成绝缘基底层，除此之外与实施例1同样操作，得到带电路的悬挂基板。
评价
(离子迁移现象的评价)
将各实施例以及比较例所得的带电路的悬挂基板在温度85℃、湿度85％、外加电压10V的条件下使用1000小时后，通过截面SEM观察来确认是否出现作为金属箔的铜箔的铜向作为绝缘基底层的聚酰亚胺树脂的表面或者内部移动的离子迁移现象。结果，实施例1以及实施例2中，第2金属薄膜作为阻挡层，确认没有离子迁移现象。另一方面，在比较例1中，确认出现铜箔的铜向聚酰亚胺树脂的表面或者内部移动的离子迁移现象，并且确认聚酰亚胺树脂出现变色。
(传输效率评价)
对各实施例以及比较例所得的带电路的悬挂基板，测定输出信号强度(POUT)和输入信号强度(PIN)，如下式(1)所示，以输出信号强度与输入信号强度之比评价传输效率。其结果示于表1。
传输效率(％)＝POUT/PIN                 (1)
                        表1
 实施例1  实施例2  比较例1
  传输效率POUT/PIN(％)  79.1  85.3  78.0
另外，上述说明是作为本发明示例的实施方式而提供的，这些仅是示例，不是限定的解释。对该技术领域的从业者显而易见的本发明的变形例均包含在权利要求范围内。

Claims (2)

1.配线电路基板，其特征在于，设置有金属支持基板、在所述金属支持基板上形成的第1金属薄膜、在所述第1金属薄膜上形成的金属箔、在所述金属箔上形成的第2金属薄膜、在所述第2金属薄膜上形成的绝缘层以及在所述绝缘层上形成的导体图案。
2.如权利要求1所述的配线电路基板，其特征在于，所述金属箔由铜形成，所述第2金属薄膜由选自镍、铬、镍铬合金的至少1种金属形成。
CN200610163957.3A 2005-12-01 2006-11-30 配线电路基板 Active CN1976556B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005348061 2005-12-01
JP2005-348061 2005-12-01
JP2005348061A JP4615427B2 (ja) 2005-12-01 2005-12-01 配線回路基板

Publications (2)

Publication Number Publication Date
CN1976556A true CN1976556A (zh) 2007-06-06
CN1976556B CN1976556B (zh) 2010-08-18

Family

ID=38119118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610163957.3A Active CN1976556B (zh) 2005-12-01 2006-11-30 配线电路基板

Country Status (3)

Country Link
US (1) US7638873B2 (zh)
JP (1) JP4615427B2 (zh)
CN (1) CN1976556B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113056108A (zh) * 2019-12-26 2021-06-29 丰田自动车株式会社 布线基板的制造方法及布线基板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006033269B4 (de) * 2006-07-18 2010-10-28 Continental Automotive Gmbh Verfahren zum Herstellen einer Anordnung mit einem flexiblen Leiterträger, einer Basisplatte und einem Dichtkörper
DE102006033477B3 (de) * 2006-07-19 2008-01-24 Siemens Ag Leiterträger und Anordnung mit Leiterträger
JP4887232B2 (ja) * 2007-07-24 2012-02-29 日東電工株式会社 配線回路基板の製造方法
JP5202920B2 (ja) * 2007-10-05 2013-06-05 大日本印刷株式会社 サスペンション基板およびその製造方法。
JP6021211B2 (ja) * 2010-04-30 2016-11-09 大日本印刷株式会社 サスペンション用基板、サスペンション、素子付サスペンションおよびハードディスクドライブ
JP6808266B2 (ja) * 2016-05-18 2021-01-06 日東電工株式会社 配線回路基板およびその製造方法
JP7289602B2 (ja) 2020-11-13 2023-06-12 日東電工株式会社 配線回路基板、および配線回路基板の製造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59219492A (ja) 1983-05-27 1984-12-10 Nisshin Steel Co Ltd 片面銅めつきステンレス鋼板の製造法
JPH0728130B2 (ja) 1987-12-07 1995-03-29 株式会社ミツトヨ 立体パターン配線構造およびその製造方法
JPH03274799A (ja) 1990-03-23 1991-12-05 Fuji Electric Co Ltd 半導体装置の金属絶縁基板
JPH05304345A (ja) 1992-04-27 1993-11-16 Sanken Electric Co Ltd 金属製配線基板及びその製造方法
US5612512A (en) * 1992-11-11 1997-03-18 Murata Manufacturing Co., Ltd. High frequency electronic component having base substrate formed of bismaleimide-triazine resin and resistant film formed on base substrate
JP3461204B2 (ja) * 1993-09-14 2003-10-27 株式会社東芝 マルチチップモジュール
JPH07202365A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd 半導体実装基板
DE59410240D1 (de) * 1994-03-23 2003-03-13 Dyconex Ag Bassersdorf Folienleiterplatten und verfahren zu deren herstellung
JP3354302B2 (ja) * 1994-07-27 2002-12-09 日本メクトロン株式会社 磁気ヘッド用サスペンションの製造法
JPH08241894A (ja) * 1995-03-03 1996-09-17 Fujitsu Ltd レーザ・アブレーション加工方法
JPH08307020A (ja) 1995-05-08 1996-11-22 Nitto Denko Corp 回路形成用基板および回路基板
US5776824A (en) * 1995-12-22 1998-07-07 Micron Technology, Inc. Method for producing laminated film/metal structures for known good die ("KG") applications
SG52916A1 (en) * 1996-02-13 1998-09-28 Nitto Denko Corp Circuit substrate circuit-formed suspension substrate and production method thereof
JP3206428B2 (ja) 1996-04-09 2001-09-10 ティーディーケイ株式会社 ヘッドジンバルアセンブリを具備するハードディスク装置
JPH10261212A (ja) 1996-09-27 1998-09-29 Nippon Mektron Ltd 回路配線付き磁気ヘッド用サスペンションの製造法
US5796552A (en) * 1996-10-03 1998-08-18 Quantum Corporation Suspension with biaxially shielded conductor trace array
JP3862454B2 (ja) * 1999-09-16 2006-12-27 電気化学工業株式会社 金属ベース多層回路基板
US6525921B1 (en) * 1999-11-12 2003-02-25 Matsushita Electric Industrial Co., Ltd Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
JP2001209918A (ja) * 1999-11-19 2001-08-03 Nitto Denko Corp 回路付サスペンション基板
US6480359B1 (en) 2000-05-09 2002-11-12 3M Innovative Properties Company Hard disk drive suspension with integral flexible circuit
JP3751805B2 (ja) 2000-08-11 2006-03-01 日東電工株式会社 金属薄膜の形成方法
KR100379128B1 (ko) 2000-08-23 2003-04-08 주식회사 아큐텍반도체기술 삼원합금을 이용한 환경친화적 반도체 장치 제조용 기질
JP2002222578A (ja) * 2001-01-26 2002-08-09 Nitto Denko Corp 中継フレキシブル配線回路基板
JP3654198B2 (ja) 2001-02-23 2005-06-02 Ｔｄｋ株式会社 ヘッドジンバルアセンブリ
JP3895125B2 (ja) * 2001-04-12 2007-03-22 日東電工株式会社 補強板付フレキシブルプリント回路板
CN1415474A (zh) 2001-10-29 2003-05-07 造利科技股份有限公司 具有载体的转印背胶式铜箔制造方法
JP2004014975A (ja) * 2002-06-11 2004-01-15 Nitto Denko Corp 金属箔付フレキシブル回路基板
KR100584965B1 (ko) * 2003-02-24 2006-05-29 삼성전기주식회사 패키지 기판 및 그 제조 방법
JP4222882B2 (ja) * 2003-06-03 2009-02-12 日東電工株式会社 配線回路基板
JP4178077B2 (ja) * 2003-06-04 2008-11-12 日東電工株式会社 配線回路基板
JP4222885B2 (ja) * 2003-06-04 2009-02-12 日東電工株式会社 配線回路基板
JP2005011387A (ja) * 2003-06-16 2005-01-13 Hitachi Global Storage Technologies Inc 磁気ディスク装置
JP4019034B2 (ja) * 2003-09-22 2007-12-05 日東電工株式会社 回路付サスペンション基板の製造方法
JP2005158973A (ja) 2003-11-25 2005-06-16 Matsushita Electric Works Ltd 多層回路基板及び多層回路基板の製造方法
JP4028477B2 (ja) * 2003-12-04 2007-12-26 日東電工株式会社 回路付サスペンション基板およびその製造方法
JP2005235318A (ja) * 2004-02-20 2005-09-02 Nitto Denko Corp 回路付サスペンション基板の製造方法
JP2005317836A (ja) 2004-04-30 2005-11-10 Nitto Denko Corp 配線回路基板およびその製造方法
JP2006173399A (ja) 2004-12-16 2006-06-29 Sumitomo Bakelite Co Ltd 配線基板
JP4403090B2 (ja) * 2005-03-02 2010-01-20 日東電工株式会社 配線回路基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113056108A (zh) * 2019-12-26 2021-06-29 丰田自动车株式会社 布线基板的制造方法及布线基板
CN113056108B (zh) * 2019-12-26 2024-05-28 丰田自动车株式会社 布线基板的制造方法及布线基板

Also Published As

Publication number Publication date
US7638873B2 (en) 2009-12-29
JP4615427B2 (ja) 2011-01-19
JP2007157836A (ja) 2007-06-21
US20070128417A1 (en) 2007-06-07
CN1976556B (zh) 2010-08-18

Similar Documents

Publication Publication Date Title
CN1829413A (zh) 布线电路基板
CN1976556A (zh) 配线电路基板
US7132607B2 (en) Wired circuit board
CN1291628C (zh) 布线板
CN1893767A (zh) 布线电路板
EP1895820A2 (en) Wired circuit board and production method thereof
CN1744799A (zh) 布线电路基板
CN1784121A (zh) 制造具有薄核心层的印刷电路板的方法
CN1381833A (zh) 结合柔性布线电路板
CN1260909A (zh) 顺序制作的集成电路封装
CN1805653A (zh) 配线电路基板及其制造方法
CN1805125A (zh) 电路化衬底与制造其之方法、电组合件以及信息处理系统
CN1798485A (zh) 多层印刷电路板及其制造方法
CN1960597A (zh) 混合多层电路板及其制造方法
EP1883283B1 (en) Wired Circuit Board
TW201106824A (en) Printed wiring substrate and producing method thereof
CN101052266A (zh) 布线电路基板及其制造方法
CN1433571A (zh) 半导体器件,用于在半导体上制造电路的金属叠层板和制造电路的方法
CN108156763B (zh) 透明电路板及其制作方法
CN1689382A (zh) 多层印刷电路板及其制造方法
CN1306856C (zh) 印制电路板的电镀方法
CN103635012A (zh) 印刷电路板以及用于制造该印刷电路板的方法
CN1717152A (zh) 电路基板的制造方法
JP2004014975A (ja) 金属箔付フレキシブル回路基板
JP4984260B2 (ja) プリント配線板の製造方法およびその方法により製造されたプリント配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant